CN117687702A - 一种存储芯片以及自动休眠方法 - Google Patents
一种存储芯片以及自动休眠方法 Download PDFInfo
- Publication number
- CN117687702A CN117687702A CN202410131652.2A CN202410131652A CN117687702A CN 117687702 A CN117687702 A CN 117687702A CN 202410131652 A CN202410131652 A CN 202410131652A CN 117687702 A CN117687702 A CN 117687702A
- Authority
- CN
- China
- Prior art keywords
- command
- module
- main control
- control module
- dormancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005059 dormancy Effects 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005457 optimization Methods 0.000 claims abstract description 63
- 238000007781 pre-processing Methods 0.000 claims abstract description 59
- 238000004891 communication Methods 0.000 claims abstract description 18
- 230000007958 sleep Effects 0.000 claims description 61
- 230000009471 action Effects 0.000 claims description 22
- 239000007787 solid Substances 0.000 claims description 9
- 230000006266 hibernation Effects 0.000 claims 3
- 230000008569 process Effects 0.000 description 16
- 238000011084 recovery Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000019371 dormancy process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
本发明提供了一种存储芯片,包括:主控制器,通讯连接于主机,所述主控制器包括命令接收模块、时钟模块、主控模块以及电源管理模块;其中,所述命令接收模块通讯连接于所述主机;所述时钟模块通讯连接于所述命令接收模块,用以生成固件处理命令;所述主控模块分别通讯连接于所述命令接收模块和所述时钟模块,用以生成优化完成信息;所述时钟模块还用以生成休眠预处理命令;所述主控模块还用以根据所述休眠预处理命令进行预休眠处理,生成休眠命令;所述电源管理模块电连接于所述主控模块,用以根据所述休眠命令进行部分休眠处理。通过本发明提供的一种存储芯片以及自动休眠方法,能够降低存储芯片的运行功耗,同时满足快速唤醒需求。
Description
技术领域
本发明涉及电子存储技术领域,特别是涉及一种存储芯片以及自动休眠方法。
背景技术
随着内嵌式存储芯片(Embedded Multi Media Card,eMMC)在电视机,机顶盒,平板电脑或手机等终端产品的广泛应用,为确保终端产品的待机时间较长,对eMMC存储芯片的功耗要求越来越高。
然而,现有的存储芯片的功耗降低方法大多是通过存储芯片中的睡眠协议实现,在降低功耗的同时无法满足快速唤醒需求,导致存储芯片的工作效率较低。因此,存在待改进之处。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种存储芯片以及自动休眠方法,改善了现有的存储芯片在降低功耗的同时无法满足快速唤醒需求的问题。
为解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提供一种存储芯片,包括:
主控制器,通讯连接于主机,所述主控制器包括命令接收模块、时钟模块、主控模块以及电源管理模块;
其中,所述命令接收模块通讯连接于所述主机,用以接收主机命令;
所述时钟模块通讯连接于所述命令接收模块,用以判断所述命令接收模块在第一预设时长内是否接收到所述主机命令,以生成固件处理命令;
所述主控模块通讯连接于所述时钟模块,用以根据所述固件处理命令进行固件优化处理,生成优化完成信息;
所述时钟模块还用以根据所述优化完成信息判断所述命令接收模块在第二预设时长内是否接收到所述主机命令,以生成休眠预处理命令;
所述主控模块还用以根据所述休眠预处理命令进行预休眠处理,生成休眠命令;
所述电源管理模块电连接于所述主控模块,用以根据所述休眠命令进行部分休眠处理。
在本发明一实施例中,所述存储芯片还包括:
动态存储器,通讯连接于所述主控制器,用以存储所述主控模块中的初始化数据表;
固态存储器,分别通讯连接于所述动态存储器以及所述主控制器,用以存储所述主控模块中的其他部分数据表以及所述动态存储器中的初始化数据表;以及
固件,分别通讯连接于所述动态存储器、所述固态存储器以及所述主控制器,用以根据所述固件处理命令进行所述固件优化处理,以生成所述优化完成信息。
在本发明一实施例中,当所述时钟模块确定所述命令接收模块在所述第一预设时长内未接收到所述主机命令,执行的动作为生成固件处理命令,并将其上传至所述主控模块;
当所述时钟模块确定所述命令接收模块在所述第一预设时长内接收到所述主机命令,执行的动作为记录所述主机命令的执行完成时间,并根据所述执行完成时间重复进行判断,直至生成固件处理命令,并将其上传至所述主控模块。
在本发明一实施例中,当所述时钟模块根据所述优化完成信息确定所述命令接收模块在第二预设时长内未接收到所述主机命令,执行的动作为生成休眠预处理命令,并将其上传至所述主控模块;
当所述时钟模块根据所述优化完成信息确定所述命令接收模块在第二预设时长内接收到所述主机命令,执行的动作为记录所述主机命令的执行完成时间,并根据所述执行完成时间重复进行判断,直至生成休眠预处理命令,并将其上传至所述主控模块。
在本发明一实施例中,所述主控模块确定接收到所述休眠预处理命令时,执行的动作为将初始化数据表复制至动态存储器中。
在本发明一实施例中,当所述主控模块确定接收到所述休眠预处理命令时,所述主控模块还用以将其他部分数据表进行下刷写入固态存储器中。
本发明还提供一种存储芯片的自动休眠方法,包括:
时钟模块判断命令接收模块在第一预设时长内是否接收到主机命令,以生成固件处理命令;
主控模块根据所述固件处理命令对固件进行内部优化处理,生成优化完成信息;
所述时钟模块根据所述优化完成信息判断所述命令接收模块在第二预设时长内是否接收到所述主机命令,以生成休眠预处理命令;
根据所述休眠预处理命令对主控模块进行预休眠处理,生成休眠命令;以及
电源管理模块根据所述休眠命令进行部分休眠处理,以实现所述存储芯片的自动休眠。
在本发明一实施例中,所述时钟模块判断命令接收模块在第一预设时长内是否接收到主机命令,以生成固件处理命令的步骤包括:
时钟模块判断所述命令接收模块在所述第一预设时长内是否接收到所述主机命令;
若所述命令接收模块在所述第一预设时长内未接收到所述主机命令,生成所述固件处理命令,并将其上传至主控模块;
若所述命令接收模块在所述第一预设时长内接收到所述主机命令,则记录所述主机命令的执行完成时间,并根据所述执行完成时间重复进行判断,直至生成固件处理命令,并将其上传至所述主控模块。
在本发明一实施例中,所述时钟模块根据所述优化完成信息判断所述命令接收模块在第二预设时长内是否接收到所述主机命令,以生成休眠预处理命令的步骤包括:
对所述优化完成信息进行时间记录处理,生成优化完成时间;
所述时钟模块判断所述命令接收模块自所述优化完成时间起在第二预设时长内是否接收到所述主机命令;
若所述命令接收模块自所述优化完成时间起在第二预设时长内未接收到所述主机命令,则生成所述休眠预处理命令,并将其上传至主控模块;
若所述命令接收模块自所述优化完成时间起在第二预设时长内接收到所述主机命令,则对所述主机命令的执行完成时间进行记录,并根据所述执行完成时间重复进行判断,直至生成休眠预处理命令,并将其上传至所述主控模块。
在本发明一实施例中,所述根据所述休眠预处理命令对主控模块进行预休眠处理,生成休眠命令的步骤包括:
根据所述休眠预处理命令将所述主控模块中的初始化数据表复制至动态存储器中,将其他部分数据表下刷写入固态存储器中,生成休眠指令。
如上所述,本发明提供一种存储芯片以及自动休眠方法,能够降低存储芯片的运行功耗,同时满足存储芯片休眠后的快速唤醒需求,提升存储芯片的工作效率,进而提升了存储芯片的芯片品质。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1显示为本发明的一种存储芯片的结构示意图;
图2显示为本发明的一种存储芯片的自动休眠方法的流程示意图;
图3显示为图2中步骤S10的流程示意图;
图4显示为图2中步骤S30的流程示意图;
图5显示为图2中步骤S40的流程示意图。
元件标号说明:
100、存储芯片;110、主控制器;111、命令接收模块;112、时钟模块;113、主控模块;114、电源管理模块;115、唤醒模块;
120、动态存储器;130、固态存储器;140、固件。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1,本发明提供了一种存储芯片,其可用于控制自身功耗,从而实现在降低自身功耗的同时,能够满足快速唤醒需求,以提升终端设备的待机时间。存储芯片100可以包括但不限于主控制器110、动态存储器120、固态存储器130以及固件140。其中,存储芯片100可以为嵌入式多媒体卡(Embedded MultiMediaCard,EMMC),也可以为其他类型的存储器,只要能够提供存储数据的功能即可。主控制器110可以通讯连接于主机,且主控制器110可以包括但不限于命令接收模块111、时钟模块112、主控模块113、电源管理模块114以及唤醒模块115。
请参阅图1,在本发明的一个实施例中,命令接收模块111可以通讯连接于主机,用以接收主机命令。具体的,命令接收模块111可用以获取主机发送的主机命令,根据电气标准(MMC)正确解读主机命令的内容,并根据解析出的主机命令内容,将主机命令分派给主控制器110内的其他模块以执行具体的操作,如读取、写入、擦除等。此外,命令接收模块111还用以将主机命令的执行结果返回给主机,以便主机根据返回的执行结果进行后续处理。命令接收模块111还用以跟踪主控制器110的内部状态,以便于判断是否接收主机命令。
请参阅图1,时钟模块112可以通讯连接于命令接收模块111,用以判断命令接收模块111在第一预设时长内是否接收到主机命令,以生成固件处理命令。其中,当时钟模块112确定命令接收模块111在第一预设时长内未接收到主机命令时,时钟模块112执行的动作为生成固件处理命令,并将其上传至主控模块113中。当时钟模块112确定命令接收模块111在第一预设时长内接收到主机命令时,时钟模块112执行的动作为记录主机命令的执行完成时间,并根据执行完成时间重复进行判断,直至生成固件处理命令,并将其上传至主控模块113。第一预设时长可以设置为100毫秒,也可以为200毫秒,还可以为300毫秒。然不限于此,第一预设时长还可以为其他数值,只要通过时钟模块112能够判断命令接收模块111在第一预设时长内是否接收到主机命令,以确认主机是否需要继续进行工作即可。
请参阅图1,进一步地,时钟模块112还用以保持主控制器110内的所有操作的同步,并通过时钟信号以控制数据的读写操作。在读取或写入数据时,时钟信号可以决定数据信号开始时间和结束时间。然不限于此,当时钟模块112判断命令接收模块111在第一预设时长内接收到主机命令时,时钟模块112还用以根据主控模块113获得的优化完成信息判断命令接收模块111在第二预设时长内是否接收到主机命令,以生成休眠预处理命令。具体的,时钟模块112可以先对优化完成信息进行时间记录处理,生成优化完成时间。当时钟模块112根据优化完成时间确定命令接收模块111在第二预设时长内未接收到主机命令时,时钟模块112执行的动作为生成休眠预处理命令,并将其上传至主控模块113。当时钟模块112根据优化完成时间确定命令接收模块111在第二预设时长内接收到主机命令时,时钟模块112执行的动作为记录主机命令的执行完成时间,并根据执行完成时间重复进行判断,直至生成休眠预处理命令,并将其上传至主控模块113。其中,第二预设时长可以设置为100毫秒,也可以为200毫秒,还可以为300毫秒。然不限于此,第一预设时长还可以为其他数值,即第二预设时长可以不做具体设置。此外,第一预设时长与第二预设时长可以相同,也可以不相同。例如,第一预设时长可以设置为100毫秒,第二预设时长可以设置为200毫秒,以便于更精确的确定命令接收模块111是否接收到主机命令。
请参阅图1,主控模块113可以分别通讯连接于命令接收模块111和时钟模块112,用以根据固件处理命令进行固件优化处理,生成优化完成信息。其中,当时钟模块112确定命令接收模块111在第一预设时长内未接收到主机命令时,时钟模块112生成固件处理命令,并将其上传至主控模块113中。主控模块113根据固件处理命令可以对固件140进行固件优化处理,以获得优化完成信息。固件处理命令可以包括但不限于数据回收命令、磨损均衡命令、读写刷新命令以及坏块管理命令。
请参阅图1,具体的,主控模块113可以根据数据回收命令对固件140进行数据回收处理。由于存储芯片100的特性,每次写入操作都需要先擦除一个块,再写入。当存储芯片100中有许多无效数据块时,数据回收过程会检查、擦除并重新组织它们,以释放更多可用空间。主控模块113可以根据磨损均衡命令对固件140进行内部磨损均衡处理。存储芯片100中的固件140具有有限的擦写周期,为了防止某些区域过早磨损,对固件140进行磨损均衡处理会在固件140中均匀分布存储空间的使用,确保每个固件140中的存储单元都尽可能得到同等的使用次数。主控模块113可以根据读写刷新命令对固件140进行读写刷新处理。由于电荷损耗和细胞间耦合,存储在固件140中的数据有可能发生错误。读写刷新处理会定期检查数据,并在必要时刷新和纠正它们,以确保数据的可靠性。主控模块113可以根据坏块管理命令对固件140进行坏块处理。在存储芯片100的使用过程中,可能会出现坏块,固件140会对这些坏块进行标记和管理,确保后续使用时能避免这些出现问题的区域。
请参阅图1,进一步地,当时钟模块112根据优化完成信息确定命令接收模块111在第二预设时长内未接收到主机命令时,时钟模块112生成休眠预处理命令,并将其上传至主控模块113。主控模块113还用以根据休眠预处理命令进行预休眠处理,生成休眠命令。其中,当主控模块113确定接收到休眠预处理命令时,主控模块113执行的动作为将初始化数据表复制至动态存储器120中。然不限于此,主控模块113还用以将其他部分数据表进行下刷写入固态存储器130中,以实现对主控制器110的休眠预处理。具体的,将初始化数据表(TABLE)复制至动态存储器120中,并保持动态存储器120的不断电,能够在避免对存储芯片100唤醒时重新建立初始化数据表,从而实现对存储芯片100的快速唤醒。将其他部分数据表下刷写入固态存储器130中,能够保证存储芯片100的正常运行。
请参阅图1,电源管理模块114可以电连接于主控模块113,然不限于此,电源管理模块114还可以电连接于存储芯片100内的动态存储器120、固态存储器130以及固件140,用以根据休眠命令进行部分休眠处理。具体的,电源管理模块114可以根据休眠指令对存储芯片100内的部分模块进行断电处理,以实现对存储芯片100的部分休眠处理。其中,对存储芯片100内进行断电的部分模块可以包括但不限于固态存储模块130(NAND)、直接内存访问模块(Direct Memory Access,DMA)以及数据缓冲模块(Buffer)。然不限于此,还可以为存储芯片100内的其他模块,只要断电的模块不是命令接收模块111、时钟模块112、主控模块113、电源管理模块114、唤醒模块115、动态存储器120以及其他需要接收、处理并监测主机命令的模块即可。
请参阅图1,唤醒模块115可以分别通讯连接于命令接收模块111以、主控模块113以及电源管理模块114,用以接收命令接收模块111发送的唤醒命令,并根据唤醒命令调用电源管理模块114,对存储芯片100进行上电处理。电源管理模块114在接收到唤醒模块115的上电请求后将开始执行恢复存储芯片100正常运行所需的电源操作。具体来说,电源管理模块114会逐步为存储芯片100中的不同模块提供合适的电力,从而使其重新进入操作模式,这其中包括主控制器110、I/O接口以及固态存储器130等关键部分的电源恢复。其中,通过前期的主控模块113将初始化数据表复制至动态存储器120中,将其他部分数据表进行下刷写入固态存储器130中,实现对主控制器110的休眠预处理。当存储芯片100被上电唤醒后,主控制器110能够直接调用动态存储器120中的初始化数据表实现对存储芯片100的初始化操作,实现存储芯片100休眠后的快速唤醒。
请参阅图1,在本发明的一实施例中,动态存储器120可以通讯连接于主控制器110,用以存储主控模块113中的初始化数据表,以便于当存储芯片100从休眠中被唤醒时,能够为主控制器110快速提供初始化数据表,以便于实现存储芯片100的快速唤醒。然不限于此,动态存储器120 (Dynamic Random-Access Memory,DRAM)还用以临时存储其他数据,比如在计算过程中使用的数据。DRAM可读可写,意味着在电源供应的状态下,数据可以不断地进行编辑和更新。
请参阅图1,在本发明的一实施例中,固态存储器130可以分别通讯连接于动态存储器120以及主控制器110,用以存储主控模块113中的其他部分数据表以及动态存储器120中的初始化数据表,以便于实现数据的永久存储,避免因存储芯片100的休眠导致数据丢失或重建。其中,固态存储器130 (NAND)使用了固态电子存储器芯片阵列,以非易失的闪存存储数据。因此,在存储芯片100处于休眠状态时,为了降低功耗,可以对固态存储器130进行断电休眠处理。
请参阅图1,在本发明的一实施例中,固件140可以分别通讯连接于动态存储器120、固态存储器130以及主控制器110,用以根据固件处理命令进行固件优化处理,以生成优化完成信息。其中,优化完成信息可以为优化提示信息,也可以为日志记录信息或其他形式,且根据优化完成信息可以得知优化完成时间,以便于时钟模块112判断命令接收模块111在第二预设时长内是否接收到主机命令。固件140 (Firmware)是储存在硬件装置内的一种程序,通常用于为存储芯片100提供必要的操作指南。它是介于硬件和操作系统之间的软件层,对设备的运行和性能具有直接影响。
请参阅图2,本发明还提供了一种存储芯片的自动休眠方法,该自动休眠方法可以应用于上述存储芯片中,以实现存储芯片的功耗控制需求。该自动休眠方法与上述实施例中存储芯片一一对应,自动休眠方法可以包括如下步骤。
步骤S10、时钟模块判断命令接收模块在第一预设时长内是否接收到主机命令,以生成固件处理命令。
步骤S20、主控模块根据固件处理命令对固件进行内部优化处理,生成优化完成信息。
步骤S30、时钟模块根据优化完成信息判断命令接收模块在第二预设时长内是否接收到主机命令,以生成休眠预处理命令。
步骤S40、根据休眠预处理命令对主控模块进行预休眠处理,生成休眠命令。
步骤S50、电源管理模块根据休眠命令进行部分休眠处理,以实现存储芯片的自动休眠。
请参阅图3,在本发明的一个实施例中,当执行步骤S10时,具体的,步骤S10可包括如下步骤。
步骤S11、时钟模块判断命令接收模块在第一预设时长内是否接收到主机命令。
步骤S12、若命令接收模块在第一预设时长内未接收到主机命令,生成固件处理命令,并将其上传至主控模块。
步骤S13、若命令接收模块在第一预设时长内接收到主机命令,则记录主机命令的执行完成时间,并根据执行完成时间重复进行判断,直至生成固件处理命令,并将其上传至主控模块。
在本发明的一个实施例中,当执行步骤S11至步骤S13时,具体的,可以通过时钟模块112实现对命令接收模块111在第一预设时长内是否接收到主机命令的判断。其中,当时钟模块112确定命令接收模块111在第一预设时长内未接收到主机命令时,时钟模块112执行的动作为生成固件处理命令,并将其上传至主控模块113中。当时钟模块112确定命令接收模块111在第一预设时长内接收到主机命令时,时钟模块112执行的动作为记录主机命令的执行完成时间,并根据执行完成时间重复进行判断,直至生成固件处理命令,并将其上传至主控模块113。第一预设时长可以设置为100毫秒,也可以为200毫秒,还可以为300毫秒。然不限于此,第一预设时长还可以为其他数值,只要通过时钟模块112能够判断命令接收模块111在第一预设时长内是否接收到主机命令,以确认主机是否需要继续进行工作即可。
请参阅图1和图2,在本发明的一个实施例中,当执行步骤S20时,具体的,可以通过主控模块113实现对固件140的内部优化处理。其中,当时钟模块112确定命令接收模块111在第一预设时长内未接收到主机命令时,时钟模块112生成固件处理命令,并将其上传至主控模块113中。主控模块113根据固件处理命令可以对固件140进行固件优化处理,以获得优化完成信息。固件处理命令可以包括但不限于数据回收命令、磨损均衡命令、读写刷新命令以及坏块管理命令。
具体的,主控模块113可以根据数据回收命令对固件140进行数据回收处理。由于存储芯片100的特性,每次写入操作都需要先擦除一个块,再写入。当存储芯片100中有许多无效数据块时,数据回收过程会检查、擦除并重新组织它们,以释放更多可用空间。主控模块113可以根据磨损均衡命令对固件140进行内部磨损均衡处理。存储芯片100中的固件140具有有限的擦写周期,为了防止某些区域过早磨损,对固件140进行磨损均衡处理会在固件140中均匀分布存储空间的使用,确保每个固件140中的存储单元都尽可能得到同等的使用次数。主控模块113可以根据读写刷新命令对固件140进行读写刷新处理。由于电荷损耗和细胞间耦合,存储在固件140中的数据有可能发生错误。读写刷新处理会定期检查数据,并在必要时刷新和纠正它们,以确保数据的可靠性。主控模块113可以根据坏块管理命令对固件140进行坏块处理。在存储芯片的使用过程中,可能会出现坏块,固件140会对这些坏块进行标记和管理,确保后续使用时能避免这些出现问题的区域。
请参阅图1和图4,在本发明的一个实施例中,当执行步骤S30时,具体的,步骤S30可包括如下步骤。
步骤S31、对优化完成信息进行时间记录处理,生成优化完成时间。
步骤S32、时钟模块判断命令接收模块自优化完成时间起在第二预设时长内是否接收到主机命令。
步骤S33、若命令接收模块自优化完成时间起在第二预设时长内未接收到主机命令,则生成休眠预处理命令,并将其上传至主控模块。
步骤S34、若命令接收模块自优化完成时间起在第二预设时长内接收到主机命令,则对主机命令的执行完成时间进行记录,并根据执行完成时间重复进行判断,直至生成休眠预处理命令,并将其上传至主控模块。
在本发明的一个实施例中,当执行步骤S31至步骤S34时,具体的,可以通过时钟模块112先对优化完成信息进行时间记录处理,以获得优化完成时间。当时钟模块112根据优化完成时间确定命令接收模块111在第二预设时长内未接收到主机命令时,时钟模块112执行的动作为生成休眠预处理命令,并将其上传至主控模块113。当时钟模块112根据优化完成时间确定命令接收模块111在第二预设时长内接收到主机命令时,时钟模块112执行的动作为记录主机命令的执行完成时间,并根据执行完成时间重复进行判断,直至生成休眠预处理命令,并将其上传至主控模块113。其中,第二预设时长可以设置为100毫秒,也可以为200毫秒,还可以为300毫秒。然不限于此,第一预设时长还可以为其他数值,即第二预设时长可以不做具体设置。此外,第一预设时长与第二预设时长可以相同,也可以不相同。例如,第一预设时长可以设置为100毫秒,第二预设时长可以设置为200毫秒,以便于更精确的确定命令接收模块111是否接收到主机命令。
请参阅图1和图5,在本发明的一个实施例中,当执行步骤S40时,具体的,步骤S40可包括如下步骤。
步骤S41、根据休眠预处理命令将主控模块中的初始化数据表复制至动态存储器中,将其他部分数据表下刷写入固态存储器中,生成休眠指令。
在本发明的一个实施例中,当执行步骤S41时,具体的,可以通过主控模块113实现根据休眠预处理命令进行预休眠处理,生成休眠命令。其中,当主控模块113确定接收到休眠预处理命令时,主控模块113执行的动作为将初始化数据表复制至动态存储器120中。然不限于此,主控模块113还用以将其他部分数据表进行下刷写入固态存储器130中,以实现对主控制器110的休眠预处理。具体的,将初始化数据表(TABLE)复制至动态存储器120中,并保持动态存储器120的不断电,能够在避免对存储芯片100唤醒时重新建立初始化数据表,从而实现对存储芯片100的快速唤醒。将其他部分数据表下刷写入固态存储器130中,能够保证存储芯片100的正常运行。
请参阅图1和图2,在本发明的一个实施例中,当执行步骤S50时,具体的,电源管理模块114可以电连接于主控模块113,然不限于此,电源管理模块114还可以电连接于存储芯片100内的动态存储器120、固态存储器130以及固件140,用以根据休眠命令进行部分休眠处理。具体的,电源管理模块114可以根据休眠指令对存储芯片100内的部分模块进行断电处理,以实现对存储芯片100的部分休眠处理。其中,对存储芯片100内进行断电的部分模块可以包括但不限于固态存储模块130(NAND)、直接内存访问模块(Direct Memory Access,DMA)以及数据缓冲模块(Buffer)。然不限于此,还可以为存储芯片100内的其他模块,只要断电的模块不是命令接收模块111、时钟模块112、主控模块113、电源管理模块114、唤醒模块115、动态存储器120以及其他需要接收、处理并监测主机命令的模块即可,从而通过实现对存储芯片100的部分模块的自动休眠控制,能够降低存储芯片100的运行功耗,并满足快速唤醒需求。
综上所述,通过本发明提供的一种存储芯片以及自动休眠方法,在不妨碍接收主机命令的前提下,能够实现对存储芯片的运行功耗的控制,从而降低存储芯片的运行功耗,同时满足存储芯片休眠后的快速唤醒需求,提升存储芯片的工作效率,进而提升了存储芯片的芯片品质。
在本说明书的描述中,参考术语“本实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种存储芯片,其特征在于,包括:
主控制器,通讯连接于主机,所述主控制器包括命令接收模块、时钟模块、主控模块以及电源管理模块;
其中,所述命令接收模块通讯连接于所述主机,用以接收主机命令;
所述时钟模块通讯连接于所述命令接收模块,用以判断所述命令接收模块在第一预设时长内是否接收到所述主机命令,以生成固件处理命令;
所述主控模块分别通讯连接于所述命令接收模块和所述时钟模块,用以根据所述固件处理命令进行固件优化处理,生成优化完成信息;
所述时钟模块还用以根据所述优化完成信息判断所述命令接收模块在第二预设时长内是否接收到所述主机命令,以生成休眠预处理命令;
所述主控模块还用以根据所述休眠预处理命令进行预休眠处理,生成休眠命令;
所述电源管理模块电连接于所述主控模块,用以根据所述休眠命令进行部分休眠处理。
2.根据权利要求1所述的存储芯片,其特征在于,所述存储芯片还包括:
动态存储器,通讯连接于所述主控制器,用以存储所述主控模块中的初始化数据表;
固态存储器,分别通讯连接于所述动态存储器以及所述主控制器,用以存储所述主控模块中的其他部分数据表以及所述动态存储器中的初始化数据表;以及
固件,分别通讯连接于所述动态存储器、所述固态存储器以及所述主控制器,用以根据所述固件处理命令进行所述固件优化处理,以生成所述优化完成信息。
3.根据权利要求1所述的存储芯片,其特征在于,当所述时钟模块确定所述命令接收模块在所述第一预设时长内未接收到所述主机命令,执行的动作为生成固件处理命令,并将其上传至所述主控模块;
当所述时钟模块确定所述命令接收模块在所述第一预设时长内接收到所述主机命令,执行的动作为记录所述主机命令的执行完成时间,并根据所述执行完成时间重复进行判断,直至生成固件处理命令,并将其上传至所述主控模块。
4.根据权利要求1所述的存储芯片,其特征在于,当所述时钟模块根据所述优化完成信息确定所述命令接收模块在第二预设时长内未接收到所述主机命令,执行的动作为生成休眠预处理命令,并将其上传至所述主控模块;
当所述时钟模块根据所述优化完成信息确定所述命令接收模块在第二预设时长内接收到所述主机命令,执行的动作为记录所述主机命令的执行完成时间,并根据所述执行完成时间重复进行判断,直至生成休眠预处理命令,并将其上传至所述主控模块。
5.根据权利要求1所述的存储芯片,其特征在于,所述主控模块确定接收到所述休眠预处理命令时,执行的动作为将初始化数据表复制至动态存储器中。
6.根据权利要求1所述的存储芯片,其特征在于,当所述主控模块确定接收到所述休眠预处理命令时,所述主控模块还用以将其他部分数据表进行下刷写入固态存储器中。
7.一种存储芯片的自动休眠方法,其特征在于,包括:
时钟模块判断命令接收模块在第一预设时长内是否接收到主机命令,以生成固件处理命令;
主控模块根据所述固件处理命令对固件进行内部优化处理,生成优化完成信息;
所述时钟模块根据所述优化完成信息判断所述命令接收模块在第二预设时长内是否接收到所述主机命令,以生成休眠预处理命令;
根据所述休眠预处理命令对主控模块进行预休眠处理,生成休眠命令;以及
电源管理模块根据所述休眠命令进行部分休眠处理,以实现所述存储芯片的自动休眠。
8.根据权利要求7所述的存储芯片的自动休眠方法,其特征在于,所述时钟模块判断命令接收模块在第一预设时长内是否接收到主机命令,以生成固件处理命令的步骤包括:
时钟模块判断所述命令接收模块在所述第一预设时长内是否接收到所述主机命令;
若所述命令接收模块在所述第一预设时长内未接收到所述主机命令,生成所述固件处理命令,并将其上传至主控模块;
若所述命令接收模块在所述第一预设时长内接收到所述主机命令,则记录所述主机命令的执行完成时间,并根据所述执行完成时间重复进行判断,直至生成固件处理命令,并将其上传至所述主控模块。
9.根据权利要求7所述的存储芯片的自动休眠方法,其特征在于,所述时钟模块根据所述优化完成信息判断所述命令接收模块在第二预设时长内是否接收到所述主机命令,以生成休眠预处理命令的步骤包括:
对所述优化完成信息进行时间记录处理,生成优化完成时间;
所述时钟模块判断所述命令接收模块自所述优化完成时间起在第二预设时长内是否接收到所述主机命令;
若所述命令接收模块自所述优化完成时间起在第二预设时长内未接收到所述主机命令,则生成所述休眠预处理命令,并将其上传至主控模块;
若所述命令接收模块自所述优化完成时间起在第二预设时长内接收到所述主机命令,则对所述主机命令的执行完成时间进行记录,并根据所述执行完成时间重复进行判断,直至生成休眠预处理命令,并将其上传至所述主控模块。
10.根据权利要求7所述的存储芯片的自动休眠方法,其特征在于,所述根据所述休眠预处理命令对主控模块进行预休眠处理,生成休眠命令的步骤包括:
根据所述休眠预处理命令将所述主控模块中的初始化数据表复制至动态存储器中,将其他部分数据表下刷写入固态存储器中,生成休眠指令。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410131652.2A CN117687702B (zh) | 2024-01-31 | 2024-01-31 | 一种存储芯片以及自动休眠方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410131652.2A CN117687702B (zh) | 2024-01-31 | 2024-01-31 | 一种存储芯片以及自动休眠方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117687702A true CN117687702A (zh) | 2024-03-12 |
CN117687702B CN117687702B (zh) | 2024-04-19 |
Family
ID=90137426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410131652.2A Active CN117687702B (zh) | 2024-01-31 | 2024-01-31 | 一种存储芯片以及自动休眠方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117687702B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140325165A1 (en) * | 2013-04-30 | 2014-10-30 | Sony Corporation | Memory apparatus and memory management method |
US20160103459A1 (en) * | 2014-10-13 | 2016-04-14 | Sk Hynix Memory Solutions Inc. | Low power bias scheme for mobile storage soc |
CN106201902A (zh) * | 2016-06-24 | 2016-12-07 | 中电海康集团有限公司 | 一种sram位元与非易失性存储位元组成的复合阵列模块及其读写控制方法 |
CN106469571A (zh) * | 2015-08-17 | 2017-03-01 | 爱思开海力士有限公司 | 存储系统及其操作方法 |
US20170285989A1 (en) * | 2016-03-30 | 2017-10-05 | Via Technologies, Inc. | Memory apparatus and energy-saving control method thereof |
US20210247916A1 (en) * | 2020-02-10 | 2021-08-12 | Samsung Electronics Co., Ltd. | Storage device and method of operating the same |
CN114442788A (zh) * | 2022-04-08 | 2022-05-06 | 北京智芯半导体科技有限公司 | 芯片的低功耗系统、低功耗管理方法、控制装置及存储介质 |
CN116679962A (zh) * | 2023-06-29 | 2023-09-01 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基本输入输出系统固件更新方法、装置、设备、介质 |
CN116909495A (zh) * | 2023-09-14 | 2023-10-20 | 合肥康芯威存储技术有限公司 | 一种存储装置及其控制方法 |
US20230350479A1 (en) * | 2022-04-28 | 2023-11-02 | Intel Corporation | Technology to detect power consumption and low power states in external sink devices to enhance system performance and improve user experiences |
-
2024
- 2024-01-31 CN CN202410131652.2A patent/CN117687702B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140325165A1 (en) * | 2013-04-30 | 2014-10-30 | Sony Corporation | Memory apparatus and memory management method |
US20160103459A1 (en) * | 2014-10-13 | 2016-04-14 | Sk Hynix Memory Solutions Inc. | Low power bias scheme for mobile storage soc |
CN106469571A (zh) * | 2015-08-17 | 2017-03-01 | 爱思开海力士有限公司 | 存储系统及其操作方法 |
US20170285989A1 (en) * | 2016-03-30 | 2017-10-05 | Via Technologies, Inc. | Memory apparatus and energy-saving control method thereof |
CN106201902A (zh) * | 2016-06-24 | 2016-12-07 | 中电海康集团有限公司 | 一种sram位元与非易失性存储位元组成的复合阵列模块及其读写控制方法 |
US20210247916A1 (en) * | 2020-02-10 | 2021-08-12 | Samsung Electronics Co., Ltd. | Storage device and method of operating the same |
CN114442788A (zh) * | 2022-04-08 | 2022-05-06 | 北京智芯半导体科技有限公司 | 芯片的低功耗系统、低功耗管理方法、控制装置及存储介质 |
US20230350479A1 (en) * | 2022-04-28 | 2023-11-02 | Intel Corporation | Technology to detect power consumption and low power states in external sink devices to enhance system performance and improve user experiences |
CN116679962A (zh) * | 2023-06-29 | 2023-09-01 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基本输入输出系统固件更新方法、装置、设备、介质 |
CN116909495A (zh) * | 2023-09-14 | 2023-10-20 | 合肥康芯威存储技术有限公司 | 一种存储装置及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117687702B (zh) | 2024-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9383808B2 (en) | Dynamic allocation of power budget for a system having non-volatile memory and methods for the same | |
US9165667B2 (en) | Electronic device with solid state drive and associated control method | |
TWI473099B (zh) | 記憶體儲存裝置、記憶體控制器與控制方法 | |
CN111475425A (zh) | 管理闪存模块的方法及相关的闪存控制器与电子装置 | |
CN108614744B (zh) | 基于NAND flash的掉电保护方法和装置 | |
TWI473103B (zh) | 快閃記憶體儲存裝置及其不良儲存區域的判定方法 | |
US6851012B2 (en) | Information processing system, information processing method and readable-by-computer recording medium | |
CN117687702B (zh) | 一种存储芯片以及自动休眠方法 | |
CN103186470B (zh) | 存储器储存装置及其存储器控制器与数据写入方法 | |
CN112181725A (zh) | 一种嵌入式系统的片内外数据掉电防拔备份方法及系统 | |
US11941269B2 (en) | Data storage device with enhanced power mode management | |
US20220214817A1 (en) | Memory system and operating method thereof | |
KR20230134288A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
CN108052293A (zh) | 一种存储器数据处理方法 | |
CN113345500B (zh) | 用来进行恢复管理的方法及设备 | |
CN113986001A (zh) | 芯片及控制方法 | |
CN103777732B (zh) | 连接器的控制方法、连接器与存储器储存装置 | |
CN111124752A (zh) | 一种存储设备的备电保护的方法及装置 | |
TWI521354B (zh) | 連接器的控制方法、連接器與記憶體儲存裝置 | |
CN213601200U (zh) | Ssd数据保持及便捷存储装置 | |
CN111427518B (zh) | 数据保护方法以及nvdimm | |
US20230221791A1 (en) | Slave device and host device | |
CN116414210A (zh) | 一种低功耗的存储器件的应用系统及方法 | |
KR20220111487A (ko) | 메모리 시스템 | |
KR20220111485A (ko) | 메모리 시스템 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |