CN117178357A - 减少静电放电和/或电磁干扰影响的部件的冷却片上系统 - Google Patents

减少静电放电和/或电磁干扰影响的部件的冷却片上系统 Download PDF

Info

Publication number
CN117178357A
CN117178357A CN202280029808.5A CN202280029808A CN117178357A CN 117178357 A CN117178357 A CN 117178357A CN 202280029808 A CN202280029808 A CN 202280029808A CN 117178357 A CN117178357 A CN 117178357A
Authority
CN
China
Prior art keywords
sow
conductive
assembly
thermal system
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280029808.5A
Other languages
English (en)
Inventor
庞孟志
孙扬
李勇国
李建军
R·R·纳瓦雷特
V·克里蒂瓦桑
R·班达里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tesla Inc
Original Assignee
Tesla Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tesla Inc filed Critical Tesla Inc
Publication of CN117178357A publication Critical patent/CN117178357A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开涉及处理系统，并且更具体地涉及被设计为在集成电路制造和/或使用期间减少静电放电和/或电磁干扰的影响的集成电路(IC)封装。IC组件可以包括定位在冷却系统与散热结构之间的晶片。冷却系统和散热结构包括处于接地电位的导电材料，使得热系统充当电接地。晶片可以电连接到冷却系统和散热结构，以减少组装过程期间的静电荷累积。冷却系统和散热结构可以进一步提供射频(RF)屏蔽，以减少IC组件的使用期间的电磁干扰。

Description

减少静电放电和/或电磁干扰影响的部件的冷却片上系统
相关申请的交叉引用
本申请要求于2021年3月8日提交的题为“SYSTEM FOR REDUCED EFFECTS OFELECTROSTATIC DISCHARGE AND/OR ELECTROMAGNETIC INTERFERENCE”的第63/158,201号美国临时专利申请的权益，该申请的公开内容通过引用整体并入本文，用于所有目的。
技术领域
本公开涉及处理系统，并且更具体地涉及可以减少静电放电和/或电磁干扰的影响的集成电路(IC)封装。
背景技术
最近对人工智能和高性能计算的市场需求的增加已经推动了集成电路(IC)设计朝着使用更大IC封装尺寸的方向发展。在组装大型IC封装期间，IC封装可能经历静电放电(ESD)事件。大型IC封装在使用期间也可能经历电磁干扰(EMI)。EMI通常会降低IC的性能。
发明内容
权利要求中描述的创新各有若干方面，没有一个方面单独负责其所需要的属性。在不限制权利要求的范围的情况下，现在将简要描述本公开的一些突出特征。
在一些实现中，提供了一种集成电路(IC)封装，以用于减少与静电放电(ESD)和/或电磁干扰(EMI)相关的可能损坏和意外影响。IC组件可以包括位于冷却系统与散热结构之间的晶片上系统(SoW)。热系统可以包括冷却系统和散热结构。SoW可以包括经由诸如印刷电路板等组件连接到集成系统中以用于数据传输的多个IC管芯。热系统可以包括被配置为接地电位的导电结构，使得热系统可以用作电接地。SoW可以电连接到导电结构，从而减少和/或消除组装过程期间的静电荷累积。在SoW与热系统的导电结构之间延伸的导电特征部可以在IC组件的使用期间提供射频(RF)屏蔽。
本公开的一个方面是一种晶片上系统(SoW)组件，该SoW组件包括SoW、热系统和多个导电特征。SoW包括多个集成电路(IC)管芯和为IC管芯提供电连接的一个或多个布线层。热系统包括处于接地电位的导电结构。热系统被配置为冷却SoW。多个导电特征部位于SoW的表面上的触点与热系统的导电结构之间的电气路径中。
多个导电特征部可以将SoW接地到热系统的导电结构以提供静电放电保护。多个导电特征部可以将SoW接地到热系统的导电结构以提供电磁干扰屏蔽。多个导电特征部可以定位在SoW的周界周围。多个导电特征部可以是导电泡沫。替代地，多个导电特征部可以包括引线接合或弹簧加载的夹子。
SoW可以是集成扇出晶片。SoW可以具有至少12英寸的直径。SoW组件可以包括定位在IC管芯与热系统的导电结构之间的电压调节模块。
热系统可以包括在SoW相对于导电结构的相对侧上的散热结构。散热结构与导电结构之间可以存在电连接。
SoW组件可以包括在SoW的表面上的触点与多个导电特征部之间的电气路径中的多个部件。多个部件各自可以在与导电特征部的电气路径中具有暴露的导电材料。
本公开的另一方面是一种SoW组件，该SoW组件包括SoW、热系统、多个部件和多个导电特征部。SoW包括多个IC管芯和为IC管芯提供电连接的一个或多个布线层。热系统包括处于接地电位的导电结构。热系统被配置为冷却SoW。多个部件定位在SoW与热系统的导电结构之间。部件各自在与SoW相对的表面上具有暴露的导电材料。多个部件通过在SoW的表面上的触点电连接到SoW。多个导电特征部位于多个部件的暴露的导电材料与热系统的导电结构之间的电气路径中。
多个部件可以包括印刷电路板。SoW组件可以包括在印刷电路板上的静电放电保护电路。多个部件可以定位在多个IC管芯周围。
多个导电特征部有助于静电放电保护和/或提供电磁干扰屏蔽。多个导电特征部可以包括导电泡沫。
本公开的另一方面是一种制造SoW组件的方法。该方法包括提供SoW，该SoW在该SoW的表面上具有触点，其中SoW包括多个IC管芯和为IC管芯提供电连接的一个或多个布线层，并且其中触点经由一个或多个布线层电连接到IC管芯；以及通过至少多个导电特征部将热系统的导电结构电连接到SoW的表面上的触点，其中热系统的导电结构处于接地电位。
为了总结本公开，本文中描述了创新的某些方面、优点和新颖特征。应当理解，并非所有这些优点都可以根据任何特定实施例来实现。因此，创新可以以实现或优化本文中教导的一个优点或一组优点的方式来体现或实施，而不必实现本文中教导或建议的其他优点。
附图说明
图1示出了示例处理系统。
图2是在处理系统中使用的晶片上系统的平面图。
图3示出了示例处理系统的横截面图。
图4示出了在处理系统中使用的具有导电特征部的连接器的横截面图。
图5A、图5B和图5C示出了可以在处理系统中使用的导电特征部的示例。
图6是示例静电放电保护电路的示意图。
在整个附图中，可以重新使用附图标记来指示参考元素之间的对应关系。提供附图是为了说明本文中描述的示例实施例，而不旨在限制本公开的范围。
具体实施方式
以下对某些实施例的描述提供了对特定实施例的各种描述。然而，本文中描述的创新可以以多种不同方式来体现，例如，根据权利要求所定义和涵盖的。在本说明书中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。应当理解，图中所示的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比图中所示的更多的元件和/或包括图中所示的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。
如上所述，最近对高性能计算的市场需求的增加已经推动了集成电路(IC)设计朝着使用更大IC封装尺寸的方向发展。在组装大型IC封装期间，静电可能会累积在组装机械和/或制造厂技术人员的身体上。在这样的充电条件下，与IC封装的近距离相互作用或直接接触可以通过称为静电放电(ESD)事件的事件而导致静电转移到IC封装。IC封装内包括的IC芯片可以被ESD事件损坏。在没有ESD保护的情况下，IC组件的成品率可能由于ESD损坏而降低。此外，在组装的IC封装的使用期间，电磁干扰(EMI)可能会破坏IC的正常功能。在没有EMI保护的情况下，IC组件的性能可能会因EMI而降低。因此，需要合并ESD保护和/或EMI保护的IC封装设计。
通常，集成电路(IC)封装具有相当小的形状因子。在这样的IC封装中，用于ESD保护器件和/或EMI保护结构的物理空间可能是有限的。接触IC封装的制造机械可以被布置为满足这种IC封装的严格ESD规范。IC封装由制造机械组装，因此在某些情况下，制造厂工人不需要触摸IC封装组件。尽管在晶片制造过程中，一些ESD/EMI保护特征部被包括在个体芯片内，但是对于晶片上系统，ESD/EMI保护特征部通常不是在系统级别构建的。只有在IC封装安装在印刷电路板(PCB)母板上之后，它们通常才具有通过ESD保护特征部和/或EMI保护特征部以及PCB母板上的部件实现的系统级保护。
然而，对于大形状因数的IC封装，组装和系统安装过程可能涉及手动处理。因为人体上可能会累积有静电，所以手动处理可能会对IC封装造成ESD损坏，并且与IC封装的近距离相互作用和/或直接接触可能会导致IC封装放电。由于IC部件和设计的敏感性，相对较小的静电放电可能会损坏整个部件。此外，大形状因数的IC封装可以不安装在PCB母板上，并且在这种情况下，不能利用来自PCB母板的ESD保护特征部和/或EMI保护特征部。
有利的是，在一些实现中，具有集成ESD保护的处理系统可以降低手动处理造成ESD损坏的风险。处理系统可以是晶片上系统(SoW)组件，其中SoW位于热系统的两个部分之间。在这样的组件中，位于SoW与热系统之间的热界面材料可以包括高导热性材料。在热界面材料具有导电性相对较差的材料的情况下，在制造过程中可能存在静电荷的累积。本文中公开的实施例的处理系统使SoW接地以保护SoW的IC器件免受ESD损坏。处理系统的热系统可以包括处于接地电位的导电材料，使得热系统用作电接地。SoW可以电连接到热系统。因此，SoW上的累积电荷可以从系统中放电。因此，处理系统可以降低手动处理过程中的ESD损坏风险。
处理系统还可以在选择制造机械时提供更大的灵活性。相反，较小形状因数的IC封装组件可能涉及应用于制造机械的严格ESD标准，其中IC封装通常不具有系统级ESD保护特征部。此外，个体IC管芯可以具有内部ESD保护，该内部ESD保护可能不能为SoW的系统级封装组件提供足够的ESD保护。因为本文中公开的实施例的处理系统可以具有集成的ESD保护，所以在系统组装期间可以使用更宽范围的机械。ESD保护在处理系统中的存在还可以允许处理系统的更多样的用途。因为处理系统可能不需要利用到主板的连接来进行ESD保护，所以处理系统可以以先前不切实际的配置来布置。
有利地，本文中公开的实施例的处理系统可以降低在处理系统的操作期间由EMI引起的不可靠运行和/或硬件损坏的风险。可以通过射频(RF)屏蔽来减少EMI影响。处理系统的热系统的两个部分可以经由导电框架彼此固定。导电热系统和导电框架可以形成屏蔽笼以减少EMI影响。因此，处理系统可以降低由于一个或多个ESD事件和EMI的不期望的影响而造成的损坏的风险。
IC封装设计可以用于改进任何合适的大型IC封装系统，该系统可以受益于ESD保护和/或EMI屏蔽，诸如具有直接组装在组装衬底上的多个硅芯片的系统。尽管本文中公开的实施例可以参考ESD保护来描述，但是本文中公开的任何合适的原理和优点都可以应用于提供电气过应力保护。电气过应力保护包括ESD保护、过电压保护等。
示例处理系统配置
现在将参考附图，其中相同的附图标记自始至终指代相同的部件。除非另有说明，否则附图为示意图，并且不一定按比例绘制。
图1示出了根据本公开的各方面的处理系统5。本公开的特征可以在处理系统5和/或任何其他合适的处理系统(例如，处理系统10)中实现。处理系统5可以具有高计算密度并且可以耗散由处理系统5生成的热量。处理系统5可以在某些应用中每秒执行数万亿次操作。处理系统5可以用于和/或专门被配置用于高性能计算和/或计算密集型应用，诸如神经网络训练和/或处理、机器学习、人工智能等。处理系统5可以实现冗余。在一些应用中，处理系统5可以用于神经网络训练以生成供车辆(例如，汽车)的自动驾驶系统使用的数据。
如图所示，处理系统5包括散热结构12、晶片上系统(SoW)14和冷却系统18。散热结构12和冷却系统18定位在SoW 14的相对侧上，如图所示。处理系统的热系统包括散热结构12和冷却系统18。处理系统5被示出为具有与冷却系统18分离的SoW 14的表面，以示出SoW14的特征。在组装之后，SoW 14可以直接或通过一个或多个介入结构附接到冷却系统18。处理系统5是SoW组件。
散热结构12可以消散来自SoW 14的热量。散热结构12可以包括散热片。这种散热片可以包括金属板。替代地或另外地，散热结构可以包括散热器。散热结构12可以包括金属，诸如铜和/或铝。散热结构12可以替代地或另外地包括具有期望散热特性的任何其他合适材料。在某些应用中，散热结构12可以包括铜散热片和铝散热器。热界面材料可以被包括在散热结构12与SoW 14之间，以减小和/或最小化热传递阻力。
SoW 14可以包括集成电路(IC)管芯的阵列。IC管芯可以嵌入在模制材料中。SoW14可以具有高计算密度。IC管芯可以是半导体管芯，诸如硅管芯。IC管芯的阵列可以包括任何合适数目的IC管芯。例如，IC阵列可以包括16个IC管芯、25个IC管芯、36个IC管芯或49个IC管芯。SoW 14可以是例如集成扇出(InFO)晶片。InFO晶片可以包括在IC管芯阵列之上的多个布线层。例如，在某些应用中，InFO晶片可以包括4、5、6、8或10个布线层。InFO晶片的布线层可以提供IC管芯之间和/或到外部部件的信号连接。SoW 14可以具有相对较大的直径，诸如在10英寸到15英寸的范围内的直径。作为一个示例，SoW 14可以具有12英寸的直径。SoW 14可以具有至少12英寸的直径。
冷却系统18可以为处理系统5提供主动冷却。冷却系统18可以包括具有用于传热流体流过的流动路径的金属。作为一个示例，冷却系统18可以包括机械加工的金属，诸如铜。冷却系统18可以包括用于高冷却效率的钎焊翅片阵列。冷却系统18可以包括处于接地电位的导电结构。导电结构可以是接地平面、导电层、或处于地电位的任何其他合适的导电结构。在组装的处理系统5中，冷却系统18可以螺栓连接或以其他方式固定到散热结构12。这可以为SoW 14提供结构支撑，和/或可以减少SoW 14断裂的机会。螺栓或另一紧固件可以是金属的并且电连接冷却系统18和散热结构12的导电结构。
示例晶片配置
图2是SoW 14的平面图。SoW 14包括晶片22。晶片22可以是硅晶片。所示的SoW 14包括IC管芯28的阵列。在一些实现中，IC管芯28可以嵌入在SoW 14中，并且因此在从俯视图观看SoW 14时是不可见的。例如，模制材料可以覆盖IC管芯28。SoW 14还可以包括一个或多个布线层31(参见图3)。IC管芯28可以是半导体管芯，诸如但不限于硅管芯。IC管芯28的阵列可以包括任何合适数目的IC管芯。
IC管芯28可以连接到用于数据传输的部件26。例如，部件26可以是PCB。部件26可以替代地或另外地是包括电路元件和/或布线的任何其他合适的组件。部件26可以布置在IC管芯28的阵列周围的周边中。如图所示，部件26被定位在IC管芯28的阵列的周界周围。部件26可以从晶片22的表面之上电连接到IC管芯28(例如，经由焊接)。焊接掩模的部分可以被剥离，使得下面的金属连接部被暴露。部件26的暴露的金属连接区域42(参见图4)可以电连接到冷却系统18，使得部件26与冷却系统18电连接。
晶片22的表面还可以包括多个电触点24。在一些实现中，电触点24可以是凸块下金属化(UBM)焊盘。所示的电触点24是UBM焊盘。电触点24可以由导电材料制成，诸如但不限于铜。电触点24在某些应用中可以是铜柱，诸如具有作为铜柱的UBM焊盘的应用。可能需要更高密度的电触点24来为SoW 14提供EMI保护。根据制造限制和/或晶片22上的可用空间，电触点24可以间隔100微米、300微米、800微米或900微米放置。在一些实现中，电触点24可以仅为敞开的UBM焊盘，其占据晶片22的未被IC管芯28或部件26利用的任何区域。敞开的UBM焊盘可以不连接到外部组件，并且因此可以与开敞空间直接接触。在一些其他实现中，电触点24也可以占据部件26下方的区域，并且这些部件可以焊接到电触点24上，而不是直接安装到晶片表面上。在这样的实现中，电触点24的仅一部分可以是敞开的UBM焊盘。在一些实现中，电触点24可以形成围绕部件26的周边。电触点24可以是柱形或半球形。如本文所述，电触点24可以电连接到冷却系统18(参见图5A-图5C)。
示例ESD/EMI保护配置
图3示出了根据本公开的各方面的组装的处理系统10的横截面。该组装的处理系统10是SoW组件。处理系统10可以包括散热结构12、SoW 14、电压调节模块(VRM)16和冷却系统18。散热结构12和/或SoW 14可以包括参考图1讨论的任何合适的特征。在某些应用中，VRM 16可以被定位为使得每个VRM与SoW 14的IC管芯28堆叠。在处理系统10中，可以存在VRM 16的高密度封装。因此，VRM 16可以消耗大量的功率。VRM 16可以被配置为接收直流(DC)电源电压并且向SoW 14的对应IC管芯提供较低输出电压。VRM 16各自可以向相应IC管芯28提供经调节的电压。冷却系统18可以为VRM 16提供主动冷却。冷却系统18可以包括参考图1讨论的任何合适的特征。
如图3所示，SoW 14和VRM 16位于冷却系统18与散热结构12之间。SoW 14可以使用导电热界面材料接合到散热结构12。冷却系统18也可以涂覆有热界面材料，以将导电特征部固定到冷却系统18，如本文所述。在一些实施例中，用于散热结构12上的热界面材料可以不同于用于冷却系统18上的热界面材料。冷却系统18和散热结构12可以由具有高导热性和高导电性的材料制成。
处理系统10的热系统包括冷却系统18和散热结构12。因为热系统可以包括相对较大的导电材料体，所以热系统可以处于接地电位并且用作电接地。因此，由热界面材料形成的导电层也可以处于接地电位。冷却系统18和散热结构12可以经由导电框架38连接。导电框架38可以是由导电材料制成的任何固定机构，诸如但不限于螺钉、螺栓、钉子或金属夹具中的一项或多项。由冷却系统18、导电框架38和散热结构12形成的结构可以用作法拉第笼的一部分，以减少与处理系统10相关联的EMI。法拉第笼可以保护处理系统10的内部电路元件免受由外部电路元件生成的EMI的影响。法拉第笼可以减少由处理系统10发射到外部电路元件的EMI。SoW 14可以电连接到热系统，使得IC管芯28接地，从而降低由ESD事件造成损坏的风险。
如本文所述，IC管芯28和一个或多个布线层31可以嵌入SoW 14中。在一些实现中，IC管芯28可以通过与散热结构12的直接接触而电连接到散热结构12。在一些其他实现中，IC管芯28可以通过布线层31电连接到散热结构12。布线层31还可以将IC管芯28与处理系统10的组件电连接。IC管芯28可以通过布线层31和电触点24电连接到VRM 16和部件26。
在一些实现中，电触点24可以仅为敞开的UBM焊盘，并且占据晶片22的未被IC管芯28或连接器26利用的区域。在这样的实施例中，外部部件可以在没有焊接的情况下直接制造在SoW 14上。在一些其他实现中，如图3所示，电触点24也可以占据被IC管芯28或部件26利用的区域，并且外部组件可以经由焊料32附接到电触点24。在这样的实现中，只有最外面的UBM焊盘是敞开的UBM焊盘中。
IC管芯28可以通过一个或多个其他部件与冷却系统18电连接。部件26的焊接掩模的部分可以被剥离，使得下面的金属被暴露。暴露的金属连接区域42(参见图4)可以被第一导电特征部36覆盖，使得暴露的金属连接区域42电连接到冷却系统18。第一导电特征部36例如可以是导电ESD泡沫。敞开的UBM焊盘可以经由第二导电特征部34电连接到冷却系统18。部件26和第二导电特征部34可以依次经由布线层31电连接到IC管芯28。因此，IC管芯28可以通过其他部件电连接到冷却系统18和散热结构12(这两者都充当电接地)。因此，可以将静电荷释放到热系统，以降低由于ESD事件而导致硬件损坏的风险。此外，与由热系统和导电框架38形成的结构一样，第一导电特征部36和第二导电特征部34可以形成具有充当法拉第笼的热系统的结构，从而提供EMI屏蔽。在某些应用中，第一导电特征部36和第二导电特征部34由相同的材料形成。替代地，第一导电特征部36和第二导电特征部34可以包括不同的材料。
VRM 16可以连接到SoW 14的表面，使得VRM 16电连接到布线层31和IC管芯28。VRM16可以与IC管芯28对准，使得每个IC管芯28直接位于相应VRM 16下方。在一些实现中，VRM16不连接到冷却系统18。在这样的实现中，静电荷可以在SoW 14中累积。有利地，静电荷可以通过布线层31、连接器26和敞开的UBM焊盘从系统中被释放。
在某些实施例中，热系统的导电结构可以处于接地电位，并且通过导电特征部电连接到位于SoW之上的组件的金属连接部。一个示例如图4所示。
图4示出了附接到第一导电特征部36的单个部件26的横截面图。第一导电特征部36可以是ESD泡沫、导电泡沫、导电胶或任何其他合适的导电材料。例如，第一导电特征部36可以包括ESD泡沫，该ESD泡沫包括在泡沫垫圈之上的导电材料。如本文所述，部件26可以是PCB。部件26可以在其表面上具有焊接掩模，以保护下面的电路系统和/或金属结构。焊接掩模可以在有限的区域中被移除以暴露下面的金属连接部。暴露的金属连接区域42可以将部件26电连接到处理系统10的其他部件。例如，金属连接区域42可以通过导电特征部(诸如第一导电特征部36)电连接到冷却系统18的导电结构。可以存在一个或多个暴露的金属连接区域42。例如，对于给定连接器26，可以有1个、2个、3个或4个暴露的金属连接区域42。在一些实现中，附接到部件26的导电特征部可以由任何合适的导电材料制成。部件26还可以通过在SoW的表面上的电连接到部件26的触点(诸如铜柱)向SoW提供接地。
在某些实施例中，热系统的导电结构可以处于接地电位，并且通过多个导电特征部电连接到SoW的表面上的触点。导电特征可以定位在SoW的周界周围。在某些应用中，导电特征可以从SoW的表面上的触点延伸。将参考图5A至图5C描述触点(诸如UBM焊盘)与热系统的导电结构(诸如冷却系统18的导电结构)之间的示例导电特征部和电连接部。处理系统和/或SoW组件可以包括根据参考图4讨论的任何合适的原理和优点的第一组导电特征、以及根据参考图5A至图5C中的任何一个讨论的任何合适的原理和优点的第二组导电特征。
图5A至图5C示出了可以用于将敞开的UBM焊盘连接到冷却系统18的示例导电特征部34。图5A至图5C示出了SoW 14、电触点24、导电组件34和冷却系统18之间的电连接。图5A描绘了作为导电特征部的导线34A。导线34A的一端可以利用焊料32附接到电触点24，导线34A的另一端可以附接到冷却系统18。导线34A可以由任何合适的导电材料制成。在一些实现中，导线34A可以在不使用焊料32的情况下附接到电触点24。导线34A可以称为导线接合。图2所示的任何合适数目或所有电触点24可以通过导线34A电连接到冷却系统18。
图5B示出了ESD泡沫34B作为导电特征部。一层ESD泡沫34B可以定位在电触点24与冷却系统18之间。ESD泡沫34B可以是导电泡沫。例如，ESD泡沫34B可以包括在泡沫垫圈之上的导电材料。ESD泡沫34B可以具有一定范围的尺寸。例如，在一些实现中，电触点24可以经由一块或几块ESD泡沫34B连接到冷却系统18，以增加和/或最大化与ESD泡沫34B接触的冷却系统18的表面积。在一些其他实现中，ESD泡沫34B包括较小部件，使得每块ESD泡沫仅覆盖一个电触点24的表面积，并且每个电触点24连接到一块ESD泡沫34B。在一些实现中，ESD泡沫34B可以利用焊料32附接到电触点24。在一些其他实现中，ESD泡沫34B可以与电触点24直接接触。图2所示的任何合适数目或所有电触点24可以通过ESD泡沫34B电连接到冷却系统18。在某些应用中，可以使用导电胶或其他合适的导电材料来代替ESD泡沫34B。
图5C示出了弹簧加载的导电特征部34C，其可以是弹簧加载的夹子。弹簧加载的导电特征部34C可以由任何合适的导电材料制成。弹簧加载的导电特征部34C可以包括弹簧。在其他实现中，弹簧加载的导电特征部34C可以是半刚性部件，其在变形之后恢复到其原始形状。图5C示出了示例性半刚性弹簧加载的导电特征部设计的侧视图和等轴测图。在一些实现中，弹簧加载的导电特征部34C可以用焊料附接到电触点24。在一些其他实现中，弹簧加载的导电特征部34C可以被放置成与电触点24直接接触。图2所示的任何合适数目或所有电触点24可以通过弹簧加载的导电特征部34C电连接到冷却系统18。本文中描述的每个导电特征部可以单独使用，或者与一个或多个其他类型的导电特征部结合使用。
在一些应用中，ESD保护电路可以被包括在本文中公开的处理系统中。例如，ESD保护电路可以与通过与图3和/或图4的冷却系统18的导电结构的电连接而接地的部件26一起实现。示例ESD保护电路60如图6所示。ESD保护电路60可以在部件26上(例如，当部件26是PCB时在PCB上)。在某些应用中，ESD保护电路60可以在SoW 14上。ESD保护电路60可以为本文中公开的任何处理系统和/或SoW组件提供ESD保护。
在一些实现中，可以通过将SoW电连接到热系统来制造具有集成ESD保护特征部和/或EMI保护特征部的处理系统。SoW可以包括电连接到SoW中的一个或多个布线层的多个IC管芯。热系统可以包括两个部分，每个部分可以包括处于接地电位的导电结构。SoW可以位于热系统的两个部分之间。SoW可以被放置成与热系统的第一部分接触，使得SoW电连接到热系统的第一部分。
用于数据传输的部件可以放置在SoW的表面上在SoW与热系统的第二部分之间，使得这些组件经由布线层电连接到IC管芯。每个组件可以在与SoW相对的表面上具有暴露的导电材料。导电特征部可以被放置成与暴露的导电材料和热系统的第二部分接触，从而将每个部件与热系统的第一部分电连接。
电接触区域也可以位于SoW的表面上，使得接触区域经由布线层电连接到IC管芯。导电特征部可以定位在热系统的第二部分与接触区域之间，使得热系统的第二部分电连接到接触区域。热系统的第二部分因此可以经由这些部件和接触区域电连接到IC管芯。热系统的第一部分和热系统的第二部分可以通过导电框架彼此固定。
上述公开内容并非旨在将本公开限于所公开的精确形式或特定使用领域。因此，考虑到，本公开的各种替代实施例和/或对本公开的修改(无论在本文中明确描述还是暗示)都是可能的。已经如此描述了本公开的实施例，本领域普通技术人员将认识到，在不脱离本公开的范围的情况下，可以在形式和细节上进行改变。因此，本公开仅受权利要求书的限制。
在前述说明书中，已经参考特定实施例描述了本公开。然而，如本领域技术人员将理解的，在不脱离本公开的精神和范围的情况下，本文中公开的各种实施例可以以各种其他方式修改或以其他方式实现。因此，本说明书被认为是说明性的，并且是为了教导本领域技术人员制造和使用所公开的IC组件的各种实施例的方式。应当理解，本文中示出和描述的公开形式将被视为代表性实施例。等效元件、材料、工艺或步骤可以替代本文中代表性说明和描述的那些。此外，本公开的某些特征可以独立于其他特征的使用来使用，所有这些对于受益于本公开的本说明书的本领域技术人员将是很清楚的。用于描述和要求保护本公开的诸如“包括(including)”、“包括(comprising)”、“合并(incorporating)”、“由……组成(consisting of)”、“具有(have)”、“是(is)”等表达旨在以非排他性的方式进行解释，即允许未明确描述的项目、组件或元件也存在。对单数的提及也应当理解为与复数有关。
此外，本文中公开的各种实施例应当具有说明性和解释性意义，而绝不应当被解释为对本公开的限制。所有的联合引用(例如，附接、固定、耦合、连接等)仅用于帮助读者理解本公开，并且不产生限制，特别是关于本文中公开的系统和/或方法的位置、定向或使用。因此，联合引用(如果有)应当作广义解释。此外，这样的联合引用不一定推断出两个元素直接彼此连接。
此外，所有数字术语(诸如但不限于“第一”、“第二”、“第三”、“主要”、“次要”、“主”或任何其他普通和/或数字术语)也应当仅作为标识符，以帮助读者理解本公开的各种元素、实施例、变化和/或修改，并且不产生任何限制，特别是关于任何元件、实施例、变化和/或修改相对于或相比于另一元件、实施例、变化和/或修改的顺序或偏好。
还应当理解，附图/图中所示的一个或多个元素也可以以更分离或集成的方式实现，甚至在某些情况下被移除或呈现为不可操作，这根据特定应用是有用的。此外，除非另有特别规定，否则附图/图中的任何信号图案填充都应当仅视为示例性的，而非限制性的。

Claims (22)

1.一种晶片上系统(SoW)组件，所述SoW组件包括：
SoW，包括多个集成电路(IC)管芯和为所述IC管芯提供电连接的一个或多个布线层；
热系统，包括处于接地电位的导电结构，所述热系统被配置为冷却所述SoW；以及
多个导电特征部，位于所述SoW的表面上的触点与所述热系统的所述导电结构之间的电气路径中。
2.根据权利要求1所述的SoW组件，其中所述多个导电特征部将所述SoW接地到所述热系统的所述导电结构，以提供静电放电保护。
3.根据权利要求1所述的SoW组件，其中所述多个导电特征部将所述SoW接地到所述热系统的所述导电结构，以提供电磁干扰屏蔽。
4.根据权利要求1所述的SoW组件，其中所述多个导电特征部定位在所述SoW的周界周围。
5.根据权利要求1所述的SoW组件，其中所述多个导电特征部包括导电泡沫。
6.根据权利要求1所述的SoW组件，其中所述多个导电特征部包括引线接合。
7.根据权利要求1所述的SoW组件，其中所述多个导电特征部包括弹簧加载的夹子。
8.根据权利要求1所述的SoW组件，其中所述SoW是集成扇出晶片。
9.根据权利要求1所述的SoW组件，还包括电压调节模块，所述电压调节模块定位在所述IC管芯与所述热系统的所述导电结构之间的。
10.根据权利要求1所述的SoW组件，其中所述热系统还包括在所述SoW相对于所述导电结构的相对侧上的散热结构，并且所述散热结构与所述导电结构之间存在电连接。
11.根据权利要求1所述的SoW组件，还包括多个部件，所述多个部件位于所述SoW的所述表面上的所述触点与所述多个导电特征部之间的电气路径中，其中所述多个部件各自在与所述导电特征部的电气路径中具有暴露的导电材料。
12.根据权利要求1所述的SoW组件，其中所述SoW具有至少12英寸的直径。
13.一种晶片上系统(SoW)组件，所述SoW组件包括：
SoW，包括多个集成电路(IC)管芯和为所述IC管芯提供电连接的一个或多个布线层；
热系统，包括处于接地电位的导电结构，所述热系统被配置为冷却所述SoW；
多个部件，定位在所述SoW与所述热系统的所述导电结构之间，其中所述部件各自在与所述SoW相对的表面上具有暴露的导电材料，其中所述多个部件通过在所述SoW的表面上的触点电连接到所述SoW；以及
多个导电特征部，位于所述多个部件的所述暴露的导电材料与所述热系统的所述导电结构之间的电气路径中。
14.根据权利要求13所述的SoW组件，其中所述多个部件包括印刷电路板。
15.根据权利要求14所述的SoW组件，还包括在所述印刷电路板上的静电放电保护电路。
16.根据权利要求13所述的SoW组件，其中所述多个导电特征部有助于静电放电保护。
17.根据权利要求13所述的SoW组件，其中所述多个导电特征部提供电磁干扰屏蔽。
18.根据权利要求13所述的SoW组件，其中所述多个部件定位在所述多个IC管芯周围。
19.根据权利要求13所述的SoW组件，其中所述多个导电特征部包括导电泡沫。
20.一种制造晶片上系统(SoW)组件的方法，所述方法包括：
提供SoW，所述SoW在所述SoW的表面上具有触点，其中所述SoW包括多个集成电路(IC)管芯和为所述IC管芯提供电连接的一个或多个布线层，并且其中所述触点经由所述一个或多个布线层电连接到所述IC管芯；以及
通过至少多个导电特征部将热系统的导电结构电连接到所述SoW的所述表面上的所述触点，其中所述热系统的所述导电结构处于接地电位。
21.根据权利要求20所述的方法，其中所述电连接通过所述触点上的部件在所述导电结构与所述触点之间提供电连接。
22.根据权利要求20所述的方法，其中所述热系统包括在所述SoW的相对于所述导电结构的相对侧上的第二部分，并且所述方法还包括经由导电框架将所述热系统的所述第一部分和所述热系统的所述第二部分彼此固定。
CN202280029808.5A 2021-03-08 2022-03-01 减少静电放电和/或电磁干扰影响的部件的冷却片上系统 Pending CN117178357A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163158201P 2021-03-08 2021-03-08
US63/158,201 2021-03-08
PCT/US2022/018348 WO2022192034A1 (en) 2021-03-08 2022-03-01 Cooled system-on-wafer with means for reducing the effects of electrostatic discharge and/or electromagnetic interference

Publications (1)

Publication Number Publication Date
CN117178357A true CN117178357A (zh) 2023-12-05

Family

ID=80820215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280029808.5A Pending CN117178357A (zh) 2021-03-08 2022-03-01 减少静电放电和/或电磁干扰影响的部件的冷却片上系统

Country Status (7)

Country Link
US (1) US20240145432A1 (zh)
EP (1) EP4305667A1 (zh)
JP (1) JP2024509570A (zh)
KR (1) KR20230154437A (zh)
CN (1) CN117178357A (zh)
TW (1) TW202240741A (zh)
WO (1) WO2022192034A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201104378Y (zh) * 2007-04-04 2008-08-20 华为技术有限公司 屏蔽和散热装置
US9497889B2 (en) * 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US10916529B2 (en) * 2018-03-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics card including multi-chip module
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11004758B2 (en) * 2019-06-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Also Published As

Publication number Publication date
EP4305667A1 (en) 2024-01-17
TW202240741A (zh) 2022-10-16
US20240145432A1 (en) 2024-05-02
JP2024509570A (ja) 2024-03-04
WO2022192034A1 (en) 2022-09-15
KR20230154437A (ko) 2023-11-08

Similar Documents

Publication Publication Date Title
US6515870B1 (en) Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit
US7463492B2 (en) Array capacitors with voids to enable a full-grid socket
US6884658B2 (en) Die stacking scheme
US7427535B2 (en) Semiconductor/printed circuit board assembly, and computer system
EP0661747B1 (en) Semiconductor package
US7005747B2 (en) Semiconductor device having additional functional element and method of manufacturing thereof
KR100480437B1 (ko) 반도체 칩 패키지 적층 모듈
US20020127771A1 (en) Multiple die package
US5563380A (en) Apparatus for mounting integrated circuit chips on a Mini-Board
US10433424B2 (en) Electronic module and the fabrication method thereof
US6861762B1 (en) Flip chip with novel power and ground arrangement
US7310224B2 (en) Electronic apparatus with thermal module
CN117178357A (zh) 减少静电放电和/或电磁干扰影响的部件的冷却片上系统
CN215933584U (zh) 大功率集成电路芯片封装装置及引线框架
US11605959B2 (en) Battery control system-in-package and method of fabricating the same
CN116783705A (zh) 使用底部填充的电压调节模块设计
US20210257283A1 (en) Notebook battery protection circuit package and method of fabricating the same
US20240250068A1 (en) Mechanical stiffener for integrated circuit package with varying heat dissipation modes
CN100468725C (zh) 抗静电放电的散热模块和其系统
KR20000009752A (ko) 핀의 개수가 증가된 핀 그리드 어레이 패키지
KR20120137663A (ko) 방열성을 향상시킨 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination