JP2024509570A - 静電放電及び／又は電磁干渉の影響を低減するための手段を伴う冷却システム・オン・ウエハ - Google Patents

静電放電及び／又は電磁干渉の影響を低減するための手段を伴う冷却システム・オン・ウエハ Download PDF

Info

Publication number
JP2024509570A
JP2024509570A JP2023554845A JP2023554845A JP2024509570A JP 2024509570 A JP2024509570 A JP 2024509570A JP 2023554845 A JP2023554845 A JP 2023554845A JP 2023554845 A JP2023554845 A JP 2023554845A JP 2024509570 A JP2024509570 A JP 2024509570A
Authority
JP
Japan
Prior art keywords
sow
conductive
assembly
thermal system
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023554845A
Other languages
English (en)
Inventor
パン，メンジー
サン，ヤン
グオ リ，ヨン
リ，ジアンジュン
ロドリゲス ナヴァレッテ，ロドリゴ
リティヴァサン，ヴィジャイクマール
バンダリ，リシャブ
Original Assignee
テスラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テスラ，インコーポレイテッド filed Critical テスラ，インコーポレイテッド
Publication of JP2024509570A publication Critical patent/JP2024509570A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

本開示は、処理システムに関し、より具体的には、集積回路製造及び／又は使用中の静電放電及び／又は電磁干渉の影響を低減するように設計される集積回路（ＩＣ）パッケージに関する。ＩＣアセンブリは、冷却システムと熱放散構造との間に位置されるウエハを含むことができる。冷却システム及び熱放散構造は、熱システムが電気的接地として作用するように接地電位の導電性材料を含む。ウエハは、組み立てプロセス中の静電荷蓄積を低減するために、冷却システム及び熱放散構造に電気的に接続されてもよい。冷却システム及び熱放散構造は、ＩＣアセンブリの使用中の電磁干渉を低減するために無線周波数（ＲＦ）遮蔽を更に行なうことができる。【選択図】図３

Description

［関連出願の相互参照］
この出願は、その開示内容の全体があらゆる目的のために参照により本願に組み入れられる、２０２１年３月８日に出願された「ＳＹＳＴＥＭ ＦＯＲ ＲＥＤＵＣＥＤ ＥＦＦＥＣＴＳ ＯＦ ＥＬＥＣＴＲＯＳＴＡＴＩＣ ＤＩＳＣＨＡＲＧＥ ＡＮＤ／ＯＲ ＥＬＥＣＴＲＯＭＡＧＮＥＴＩＣ ＩＮＴＥＲＦＥＲＥＮＣＥ（静電放電及び／又は電磁干渉の影響を低減するためのシステム）」と題する米国仮特許出願第６３／１５８，２０１号の利益を主張する。
本開示は、処理システムに関し、より具体的には、静電放電及び／又は電磁干渉の影響を低減することができる集積回路（ＩＣ）パッケージに関する。
人工知能及び高出力コンピューティングに対する市場需要の最近の増加は、集積回路（ＩＣ）設計をより大きなＩＣパッケージサイズの使用に向けて押し進めてきた。大型ＩＣパッケージの組み立て中に、ＩＣパッケージは静電放電（ＥＳＤ）事象を経験する場合がある。また、大型ＩＣパッケージは、使用中に電磁干渉（ＥＭＩ）を受ける場合もある。ＥＭＩは、一般に、ＩＣの性能を低下させる場合がある。
特許請求の範囲に記載された技術革新はそれぞれ幾つかの態様を有し、そのうちの１つだけがその望ましい属性を単独で担うものではない。特許請求の範囲を限定することなく、この開示の幾つかの顕著な特徴をここで簡単に説明する。
幾つかの実施態様では、静電放電（ＥＳＤ）及び／又は電磁干渉（ＥＭＩ）に関連する想定し得る損傷及び意図しない影響を低減するための集積回路（ＩＣ）パッケージが提供される。ＩＣアセンブリは、冷却システムと熱放散構造との間に位置されたシステム・オン・ウエハ（ＳｏＷ）を含むことができる。熱システムは、冷却システム及び熱放散構造を含むことができる。ＳｏＷは、データ転送のために、プリント回路基板などの構成要素を介して一体型システムに接続された複数のＩＣダイを含むことができる。熱システムは、熱システムが電気的接地として機能することができるように接地電位に構成された導電構造を含むことができる。ＳｏＷは、導電構造に電気的に接続することができ、それによって組み立てプロセス中の静電荷蓄積を低減及び／又は排除することができる。ＳｏＷと熱システムの導電構造との間で延在する導電機能部は、ＩＣアセンブリの使用中に無線周波数（ＲＦ）遮蔽を行なうことができる。
この開示の一態様はシステム・オン・ウエハ（ＳｏＷ）アセンブリであり、該アセンブリは、ＳｏＷ、熱システム、及び複数の導電機能部を含む。ＳｏＷは、複数の集積回路（ＩＣ）ダイと、ＩＣダイのための電気的接続を行なう１つ以上のルーティング層とを含む。熱システムは、接地電位にある導電構造を含む。熱システムは、ＳｏＷを冷却するように構成される。複数の導電機能部は、ＳｏＷの表面上の接点と熱システムの導電構造との間の電気経路内にある。
複数の導電機能部は、ＳｏＷを熱システムの導電構造に接地して静電放電保護を行なうことができる。複数の導電機能部は、ＳｏＷを熱システムの導電構造に接地して電磁干渉シールドを行なうことができる。複数の導電機能部は、ＳｏＷの周囲に位置され得る。複数の導電機能部は、導電発泡体とすることができる。或いは、複数の導電機能部は、ワイヤボンド又はばね荷重クリップを含むことができる。
ＳｏＷは、一体型ファンアウトウエハであり得る。ＳｏＷは、少なくとも１２インチの直径を有することができる。ＳｏＷアセンブリは、ＩＣダイと熱システムの導電構造との間に位置される電圧調整モジュールを含むことができる。
熱システムは、導電構造に対してＳｏＷの反対側に熱放散構造を含むことができる。熱放散構造と導電構造との間に電気的接続が存在し得る。
ＳｏＷアセンブリは、ＳｏＷの表面上の接点と複数の導電機能部との間の電気経路に複数の構成要素を含むことができる。複数の構成要素はそれぞれ、導電機能部を伴う電気経路内に露出した導電性材料を有することができる。
本開示の他の態様は、ＳｏＷと、熱システムと、複数の構成要素と、複数の導電機能部とを含むＳｏＷアセンブリである。ＳｏＷは、複数のＩＣダイと、ＩＣダイのための電気的接続を行なう１つ以上のルーティング層とを含む。熱システムは、接地電位にある導電構造を含む。熱システムは、ＳｏＷを冷却するように構成される。複数の構成要素は、ＳｏＷと熱システムの導電構造との間に位置される。各構成要素は、ＳｏＷの反対側の表面に露出した導電材料を有する。複数の構成要素は、ＳｏＷの表面上の接点によってＳｏＷに電気的に接続され、複数の導電機能部は、複数の構成要素の露出した導電性材料と熱システムの導電構造との間の電気経路内にある。
複数の構成要素はプリント回路基板を含むことができる。ＳｏＷアセンブリは、プリント回路基板上に静電放電保護回路を含むことができる。複数の構成要素は、複数のＩＣダイの周りに位置され得る。
複数の導電機能部は、静電放電保護に寄与し、及び／又は電磁干渉シールドを行なう。複数の導電機能部は導電発泡体を含むことができる。
本開示の他の態様は、ＳｏＷアセンブリを製造する方法である。方法は、ＳｏＷの表面上に接点を伴うＳｏＷを設けるステップであって、ＳｏＷが、複数のＩＣダイと、ＩＣダイのための電気的接続を行なう１つ以上のルーティング層とを備え、接点が、１つ以上のルーティング層を介してＩＣダイに電気的に接続される、ステップと、少なくとも複数の導電機能部を介して熱システムの導電構造をＳｏＷの表面上の接点に電気的に接続するステップであって、熱システムの導電構造が接地電位にある、ステップとを含む。
本開示を要約する目的で、技術革新の特定の態様、利点、及び新規の特徴が本明細書に記載される。そのような利点の全てが、任意の特定の実施形態に従って必ずしも達成され得るとは限らないことを理解すべきである。したがって、技術革新は、本明細書で教示又は示唆され得るような他の利点を必ずしも達成することなく、本明細書で教示されるような１つの利点又は利点の群を達成又は最適化するように具現化又は実行され得る。
処理システムの一例を示す。
処理システムで使用されるシステム・オン・ウエハの平面図である。
処理システムの一例の断面図を示す。
処理システムで使用される、導電機能部を伴うコネクタの断面図を示す。
処理システムで使用され得る導電機能部の例を示す。 処理システムで使用され得る導電機能部の例を示す。 処理システムで使用され得る導電機能部の例を示す。
静電放電保護回路の一例の概略図である。
図面の全体にわたって、参照番号は、参照される要素間の対応を示すために再使用される。図面は、本明細書に記載の実施形態の例を示するために提供され、本開示の範囲を限定しようとするものではない。
特定の実施形態の以下の説明は、特定の実施形態の様々な説明を提示する。しかしながら、本明細書に記載された技術革新は、例えば、特許請求の範囲によって規定及び包含されるように、多数の異なる方法で具現化され得る。この説明では、同様の参照番号が同一又は機能的に同様の要素を示すことができる図面を参照する。図面に示される要素は、必ずしも原寸に比例して描かれていないことが理解され得る。更に、特定の実施形態は、図面に示されるよりも多くの要素及び／又は図面に示される要素のサブセットを含むことができることが理解され得る。更に、幾つかの実施形態は、２つ以上の図面からの特徴の任意の適切な組み合わせを組み込むことができる。
前述したように、高出力コンピューティングに対する市場需要の最近の増加は、集積回路（ＩＣ）設計をより大きなＩＣパッケージサイズの使用に向けて押し進めている。大型ＩＣパッケージの組み立て中、組み立て機械及び／又は製造プラント技術者の身体に静電荷が蓄積する可能性がある。そのような帯電条件下では、ＩＣパッケージとの近接相互作用又は直接接触は、静電放電（ＥＳＤ）事象として知られる事象を介してＩＣパッケージへの静電荷移動を引き起こす可能性がある。ＩＣパッケージ内に含まれるＩＣチップは、ＥＳＤ事象によって損傷を受ける可能性がある。ＥＳＤ保護がなければ、ＩＣアセンブリの歩留まりは、ＥＳＤ損傷に起因して低下し得る。更に、組み立てられたＩＣパッケージの使用中に、電磁干渉（ＥＭＩ）がＩＣの適切な機能を妨げる可能性がある。ＥＭＩ保護がないと、ＥＭＩに起因してＩＣアセンブリの性能が低下する可能性がある。したがって、ＥＳＤ保護及び／又はＥＭＩ保護を組み込んだＩＣパッケージ形態が必要とされている。
一般に、集積回路（ＩＣ）パッケージは、かなり小さいフォームファクタを有する。そのようなＩＣパッケージでは、ＥＳＤ保護デバイス及び／又はＥＭＩ保護構造のための物理的スペースが制限される場合がある。ＩＣパッケージに接触する製造機械は、そのようなＩＣパッケージの厳しいＥＳＤ仕様を満たすように構成することができる。ＩＣパッケージは製造機械によって組み立てられるので、製造工場の作業者は、ある場合にはＩＣパッケージ構成要素に触れる必要がない。幾つかのＥＳＤ／ＥＭＩ保護機能部は、ウエハ製造プロセス中に個々のチップ内に含まれるが、ＥＳＤ／ＥＭＩ保護機能部は、通常、システム・オン・ウエハにおけるシステムレベルでは構築されない。ＩＣパッケージがプリント回路基板（ＰＣＢ）マザーボード上に実装された後に初めて、ＩＣパッケージは、一般に、ＥＳＤ及び／又はＥＭＩ保護機構によるシステムレベルの保護、並びにＰＣＢマザーボード上の構成要素を有する。
しかしながら、フォームファクタが大きいＩＣパッケージの場合、組み立て及びシステム設置プロセスは、手動での取り扱いを含む場合がある。手動での取り扱いは、静電荷が人体に蓄積する可能性があり、ＩＣパッケージとの近接相互作用及び／又は直接接触がＩＣパッケージへの放電を引き起こす可能性があるため、ＩＣパッケージのＥＳＤ損傷のリスクがある。ＩＣ部品の敏感な性質及び形態に起因して、比較的小さな静電放電は、部品全体を損傷する可能性がある。更に、フォームファクタが大きいＩＣパッケージは、ＰＣＢマザーボード上に搭載されない場合があり、そのような場合、ＰＣＢマザーボードからのＥＳＤ及び／又はＥＭＩ保護機能部を利用することができない。
好適には、幾つかの実施態様では、一体型ＥＳＤ保護を有する処理システムは、手動処理によるＥＳＤ損傷のリスクを低減することができる。処理システムは、ＳｏＷが熱システムの２つの部分の間に配置されるシステム・オン・ウエハ（ＳｏＷ）アセンブリであってもよい。そのようなアセンブリでは、ＳｏＷと熱システムとの間に配置された熱界面材料は、高熱伝導率材料を含むことができる。熱界面材料が比較的低い導電性材料を有する場合、製造中に静電荷の蓄積が生じる可能性がある。本明細書に開示される実施形態の処理システムは、ＳｏＷを接地して、ＳｏＷのＩＣデバイスをＥＳＤ損傷から保護する。処理システムの熱システムは、熱システムが電気的接地として機能するように接地電位の導電性材料を含むことができる。ＳｏＷは、熱システムに電気的に接続されてもよい。したがって、ＳｏＷ上の蓄積された電荷は、システムから排出され得る。したがって、処理システムは、手動処理中のＥＳＤ損傷リスクを低減することができる。
処理システムはまた、製造機械の選択においてより大きな柔軟性を可能にすることができる。対照的に、フォームファクタがより小さいＩＣパッケージアセンブリは、ＩＣパッケージが一般にシステムレベルのＥＳＤ保護機能部を有さない製造機械に適用される厳密なＥＳＤ規格を含むことができる。更に、個々のＩＣダイは、ＳｏＷ用のシステムレベルパッケージアセンブリに十分なＥＳＤ保護を行なわない場合がある内部ＥＳＤ保護を有することができる。本明細書に開示される実施形態の処理システムは一体型ＥＳＤ保護を有することができるので、システム組み立て中により広範囲の機械を使用することができる。処理システムにおけるＥＳＤ保護の存在はまた、処理システムのより多様な使用を可能にし得る。処理システムは、ＥＳＤ保護のためにマザーボードへの接続を利用する必要がない場合があるので、処理システムは、以前は非実用的であった構成に配置されてもよい。
好適には、本明細書に開示される実施形態の処理システムは、処理システムの動作中にＥＭＩによって引き起こされる信頼できない機能及び／又はハードウェア損傷のリスクを低減することができる。ＥＭＩ効果は、無線周波数（ＲＦ）シールドで低減され得る。処理システムの熱システムの２つの部分は、導電フレームを介して互いに固定されてもよい。導電熱システム及び導電フレームは、ＥＭＩ効果を低減するための遮蔽ケージを形成することができる。したがって、処理システムは、１つ以上のＥＳＤ事象及びＥＭＩの望ましくない影響に起因する損傷のリスクを低減し得る。
ＩＣパッケージ形態は、ビルドアップ基板上に直接組み立てられた複数のシリコンチップを有するシステムなど、ＥＳＤ保護及び／又はＥＭＩシールドから利益を得ることができる任意の適切な大型ＩＣパッケージングシステムを改善するために利用することができる。本明細書に開示される実施形態はＥＳＤ保護を参照して説明され得るが、本明細書に開示される任意の適切な原理及び利点は、電気的過応力保護をもたらすために適用され得る。電気的な過応力保護には、ＥＳＤ保護、過電圧保護などが含まれる。
例示的な処理システム構成
ここで図面を参照するが、全体を通して同様の参照番号は同様の部分を指す。別段の指示がない限り、図面は概略的なものであり、必ずしも縮尺通りに描かれていない。
図１は、この開示の態様に係る処理システム５を示す。本開示の特徴は、処理システム５及び／又は任意の他の適切な処理システム（例えば、処理システム１０）で実施することができる。処理システム５は、高い計算密度を有することができ、処理システム５によって生成された熱を放散することができる。処理システム５は、特定の用途において毎秒数兆回の動作を実行することができる。処理システム５は、ニューラルネットワークトレーニング及び／又は処理、機械学習、人工知能などの高性能コンピューティング及び／又は計算集約型アプリケーションで使用され得る及び／又はそれらのために特に構成され得る。処理システム５は、冗長性を実装することができる。幾つかの用途では、処理システム５は、車両用のオートパイロットシステム（例えば、自動車）によって使用されるデータを生成するためのニューラルネットワーク訓練に使用することができる。
図示のように、処理システム５は、熱放散構造１２、システム・オン・ウエハ（ＳｏＷ）１４、及び冷却システム１８を含む。熱放散構造１２及び冷却システム１８は、図示のようにＳｏＷ１４の両側に配置される。処理システムの熱システムは、熱放散構造１２及び冷却システム１８を含む。処理システム５は、ＳｏＷ１４の特徴を示すために、ＳｏＷ１４の表面が冷却システム１８から分離された状態で示される。組み立て後、ＳｏＷ１４は、直接に又は１つ以上の介在構造によって冷却システム１８に取り付けられてもよい。処理システム５は、ＳｏＷアセンブリである。
熱放散構造１２は、ＳｏＷ１４から熱を放散させることができる。熱放散構造１２は、ヒートスプレッダを含んでもよい。このようなヒートスプレッダは、金属板を含んでいてもよい。これに代えて又は加えて、熱放散構造はヒートシンクを含んでもよい。熱放散構造１２は、銅及び／又はアルミニウムなどの金属を含むことができる。熱放散構造１２は、これに代えて又は加えて、望ましい熱放散特性を有する任意の他の適切な材料を含んでもよい。特定の用途では、熱放散構造１２は、銅ヒートスプレッダ及びアルミニウムヒートシンクを含むことができる。熱伝達抵抗を低減及び／又は最小化するために、熱放散構造１２とＳｏＷ１４との間に熱界面材料を含めることができる。
ＳｏＷ１４は、集積回路（ＩＣ）ダイのアレイを含み得る。ＩＣダイは、成形材料に埋め込まれてもよい。ＳｏＷ１４は、高い計算密度を有し得る。ＩＣダイは、シリコンダイなどの半導体ダイであってもよい。ＩＣダイのアレイは、任意の適切な数のＩＣダイを含んでもよい。例えば、ＩＣのアレイは、１６個のＩＣダイ、２５個のＩＣダイ、３６個のＩＣダイ、又は４９個のＩＣダイを含み得る。ＳｏＷ１４は、例えば、一体型ファンアウト（ＩｎＦＯ）ウエハであってもよい。ＩｎＦＯウエハは、ＩＣダイのアレイ上にわたって複数のルーティング層を含むことができる。例えば、ＩｎＦＯウエハは、特定の用途において４、５、６、８、又は１０個のルーティング層を含むことができる。ＩｎＦＯウエハのルーティング層は、ＩＣダイ間の及び／又は外部構成要素への信号接続を行なうことができる。ＳｏＷ１４は、１０インチ～１５インチの範囲の直径など、比較的大きな直径を有することができる。一例として、ＳｏＷ１４は、１２インチの直径を有してもよい。ＳｏＷ１４は、少なくとも１２インチの直径を有することができる。
冷却システム１８は、処理システム５に能動冷却をもたらすことができる。冷却システム１８は、熱伝達流体が流れるための流路を有する金属を含むことができる。一例として、冷却システム１８は、銅などの機械加工された金属を含むことができる。冷却システム１８は、高い冷却効率のためにろう付けフィンアレイを含むことができる。冷却システム１８は、接地電位にある導電構造を含むことができる。導電構造は、接地平面、導電層、又は接地電位における任意の他の適切な導電構造とすることができる。組み立てられた処理システム５では、冷却システム１８は、熱構造１２にボルト締め又は他の方法で締結されてもよい。これにより、ＳｏＷ１４に構造的な支持をもたらすことができ、及び／又はＳｏＷ１４の破損の可能性を低減することができる。ボルト又は別の締結具は、金属であってもよく、冷却システム１８及び熱放散構造１２の導電構造を電気的に接続することができる。
ウエハ構成例
図２は、ＳｏＷ１４の平面図である。ＳｏＷ１４は、ウエハ２２を含む。ウエハ２２は、シリコンウエハであってもよい。図示のＳｏＷ１４は、ＩＣダイ２８のアレイを含む。幾つかの実装形態では、ＩＣダイ２８はＳｏＷ１４に埋め込まれてもよく、したがって上面図からＳｏＷ１４を見ても見えない。例えば、成形材料がＩＣダイ２８を覆ってもよい。ＳｏＷ１４はまた、１つ以上のルーティング層３１（図３参照）を含むことができる。ＩＣダイ２８は、これに限定されないが、シリコンダイなどの半導体ダイであってもよい。ＩＣダイ２８のアレイは、任意の適切な数のＩＣダイを含むことができる。
ＩＣダイ２８は、データ転送のための構成要素２６に接続されてもよい。例えば、構成要素２６は、ＰＣＢであってもよい。構成要素２６は、これに代えて又は加えて、回路要素及び／又はルーティングを含む任意の他の適切な構成要素であってもよい。構成要素２６は、ＩＣダイ２８のアレイの周囲に境界を成して配置されてもよい。図示されるように、構成要素２６は、ＩＣダイ２８のアレイの外周にわたって位置される。構成要素２６は、ウエハ２２の表面の上から（例えば、はんだ付けを介して）ＩＣダイ２８に電気的に接続されてもよい。はんだマスクの部分は、その下の金属接続部が露出するように剥離されてもよい。構成要素２６の露出した金属接続領域４２（図４参照）は、構成要素２６が冷却システム１８と電気的に接続されるように、冷却システム１８に電気的に接続されてもよい。
ウエハ２２の表面は、複数の電気接点２４を更に含むことができる。幾つかの実装形態では、電気接点２４は、バンプメタライゼーション（ＵＢＭ）パッド下にあってもよい。図示の電気接点２４は、ＵＢＭパッドである。電気接点２４は、限定はしないが、銅などの導電性材料で作ることができる。電気接点２４は、銅ピラーであるＵＢＭパッドを用いる用途など、特定の用途では銅ピラーであってもよい。ＳｏＷ１４にＥＭＩ保護を与えるために、より高密度の電気接点２４が望ましい場合がある。電気接点２４は、製造上の制限及び／又はウエハ２２上の利用可能な空間に応じて、１００ミクロン、３００ミクロン、８００ミクロン、又は９００ミクロン離れて配置されてもよい。幾つかの実装形態では、電気接点２４は、ＩＣダイ２８又は構成要素２６によって利用されないウエハ２２の任意の領域を占めるオープンエア型ＵＢＭパッドのみであってもよい。オープンエア型ＵＢＭパッドは、外部構成要素に接続されていなくてもよく、したがって外気と直接接触してもよい。幾つかの他の実装形態では、電気接点２４はまた、構成要素２６の下の領域を占めてもよく、これらの構成要素は、ウエハ表面に直接取り付けられるのではなく、電気接点２４にはんだ付けされてもよい。そのような実装形態では、電気接点２４の一部のみがオープンエア型ＵＢＭパッドであってもよい。幾つかの実装形態では、電気接点２４は、構成要素２６の周りに境界を形成することができる。電気接点２４は、柱又は半球の形状であってもよい。本明細書で説明するように、電気接点２４は、冷却システム１８に電気的に接続することができる（図５Ａ～図５Ｃを参照）。
ＥＳＤ／ＥＭＩ保護構成例
図３は、本開示の態様に係る、組み立てられた処理システム１０の断面図を示す。この組み立てられた処理システム１０は、ＳｏＷアセンブリである。処理システム１０は、熱放散構造１２、ＳｏＷ１４、電圧調整モジュール（ＶＲＭ）１６、及び冷却システム１８を含むことができる。熱放散構造１２及び／又はＳｏＷ１４は、図１を参照して説明した任意の適切な特徴を含むことができる。特定の用途では、ＶＲＭ１６は、各ＶＲＭがＳｏＷ１４のＩＣダイ２８と積層されるように配置されてもよい。処理システム１０では、ＶＲＭ１６の高密度パッキンが存在し得る。したがって、ＶＲＭ１６はかなりの電力を消費し得る。ＶＲＭ１６は、直流（ＤＣ）供給電圧を受け取り、より低い出力電圧をＳｏＷ１４の対応するＩＣダイに供給するように構成されてもよい。ＶＲＭ１６はそれぞれ、調整された電圧をそれぞれのＩＣダイ２８に供給することができる。冷却システム１８は、ＶＲＭ１６に能動冷却をもたらすことができる。冷却システム１８は、図１を参照して説明した任意の適切な特徴を含むことができる。
図３に示すように、ＳｏＷ１４及びＶＲＭ１６は、冷却システム１８と熱放散構造１２との間に配置される。ＳｏＷ１４は、導電性熱界面材料を使用して熱放散構造１２に接合することができる。冷却システム１８はまた、本明細書で説明するように、冷却システム１８に導電機能部を固定するために熱界面材料でコーティングされてもよい。幾つかの実施形態では、熱放散構造１２上で使用される熱界面材料は、冷却システム１８上で使用される熱界面材料とは異なり得る。冷却システム１８及び熱放散構造１２は、高い熱伝導率及び高い電気伝導率の両方を有する材料で作られてもよい。
処理システム１０の熱システムは、冷却システム１８及び熱放散構造１２を含む。熱システムは導電性材料の比較的大きな本体を含むことができるため、熱システムは、接地電位にあり、電気的接地として機能することができる。したがって、熱界面材料によって形成された導電層も接地電位にあり得る。冷却システム１８及び熱放散構造１２は、導電フレーム３８を介して接続することができる。導電フレーム３８は、限定はしないが、ねじ、ボルト、釘、又は金属クランプのうちの１つ以上などの導電性材料で作られた任意の固定機構であってもよい。冷却システム１８、導電フレーム３８、及び熱放散構造１２によって生成された構造は、処理システム１０に関連するＥＭＩを低減するためのファラデーケージの一部として機能することができる。ファラデーケージは、外部回路素子によって生成されるＥＭＩから処理システム１０の内部回路素子を保護することができる。ファラデーケージは、処理システム１０によって外部回路素子に放出されるＥＭＩを低減することができる。ＳｏＷ１４は、ＩＣダイ２８が接地されるように熱システムに電気的に接続することができ、それによってＥＳＤ事象からの損傷のリスクを低減する。
本明細書で説明されるように、ＩＣダイ２８及び１つ以上のルーティング層３１は、ＳｏＷ１４に埋め込まれてもよい。幾つかの実装形態では、ＩＣダイ２８は、熱放散構造１２との直接接触を介して熱放散構造１２に電気的に接続されてもよい。幾つかの他の実施態様では、ＩＣダイ２８は、ルーティング層３１を介して熱放散構造１２に電気的に接続されてもよい。ルーティング層３１はまた、ＩＣダイ２８を処理システム１０の構成要素と電気的に接続することができる。ＩＣダイ２８は、ルーティング層３１及び電気接点２４によってＶＲＭ１６及び構成要素２６に電気的に接続されてもよい。
幾つかの実装形態では、電気接点２４は、オープンエア型ＵＢＭパッドのみであってもよく、ＩＣダイ２８又はコネクタ２６によって利用されないウエハ２２の領域を占有してもよい。そのような実施形態では、外部構成要素は、はんだ付けなしでＳｏＷ１４上に直接製造することができる。幾つかの他の実装形態では、図３に示すように、電気接点２４はまた、ＩＣダイ２８又は構成要素２６によって利用される領域を占有してもよく、外部構成要素は、はんだ３２を介して電気接点２４に取り付けられてもよい。そのような実施態様では、最も外側のＵＢＭパッドのみがオープンエア型ＵＢＭパッドである。
ＩＣダイ２８は、１つ以上の他の構成要素を介して冷却システム１８と電気的に接続されてもよい。構成要素２６のはんだマスクの部分は、下の金属が露出するように剥離されてもよい。露出した金属接続領域４２（図４参照）は、露出した金属接続領域４２が冷却システム１８に電気的に接続されるように、第１の導電機能部３６によって覆われてもよい。第１の導電機能部３６は、例えば、導電性ＥＳＤ発泡体とすることができる。オープンエア型ＵＢＭパッドは、第２の導電機能部３４を介して冷却システム１８に電気的に接続されてもよい。構成要素２６及び第２の導電機能部３４は、両方ともルーティング層３１を介してＩＣダイ２８に電気的に接続されてもよい。したがって、ＩＣダイ２８は、他の構成要素を介して冷却システム１８及び熱放散構造１２（両方とも電気グランドとして機能する）に電気的に接続されてもよい。したがって、静電気が熱システムに放電されて、ＥＳＤ事象に起因するハードウェア損傷のリスクを低減することができる。更に、熱システム及び導電フレーム３８によって生成された構造と同様に、第１の導電機能部３６及び第２の導電機能部３４は、ファラデーケージとして機能する熱システムを有する構造を生成することができ、それによってＥＭＩシールドをもたらす。特定の用途では、第１の導電機能部３６及び第２の導電機能部３４は同じ材料から形成される。或いは、第１の導電機能部３６及び第２の導電機能部３４は、異なる材料を含むことができる。
ＶＲＭ１６は、ＶＲＭ１６がルーティング層３１及びＩＣダイ２８に電気的に接続されるように、ＳｏＷ１４の表面に接続されてもよい。ＶＲＭ１６は、各ＩＣダイ２８がそれぞれのＶＲＭ１６の真下に位置するように、ＩＣダイ２８と位置合わせされてもよい。幾つかの実施態様では、ＶＲＭ１６は冷却システム１８に接続されていない。そのような実装形態では、ＳｏＷ１４に静電荷が蓄積する可能性がある。好適には、静電荷は、ルーティング層３１、コネクタ２６、及びオープンエア型ＵＢＭパッドを介してシステムから排出され得る。
特定の実施形態では、熱システムの導電構造は、接地電位にあり、導電機能部によってＳｏＷの上に配置された構成要素の金属接続に電気的に接続されてもよい。一例を図４に示す。
図４は、第１の導電機能部３６に取り付けられた単一の構成要素２６の断面図を示す。第１の導電機能部３６は、ＥＳＤ発泡体、導電発泡体、導電接着剤、又は任意の他の適切な導電性材料とすることができる。一例として、第１の導電機能部３６は、発泡体ガスケット上に導電性材料を含むＥＳＤ発泡体を含んでもよい。本明細書で説明するように、構成要素２６はＰＣＢであってもよい。構成要素２６は、その表面にはんだマスクを有して、下にある回路及び／又は金属構造を保護することができる。はんだマスクは、下地の金属接続部を露出させるために限られた領域で除去されてもよい。露出した金属接続領域４２は、構成要素２６を処理システム１０の他の構成要素に電気的に接続することができる。例えば、金属接続領域４２は、第１の導電機能部３６などの導電機構によって冷却システム１８の導電構造に電気的に接続されてもよい。露出した金属接続領域４２は、１つ以上あってもよい。例えば、所与のコネクタ２６に対して１、２、３、又は４つの露出した金属接続領域４２があってもよい。幾つかの実装形態では、構成要素２６に取り付けられた導電機能部は、任意の適切な導電性材料で作られてもよい。構成要素２６はまた、構成要素２６に電気的に接続されたＳｏＷの表面上の銅ピラーなどの接点を介してＳｏＷに対する接地を行なうことができる。
特定の実施形態では、熱システムの導電構造は、接地電位にあり、複数の導電機能部を介してＳｏＷの表面上の接触に電気的に接続されてもよい。導電機能部は、ＳｏＷの周囲にわたって配置することができる。特定の用途では、導電機能部は、ＳｏＷの表面上の接点から延びることができる。ＵＢＭパッドなどの接点と、冷却システム１８の導電構造などの熱システムの導電構造との間の例示的な導電機能部及び電気的接続を、図５Ａから図５Ｃを参照して説明する。処理システム及び／又はＳｏＷアセンブリは、図４を参照して説明した任意の適切な原理及び利点による第１の組の導電機能部と、図５Ａ～図５Ｃのいずれかを参照して説明した任意の適切な原理及び利点による第２の組の導電機能部とを含むことができる。
図５Ａ～図５Ｃは、オープンエア型ＵＢＭパッドを冷却システム１８に接続するために使用することができる例示的な導電機能部３４を示す。図５Ａ～図５Ｃは、ＳｏＷ１４、電気接点２４、導電機能部３４、及び冷却システム１８の間の電気的接続を示す。図５Ａは、導電機能部としてワイヤ３４Ａを示す。ワイヤ３４Ａの一端は、はんだ３２を用いて電気接点２４に取り付けられてもよく、ワイヤ３４Ａの他端は、冷却システム１８に取り付けられてもよい。ワイヤ３４Ａは、任意の適切な導電性材料で作られてもよい。幾つかの実装形態では、ワイヤ３４Ａは、はんだ３２を使用せずに電気接点２４に取り付けられてもよい。ワイヤ３４Ａは、ワイヤボンドと称されてもよい。図２に示す任意の適切な数又は全ての電気接点２４は、ワイヤ３４Ａによって冷却システム１８に電気的に接続することができる。
図５Ｂは、導電機能部としてのＥＳＤ発泡体３４Ｂを示す。ＥＳＤ発泡体３４Ｂの層は、電気接点２４と冷却システム１８との間に配置されてもよい。ＥＳＤ発泡体３４Ｂは、導電発泡体であってもよい。一例として、ＥＳＤ発泡体３４Ｂは、発泡体ガスケットの上に導電性材料を含むことができる。ＥＳＤ発泡体３４Ｂは、様々なサイズを有することができる。例えば、幾つかの実施態様では、電気接点２４は、ＥＳＤ発泡体３４Ｂと接触する冷却システム１８の表面積を増加及び／又は最大化するために、ＥＳＤ発泡体３４Ｂの１つ又は幾つかのスラブを介して冷却システム１８に接続することができる。幾つかの他の実施態様では、ＥＳＤ発泡体３４Ｂは、ＥＳＤ発泡体の各片が１つの電気接点２４の表面積のみを覆い、各電気接点２４が１つのＥＳＤ発泡体３４Ｂに接続されるように、より小さい片を含む。幾つかの実装形態において、ＥＳＤ発泡体３４Ｂは、はんだ３２によって電気接点２４に取り付けられてもよい。幾つかの他の実施態様では、ＥＳＤ発泡体３４Ｂは、電気接点２４と直接接触してもよい。図２に示す任意の適切な数又は全ての電気接点２４は、ＥＳＤ発泡体３４Ｂによって冷却システム１８に電気的に接続されてもよい。特定の用途では、ＥＳＤ発泡体３４Ｂの代わりに、導電接着剤又は他の適切な導電性材料を実装することができる。
図５Ｃは、ばね荷重クリップとすることができるばね荷重導電機能部３４Ｃを示す。ばね荷重導電機能部３４Ｃは、任意の適切な導電性材料で作ることができる。ばね荷重導電機能部３４Ｃは、ばねを含むことができる。他の実装形態では、ばね荷重導電機能部３４Ｃは、歪み後に元の形状に戻る半剛性構成要素であってもよい。図５Ｃは、例示的な半剛性ばね荷重導電機能部形態の側面図及び等角図である。幾つかの実装形態では、ばね荷重導電機能部３４Ｃは、はんだで電気接点２４に取り付けられてもよい。幾つかの他の実装形態では、ばね荷重導電機能部３４Ｃは、電気接点２４と直接接触して配置されてもよい。図２に示す電気接点２４の任意の適切な数又は全ては、ばね荷重導電機能部３４Ｃによって冷却システム１８に電気的に接続されてもよい。本明細書に記載の導電機能部のそれぞれは、個別に、又は１つ以上の他のタイプの導電機能部と組み合わせて使用することができる。
幾つかの用途では、ＥＳＤ保護回路が、本明細書に開示される処理システムに含まれ得る。例えば、ＥＳＤ保護回路は、図３及び／又は図４の冷却システム１８の導電構造との電気的接続によって接地される構成要素２６と共に実装されてもよい。例示的なＥＳＤ保護回路６０が図６に示されている。ＥＳＤ保護回路６０は、構成要素２６上にあってもよい（例えば、構成要素２６がＰＣＢである場合にはＰＣＢ上にある）。ＥＳＤ保護回路６０は、特定の用途ではＳｏＷ１４上にあってもよい。ＥＳＤ保護回路６０は、本明細書に開示された処理システム及び／又はＳｏＷアセンブリのいずれかにＥＳＤ保護をもたらすことができる。
幾つかの実装形態では、一体型ＥＳＤ及び／又はＥＭＩ保護機能部を有する処理システムは、ＳｏＷを熱システムに電気的に接続することによって製造することができる。ＳｏＷは、ＳｏＷ内の１つ以上のルーティング層に電気的に接続された複数のＩＣダイを含むことができる。熱システムは２つの部分を含むことができ、そのそれぞれは接地電位に導電構造を含むことができる。ＳｏＷは、熱システムの２つの部分の間に配置されてもよい。ＳｏＷは、ＳｏＷが熱システムの第１の部分に電気的に接続されるように、熱システムの第１の部分と接触して配置されてもよい。
データ転送のための構成要素は、構成要素がルーティング層を介してＩＣダイに電気的に接続されるように、ＳｏＷと熱システムの第２の部分との間のＳｏＷの表面上に配置されてもよい。各構成要素は、ＳｏＷの反対側の表面に露出導電材料を有してもよい。導電機能部は、露出した導電性材料及び熱システムの第２の部分と接触して配置され、各構成要素を熱システムの第２の部分と電気的に接続することができる。
電気接触領域はまた、接触領域がルーティング層を介してＩＣダイに電気的に接続されるように、ＳｏＷの表面上に配置されてもよい。導電機能部は、熱システムの第２の部分が接触領域に電気的に接続されるように、熱システムの第２の部分と接触領域との間に配置されてもよい。したがって、熱システムの第２の部分は、構成要素及び接触領域を介してＩＣダイに電気的に接続されてもよい。熱システムの第１の部分及び熱システムの第２の部分は、導電フレームによって互いに固定されてもよい。
前述の開示は、本開示を開示された正にその形態又は特定の使用分野に限定しようとするものではない。したがって、本明細書中に明示的に記載されるか又は暗示されるかにかかわらず、本開示に対する様々な別の実施形態及び／又は修正が本開示に照らして想定し得ると考えられる。このように本開示の実施形態を説明してきたが、当業者であれば分かるように、本開示の範囲から逸脱することなく形態及び詳細に変更を行うことができる。したがって、本開示は特許請求の範囲によってのみ限定される。
上記の明細書では、特定の実施形態を参照して本開示を説明した。しかしながら、当業者であれば分かるように、本明細書に開示される様々な実施形態は、本開示の思想及び範囲から逸脱することなく、様々な他の方法で修正又は実施することができる。したがって、この説明は、例示と見なされるべきであり、開示されたＩＣアセンブリの様々な実施形態を作成及び使用する態様を当業者に教示する目的のためである。本明細書に示され説明される開示の形態は、代表的な実施形態として解釈されるべきであることを理解すべきである。同等の要素、材料、プロセス、又は、ステップが、ここで典型的に図示されて説明されるものと置き換えられてもよい。更に、本開示の特定の特徴は、本開示のこの説明の利益を受けた後に当業者に明らかであるように、他の特徴の使用とは無関係に利用されてもよい。本開示を説明して特許請求の範囲に記載するために使用される「含む（ｉｎｃｌｕｄｉｎｇ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「組み込む（ｉｎｃｏｒｐｏｒａｔｉｎｇ）」、「から成る（ｃｏｎｓｉｓｔｉｎｇ ｏｆ）」、「有する（ｈａｖｅ）」、「である（ｉｓ）」などの表現は、非排他的な態様で解釈されること、すなわち、明示的に説明されていない項目、構成要素又は要素も存在できるようにすることを意図している。また、単数形への言及は、複数形にも関連すると解釈されるべきである。
更に、本明細書に開示される様々な実施形態は、例示的且つ説明的な意味で解釈されるべきであり、決して本開示を限定するものと解釈されるべきではない。全ての結合についての言及（例えば、取り付け、固定、結合、接続など）は、読者の本開示の理解を助けるためにのみ使用され、特に本明細書に開示されるシステム及び／又は方法の位置、向き、又は使用に関して限定を生じさせるものではない。したがって、結合についての言及がある場合、それは広く解釈されるべきである。更に、そのような接合についての言及は、必ずしも２つの要素が互いに直接接続されているとは限らない。
更に、これらに限定されないが、「第１」、「第２」、「第３」、「一次」、「二次」、「主」などの数値的用語或いは任意の他の通常の及び／又は数値的用語も、本開示の様々な要素、実施形態、変形例及び／又は修正についての読者の理解を助けるために、識別子としてのみ解釈されるべきであり、特に、他の要素、実施形態、変形及び／又は修正に対する又はそれを超える任意の要素、実施形態、変形及び／又は修正の順序又は選好に関していかなる制限をもたらし得ない。
また、図面／図に描かれた要素のうちの１つ以上を特定の用途にしたがって有用であるようにより分離された又は一体化された態様で実装することもでき或いは更には特定の場合には動作不能であるように除去する又はレンダリングすることもできるのが分かる。更に、図面／図中の任意の信号ハッチは、特に明記しない限り、例示としてのみ考慮されるべきであり、限定するものではない。

Claims (22)

  1. システム・オン・ウエハ（ＳｏＷ）アセンブリであって、
    複数の集積回路（ＩＣ）ダイと、前記ＩＣダイのための電気的接続を行なう１つ以上のルーティング層とを備えるＳｏＷと、
    接地電位にある導電構造を備える熱システムであって、前記ＳｏＷを冷却するように構成される熱システムと、
    前記ＳｏＷの表面上の接点と前記熱システムの前記導電構造との間の電気経路にある複数の導電機能部と、を備える、ＳｏＷアセンブリ。
  2. 前記複数の導電機能部は、前記ＳｏＷを前記熱システムの前記導電構造に接地して静電放電保護を行なう、請求項１に記載のＳｏＷアセンブリ。
  3. 前記複数の導電機能部は、前記ＳｏＷを前記熱システムの前記導電構造に接地して電磁干渉シールドを行なう、請求項１に記載のＳｏＷアセンブリ。
  4. 前記複数の導電機能部が前記ＳｏＷの周囲に位置される、請求項１に記載のＳｏＷアセンブリ。
  5. 前記複数の導電機能部が導電発泡体を備える、請求項１に記載のＳｏＷアセンブリ。
  6. 前記複数の導電機能部がワイヤボンドを備える、請求項１に記載のＳｏＷアセンブリ。
  7. 前記複数の導電機能部がばね荷重クリップを備える、請求項１に記載のＳｏＷアセンブリ。
  8. 前記ＳｏＷが一体型ファンアウトウエハである、請求項１に記載のＳｏＷアセンブリ。
  9. 前記ＩＣダイと前記熱システムの前記導電構造との間に位置される電圧調整モジュールを更に備える、請求項１に記載のＳｏＷアセンブリ。
  10. 前記熱システムは、前記導電構造に対して前記ＳｏＷの反対側に熱放散構造を更に備え、前記熱放散構造と前記導電構造との間に電気的接続がある、請求項１に記載のＳｏＷアセンブリ。
  11. 前記ＳｏＷの前記表面上の前記接点と前記複数の導電機能部との間の電気経路内に複数の構成要素を更に備え、前記複数の構成要素のそれぞれは、前記導電機能部を伴う電気経路内に露出した導電性材料を有する、請求項１に記載のＳｏＷアセンブリ。
  12. 前記ＳｏＷが少なくとも１２インチの直径を有する、請求項１に記載のＳｏＷアセンブリ。
  13. システム・オン・ウエハ（ＳｏＷ）アセンブリであって、
    複数の集積回路（ＩＣ）ダイと、前記ＩＣダイのための電気的接続を行なう１つ以上のルーティング層とを備えるＳｏＷと、
    接地電位にある導電構造を備える熱システムであって、前記ＳｏＷを冷却するように構成される熱システムと、
    前記ＳｏＷと前記熱システムの前記導電構造との間に位置される複数の構成要素であって、前記構成要素のそれぞれが、前記ＳｏＷとは反対側の表面上に露出した導電性材料を有し、前記複数の構成要素が、前記ＳｏＷの表面上の接点によって前記ＳｏＷに電気的に接続される、複数の構成要素と、
    前記複数の構成要素の前記露出した導電性材料と前記熱システムの前記導電構造との間の電気経路における複数の導電機能部と、を備える、ＳｏＷアセンブリ。
  14. 前記複数の構成要素がプリント回路基板を備える、請求項１３に記載のＳｏＷアセンブリ。
  15. 前記プリント回路基板上に静電放電保護回路を更に備える、請求項１４に記載のＳｏＷアセンブリ。
  16. 前記複数の導電機能部が静電放電保護に寄与する、請求項１３に記載のＳｏＷアセンブリ。
  17. 前記複数の導電機能部が電磁干渉シールドを行なう、請求項１３に記載のＳｏＷアセンブリ。
  18. 前記複数の構成要素が前記複数のＩＣダイの周りに位置される、請求項１３に記載のＳｏＷアセンブリ。
  19. 前記複数の導電機能部が導電発泡体を備える、請求項１３に記載のＳｏＷアセンブリ。
  20. システム・オン・ウエハ（ＳｏＷ）アセンブリを製造する方法であって、
    前記ＳｏＷの表面上に接点を伴うＳｏＷを設けるステップであって、前記ＳｏＷが、複数の集積回路（ＩＣ）ダイと、前記ＩＣダイのための電気的接続を行なう１つ以上のルーティング層とを備え、前記接点が、前記１つ以上のルーティング層を介して前記ＩＣダイに電気的に接続される、ステップと、
    少なくとも複数の導電機能部を介して熱システムの導電構造を前記ＳｏＷの前記表面上の前記接点に電気的に接続するステップであって、前記熱システムの前記導電構造が接地電位にある、ステップと、を含む方法。
  21. 前記電気的接続は、前記接点上の構成要素によって前記導電構造と前記接点との間の電気的接続を行なう、請求項２０に記載の方法。
  22. 前記熱システムは、前記導電構造に対して前記ＳｏＷの反対側に第２の部分を備え、前記方法は、前記熱システムの第１の部分と前記熱システムの前記第２の部分とを導電フレームを介して互いに固定するステップを更に含む、請求項２０に記載の方法。
JP2023554845A 2021-03-08 2022-03-01 静電放電及び／又は電磁干渉の影響を低減するための手段を伴う冷却システム・オン・ウエハ Pending JP2024509570A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163158201P 2021-03-08 2021-03-08
US63/158,201 2021-03-08
PCT/US2022/018348 WO2022192034A1 (en) 2021-03-08 2022-03-01 Cooled system-on-wafer with means for reducing the effects of electrostatic discharge and/or electromagnetic interference

Publications (1)

Publication Number Publication Date
JP2024509570A true JP2024509570A (ja) 2024-03-04

Family

ID=80820215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023554845A Pending JP2024509570A (ja) 2021-03-08 2022-03-01 静電放電及び／又は電磁干渉の影響を低減するための手段を伴う冷却システム・オン・ウエハ

Country Status (6)

Country Link
EP (1) EP4305667A1 (ja)
JP (1) JP2024509570A (ja)
KR (1) KR20230154437A (ja)
CN (1) CN117178357A (ja)
TW (1) TW202240741A (ja)
WO (1) WO2022192034A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201104378Y (zh) * 2007-04-04 2008-08-20 华为技术有限公司 屏蔽和散热装置
US9497889B2 (en) * 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US10916529B2 (en) * 2018-03-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics card including multi-chip module
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11004758B2 (en) * 2019-06-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Also Published As

Publication number Publication date
TW202240741A (zh) 2022-10-16
EP4305667A1 (en) 2024-01-17
WO2022192034A1 (en) 2022-09-15
CN117178357A (zh) 2023-12-05
KR20230154437A (ko) 2023-11-08

Similar Documents

Publication Publication Date Title
US5866943A (en) System and method for forming a grid array device package employing electomagnetic shielding
US5608261A (en) High performance and high capacitance package with improved thermal dissipation
US6515870B1 (en) Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US20110049704A1 (en) Semiconductor device packages with integrated heatsinks
US8779603B2 (en) Stacked semiconductor device with heat dissipation
EP0863549B1 (en) Semiconductor device comprising a wiring substrate
US8441120B1 (en) Heat spreader package
US7006353B2 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
KR20040036252A (ko) 반도체 칩 패키지 적층 모듈
US6841865B2 (en) Semiconductor device having clips for connecting to external elements
US11387226B2 (en) Chip power supply system, chip, PCB, and computer device
WO2006080048A1 (ja) 半導体装置
WO2005067045A1 (en) Array capacitors with voids to enable a full-grid socket
TW201428920A (zh) 組件端子周邊內具有周邊凹部的引線框架
US20150282327A1 (en) Multilayer electronic device and manufacturing method therefor
US6890794B2 (en) Flip chip with novel power and ground arrangement
JP2024509570A (ja) 静電放電及び／又は電磁干渉の影響を低減するための手段を伴う冷却システム・オン・ウエハ
US20240145432A1 (en) Cooled system-on-wafer with means for reducing the effects of electrostatic discharge and/or electromagnetic interference
TW201743345A (zh) 電子模組及其形成封裝結構的方法
US7042085B2 (en) Method for packaging electronic modules and multiple chip packaging
US20060055029A1 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
CN215933584U (zh) 大功率集成电路芯片封装装置及引线框架
US11404360B2 (en) Power module with enhanced heat dissipation
CN100468725C (zh) 抗静电放电的散热模块和其系统