CN117156862A - Sonos存储器的形成方法 - Google Patents
Sonos存储器的形成方法 Download PDFInfo
- Publication number
- CN117156862A CN117156862A CN202310790265.5A CN202310790265A CN117156862A CN 117156862 A CN117156862 A CN 117156862A CN 202310790265 A CN202310790265 A CN 202310790265A CN 117156862 A CN117156862 A CN 117156862A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- polysilicon
- opening
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 75
- 229920005591 polysilicon Polymers 0.000 claims abstract description 75
- 238000003860 storage Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000000903 blocking effect Effects 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims description 21
- 125000001475 halogen functional group Chemical group 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种SONOS存储器的形成方法,包括:提供衬底,在衬底内形成共源埋层;在衬底的表面形成外延层;在外延层内形成N形阱区,N型阱区与共源埋层电性连接;在外延层和N型阱区的上表面均依次形成ONO层、第一多晶硅和硬掩膜层;在硬掩膜层、第一多晶硅内形成第一开口;从第一开依次刻蚀ONO层和外延层,以形成位于外延层内的凹槽;在凹槽的内壁形成阻挡氧化层,通过阻挡氧化层向外延层内注入离子,以在外延层内形成存储管的源极,存储管的源极与共源埋层电性连接;去除阻挡氧化层,在凹槽的内壁形成选择管氧化层;在凹槽和第一开口内形成选择管的栅极。本发明能分开对存储管和选择管施加电压。
Description
技术领域
本发明涉及半导体技术领域,尤其是涉及一种SONOS存储器的形成方法。
背景技术
随着电子产品的快速普及,闪存flash作为当今的主流存储载体得到迅速的推广普及,其技术也得到了迅速的发展。非挥发性存储器(NVM)技术,从存储介质上分主要有浮栅技术和SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)技术。
现有技术的SONOS存储器的形成方法为:请参照图1和图2,首先,提供一衬底在衬底内形成相邻的存储管区域有源区101和浅沟槽隔离结构102,在横截面上存储管区域有源区101和浅沟槽隔离结构102均为条状结构,均是沿着Y方向延升,在存储管区域有源区101上形成一层ONO层103,ONO层103后续会作为存储管的电荷存储层。接着,在ONO层103的表面依次沉积一层第一多晶硅104以及硬掩膜层105。第一多晶硅104后续会刻蚀形成存储管的栅极。硬掩膜层105是刻蚀工艺中作为掩膜使用,其材质为氮化硅。接着,请参照图3,部分刻蚀硬掩膜层105形成一开口,开口内露出第一多晶硅104的表面。在开口内形成第一氧化层106,第一氧化层106覆盖剩余的硬掩膜层105的侧壁。接着,请参照图4,对第一多晶硅104以及ONO层103进行刻蚀,露出存储管区域有源区101的表面,形成一个具有初步深度的沟槽区域。接着,请参照图5,生长隔离介质层107,比如隔离氧化层,隔离介质层107覆盖ONO层103的侧壁、第一多晶硅104的侧壁和第一氧化层106。接着,刻蚀露出的存储管区域有源区101,停止在存储管区域有源区101的内部。形成第二氧化层108覆盖存储管区域有源区101的内壁和隔离介质层107,第二氧化层108会形成沟槽。接着,请参照图5,形成氮化硅牺牲层109覆盖第二氧化层108的内壁。接着,请参照图6,刻蚀氮化硅牺牲层109,保留沟槽侧壁的牺牲介质层,露出第二氧化层108的表面。从露出第二氧化层108向存储管区域有源区101内进行离子注入,以形成存储管的源极110,接着,刻蚀沟槽底部的存储管区域有源区101表面的第二氧化层108,露出存储管区域有源区101的表面,相当于露出存储管的源极110的表面,剩余的第二氧化层108作为栅极氧化层。接着,请参照图7,去除剩余的氮化硅牺牲层109,氮化硅牺牲层109去除之后,沟槽内壁的第二氧化层108露出。接着,在沟槽内填充第二多晶硅111,第二多晶硅111填充满沟槽,在横截面上第二多晶硅111的延升方向沿着X方向延升,并且横跨在浅沟槽隔离结构102上,X方向和Y方向相互垂直,如图8。最后,完成剩余工艺。
然而,在现有技术SONOS存储器的形成方法中,第二多晶硅111作为选择管的栅极,第二多晶硅111和存储管的源极110是连通的,第二多晶硅111所以存储管的源极110和选择管的栅极共用一根多晶硅,不能独立地对存储管和选择管施加电压。并且,在制造过程中,存储管区域有源区101表面的第二氧化层108需要被部分刻蚀掉,此时,为了保护侧壁的第二氧化层108,需要使用氮化硅牺牲层109对侧壁的第二氧化层108进行保护,工艺很复杂。进一步的,在湿法去除氮化硅牺牲层109的时候,也会损伤第二氧化层108,即损伤栅极氧化层。
发明内容
本发明的目的在于提供一种SONOS存储器的形成方法,可以使得存储管的源极和选择管的栅极是分开的,从而,可以单独对存储管和选择管施加电压。并且,不需要借助氮化硅牺牲层,减少工艺步骤,还可以保护栅极氧化层。
为了达到上述目的,本发明提供了一种SONOS存储器的形成方法,包括:
提供衬底,在所述衬底内形成共源埋层,所述共源埋层的表面与衬底的表面齐平;
在所述衬底的表面形成外延层;
在所述外延层内形成N型阱区,所述N型阱区垂直于所述共源埋层的表面,所述N型阱区的横截面为环状结构,所述N型阱区的上表面与所述外延层的表面齐平,所述N型阱区的底部与所述共源埋层接触,所述N型阱区与所述共源埋层电性连接;
在所述外延层和N型阱区的上表面均依次形成ONO层、第一多晶硅和硬掩膜层;
在所述硬掩膜层、第一多晶硅内形成第一开口,所述第一开口内暴露出所述ONO层的表面;
从所述第一开口向所述外延层的方向,依次刻蚀所述ONO层和外延层,以形成位于所述外延层内的凹槽;
在所述凹槽的内壁形成阻挡氧化层,通过所述阻挡氧化层向所述外延层内注入离子,以在所述外延层内形成存储管的源极,所述存储管的源极与所述共源埋层电性连接;
去除所述阻挡氧化层,在所述凹槽的内壁形成选择管氧化层;
在所述凹槽和第一开口内形成选择管的栅极;
刻蚀所述第一多晶硅层露出部分所述ONO层的表面,剩余的所述第一多晶硅形成存储管的栅极。
可选的,在所述的SONOS存储器的形成方法中,所述第一开口内还形成有第一侧墙和第二侧墙,所述第一侧墙覆盖所述硬掩膜层的侧壁,所述第二侧墙覆盖所述第一侧墙和第一多晶硅的侧壁。
可选的,在所述的SONOS存储器的形成方法中,在所述硬掩膜层、第一多晶硅内形成第一开口的方法包括:
刻蚀所述硬掩膜层,露出部分所述第一多晶硅的表面和剩余的所述硬掩膜层的侧壁;
形成隔离氧化层,所述隔离氧化层覆盖所述第一多晶硅的表面和剩余的所述硬掩膜层的侧壁以及所述硬掩膜层的表面;
刻蚀所述隔离氧化层,以露出所述硬掩膜层的表面和第一多晶硅的表面,剩余的所述隔离氧化层作为第一侧墙;
刻蚀露出的所述第一多晶硅,以形成第一开口,所述第一开口露出所述ONO层的表面。
可选的,在所述的SONOS存储器的形成方法中,在所述硬掩膜层、第一多晶硅内形成第一开口,所述第一开口内暴露出所述ONO层的表面之后,还包括:在所述第一开口下方的所述外延层形成Halo结构,依次刻蚀所述ONO层、Halo结构和外延层形成位于所述外延层内的凹槽。
可选的,在所述的SONOS存储器的形成方法中,通过离子注入的方式在所述第一开口下方的所述外延层形成Halo结构。
可选的,在所述的SONOS存储器的形成方法中,在所述凹槽和第一开口内形成选择管的栅极的方法包括:
向所述凹槽和第一开口填充第二多晶硅后,所述第二多晶硅填充满所述凹槽和第一开口;
研磨所述第二多晶硅的表面,以形成选择管的栅极。
可选的,在所述的SONOS存储器的形成方法中,在所述凹槽和第一开口内形成选择管的栅极之后,还包括:
去除所述硬掩膜层,以露出所述第一多晶硅的表面。
可选的,在所述的SONOS存储器的形成方法中,刻蚀所述第一多晶硅,以形成存储管的栅极的方法包括:
刻蚀并去除所述第一侧墙未覆盖的第一多晶硅,以露出所述ONO层的表面,剩余的所述第一多晶硅形成存储管的栅极。
可选的,在所述的SONOS存储器的形成方法中,刻蚀所述第一多晶硅,以形成存储管的栅极之后,还包括:
通过所述ONO层向所述外延层内注入离子,以形成漏端。
可选的,在所述的SONOS存储器的形成方法中,通过所述ONO层向所述外延层内注入离子,以形成漏端之后,还包括:
去除所述第一多晶硅未覆盖的ONO层,以露出所述漏端、所述N型阱区和所述外延层的表面。
在本发明提供的SONOS存储器的形成方法中,形成的存储管的源极和选择管的栅极是分开的,因此,通过N型阱区接入电压,能够单独对存储管和选择管施加电压。并且,不需要借助氮化硅牺牲层,减少了工艺步骤,还保护了栅极氧化层。
附图说明
图1至图8是现有技术的SONOS存储器的形成示意图;
图9是本发明实施例的SONOS存储器的形成方法的流程图;
图10至图18是本发明实施例的SONOS存储器的形成示意图;
图中:101-存储管区域有源区、102-浅沟槽隔离结构、103-ONO层、104-第一多晶硅、105-硬掩膜层、106-第一氧化层、107-隔离介质层、108-第二氧化层、109-氮化硅牺牲层、110-存储管的源极、111-第二多晶硅、200-衬底、201-共源埋层、202-第一阻挡氧化层、203-外延层、204-第二阻挡氧化层、205-N型阱区、206-ONO层、207-第一多晶硅、208-硬掩膜层、209-第一侧墙、210-Halo结构、211-第二侧墙、212-阻挡氧化层、213-存储管的源极、214-选择管氧化层、215-选择管的栅极、216-漏端。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中,术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图9,本发明提供了一种SONOS存储器的形成方法,包括:
S1:提供衬底,在所述衬底内形成共源埋层,所述共源埋层的表面与衬底的表面齐平;
S2:在所述衬底的表面形成外延层;
S3:在所述外延层内形成N型阱区,所述N型阱区垂直于所述共源埋层的表面,所述N型阱区的横截面为环状结构,所述N型阱区的上表面与所述外延层的表面齐平,所述N型阱区的底部与所述共源埋层接触,所述N型阱区与所述共源埋层电性连接;
S4:在所述外延层和N型阱区的上表面均依次形成ONO层、第一多晶硅和硬掩膜层;
S5:在所述硬掩膜层、第一多晶硅内形成第一开口,所述第一开口内暴露出所述ONO层的表面;
S6:从所述第一开口向所述外延层的方向,依次刻蚀所述ONO层和外延层,以形成位于所述外延层内的凹槽;
S7:在所述凹槽的内壁形成阻挡氧化层,通过所述阻挡氧化层向所述外延层内注入离子,以在所述外延层内形成存储管的源极,所述存储管的源极与所述共源埋层电性连接;
S8:去除所述阻挡氧化层,在所述凹槽的内壁形成选择管氧化层;
S9:在所述凹槽和第一开口内形成选择管的栅极;
S10:刻蚀所述第一多晶硅层露出部分所述ONO层的表面,剩余的所述第一多晶硅形成存储管的栅极。
请参照图10,首先提供一衬底200,衬底200可以是晶圆。在衬底200的表面形成一层第一氧化层202,第一氧化层202可以是通过沉积一层二氧化硅的形式形成,通过第一氧化层202向衬底200内注入离子,以形成位于衬底200内的共源埋层201,接着,去除第一氧化层202,露出共源埋层201的表面和衬底200的表面齐平。
接着,请参照图11,在共源埋层201(或者说衬底200)的表面通过外延生长的形式形成一层外延层203,在外延层203的表面形成第二氧化层204,第二氧化层204可以是通过沉积一层二氧化硅的形式形成,通过第二氧化层204向部分外延层203内注入离子,以在外延层203内形成N型阱区205,N型阱区205垂直于共源埋层201的表面形成,N型阱区205的横截面为环状结构,环内为外延层203,N型阱区205的上表面和下表面分别接触第二氧化层204和共源埋层201的表面,N型阱区205覆盖部分共源埋层201的表面,N型阱区205与共源埋层201电性连接。接着去除第二氧化层204,露出外延层203的表面和N型阱区205的表面。
接着,请参照图12,在外延层203的表面和N型阱区205的表面均通过依次沉积氧化硅-氮化硅-氧化硅的形式形成ONO层206。接着,在ONO层206的表面通过沉积多晶硅的形式形成第一多晶硅207,在第一多晶硅207的表面通过沉积氮化硅的形式形成硬掩膜层208。本发明实施例可用于P型SONOS存储器,也可用于N型SONOS存储器。对于P型SONOS存储器,其中的源端和漏端均为P型注入。
接着,请参照图13,从硬掩膜层208的表面开始刻蚀掉部分硬掩膜层208,露出第一多晶硅207的表面和硬掩膜层208的侧壁。刻蚀硬掩膜层208采用光刻的方式,硬掩膜层208刻蚀后形成的开口的横截面尺寸是后续可以用来形成存储管的尺寸,光刻能定义的最小尺寸就可以是本次将要留有的尺寸,所以能将尺寸尽量做到最小,从而可以节省器件面积。接着,通过沉积二氧化硅的形式形成隔离氧化层,隔离氧化层覆盖第一多晶硅207的表面和剩余的硬掩膜层208的侧壁以及硬掩膜层208的表面;刻蚀隔离氧化层,以露出硬掩膜层208的表面和第一多晶硅207的表面,剩余的隔离氧化层作为第一侧墙209;第一侧墙209覆盖硬掩膜层208的侧壁。
接着,请参照图14,以第一侧墙209为参照,刻蚀露出的第一多晶硅207,以露出ONO层206的表面。同时,形成了位于硬掩膜层208和第一多晶硅207内的第一开口,第一开口内露出ONO层206的表面,同时还露出第一侧墙209和第一多晶硅207的侧壁。
接着,请继续参照图14,通过露出的ONO层206向外延层203内进行离子注入,可以是掺杂离子注入的方式,形成Halo结构210,Halo结构210的横截面面积略大于第一开口的面积,即部分位于存储管与选择管交界的拐角处。
接着,请参照图15,通过沉积二氧化硅的形式形成第三氧化层,第三氧化层覆盖第一开口的内壁和硬掩膜层208的表面,即第三氧化层覆盖ONO层206的表面、第一多晶硅207的侧壁、第一侧墙209和硬掩膜层208的表面。刻蚀第三氧化层,去除硬掩膜层208的表面的第三氧化层和ONO层206的表面的第三氧化层,剩余的第三氧化层作为第二侧墙211,第二侧墙211覆盖第一侧墙209和第一多晶硅207的侧壁。接着,以第二侧墙211为参照,刻蚀ONO层206、Halo结构210和部分深度的外延层203,形成沟槽,氧化沟槽内壁的外延层203形成阻挡氧化层212,通过沟槽底部的阻挡氧化层212向外延层203内注入离子形成有源区,作为存储管的源极213。
接着,请参照图16和图17,由于在外延层203内注入离子形成存储管的源极213时,阻挡氧化层212会损坏,此时去除阻挡氧化层212。凹槽的外延层203的内壁形成一层选择管氧化层214。然后向第一开口和凹槽内填充第二多晶硅,并且回刻和研磨第二多晶硅的表面,使其表面变得平整,以作为选择管的栅极215。选择管的栅极215与共源埋层201接触并电性连接。
接着,请参照图18,去除硬掩膜层208,并刻蚀去除第一侧墙209未覆盖的第一多晶硅207,剩余的第一多晶硅207作为存储管的栅极。接着,向存储管的栅极两侧的外延层203内注入离子形成漏端216。接着,刻蚀并去除存储管的栅极未覆盖的ONO层206,露出外延层203、N型阱区205和漏端216的表面。每个存储单元由一个选择管和一个存储管分栅组成,两个相邻的存储单元共用一个源极。在读取时,可以关断其中一个存储管,从存储管的源极213接入电压,此时,接入电压的存储管的源极213可以设置在N型阱区内,就可以通过N性阱区施加接入电压,从而能够单独对存储管和选择管施加电压,施加电压可以读取另一个存储管的状态。在工艺制造方法中:两个存储管在横截面上整体的宽度加源端在横截面上的宽度之和是通过光刻定义的,采用自对准工艺定义单个存储管在横截面上的长度,有利于缩减面积;选择管的长度也由刻蚀深度定义,可以用于长度较长的选择管的制造,且有利于缩减面积。
综上,在本发明实施例提供的SONOS存储器的形成方法中,形成的存储管的源极和选择管的栅极是分开的,因此,通过N型阱区接入电压,能够单独对存储管和选择管施加电压。并且,不需要借助氮化硅牺牲层,减少了工艺步骤,还保护了栅极氧化层。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种SONOS存储器的形成方法,其特征在于,包括:
提供衬底,在所述衬底内形成共源埋层,所述共源埋层的表面与衬底的表面齐平;
在所述衬底的表面形成外延层;
在所述外延层内形成N型阱区,所述N型阱区垂直于所述共源埋层的表面,所述N型阱区的横截面为环状结构,所述N型阱区的上表面与所述外延层的表面齐平,所述N型阱区的底部与所述共源埋层接触,所述N型阱区与所述共源埋层电性连接;
在所述外延层和N型阱区的上表面均依次形成ONO层、第一多晶硅和硬掩膜层;
在所述硬掩膜层、第一多晶硅内形成第一开口,所述第一开口内暴露出所述ONO层的表面;
从所述第一开口向所述外延层的方向,依次刻蚀所述ONO层和外延层,以形成位于所述外延层内的凹槽;
在所述凹槽的内壁形成阻挡氧化层,通过所述阻挡氧化层向所述外延层内注入离子,以在所述外延层内形成存储管的源极,所述存储管的源极与所述共源埋层电性连接;
去除所述阻挡氧化层,在所述凹槽的内壁形成选择管氧化层;
在所述凹槽和第一开口内形成选择管的栅极;
刻蚀所述第一多晶硅层露出部分所述ONO层的表面,剩余的所述第一多晶硅形成存储管的栅极。
2.如权利要求1所述的SONOS存储器的形成方法,其特征在于,所述第一开口内还形成有第一侧墙和第二侧墙,所述第一侧墙覆盖所述硬掩膜层的侧壁,所述第二侧墙覆盖所述第一侧墙和第一多晶硅的侧壁。
3.如权利要求2所述的SONOS存储器的形成方法,其特征在于,在所述硬掩膜层、第一多晶硅内形成第一开口的方法包括:
刻蚀所述硬掩膜层,露出部分所述第一多晶硅的表面和剩余的所述硬掩膜层的侧壁;
形成隔离氧化层,所述隔离氧化层覆盖所述第一多晶硅的表面和剩余的所述硬掩膜层的侧壁以及所述硬掩膜层的表面;
刻蚀所述隔离氧化层,以露出所述硬掩膜层的表面和第一多晶硅的表面,剩余的所述隔离氧化层作为第一侧墙;
刻蚀露出的所述第一多晶硅,以形成第一开口,所述第一开口露出所述ONO层的表面。
4.如权利要求1所述的SONOS存储器的形成方法,其特征在于,在所述硬掩膜层、第一多晶硅内形成第一开口,所述第一开口内暴露出所述ONO层的表面之后,还包括:在所述第一开口下方的所述外延层内形成Halo结构;依次刻蚀所述ONO层、Halo结构和外延层形成位于所述外延层内的凹槽。
5.如权利要求4所述的SONOS存储器的形成方法,其特征在于,通过离子注入的方式在所述第一开口下方的所述外延层内形成Halo结构。
6.如权利要求1所述的SONOS存储器的形成方法,其特征在于,在所述凹槽和第一开口内形成选择管的栅极的方法包括:
向所述凹槽和第一开口填充第二多晶硅后,所述第二多晶硅填充满所述凹槽和第一开口;
研磨所述第二多晶硅的表面,以形成选择管的栅极。
7.如权利要求1所述的SONOS存储器的形成方法,其特征在于,在所述凹槽和第一开口内形成选择管的栅极之后,还包括:
去除所述硬掩膜层,以露出所述第一多晶硅的表面。
8.如权利要求2所述的SONOS存储器的形成方法,其特征在于,刻蚀所述第一多晶硅,以形成存储管的栅极的方法包括:
刻蚀并去除所述第一侧墙未覆盖的第一多晶硅,以露出所述ONO层的表面,剩余的所述第一多晶硅形成存储管的栅极。
9.如权利要求1所述的SONOS存储器的形成方法,其特征在于,刻蚀所述第一多晶硅,以形成存储管的栅极之后,还包括:
通过所述ONO层向所述外延层内注入离子,以形成漏端。
10.如权利要求9所述的SONOS存储器的形成方法,其特征在于,通过所述ONO层向所述外延层内注入离子,以形成漏端之后,还包括:
去除所述第一多晶硅未覆盖的ONO层,以露出所述漏端、所述N型阱区和所述外延层的表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310790265.5A CN117156862A (zh) | 2023-06-29 | 2023-06-29 | Sonos存储器的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310790265.5A CN117156862A (zh) | 2023-06-29 | 2023-06-29 | Sonos存储器的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117156862A true CN117156862A (zh) | 2023-12-01 |
Family
ID=88903357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310790265.5A Pending CN117156862A (zh) | 2023-06-29 | 2023-06-29 | Sonos存储器的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117156862A (zh) |
-
2023
- 2023-06-29 CN CN202310790265.5A patent/CN117156862A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3110977B2 (ja) | トレンチ・キャパシタを備えたdramセルの製造方法 | |
US5786612A (en) | Semiconductor device comprising trench EEPROM | |
US7211858B2 (en) | Split gate storage device including a horizontal first gate and a vertical second gate in a trench | |
US7160780B2 (en) | Method of manufacturing a fin field effect transistor | |
US20030134475A1 (en) | Method for manufacturing a multi-bit memory cell | |
KR100395755B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
US6316298B1 (en) | Fabrication method for a flash memory device | |
JP2006049413A (ja) | 半導体装置及びその製造方法 | |
RU2205471C2 (ru) | Энергонезависимая ячейка памяти | |
CN108807392B (zh) | 快闪存储器及其制造方法 | |
CN111933647B (zh) | 一种三维存储器件及其制造方法 | |
US7118956B2 (en) | Trench capacitor and a method for manufacturing the same | |
US20090269894A1 (en) | Semiconductor device and method of fabricating the same cross-reference to related applications | |
CN110164865B (zh) | 一种嵌入式闪存的制作方法 | |
US20070187752A1 (en) | Memory cell with a vertical transistor and fabrication method thereof | |
US6703274B1 (en) | Buried strap with limited outdiffusion and vertical transistor DRAM | |
US20040259313A1 (en) | Transistor and method for fabricating the same | |
CN111883536B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
CN117156862A (zh) | Sonos存储器的形成方法 | |
CN104638018B (zh) | 一种半浮栅器件及其制备方法 | |
CN107527860A (zh) | 一种改善闪存单元过擦除问题的方法 | |
CN116568039A (zh) | Sonos存储器的形成方法 | |
KR100281272B1 (ko) | 반도체소자의 소자분리 절연막 형성방법 | |
KR100626908B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
US11417742B1 (en) | Memory cell and fabricating method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |