CN117153704A - 半导体封装方法、半导体组件及电子设备 - Google Patents

半导体封装方法、半导体组件及电子设备 Download PDF

Info

Publication number
CN117153704A
CN117153704A CN202311353229.9A CN202311353229A CN117153704A CN 117153704 A CN117153704 A CN 117153704A CN 202311353229 A CN202311353229 A CN 202311353229A CN 117153704 A CN117153704 A CN 117153704A
Authority
CN
China
Prior art keywords
alignment
semiconductor device
semiconductor
packaging method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311353229.9A
Other languages
English (en)
Inventor
黎明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yibu Semiconductor Co ltd
Original Assignee
Shanghai Yibu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yibu Semiconductor Co ltd filed Critical Shanghai Yibu Semiconductor Co ltd
Priority to CN202311353229.9A priority Critical patent/CN117153704A/zh
Publication of CN117153704A publication Critical patent/CN117153704A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60067—Aligning the bump connectors with the mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本公开涉及半导体封装方法、半导体组件及电子设备，该半导体封装方法通过对第一对准焊接部和第二对准焊接部进行熔融焊接，熔融状态的对准焊接凸点所产生的表面张力会将半导体器件自动拉到载板的目标位置，且对准焊接凸点固化后将半导体器件精准地固定在目标位置，防止半导体器件在塑封过程中发生漂移和旋转，鉴于对准焊接凸点的自对准能力而在拾取并放置半导体器件时容许一定程度的放置偏差，即降低了对半导体器件放置精度的要求，从而提高了半导体器件拾取和放置操作的速度，进而提高了工艺效率，降低了工艺成本；此外，预先对半导体器件的有源面及连接端子进行塑封，解决了有源面对连接端子高度的限制，提高了连接端子的耐化性以及对有源面的保护可靠性。

Description

半导体封装方法、半导体组件及电子设备
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体封装方法、半导体组件及电子设备。
背景技术
半导体封装和系统在设计方面一直追求密、小、轻、薄，同时在功能方面力求实现高集成度和多功能性。目前为满足上述技术要求而提出多种封装技术，如扇出(Fan out)型晶圆级封装、小芯片封装(chiplet)、异构集成(heterogeneous integration)、2.5维/三维(2.5D/3D)封装。
以扇出型封装为例，其面临的主要技术问题是晶片的高精度放置及位置固定依然缺乏高效经济的方法。相关技术中，扇出型封装大多采用价格昂贵的贴片机进行贴片，设备成本高，且贴片速度慢，对位精度也低，主要取决于贴片机的精度，成为技术发展和普及的一大瓶颈。
发明内容
为了解决上述技术问题，本公开提供了一种半导体封装方法、半导体组件及电子设备。
第一方面，本公开提供了一种半导体封装方法，包括：
提供半导体器件和载板；其中，所述半导体器件包括相对设置的有源面和无源面，所述有源面包括连接端子和第一塑封层，所述第一塑封层覆盖所述有源面以及所述连接端子，所述无源面包括第一对准焊接部；所述载板的一侧表面具有与所述第一对准焊接部相对应的第二对准焊接部；所述第一对准焊接部和所述第二对准焊接部中的任一者包括对准焊接凸点，且另一者包括与所述对准焊接凸点对应的对准焊盘；
将所述对准焊接凸点与所述对准焊盘基本对准，对所述对准焊接凸点与所述对准焊盘进行熔融焊接，使得所述半导体器件精确对准并固定至所述载板；
形成第二塑封层，所述第二塑封层覆盖所述载板朝向所述半导体器件的一侧表面中未被所述半导体器件占据的表面以及包覆所述半导体器件，所述第二塑封层还填充于所述半导体器件与所述载板之间的空隙中。
可选地，所述对所述对准焊接凸点与对准焊盘进行熔融焊接，包括：
对所述对准焊接凸点进行加热，使得所述对准焊接凸点至少部分处于熔融状态；
将至少部分处于熔融状态的所述对准焊接凸点与所述对准焊盘进行焊接。
可选地，所述第一对准焊接部包括第一对准焊盘；所述提供半导体器件之前，所述半导体封装方法还包括：
于所述无源面形成第一金属层；
于所述第一金属层背离所述半导体器件的一侧形成图形化的第一光刻胶层；所述第一光刻胶层包括第一开口，所述第一开口暴露所述第一金属层；
基于图形化的所述第一光刻胶层，对所述第一开口暴露的第一金属层进行刻蚀；
移除所述第一光刻胶层，暴露所述第一对准焊盘。
可选地，所述第一对准焊接部包括第一对准焊接凸点；所述半导体封装方法还包括：
于所述第一对准焊盘背离所述半导体器件的一侧形成第一对准焊接凸点。
可选地，所述第二对准焊接部包括第二对准焊盘；在所述提供载板之前，所述半导体封装方法还包括：
于所述载板的一侧形成第二金属层；
于所述第二金属层背离所述载板的一侧形成图形化的第二光刻胶层；所述第二光刻胶层包括第二开口，所述第二开口暴露所述第二金属层；
基于所述第二光刻胶层，对所述第二开口暴露的金属层进行刻蚀；
移除所述第二光刻胶层，暴露所述第二对准焊接部的第二对准焊盘。
可选地，所述第二对准焊接部包括第二对准焊接凸点；所述半导体封装方法还包括：
于所述第二对准焊盘背离所述载板的一侧形成第二对准焊接凸点。
可选地，在所述无源面形成第一对准焊接部之前，所述半导体封装方法还包括：
于所述有源面形成连接端子；
于所述连接端子背离所述半导体器件的一侧形成所述第一塑封层；所述第一塑封层覆盖所述有源面以及所述连接端子。
可选地，所述半导体封装方法还包括：
采用剥离、蚀刻、烧蚀和研磨工艺中的至少一种移除所述载板。
可选地，移除所述载板之后，所述半导体封装方法还包括：
对所述第二塑封层靠近所述第二对准焊接部一侧的表面进行减薄处理。
可选地，所述半导体封装方法还包括：
对所述第一塑封层进行减薄处理，以暴露所述连接端子；
于所述第一塑封层暴露所述连接端子的一侧表面形成互连层和外部端子；所述连接端子通过所述互连层与所述外部端子电连接。
第二方面，本公开还提供了一种半导体组件，所述半导体组件是通过上述任一种半导体封装方法进行封装的。
第三方面，本公开还提供了一种电子设备，包括：上述半导体组件。
本公开提供的技术方案与现有技术相比具有如下优点：
本公开提供的半导体封装方法、半导体组件及电子设备，该半导体封装方法包括：提供半导体器件和载板；其中，半导体器件包括相对设置的有源面和无源面，有源面包括连接端子和第一塑封层，第一塑封层覆盖有源面以及连接端子，无源面包括第一对准焊接部；载板的一侧表面具有与第一对准焊接部相对应的第二对准焊接部；第一对准焊接部和第二对准焊接部中的任一者包括对准焊接凸点，且另一者包括与对准焊接凸点对应的对准焊盘；将对准焊接凸点与对准焊盘基本对准，对对准焊接凸点与对准焊盘进行熔融焊接，使得半导体器件精确对准并固定至载板；形成第二塑封层，第二塑封层覆盖半导体器件以及载板朝向半导体器件的一侧表面中未被半导体器件占据的表面，第二塑封层还填充于半导体器件与载板之间的空隙中。由此，通过对第一对准焊接部和第二对准焊接部进行熔融焊接，基于最小表面能原理，熔融状态的对准焊接凸点所产生的表面张力会将半导体器件自动拉到载板的目标位置，且对准焊接凸点在冷却后将半导体器件精准地固定在目标位置，防止半导体器件在塑封过程中发生漂移和旋转，可有效提高后续工序的良品率；鉴于对准焊接凸点的自对准能力而在拾取并放置半导体器件时容许一定程度的放置偏差，即降低了对半导体器件放置精度的要求，从而提高了半导体器件拾取和放置操作的速度，进而提高了工艺效率，降低了工艺成本；此外，预先对半导体器件的有源面及连接端子进行塑封，解决了有源面对连接端子高度的限制，提高了连接端子的耐化性以及对有源面的保护可靠性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种半导体封装方法的流程示意图；
图2为图1示出的半导体封装方法中各步骤对应的一种结构示意图；
图3为图1示出的半导体封装方法中各步骤对应的另一种结构示意图；
图4为本公开实施例提供的另一种半导体封装方法的流程示意图；
图5为本公开实施例提供的半导体器件的各制备步骤对应的结构示意图；
图6为本公开实施例提供的载板的各制备步骤对应的结构示意图；
图7为本公开实施例提供的又一种半导体封装方法的流程示意图；
图8为本公开实施例提供的一种半导体组件的结构示意图；
图9为本公开实施例提供的另一种半导体组件的结构示意图。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
相关技术中，扇出型封装通常采用模塑化合物包覆来自经切割的晶圆的单个或多个合格晶片(die)并经重布线层将互连迹线从晶片的连接焊盘引出至外部的焊球以实现更高的I/O密度和灵活的集成度的封装技术。在扇出型封装目前面临的技术问题中，晶片的高精度放置及位置固定依然缺乏高效经济的方法，通常采用价格昂贵的贴片机进行贴片，晶片的对位精度取决于贴片机的精度，一般都大于±2μm。往往是贴片机的放置精度越高，设备成本就越高，生产效率就越低。
为了解决上述技术问题，本公开实施例提供了半导体封装方法、半导体组件及电子设备，该半导体封装方法包括：提供半导体器件和载板；其中，半导体器件包括相对设置的有源面和无源面，有源面包括连接端子和第一塑封层，第一塑封层覆盖有源面以及连接端子，无源面包括第一对准焊接部；载板的一侧表面具有与第一对准焊接部相对应的第二对准焊接部；第一对准焊接部和第二对准焊接部中的任一者包括对准焊接凸点，且另一者包括与对准焊接凸点对应的对准焊盘；将对准焊接凸点与对准焊盘基本对准，对对准焊接凸点与对准焊盘进行熔融焊接，使得半导体器件精确对准并固定至载板；形成第二塑封层，第二塑封层覆盖半导体器件以及载板朝向半导体器件的一侧表面中未被半导体器件占据的表面，第二塑封层还填充于半导体器件与载板之间的空隙中。由此，通过对第一对准焊接部和第二对准焊接部进行熔融焊接，基于最小表面能原理，熔融状态的对准焊接凸点所产生的表面张力会将半导体器件自动拉到载板的目标位置，且对准焊接凸点在冷却后将半导体器件精准地固定在目标位置，防止半导体器件在塑封过程中发生漂移和旋转，可有效提高后续工序的良品率；鉴于对准焊接凸点的自对准能力而在拾取并放置半导体器件时容许一定程度的放置偏差，即降低了对半导体器件放置精度的要求，从而提高了半导体器件拾取和放置操作的速度，进而提高了工艺效率，降低了工艺成本；此外，预先对半导体器件的有源面及连接端子进行塑封，解决了有源面对连接端子高度的限制，提高了连接端子的耐化性以及对有源面的保护可靠性。
下面结合附图，对本公开实施例提供的半导体封装方法、半导体组件及电子设备进行示例性说明。
在一些实施例中，如图1所示，为本公开实施例提供的一种半导体封装方法的流程示意图。参照图1，该半导体封装方法包括如下步骤：
S110、提供半导体器件和载板；其中，半导体器件包括相对设置的有源面和无源面，有源面包括连接端子和第一塑封层，第一塑封层覆盖有源面以及连接端子，无源面包括第一对准焊接部；载板的一侧表面具有与第一对准焊接部相对应的第二对准焊接部；第一对准焊接部和第二对准焊接部中的任一者包括对准焊接凸点，且另一者包括与对准焊接凸点对应的对准焊盘。
其中，结合图2或图3，半导体器件1包括但不限于晶片(die)和芯片(chip)。半导体器件1包括相对设置的无源面和有源面，有源面设有连接端子3和第一塑封层4，第一塑封层4包覆连接端子3以及覆盖有源面未被连接端子3占据的表面，半导体器件的无源面设于多个第一对准焊接部2。第一塑封层4对连接端子3进行固化及保护，解决了对连接端子3高度的限制，同时第一塑封层4的包覆有利于提高连接端子3的耐化性以及对有源面的保护可靠性。连接端子3用于与后续步骤中的互连层和外部端子电连接，以实现半导体器件1与外部器件的电连接。
本公开实施例对载板5的类型不作限定，可采用本领域技术人员可知的所有类型的载板，例如载板5包括玻璃载板、陶瓷载板、金属载板、有机高分子材料载板和硅晶圆中的至少一种。载板5的一侧表面设有与第一对准焊接部2一一对应的第二对准焊接部6。
第一对准焊接部2为对准焊接凸点和对准焊盘中的一种，第二对准焊接部6为对准焊接凸点和对准焊盘中的另一种。示例性地，如图2所示，第一对准焊接部2为对准焊接凸点，第二对准焊接部6为对准焊盘。示例性地，如图3所示，第一对准焊接部2为对准焊盘，第二对准焊接部6为对准焊接凸点。对准焊接凸点的形状可以是球状，也可以是柱状，在此不限定。
需要说明的是，本公开实施例对半导体器件1的数量不作限定，图2-3仅示例性地示出了将两个半导体器件1固定在载板5上，可根据需求设置半导体器件1的数量，例如一个、三个或者更多个。
S120、将对准焊接凸点与对准焊盘基本对准，对对准焊接凸点与对准焊盘进行熔融焊接，使得半导体器件精确对准并固定至载板。
其中，第一对准焊接部2与第二对准焊接部6的“基本对准”表示包括第一对准焊接部2与所述第二对准焊接部6分别彼此接触，但在垂直于无源表面的方向上未精确对中。本文中的“对中”通常表示第一对准焊接部2与第二对准焊接部6的中心在垂直于无源表面的方向上对齐。“精确对准”表示半导体器件1在载板5上的实际位置与目标位置之间的偏差在本技术领域的容差范围内的状态。
其中，对准焊接凸点由焊锡制成，熔融焊接可采用本领域技术人员可知的所有熔融焊接方式，包括但不限于回流焊、激光焊、高频焊接和红外焊接等。
在本步骤中，将半导体器件1放置在载板5上时，半导体器件1的无源面朝向载板5，半导体器件1的有源面背离载板5，第一对准焊接部2和第二对准焊接部6彼此接触但在垂直于半导体器件1的无源面或载板5的方向上未精确对中；在焊接过程中，第一对准焊接部2和第二对准焊接部6中作为对准焊接凸点的一方熔融或部分熔融并浸润作为对准焊盘的另一方，此时基于最小表面能原理，处于熔融或部分熔融状态的对准焊接凸点会趋于变形移动以使第一对准焊接部2和第二对准焊接部6接近对中状态，从而带动较轻的半导体器件1以精确对准至载板5上的目标位置(即第二对准焊接部6所在位置)。待对准焊接凸点冷却后，半导体器件1被精准固定在载板5上的目标位置，实现了半导体器件1和载板5的高强度机械固定(可达公斤力级别)，从而解决了后续塑封过程半导体器件1在载板5上的漂移和旋转问题，有效提高了后续工序的良品率。
需要说明的是，在焊接第一对准焊接部2与第二对准焊接部6之后，由于二者焊接形成的焊接结构本身具有一定高度，使得半导体器件1的无源面和载板5相隔开以在它们之间形成一定的空间。
S130、形成第二塑封层，第二塑封层覆盖载板朝向半导体器件的一侧表面中未被半导体器件占据的表面以及包覆半导体器件，第二塑封层还填充于半导体器件与载板之间的空隙中。
本步骤中，可采用注塑、压注或印刷等模塑工艺进行塑封，第二塑封层7的制备材料包括树脂类材料(例如环氧树脂)的模塑化合物。第二塑封层7与半导体器件1位于载板5的同侧，且第二塑封层7不仅覆盖载板5上未半导体器件1占据的表面，还包覆半导体器件1的侧面，并填充于半导体器件1无源面与载板5之间的空隙中。
本公开实施例提供的半导体封装方法，通过对第一对准焊接部2和第二对准焊接部6进行熔融焊接，基于最小表面能原理，熔融状态的对准焊接凸点所产生的表面张力会将半导体器件1自动拉到载板5的目标位置，且对准焊接凸点在冷却后将半导体器件1精准地固定在目标位置，防止半导体器件1在塑封过程中发生漂移和旋转，可有效提高后续工序的良品率；鉴于对准焊接凸点的自对准能力而在拾取并放置半导体器件时容许一定程度的放置偏差，即降低了对半导体器件1放置精度的要求，从而提高了半导体器件1拾取和放置操作的速度，进而提高了工艺效率，降低了工艺成本；此外，预先对半导体器件1的有源面及连接端子3进行塑封，解决了有源面对连接端子3高度的限制，提高了连接端子的耐化性以及对有源面的保护可靠性。
示例性地，应用本实施例提供的半导体封装方法进行封装，采用普通贴片机就可以在±10μm的贴片误差范围内实现半导体器件1的自动对准，自对准后半导体器件1的位置精度小于或等于±1μm，旋转精度小于或等于±0.01度，贴片速度可达11000片/小时。
在一些实施例中，第一对准焊接部2在体积、尺寸、几何形状、成分、分布、位置和数量等方面与第二对准焊接部6彼此对应，使得能够通过焊接彼此来使半导体器件1在载板5上精确地对准至相应的目标位置。
应当理解，可根据具体工艺条件或实际需求(例如，载板5和半导体器件1的尺寸形状、半导体器件1的放置间距或封装尺寸形状等)适当地选择第一对准焊接部2和/或第二对准焊接部6的具体体积、尺寸、几何形状、成分、分布、位置和数量，且本公开实施例对此不作特别限定。例如，对于所有半导体器件1，不管功能、尺寸或形状彼此是否相同，第一对准焊接部2均可形成为基本相同的体积、尺寸、几何形状或成分，且载板5上的第二对准焊接部6均可形成为基本相同的体积、尺寸、几何形状或成分，以便降低后续工艺复杂度并提高封装效率。又例如，对于功能、尺寸或形状不同的半导体器件1，第一对准焊接部2和第二对准焊接部6可形成为不同的体积、尺寸、几何形状或成分，以便可在后续焊接后形成不同的焊点高度，以实现特定功能或满足特定要求。
在一些实施例中，“对对准焊接凸点与对准焊盘进行熔融焊接”包括如下步骤：
对对准焊接凸点进行加热，使得对准焊接凸点至少部分处于熔融状态；
对将至少部分处于熔融状态的对准焊接凸点与对准焊盘进行焊接。
本实施例中，可采用本领域技术人员可知的所有熔融焊接方式进行焊接，包括但不限于回流焊、激光焊、高频焊接和红外焊接等。对准焊接凸点被加热至熔点，部分对准焊接凸点处于熔融状态或全部对准焊接凸点处于熔融状态，熔融状态的对准焊接凸点产生的表面张力会将半导体器件1自动拉倒载板5上的目标位置(即第二对准焊接部6所在位置)，待对准焊接凸点冷却后，半导体器件1精准固定在载板5上的目标位置，实现半导体器件1的自对准，降低了对半导体器件1放置精度的要求。
在一些实施例中，如图4-5所示，第一对准焊接部包括第一对准焊盘；在“提供半导体器件”之前，该半导体封装方法还包括如下步骤：
S201、于无源面形成第一金属层。
本步骤中，如图5中步骤(F)所示，第一金属层20形成在半导体器件1的无源面上并覆盖无源面，第一金属层20包括但不限于为铜和铝，还包括本领域技术人员可知的其他金属，在此不限定。
S202、于第一金属层背离半导体器件的一侧形成图形化的第一光刻胶层；第一光刻胶层包括第一开口，第一开口暴露第一金属层。
本步骤中，如图5中步骤(G)所示，在第一金属层20背离半导体器件1的一侧表面涂布第一光刻胶层23，对第一光刻胶层23进行曝光、显影处理，在第一光刻胶层23中形成第一开口24，即获得图形化的第一光刻胶层23，第一开口24的底部暴露出第一金属层20。
需要说明的是，第一光刻胶层23可采用正性光刻胶，也可采用负性光刻胶，在此不限定。若第一光刻胶层23采用正性光刻胶，则对第一开口24对应位置处的光刻胶进行曝光，显影时该位置处的光刻胶被溶解，在第一光刻胶层23中形成第一开口24；若第一光刻胶层23采用负性光刻胶，则对第一开口24对应位置以外的光刻胶进行曝光，显影时未曝光的光刻胶被溶解，即第一开口24对应位置处的光刻胶被溶解，在第一光刻胶层23中形成第一开口24。
S203、基于图形化的第一光刻胶层，对第一开口暴露的第一金属层进行刻蚀。
本步骤中，如图5中步骤(H)所示，对第一开口24中暴露的第一金属层20进行刻蚀，直至刻穿第一金属层20，且暴露出半导体器件1的无源面为止。
S204、移除第一光刻胶层，暴露第一对准焊盘。
本步骤中，如图5中步骤(I)所示，位于第一光刻胶层23下方的第一金属层20不会被刻蚀，移除第一光刻胶层23，被保留下来的第一金属层20即为第一对准焊盘21。第一对准焊盘21的形状受到图形化的第一光刻胶层23形状的影响。
本实施例中，第一对准焊接部2为对准焊盘，对应的，第二对准焊接部6为对准凸点。
在一些实施例中，如图4和图6所示，第二对准焊接部包括第二对准焊接凸点；该半导体封装方法还包括如下步骤：
S205、于载板的一侧形成第二金属层。
本步骤中，如图6中步骤(A)所示，第二金属层60形成在载板5的一侧并覆盖载板5表面，第二金属层60包括但不限于为铜和铝，还包括本领域技术人员可知的其他金属，在此不限定。
S206、于第二金属层背离载板的一侧形成图形化的第二光刻胶层。第二光刻胶层包括第二开口，第二开口暴露第二金属层。
本步骤中，如图6中步骤(B)和(C)所示，在第二金属层60背离载板5的一侧表面涂布第二光刻胶层63，对第二光刻胶层63进行曝光、显影处理，在第二光刻胶层63中形成第二开口64，即获得图形化的第二光刻胶层63，第二开口64的底部暴露出第二金属层60。第二光刻胶层63可采用正性光刻胶，也可采用负性光刻胶，在此不限定。
S207、基于第二光刻胶层，对第二开口暴露的金属层进行刻蚀。
本步骤中，如图6中步骤(D)所示，对第二开口64中暴露的第二金属层60进行刻蚀，直至刻穿第二金属层60，且暴露出载板5为止。
S208、移除第二光刻胶层，暴露第二对准焊接部的第二对准焊盘。
本步骤中，如图6中步骤(E)所示，位于第二光刻胶层63下方的第二金属层60不会被刻蚀，移除第二光刻胶层63，被保留下来的第二金属层60即为第二对准焊盘61。第二对准焊盘61的形状受到图形化的第二光刻胶层63形状的影响。
S209、于第二对准焊盘背离载板的一侧形成第二对准焊接凸点。
本步骤中，如图6中步骤(F)所示，可采用电镀法、植球法、模板印刷法或蒸发/溅射法在第二对准焊盘61上形成第二对准焊接凸点62。第二对准焊接凸点62的形状可以是球状，也可以是柱状，在此不限定。
需要说明的是，本实施例对S201～S204与S205～S209的执行顺序不作限定，S201～S204与S205～S209可同时执行，也可先执行S201～S204、后执行S205～S209，或先执行S205～S209、后执行S201～S204。
需要说明的是，本公开实施例仅示例性地示出了采用反向刻蚀方式制作第一对准焊盘21和第二对准焊盘61，但并不构成对本公开实施例提供的半导体封装方法的限定。在其他实施方式中，还可以采用本领域技术人员可知的其他工艺制作第一对准焊盘21和第二对准焊盘61，例如，先在半导体器件1的无源面(或载板5一侧表面)覆盖晶种层，随后形成图形化的光刻胶层，然后于光刻胶层的开口中形成金属层，移除光刻胶层和它下面的晶种层后即完成第一对准焊盘21(或第二对准焊盘61)的制作，在此不限定。
本实施例中，S210～S230与S110～S130相同，具体参见S110～S130处解释说明，在此不再赘述。
在一些实施例中，如图5和图7所示，第一对准焊接部包括第一对准焊接凸点；该半导体封装方法还包括如下步骤：
S301、于无源面形成第一金属层。
S302、于第一金属层背离半导体器件的一侧形成图形化的第一光刻胶层；第一光刻胶层包括第一开口，第一开口暴露第一金属层。
S303、基于图形化的第一光刻胶层，对第一开口暴露的第一金属层进行刻蚀。
S304、移除第一光刻胶层，暴露第一对准焊盘。
其中，S301～S304与S201～S204相同，具体可参见S201～S204处解释说明，在此不再赘述。
S305、于第一对准焊盘背离半导体器件的一侧形成第一对准焊接凸点。
本步骤中，如图5中步骤(J)所示，可采用电镀法、植球法、模板印刷法或蒸发/溅射法在第一对准焊盘21上形成第一对准焊接凸点22。第一对准焊接凸点22的形状可以是球状，也可以是柱状，在此不限定。
需要说明的是，若第一对准焊接部2为对准焊盘，则仅执行S301～S304步骤(或S201～S204步骤)即可；若第一对准焊接部2为对准焊接凸点，则还需在此基础上执行S305步骤。
在一些实施例中，如图6和图7所示，第二对准焊接部包括第二对准焊盘；在“提供载板”之前，该半导体封装方法还包括如下步骤：
S306、于载板的一侧形成第二金属层。
S307、于第二金属层背离载板的一侧形成图形化的第二光刻胶层。第二光刻胶层包括第二开口，第二开口暴露第二金属层。
S308、基于第二光刻胶层，对第二开口暴露的金属层进行刻蚀。
S309、移除第二光刻胶层，暴露第二对准焊接部的第二对准焊盘。
其中，S306～S309与S205～S208相同，具体可参见S205～S208处解释说明，在此不再赘述。
需要说明的是，若第二对准焊接部6为对准焊盘，则仅执行S306～S309步骤(或S205～S208步骤)即可；若第二对准焊接部6为对准焊接凸点，则还需在此基础上执行S209步骤。
在一些实施例中，如图5所示，在无源面形成第一对准焊接部之前，该半导体封装方法还包括如下步骤：
于有源面形成连接端子；
于连接端子背离半导体器件的一侧形成第一塑封层；第一塑封层覆盖有源面以及连接端子。
本实施例中，如图5所示，先在半导体器件1的有源面形成连接端子3和第一塑封层4，再在半导体器件1的有源面形成第一对准焊接部2。具体参照图5中步骤(A)～(E)所示，先在半导体器件1的有源面形成晶种层31，再在晶种层31背离半导体器件1的一侧涂布第三光刻胶层32，对第三光刻胶层32进行曝光、显影处理，在第三光刻胶层32中形成第三开口33，第三开口33的底部暴露出晶种层31；在第三开口33中形成连接端子3，移除第三光刻胶层32以及位于第三光刻胶层31下方的晶种层32，连接端子3以及位于连接端子3下方的晶种层31被保留在半导体器件1的有源面。然后利用注塑、压注或印刷等模塑工艺中的一种进行塑封，第一塑封层4覆盖连接端子3背离半导体器件1的一侧表面和侧面，还覆盖有源面中未被连接端子3占据的表面。其中，第一塑封层4的制备材料包括树脂类材料(例如环氧树脂)的模塑化合物。
需要说明的是，图5所示的半导体器件1为未切割的晶圆，对晶圆进行区域划分，每个区域对应一个晶片(die)或芯片(chip)；先在每个区域的有源面形成连接端子3和第一塑封层4，再在每个区域的无源面形成第一对准焊接部2，然后对晶圆进行切割，得到具有连接端子3、第一塑封层4和第一对准焊接部2的半导体器件1，此时的半导体器件1才可用于与具有第二对准焊接部的载板连接。如此，有利于提高封装效率。其中，切割工艺包括划片切割、刀片切割、激光切割和等离子切割中的至少一种。
在一些实施例中，在“形成第二塑封层”之后，该半导体封装方法还包括如下步骤：
采用剥离、蚀刻、烧蚀和研磨工艺中的至少一种移除载板。
其中，除了剥离、蚀刻、烧蚀和研磨工艺外，还可采用本领域技术人员可知的其他工艺移除5载板，在此不限定。如图8所示，移除载板5后，暴露出第二塑封层7靠近第二对准焊接部6的一侧表面。
在一些实施例中，移除载板之后，该半导体封装方法还包括如下步骤：
对第二塑封层靠近第二对准焊接部一侧的表面进行减薄处理。
本实施例中，在移除载板5时或者在移除载板5后，通过解焊、蚀刻、烧蚀或研磨等工艺对第二塑封层7靠近第二对准焊接部的表面进行减薄，去除掉半导体器件1无源面以外的至少部分结构，以进一步减小最终的半导体组件的厚度。
第一对准焊接部和第二对准焊接部焊接后形成的焊接结构包括第一对准焊盘21、第一对准焊接凸点21(或第二对准焊接凸点62)和第二对准焊盘61。本实施例对减薄的厚度不作限定，如图9所示，可减薄至半导体器件1的无源面，去除掉半导体器件1无源面以外的全部结构，即去除掉第一对准焊盘21、第一对准焊接凸点22(或第二对准焊接凸点62)和第二对准焊盘61以及对应的第二塑封层7；也可减薄至无源面以外任意位置处，去除掉半导体器件1无源面以外的部分结构，例如仅去除掉第二对准焊盘61以及对应的第二塑封层7，或者去除掉第一对准焊接凸点22(或第二对准焊接凸点62)、第二对准焊盘61以及对应的第二塑封层7。
在一些实施例中，该半导体封装方法还包括如下步骤：
对第一塑封层进行减薄处理，以暴露连接端子；
于第一塑封层暴露连接端子的一侧表面形成互连层和外部端子；连接端子通过互连层与外部端子电连接。
本实施例中，利用化学机械抛光(Chemical Mechanical Polishing，CMP)研磨、蚀刻和烧蚀工艺中的至少一种对第一塑封层4进行减薄，直至暴露出连接端子3。如图8或图9所示，在连接端子3背离半导体器件的一侧形成互连层8，在互连层8背离连接端子3的一侧形成外部端子9。互连层8与连接端子3和外部端子9电连接，外部端子9用于连接外部器件，如此，实现了半导体器件1通与外部器件的电连接。
可采用本领域技术人员可知的所有工艺制作互连层8，在此不赘述。互连层8包括重布线层82和绝缘层81，连接端子3通过重布线层82与外部端子9电连接。
需要说明的是，图8-9仅示例性地示出了外部端子9为焊球，但并不构成对本公开实施例提供的半导体封装方法的限定。在其他实施方式中，还可以将外部端子9设置为焊盘或焊接柱，在此不限定。
在上述实施方式的基础上，本公开实施例还提供了一种半导体组件，该半导体组件是通过上述任一种半导体封装方法进行封装的，具有对应的有益效果，为避免重复描述，在此不再赘述。
在一些实施例中，如图2或图3中步骤(C)所示，该半导体组件包括：至少一半导体器件1，半导体器件1的有源面设有连接端子3和第一塑封层4，第一塑封层4包覆连接端子以及覆盖未被连接端子3占据的有源面，半导体器件1的无源面设有第一对准焊接部2；一侧表面设有第二对准焊接部6的载板5，第一对准焊接部2和第二对准焊接部6中的任一者包括对准焊接凸点，且另一者包括与对准焊接凸点对应的对准焊盘，通过对准焊接凸点与对准焊盘精准对准，使得半导体器件1精确对准并固定至载板5上；第二塑封层7，第二塑封层7位于载板5朝向半导体器件1的一侧，覆盖载板5未被半导体器件1占据的表面以及包覆半导体器件1，第二塑封层还填充于半导体器件1与载板5之间的空隙中。
在一些实施例中，如图8或9所示，该半导体组件还包括：互连层8和外部端子9，互连层8位于连接端子3背离半导体器件1的一侧，外部端子9位于互连层8背离连接端子3的一侧；互连层8包括重布线层82和绝缘层81，重布线层82与连接端子3和外部端子9电连接，外部端子9用于连接外部器件。如此设置，实现了半导体器件3与外部器件的电连接。
在一些实施例中，如图8所示，通过剥离、蚀刻、烧蚀和研磨工艺中的至少一种，去除掉该半导体组件中的载板5。
在一些实施例中，如图9所示，对第二塑封层7靠近第二对准焊接部的表面进行减薄，去除掉半导体器件1无源面以外的至少部分结构，以进一步减小半导体组件的厚度。
其中，第一对准焊接部和第二对准焊接部焊接后形成的焊接结构包括第一对准焊盘21、第一对准焊接凸点21(或第二对准焊接凸点62)和第二对准焊盘61。可以去除掉半导体器件1无源面以外的全部结构，即去除掉第一对准焊盘21、第一对准焊接凸点21(或第二对准焊接凸点62)和第二对准焊盘61以及对应的第二塑封层7，还可以半导体器件1无源面以外的部分结构，例如仅去除掉第二对准焊盘61以及对应的第二塑封层7，或者去除掉第一对准焊接凸点21(或第二对准焊接凸点62)、第二对准焊盘61以及对应的第二塑封层7，或者去除第二塑封层7至无源面以外任意位置处的结构。
在上述实施方式的基础上，本公开实施例还提供了一种电子设备，该电子包括：上述半导体组件，具有对应的有益效果，为避免重复描述，在此不再赘述。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种半导体封装方法，其特征在于，包括：
提供半导体器件和载板；其中，所述半导体器件包括相对设置的有源面和无源面，所述有源面包括连接端子和第一塑封层，所述第一塑封层覆盖所述有源面以及所述连接端子，所述无源面包括第一对准焊接部；所述载板的一侧表面具有与所述第一对准焊接部相对应的第二对准焊接部；所述第一对准焊接部和所述第二对准焊接部中的任一者包括对准焊接凸点，且另一者包括与所述对准焊接凸点对应的对准焊盘；
将所述对准焊接凸点与所述对准焊盘基本对准，对所述对准焊接凸点与所述对准焊盘进行熔融焊接，使得所述半导体器件精确对准并固定至所述载板；
形成第二塑封层，所述第二塑封层覆盖所述载板朝向所述半导体器件的一侧表面中未被所述半导体器件占据的表面以及包覆所述半导体器件，所述第二塑封层还填充于所述半导体器件与所述载板之间的空隙中。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述对所述对准焊接凸点与对准焊盘进行熔融焊接，包括：
对所述对准焊接凸点进行加热，使得所述对准焊接凸点至少部分处于熔融状态；
将至少部分处于熔融状态的所述对准焊接凸点与所述对准焊盘进行焊接。
3.根据权利要求1所述的半导体封装方法，其特征在于，所述第一对准焊接部包括第一对准焊盘；所述提供半导体器件之前，所述半导体封装方法还包括：
于所述无源面形成第一金属层；
于所述第一金属层背离所述半导体器件的一侧形成图形化的第一光刻胶层；所述第一光刻胶层包括第一开口，所述第一开口暴露所述第一金属层；
基于图形化的所述第一光刻胶层，对所述第一开口暴露的第一金属层进行刻蚀；
移除所述第一光刻胶层，暴露所述第一对准焊盘。
4.根据权利要求3所述的半导体封装方法，其特征在于，所述第一对准焊接部包括第一对准焊接凸点；所述半导体封装方法还包括：
于所述第一对准焊盘背离所述半导体器件的一侧形成第一对准焊接凸点。
5.根据权利要求1所述的半导体封装方法，其特征在于，所述第二对准焊接部包括第二对准焊盘；在所述提供载板之前，所述半导体封装方法还包括：
于所述载板的一侧形成第二金属层；
于所述第二金属层背离所述载板的一侧形成图形化的第二光刻胶层；所述第二光刻胶层包括第二开口，所述第二开口暴露所述第二金属层；
基于所述第二光刻胶层，对所述第二开口暴露的金属层进行刻蚀；
移除所述第二光刻胶层，暴露所述第二对准焊接部的第二对准焊盘。
6.根据权利要求5所述的半导体封装方法，其特征在于，所述第二对准焊接部包括第二对准焊接凸点；所述半导体封装方法还包括：
于所述第二对准焊盘背离所述载板的一侧形成第二对准焊接凸点。
7.根据权利要求1所述的半导体封装方法，其特征在于，在所述无源面形成第一对准焊接部之前，所述半导体封装方法还包括：
于所述有源面形成连接端子；
于所述连接端子背离所述半导体器件的一侧形成所述第一塑封层；所述第一塑封层覆盖所述有源面以及所述连接端子。
8.根据权利要求1所述的半导体封装方法，其特征在于，还包括：
采用剥离、蚀刻、烧蚀和研磨工艺中的至少一种移除所述载板。
9.根据权利要求8所述的半导体封装方法，其特征在于，移除所述载板之后，所述半导体封装方法还包括：
对所述第二塑封层靠近所述第二对准焊接部一侧的表面进行减薄处理。
10.根据权利要求1所述的半导体封装方法，其特征在于，还包括：
对所述第一塑封层进行减薄处理，以暴露所述连接端子；
于所述第一塑封层暴露所述连接端子的一侧表面形成互连层和外部端子；所述连接端子通过所述互连层与所述外部端子电连接。
11.一种半导体组件，其特征在于，所述半导体组件是通过如权利要求1-10任一项所述的半导体封装方法进行封装的。
12.一种电子设备，其特征在于，包括：如权利要求11所述的半导体组件。
CN202311353229.9A 2023-10-18 2023-10-18 半导体封装方法、半导体组件及电子设备 Pending CN117153704A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311353229.9A CN117153704A (zh) 2023-10-18 2023-10-18 半导体封装方法、半导体组件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311353229.9A CN117153704A (zh) 2023-10-18 2023-10-18 半导体封装方法、半导体组件及电子设备

Publications (1)

Publication Number Publication Date
CN117153704A true CN117153704A (zh) 2023-12-01

Family

ID=88908262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311353229.9A Pending CN117153704A (zh) 2023-10-18 2023-10-18 半导体封装方法、半导体组件及电子设备

Country Status (1)

Country Link
CN (1) CN117153704A (zh)

Similar Documents

Publication Publication Date Title
US7348261B2 (en) Wafer scale thin film package
US7183191B2 (en) Method for fabricating a chip scale package using wafer level processing
US5611140A (en) Method of forming electrically conductive polymer interconnects on electrical substrates
KR20010060183A (ko) Ｉｃ 디바이스 패키지 제조 방법
KR101831036B1 (ko) 반도체 소자 및 그 제조 방법
US6448108B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
EP2040294B1 (en) Method of manufacturing a semiconductor device
US6403460B1 (en) Method of making a semiconductor chip assembly
US8232639B2 (en) Semiconductor-device mounted board and method of manufacturing the same
TWI792791B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
CN117153704A (zh) 半导体封装方法、半导体组件及电子设备
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly
WO2023094990A1 (en) Semiconductor die package with metallic stiffening elements
CN112786462B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN117316779A (zh) 半导体封装方法、半导体组件及电子设备
US6846701B2 (en) Traceless flip chip assembly and method
KR102609815B1 (ko) 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
EP0714553A1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
CN112420531B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
US20220173005A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20220246576A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20220208708A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
CN117810101A (zh) 半导体封装方法、半导体组件及电子设备
KR20220112173A (ko) 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
KR20220121166A (ko) 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination