CN117133342A - 反熔丝电路及反熔丝单元烧写状态验证方法 - Google Patents
反熔丝电路及反熔丝单元烧写状态验证方法 Download PDFInfo
- Publication number
- CN117133342A CN117133342A CN202210546482.5A CN202210546482A CN117133342A CN 117133342 A CN117133342 A CN 117133342A CN 202210546482 A CN202210546482 A CN 202210546482A CN 117133342 A CN117133342 A CN 117133342A
- Authority
- CN
- China
- Prior art keywords
- unit
- signal
- antifuse
- programming
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 17
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- Read Only Memory (AREA)
Abstract
本公开实施例提供一种反熔丝电路，包括：反熔丝单元；烧写电路，与所述反熔丝单元连接，所述烧写电路用于根据烧写控制信号和烧写信号对所述反熔丝单元进行烧写；读取单元，用于对反熔丝单元进行读取得到数据信号；验证控制单元，用于在验证所述反熔丝单元的烧写状态时，根据验证使能信号和所述反熔丝单元的烧写信号控制所述读取单元与所述反熔丝单元电连接。所述反熔丝电路在验证所述反熔丝单元的烧写状态时，根据验证使能信号和所述反熔丝单元的烧写信号控制所述读取单元与所述反熔丝单元电连接，实现对烧写状态的实时验证。
Description
技术领域
本发明涉及集成电路领域，尤其涉及一种反熔丝电路及反熔丝单元烧写状态验证方法。
背景技术
在半导体工业中，熔丝元件由于具有多种用途而被广泛使用在集成电路中。例如，在集成电路中设计多个具有相同功能的电路模块作为备份，当发现其中一个电路模块失效时，通过熔丝元件将电路模块和集成电路中的其它功能电路烧断，而使用具有相同功能的另一个电路模块取代失效的电路模块。
随着半导体技术的不断发展，反熔丝(Anti-fuse)技术已经吸引了很多发明者和制造商的关注。反熔丝元件通过从绝缘状态变为导电状态来存储信息。通过施加高压导致的介质击穿来执行向反熔丝元件写入信息。反熔丝存储单元在编程前呈电容特性，无导通沟道形成；当发生编程击穿后，在单元两端会形成导通沟道，可以通过电流，导通电流的大小与编程效果相关。
然而，现有的反熔丝电路无法实现反熔丝单元的实时验证，无法满足需求。
发明内容
本公开实施例所要解决的技术问题是，提供一种反熔丝电路及反熔丝烧写状态验证方法，其能够对反熔丝单元的烧写状态进行实时验证。
为了解决上述问题，本公开实施例提供了一种反熔丝电路，其包括：反熔丝单元；烧写电路，与所述反熔丝单元连接，所述烧写电路用于根据烧写控制信号和烧写信号对所述反熔丝单元进行烧写；读取单元，用于对所述反熔丝单元进行读取得到数据信号；验证控制单元，用于在验证所述反熔丝单元的烧写状态时，根据验证使能信号和所述烧写信号控制所述读取单元与所述反熔丝单元电连接。
在一实施例中，所述验证控制单元包括：第一晶体管，所述第一晶体管的第一极与所述反熔丝单元连接，所述第一晶体管的第二极与所述读取单元的输入端连接；信号接收单元，包括第一输入端、第二输入端及输出端，所述信号接收单元的第一输入端接收所述烧写信号，所述信号接收单元的第二输入端接收所述验证使能信号，所述信号接收单元的输出端与所述第一晶体管的控制端电连接，在验证所述反熔丝单元的烧写状态时，当所述烧写信号表征所述反熔丝单元不被烧穿，所述信号接收单元控制所述第一晶体管导通。
在一实施例中，所述第一晶体管为NMOS晶体管。
在一实施例中，所述信号接收单元包括：与非门，所述与非门的输出端作为所述信号接收单元的输出端；第一反相器，所述信号接收单元的第一输入端经所述第一反相器电连接至所述与非门的一个输入端，所述与非门的另一个输入端与所述信号接收单元的第二输入端电连接。
在一实施例中，所述第一晶体管为PMOS晶体管。
在一实施例中，所述信号接收单元包括：与非门，所述与非门的两个输入端分别与第一输出端及第二输入端电连接，所述与非门的输出端作为所述信号接收单元的输出端。
在一实施例中，所述反熔丝单元包括第一端及第二端，所述反熔丝单元的第一端接地，所述反熔丝单元的第二端与所述读取单元的输入端电连接。
在一实施例中，所述读取单元包括：预充电单元，用于根据预充电控制信号向所述读取单元的输入端进行预充电；锁存器，所述锁存器的输入端与所述读取单元的输入端电连接，所述锁存器的输出端与所述读取单元的输出端电连接。
在一实施例中，所述预充电单元包括第二晶体管，所述第二晶体管的第一极连接电源电压，所述第二晶体管的第二极连接所述读取单元的输入端，所述第二晶体管的栅极接收所述预充电控制信号。
在一实施例中，所述反熔丝电路还包括读开关单元，所述读开关单元用于根据读使能信号控制所述读取单元的输入端与所述反熔丝单元的第二端电连接。
在一实施例中，所述读开关单元包括第三晶体管，所述第三晶体管的第一极连接所述反熔丝单元的第二端，所述第三晶体管的第二级连接所述读取单元的输入端，所述第三晶体管的栅极接收所述读使能信号。
在一实施例中，所述读取单元还包括第二反相器，所述第二反相器设置在所述锁存器与所述读取单元的输出端之间。
本公开实施例还提供一种反熔丝单元烧写状态验证方法，采用上述的反熔丝电路，所述方法包括：输入烧写信号，根据所述烧写信号对所述反熔丝单元进行烧写；根据所述烧写信号和验证使能信号控制读取单元与反熔丝单元电连接；所述读取单元对所述反熔丝单元进行读取得到数据信号；根据所述数据信号和所述烧写信号验证所述反熔丝单元是否烧写正确。
在一实施例中，所述根据所述数据信号和所述烧写信号验证所述反熔丝单元是否烧写正确的步骤还包括：比较所述数据信号和所述烧写信号，根据所述数据信号和所述烧写信号的比较结果确定所述反熔丝单元是否烧写正确。
在一实施例中，根据所述数据信号和所述烧写信号的比较结果确定所述反熔丝单元是否烧写正确的步骤还包括：所述数据信号和所述烧写信号一致，所述反熔丝单元烧写正确；所述数据信号和所述烧写信号不一致，所述反熔丝单元误烧写。
在一实施例中，所述根据所述烧写信号对所述反熔丝单元进行烧写的步骤还包括：所述烧写信号表征所述反熔丝单元不被烧穿。
本公开实施例提供的反熔丝烧写状态验证方法能够利用烧写信号及对反熔丝单元读取得到的数据信号对反熔丝单元的烧写状态进行实时验证，不需要通过测试机台对反熔丝单元的烧写状态进行验证，能够快速地验证反熔丝单元是否被误烧穿，节约时间，并且验证准确率高。
附图说明
图1是本公开第一实施例提供的反熔丝电路的示意图；
图2是本公开第一实施例提供的反熔丝电路的信号时序图；
图3是本公开第二实施例提供的反熔丝电路的电路图；
图4是本公开第三实施例提供的反熔丝单元烧写状态验证方法的步骤示意图；
图5是信号真值表。
具体实施方式
下面结合附图对本公开提供的反熔丝电路及反熔丝烧写状态验证方法的实施例做详细说明。
图1是本公开第一实施例提供的反熔丝电路的示意图，请参阅图1，所述反熔丝电路包括反熔丝单元10、烧写电路20、读取单元30及验证控制单元40。所述烧写电路20与所述反熔丝单元10连接，用于根据烧写控制信号BlowEn对所述反熔丝单元10进行烧写；所述读取单元30对所述反熔丝单元10进行读取得到数据信号；所述验证控制单元40用于在验证所述反熔丝单元10的烧写状态时，根据验证使能信号VerifyEn和所述反熔丝单元10的烧写信Data号控制所述读取单元30与所述反熔丝单元10电连接。
在本实施例中，所述反熔丝单元10包括第一端10A及第二端10B。所述第一端10A接地GND，所述第二端10B能够与所述读取单元30的输入端及烧写单元20电连接。在所述反熔丝单元10的第一端10A与第二端10B之间施加高压，高压能够击穿反熔丝单元10的介质，使所述反熔丝单元10从绝缘状态变为导电状态，实现信息的存储。在对反熔丝单元10执行烧写操作后，若所述反熔丝单元10为导通状态说明所述反熔丝单元10被烧穿，若所述反熔丝单元10为绝缘状态说明所述反熔丝单元10未被烧穿。在本实施例中，采用烧写信号Data表征所述反熔丝单元不被烧穿。
在本实施例中，所述烧写电路20与所述反熔丝单元10连接，用于根据烧写控制信号BlowEn和烧写信号Data对所述反熔丝单元10进行烧写，即所述烧写控制信号BlowEn作为所述烧写电路20的使能信号。当需要对所述反熔丝单元10进行烧写时，所述烧写控制信号BlowEn使能所述烧写电路20，烧写信号Data对所述反熔丝单元10执行烧写操作。
作为示例，本实施例还提供一种烧写电路20的结构。所述烧写电路20包括烧写控制单元21及信号转换单元22。
所述烧写控制单元21以烧写控制信号BlowEn作为使能信号，将烧写信号Data传输至信号转换单元22。例如，在本实施例中，所述烧写控制单元包括一个第一NMOS晶体管MN1，所述第一NMOS晶体管MN1的控制端连接烧写控制信号BlowEn，所述第一NMOS晶体管MN1的一端连接烧写信号Data，另一端连接信号转换单元22。当需要进行烧写时，所述烧写控制信号BlowEn置为1，以使所述第一NMOS晶体管MN1导通，所述烧写信号Data传输至所述信号转换单元22，其中，在本申请的实施例中1表示逻辑高电平，0表示逻辑低电平。
所述信号转换单元22一端连接至编程电压VPP，另一端连接至反熔丝单元10，并以所述烧写信号Data作为控制信号，实现对反熔丝单元10的烧写。例如，在本实施例中，所述信号转换单元22包括第一PMOS晶体管MP1及第二PNOS晶体管MP2，所述第一PMOS晶体管MP1的一端与编程电压VPP连接，另一端与反熔丝单元10连接，所述第一PMOS晶体管MP1的控制端接收所述烧写信号Data。所述第二PNOS晶体管MP2的一端与编程电压VPP连接，另一端与所述第一PMOS晶体管MP1的控制端连接，所述第二PNOS晶体管MP2的控制端接收偏置信号，其中，所述偏置信号的电压Vbias小于所述编程电压VPP。
当需要对所述反熔丝单元10进行烧写时，所述烧写信号Data置为0，所述烧写控制信号BlowEn置为1，所述第一NMOS晶体管MN1导通，所述烧写信号Data控制所述第一PMOS晶体管MP1导通，所述反熔丝单元10两端的电压差为编程电压VPP与接地端GND之间的电压差，从而实现对反熔丝单元10的击穿烧写。若所述烧写信号Data置于1，则所述第一PMOS晶体管MP1不导通，所述反熔丝单元10不被击穿。
在本实施例中，所述烧写电路20还包括放大单元23，所述烧写控制单元21输出的烧写信号Data经所述放大单元23后传输至信号转换单元22。
在上述示例中，所述反熔丝单元10的第一端10A接地GND，第二端10B与所述读取单元30的输入端IN及烧写电路20电连接，可以理解的是，在另一些示例中，所述反熔丝单元10的第一端与编程电压连接，第二端与所述读取单元的输入端及烧写电路连接，所述烧写电路连接至接地端GND。
请继续参阅图1，所述读取单元30的输入端IN与反熔丝单元10的第二端10B连接，对反熔丝单元10进行读取得到数据信号，所述读取单元30的输出端OUT输出信号。所述读取单元30输入端IN的输入信号EFDAT受到所述反熔丝单元10的影响，所述读取单元30对反熔丝单元10进行读取得到数据信号并将数据信号作为输出信号EFOUT输出至所述输出端OUT。在本实施例中，若所述反熔丝单元10被烧穿，则所述反熔丝单元10导通，则对所述反熔丝单元10读取得到数据信号为接地端GND信号，所述数据信号为0，所述读取单元30的输入端IN的输入信号EFDAT被拉低；若所述反熔丝单元10未被烧穿，所述反熔丝单元10不导通，则所述反熔丝单元10的数据信号不是接地端GND信号，数据信号为1，所述读取单元30的输入端IN的输入信号EFDAT维持1。
作为示例，本实施例提供一种读取单元30的电路结构。所述读取单元30包括预充电单元31及锁存器32。
所述预充电单元31用于根据预充电控制信号pre向读取单元30的输入端进行预充电，即向所述锁存器32充电。
在一些实施例中，所述预充电单元31包括第二晶体管。所述第二晶体管的第一极连接电源电压VDD，所述第二晶体管的第二极连接所述读取单元30的输入端IN，所述第二晶体管的栅极接收所述预充电控制信号pre。具体地说，请参阅图1，在本实施例中，所述第二晶体管为第三PMOS晶体管MP3，所述第三PMOS晶体管MP3的第一极连接电压电压VDD，所述第三PMOS晶体管MP3的第二极连接所述读取单元30的输入端IN，所述第三PMOS晶体管MP3的栅极接收预充电控制信号pre。当所述预充电控制信号pre置为0时，所述第三PMOS晶体管MP3导通，所述读取单元30的输入端IN与电源电压VDD连接，所述预充电单元31向所述读取单元30的输入端IN充电，拉高所述读取单元30的输入端IN电压，使读取单元30的输入端IN的所述输入信号EFDAT为1。
所述锁存器32的输入端与所述读取单元30的输入端IN电连接，输出端与所述读取单元30的输出端OUT电连接。所述锁存器32能够锁存读取单元30输入端IN的输入信号EFDAT。在本实施例中，所述锁存器包括第三反相器P3及第四反相器P4，第三反相器P3及第四反相器P4首尾相连，其中，第三反相器P3的输入端与读取单元30的输入端IN电连接，第三反相器P3的输出端与所述读取单元30的输出端OUT电连接，所述第四反相器P4的输入端与所述第三反相器P3的输出端电连接，所述第四反相器P4的输出端与所述第三反相器P3的输入端电连接，实现锁存器的功能。
在本实施例中，所述反熔丝电路还包括读开关单元S1，所述读开关单元S1用于根据读使能信号discharge控制所述读取单元30与所述反熔丝单元10的电连接。在一些实施例中，所述读开关单元S1包括第三晶体管，所述第三晶体管的第一极连接所述反熔丝单元10的第二端，所述第三晶体管的第二级连接所述读取单元30的输入端IN，所述第三晶体管的栅极接收所述读使能信号discharge。具体地说，请参阅图1，在本实施例中，所述第三晶体管为第二NMOS晶体管MN2。当读使能信号discharge置为1时，所述第二NMOS晶体管MN2导通，所述读取单元30与所述反熔丝单元10的电连接，所述读取单元30能够对所述反熔丝单元10进行读取得到数据信号。可以理解的是，在烧写电路20对所述反熔丝单元10进行烧写时，读使能信号discharge置为0，所述读开关单元S1断开，所述读取单元30与所述反熔丝单元10不连通。
在本实施例中，所述读取单元30还包括第二反相器P2，所述第二反相器P2设置在所述锁存器32与所述读取单元30的输出端OUT之间，以对所述锁存器32输出的信号进行整形。
在本实施例中，在对所述反熔丝单元10进行读写放大时，读使能信号discharge先置为0，所述读开关单元S1断开，所述预充电单元31对所述读取单元30的输入端IN充电，使所述读取单元30的输入端IN置为1；读使能信号discharge再置为1，所述读开关单元S1导通，所述读取单元输入端IN与所述反熔丝单元10的第二端10B连接，若所述反熔丝单元10被烧穿，则所述读取单元30的输入端变为0，所述输出端OUT输出0，若所述反熔丝单元10未被烧穿，则所述读取单元30的输入端保持1，所述输出端OUT输出1。
所述验证控制单元40用于在验证所述反熔丝单元10的烧写状态时，根据验证使能信号VerifyEn和所述反熔丝单元10的烧写信号Data控制所述读取单元30与所述反熔丝单元10电连接。
在本实施例中，所述验证控制单元40包括第一晶体管及信号接收单元42。所述第一晶体管的第一极与所述反熔丝单元10电连接，第二极与所述读取单元30的输入端IN电连接，在验证所述反熔丝单元的烧写状态时，当所述烧写信号表征所述反熔丝单元10不被烧穿，所述信号接收单元42控制所述第一晶体管导通。在一些实施例中，所述第一晶体管为NMOS晶体管，具体地说，在本实施例中，所述第一晶体管为第三NMOS晶体管MN3，所述信号接收单元42的输出信号作为所述第三NMOS晶体管MN3的控制信号，所述第三NMOS晶体管MN3的第一极与所述反熔丝单元10电连接，所述第三NMOS晶体管MN3的第二极与所述读取单元30的输入端IN电连接，例如，通过读开关单元S1与所述读取单元30的输入端IN电连接，在验证所述反熔丝单元的烧写状态时，当所述烧写信号表征所述反熔丝单元10不被烧穿，所述信号接收单元42控制所述第三NMOS晶体管MN3导通。
所述信号接收单元42包括第一输入端42A、第二输入端42B及输出端42C。所述第一输入端42A接收所述烧写信号Data，所述第二输入端42B接收所述验证使能信号VerifyEn，所述输出端42C与所述第一晶体管的控制端电连接。在本实施例中，所述信号接收单元42包括与非门421及第一反相器P1，所述与非门421的输出端作为所述信号接收单元42的输出端42C，所述第一输入端42A经所述第一反相器P1电连接至所述与非门421的一个输入端，所述与非门421的另一个输入端与所述信号接收单元42的第二输入端42B电连接。
本公开实施例提供的反熔丝电路当在反熔丝单元10完成烧写后，所述验证控制单元能够控制所述读取单元与所述反熔丝单元电连接，进入验证(verify)模式，从而能够实时对反熔丝单元10进行验证。可以理解的是，在所述读取单元30执行读写放大操作时，所述第一晶体管保持导通状态，以避免影响所述反熔丝单元10与所述读取单元30的连通。
图2是本公开第一实施例提供的反熔丝电路的信号时序图，请参阅图2，在反熔丝单元10完成击穿烧写后，进入验证(verify)模式，在验证模式下，烧写单元的烧写控制信号BlowEn置为0，所述预充电控制信号pre置为0，所述读取单元30的预充电单元31向所述锁存器32充电，所述读取单元30的输入端IN的输入信号EFDAT置为1，读取单元30输出端OUT的输出信号EFOUT输出1。充电结束后，所述预充电控制信号pre置为1，验证使能信号VerifyEn置为1，读使能信号discharge置为1，所述读取单元30与所述反熔丝单元10导通。若所述烧写信号Data为1(即反熔丝单元10不需要烧写)，而所述读取单元30输出端OUT的输出信号EFOUT(即数据信号)为1(如图2中虚线所示)，说明所述反熔丝单元10的真实状态是未被烧写，该真实状态与烧写信号一致，反熔丝单元10烧写正确；若所述烧写信号Data为1(即反熔丝单元10不需要烧写)，而所述读取单元30输出端OUT的输出信号EFOUT为0(如图2中实线所示)，说明所述反熔丝单元10的真实状态是被烧写，该真实状态与烧写信号不一致，反熔丝单元10误烧写。可见，本公开反熔丝电路不需要通过测试机台对反熔丝单元10的烧写状态进行验证，而是能够实时验证所述反熔丝单元10的烧写状态，能够快速地验证反熔丝单元10是否被误烧穿，节约时间，并且验证准确率高。
作为示例，本公开第二实施例还提供一种反熔丝电路，请参阅图3，其为本公开第二实施例提供的反熔丝电路的电路图，第二实施例与第一实施例的区别在于，所述验证控制单元的第一晶体管为第四PMOS晶体管MP4，所述信号接收单元42包括与非门421，不包括所述第一反相器P1。所述与非门421的两个输入端分别与第一输出端42A及第二输入端42B电连接，所述与非门421的输出端作为所述信号接收单元42的输出端42C。当所述验证使能信号VerifyEn及所述烧写信号Data均为1时，所述信号接收单元42输出0，所述验证开关单元41导通，所述读取单元30与所述反熔丝单元10连通。
本公开实施例还提供一种反熔丝单元烧写状态验证方法，所述验证方法采用上述反熔丝电路。图4是本公开第三实施例提供的反熔丝单元烧写状态验证方法的步骤示意图，请参阅图1及图4，所述方法包括：
步骤S401，输入烧写信号，根据所述烧写信号Data对所述反熔丝单元10进行烧写。
具体地说，在本实施例中，烧写控制信号BlowEn使能所述反熔丝电路的烧写单元20，使所述烧写电路能够根据烧写信号Data确定是否对反熔丝单元10执行烧写操作。例如，在本实施例中，所述烧写信号Data经所述烧写控制单元21输入后作为所述信号转换单元22的控制信号，若所述烧写信号Data表征所述反熔丝单元10不被烧穿，则所述烧写信号Data为1，若所述烧写信号Data表征所述反熔丝单元10被烧穿，则所述烧写信号Data为0。
步骤S402，根据所述烧写信号Data和验证使能信号VerifyEn控制读取单元30与反熔丝单元10电连接。
在该步骤中，所述烧写信号Data和验证使能信号VerifyEn作为所述验证控制单元40的输入信号，所述验证控制单元40根据验证使能信号VerifyEn和所述反熔丝单元10的烧写信号Data控制所述读取单元30与所述反熔丝单元10电连接。在反熔丝单元10完成击穿烧写后，验证使能信号VerifyEn置为1，烧写信号Data置为1，所述烧写信号Data表征所述反熔丝单元10不被烧穿，进入验证(verify)模式，即所述验证模式为验证反熔丝单元10是否误烧通模式。若烧写信号Data置为0，所述烧写信号Data表征所述反熔丝单元10被烧穿，所述验证使能信号VerifyEn置为1，所述验证控制单元40无法控制所述读取单元30与所述反熔丝单元10连通。可以理解的是，在读取单元30执行读取放大操作时，需要设置所述烧写信号Data与所述验证使能信号VerifyEn，使所述验证开关单元41保持导通状态，以避免影响所述读取单元30与所述反熔丝单元10的连通。
步骤S403，所述读取单元30对所述反熔丝单元10进行读取得到数据信号。在该步骤中，若所述反熔丝单元10被烧穿，则对所述反熔丝单元10进行读取时读取的数据信号为0，所述读取单元30的输入端IN的输入信号EFDAT也变为0，若所述反熔丝单元10未被烧穿，则对所述反熔丝单元10读取得到的数据信号为1，所述读取单元30的输入端IN的输入信号EFDAT维持1，所述读取单元30根据所述输入信号EFDAT输出输出信号EFOUT，所述输出信号EFOUT与对所述反熔丝单元10读取时读取的数据信号相关，从而实现所述读取单元30对所述反熔丝单元10数据信号的读取。在该实施例中，所述读取单元的输出信号EFOUT与所述反熔丝单元10的数据信号保持一致，即所述反熔丝单元10的数据信号为1，所述读取单元的输出信号EFOUT也为1，所述反熔丝单元10的数据信号为0，所述读取单元的输出信号EFOUT也为0。可以理解的是，在本公开其他实施例中，所述读取单元的输出信号EFOUT与所述反熔丝单元10的数据信号也可反相，即所述反熔丝单元10的数据信号为1，所述读取单元的输出信号EFOUT为0，所述反熔丝单元10的数据信号为0，所述读取单元的输出信号EFOUT为1。
步骤S404，根据所述数据信号和所述烧写信号Data验证所述反熔丝单元10是否烧写正确。
在该步骤中，比较所述数据信号(即所述读取单元30输出端OUT的输出信号EFOUT)和所述烧写信号Data，根据所述数据信号和所述烧写信号Data的比较结果确定所述反熔丝单元10是否烧写正确。若所述数据信号和所述烧写信号Data一致，所述反熔丝单元10烧写正确；若所述数据信号和所述烧写信号Data不一致，所述反熔丝单元10误烧写。
具体地说，请参阅图5，其为信号真值表，若所述烧写信号Data为1(即表征所述反熔丝单元10未被烧写)，所述数据信号(即所述读取单元30输出端OUT的输出信号EFOUT)为1，所述反熔丝单元10的真实状态为未被烧写，与所述烧写信号表征一致，即所述数据信号和所述烧写信号Data一致，所述反熔丝单元10烧写正确；若所述烧写信号Data为1(即表征所述反熔丝单元10未被烧写)，所述数据信号(即所述读取单元30输出端OUT的输出信号EFOUT)为0时，所述反熔丝单元10的真实状态为被烧写，与所述烧写信号表征不一致，即所述数据信号和所述烧写信号Data不一致，所述反熔丝单元10误烧写。可以理解的是，若所述烧写信号Data为0(即表征所述反熔丝单元10被烧穿)，所述验证使能信号VerifyEn置为1，所述验证控制单元40无法控制所述读取单元30与所述反熔丝单元10连通，即无法进入验证模式。
本公开实施例提供的反熔丝单元烧写状态验证方法能够利用烧写信号及反熔丝单元的数据信号对反熔丝单元10的烧写状态进行实时验证，不需要将通过测试机台对反熔丝单元10的烧写状态进行验证，能够快速地验证反熔丝单元10是否被误烧穿，节约时间，并且验证准确率高。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (16)
1.一种反熔丝电路，其特征在于，包括：
反熔丝单元；
烧写电路，与所述反熔丝单元连接，所述烧写电路用于根据烧写控制信号和烧写信号对所述反熔丝单元进行烧写；
读取单元，用于对所述反熔丝单元进行读取得到数据信号；
验证控制单元，用于在验证所述反熔丝单元的烧写状态时，根据验证使能信号和所述烧写信号控制所述读取单元与所述反熔丝单元电连接。
2.根据权利要求1所述的反熔丝电路，其特征在于，所述验证控制单元包括：
第一晶体管，所述第一晶体管的第一极与所述反熔丝单元连接，所述第一晶体管的第二极与所述读取单元的输入端连接；
信号接收单元，包括第一输入端、第二输入端及输出端，所述信号接收单元的第一输入端接收所述烧写信号，所述信号接收单元的第二输入端接收所述验证使能信号，所述信号接收单元的输出端与所述第一晶体管的控制端电连接，在验证所述反熔丝单元的烧写状态时，当所述烧写信号表征所述反熔丝单元不被烧穿，所述信号接收单元控制所述第一晶体管导通。
3.根据权利要求2所述的反熔丝电路，其特征在于，所述第一晶体管为NMOS晶体管。
4.根据权利要求3所述的反熔丝电路，其特征在于，所述信号接收单元包括：与非门，所述与非门的输出端作为所述信号接收单元的输出端；
第一反相器，所述信号接收单元的第一输入端经所述第一反相器电连接至所述与非门的一个输入端，所述与非门的另一个输入端与所述信号接收单元的第二输入端电连接。
5.根据权利要求2所述的反熔丝电路，其特征在于，所述第一晶体管为PMOS晶体管。
6.根据权利要求5所述的反熔丝电路，其特征在于，所述信号接收单元包括：与非门，所述与非门的两个输入端分别与第一输出端及第二输入端电连接，所述与非门的输出端作为所述信号接收单元的输出端。
7.根据权利要求1所述的反熔丝电路，其特征在于，所述反熔丝单元包括第一端及第二端，所述反熔丝单元的第一端接地，所述反熔丝单元的第二端与所述读取单元的输入端电连接。
8.根据权利要求1～7中任一项所述的反熔丝电路，其特征在于，所述读取单元包括：
预充电单元，用于根据预充电控制信号向所述读取单元的输入端进行预充电；
锁存器，所述锁存器的输入端与所述读取单元的输入端电连接，所述锁存器的输出端与所述读取单元的输出端电连接。
9.根据权利要求8所述的反熔丝电路，其特征在于，所述预充电单元包括第二晶体管，所述第二晶体管的第一极连接电源电压，所述第二晶体管的第二极连接所述读取单元的输入端，所述第二晶体管的栅极接收所述预充电控制信号。
10.根据权利要求8所述的反熔丝电路，其特征在于，所述反熔丝电路还包括读开关单元，所述读开关单元用于根据读使能信号控制所述读取单元的输入端与所述反熔丝单元的第二端电连接。
11.根据权利要求10所述的反熔丝电路，其特征在于，所述读开关单元包括第三晶体管，所述第三晶体管的第一极连接所述反熔丝单元的第二端，所述第三晶体管的第二级连接所述读取单元的输入端，所述第三晶体管的栅极接收所述读使能信号。
12.根据权利要求8所述的反熔丝电路，其特征在于，所述读取单元还包括第二反相器，所述第二反相器设置在所述锁存器与所述读取单元的输出端之间。
13.一种反熔丝单元烧写状态验证方法，采用权利要求1～12任意一项所述的反熔丝电路，其特征在于，所述方法包括：
输入烧写信号，根据所述烧写信号对所述反熔丝单元进行烧写；
根据所述烧写信号和验证使能信号控制读取单元与反熔丝单元电连接；
所述读取单元对所述反熔丝单元进行读取得到数据信号；
根据所述数据信号和所述烧写信号验证所述反熔丝单元是否烧写正确。
14.根据权利要求13所述的反熔丝单元烧写状态验证方法，其特征在于，所述根据所述数据信号和所述烧写信号验证所述反熔丝单元是否烧写正确的步骤还包括：
比较所述数据信号和所述烧写信号，根据所述数据信号和所述烧写信号的比较结果确定所述反熔丝单元是否烧写正确。
15.根据权利要求14所述的反熔丝单元烧写状态验证方法，其特征在于，根据所述数据信号和所述烧写信号的比较结果确定所述反熔丝单元是否烧写正确的步骤还包括：
所述数据信号和所述烧写信号一致，所述反熔丝单元烧写正确；
所述数据信号和所述烧写信号不一致，所述反熔丝单元误烧写。
16.根据权利要求15所述的反熔丝单元烧写状态验证方法，其特征在于，所述根据所述烧写信号对所述反熔丝单元进行烧写的步骤还包括：
所述烧写信号表征所述反熔丝单元不被烧穿。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210546482.5A CN117133342A (zh) | 2022-05-19 | 2022-05-19 | 反熔丝电路及反熔丝单元烧写状态验证方法 |
| PCT/CN2022/126176 WO2023221389A1 (zh) | 2022-05-19 | 2022-10-19 | 反熔丝电路及反熔丝单元烧写状态验证方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210546482.5A CN117133342A (zh) | 2022-05-19 | 2022-05-19 | 反熔丝电路及反熔丝单元烧写状态验证方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117133342A true CN117133342A (zh) | 2023-11-28 |
Family
ID=88834506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210546482.5A Pending CN117133342A (zh) | 2022-05-19 | 2022-05-19 | 反熔丝电路及反熔丝单元烧写状态验证方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117133342A (zh) |
| WO (1) | WO2023221389A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203901A (ja) * | 2000-12-27 | 2002-07-19 | Toshiba Microelectronics Corp | フューズ回路 |
| CN104538056A (zh) * | 2015-01-05 | 2015-04-22 | 武汉新芯集成电路制造有限公司 | 一种电熔丝感应放大器 |
| CN110136768A (zh) * | 2019-04-08 | 2019-08-16 | 苏州汇峰微电子有限公司 | 一种使用存储器的模式寄存器命令编程反熔丝的方法 |
| CN114373497A (zh) * | 2022-01-10 | 2022-04-19 | 北京昂瑞微电子技术股份有限公司 | 熔丝烧录电路 |
-
2022
- 2022-05-19 CN CN202210546482.5A patent/CN117133342A/zh active Pending
- 2022-10-19 WO PCT/CN2022/126176 patent/WO2023221389A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023221389A1 (zh) | 2023-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10074443B2 (en) | Semiconductor device including fuse circuit | |
| KR100686273B1 (ko) | 반도체 집적 회로 장치 및 그 프로그램 방법 | |
| US7406643B2 (en) | Semiconductor integrated circuit device, method of manufacturing the device, and computer readable medium | |
| US5661729A (en) | Semiconductor memory having built-in self-test circuit | |
| US8305822B2 (en) | Fuse circuit and semiconductor memory device including the same | |
| KR20000062687A (ko) | 퓨즈 검출 회로를 갖는 집적 회로 메모리 | |
| KR102520496B1 (ko) | 오티피 메모리 장치 및 오피 메모리 장치의 테스트 방법 | |
| US20140140160A1 (en) | Semiconductor Device | |
| KR100426909B1 (ko) | 반도체 장치 | |
| CN101740130A (zh) | 电熔丝装置 | |
| KR20030091274A (ko) | 안티퓨즈 회로 | |
| KR19980086408A (ko) | 아이씨 카드 | |
| US7924646B2 (en) | Fuse monitoring circuit for semiconductor memory device | |
| WO2023221391A1 (zh) | 反熔丝电路及反熔丝单元烧写状态实时验证方法 | |
| JP6576510B1 (ja) | メモリデバイス及びそのテスト読書き方法 | |
| KR100687042B1 (ko) | 안티퓨즈 회로 및 안티퓨즈 방법 | |
| CN117133342A (zh) | 反熔丝电路及反熔丝单元烧写状态验证方法 | |
| US5397946A (en) | High-voltage sensor for integrated circuits | |
| CN117133341A (zh) | 反熔丝电路及反熔丝单元烧写状态实时验证方法 | |
| CN113948144B (zh) | 反熔丝存储单元状态检测电路及存储器 | |
| US7983105B2 (en) | Antifuse replacement determination circuit and method of semiconductor memory device | |
| US20080062738A1 (en) | Storage element and method for operating a storage element | |
| CN100505102C (zh) | 熔丝修整电路与其操作方法 | |
| US6654300B2 (en) | Semiconductor memory device having internal circuit screening function | |
| KR20190143602A (ko) | 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |