CN117116960A - 发光二极管器件和制品 - Google Patents
发光二极管器件和制品 Download PDFInfo
- Publication number
- CN117116960A CN117116960A CN202311101498.6A CN202311101498A CN117116960A CN 117116960 A CN117116960 A CN 117116960A CN 202311101498 A CN202311101498 A CN 202311101498A CN 117116960 A CN117116960 A CN 117116960A
- Authority
- CN
- China
- Prior art keywords
- layer
- light emitting
- substrate
- region
- emitting unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 146
- 230000007423 decrease Effects 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 91
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 401
- 238000002161 passivation Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052594 sapphire Inorganic materials 0.000 description 12
- 239000010980 sapphire Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- YAIQCYZCSGLAAN-UHFFFAOYSA-N [Si+4].[O-2].[Al+3] Chemical compound [Si+4].[O-2].[Al+3] YAIQCYZCSGLAAN-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种发光二极管器件和制品，属于光电子制造技术领域。该制品包括衬底和位于衬底上的多个LED器件，各LED器件包括依次层叠在衬底上的外延层、绝缘层和透明导电层，绝缘层具有露出外延层的第一通孔，透明导电层通过第一通孔与外延层相连；衬底具有中心区域和至少一个环形区域，环形区域与中心区域同心分布，且环形区域围绕中心区域，中心区域和环形区域中均排布有多个LED器件；中心区域的LED器件的第一通孔的最大宽度大于各环形区域的LED器件的第一通孔的最大宽度，从衬底的中心至衬底的边缘的方向上，各环形区域的LED器件的第一通孔的最大宽度逐渐减小。本公开实施例能改善衬底不同区域的发光二极管的亮度一致性。
Description
技术领域
本公开涉及光电子制造技术领域，特别涉及一种发光二极管器件和制品。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是常见的制品。LED通常是在衬底上制造各种膜层并进行图形化处理后，对衬底进行切割，形成的一颗一颗的LED芯粒。
相关技术中，LED芯粒通常包括衬底、外延层、透明导电层和电极。其中，外延层包括依次层叠在衬底上的第一半导体层、多量子阱层和第二半导体层，透明导电层位于第二半导体层上，电极位于透明导电层上，通过透明导电层将电流扩展至第二半导体层的各处区域。透明导电层通常采用蒸镀机制作。
由于蒸镀机台的波动性，会导致衬底上不同区域形成的透明导电层的厚度不均的问题。呈现出在衬底的中心区域蒸镀的透明导电层的厚度大于衬底的边缘区域的透明导电层的厚度。而透明导电层的厚度越薄，吸光越少，对应的发光二极管的亮度也越高，因此，衬底上不同区域的透明导电层的厚度不均，会使衬底上不同区域的发光二极管的亮度一致性较差。
发明内容
本公开实施例提供了一种发光二极管器件和制品，能改善衬底上不同区域的发光二极管的亮度一致性。所述技术方案如下：
一方面，本公开实施例提供了一种制品，所述制品包括衬底和位于所述衬底上的多个LED器件，各所述LED器件包括依次层叠在所述衬底上的外延层、绝缘层和透明导电层，所述绝缘层具有露出所述外延层的第一通孔，所述透明导电层通过所述第一通孔与所述外延层相连；所述衬底具有中心区域和至少一个环形区域，所述环形区域与所述中心区域同心分布，且所述环形区域围绕所述中心区域，所述中心区域和所述环形区域中均排布有多个所述LED器件；所述中心区域的LED器件的第一通孔的最大宽度大于各所述环形区域的LED器件的第一通孔的最大宽度，从所述衬底的中心至所述衬底的边缘的方向上，各所述环形区域的LED器件的第一通孔的最大宽度逐渐减小。
可选地，所述衬底为圆片，所述中心区域呈圆形，所述环形区域呈圆环形；所述中心区域的半径与所述衬底的半径的比值为0.8至0.9，所述环形区域的宽度与所述衬底的半径的比值为0.1至0.2。
可选地，所述衬底具有依次围绕在所述中心区域外的第一环形区、第二环形区和第三环形区；所述第一环形区的宽度与所述衬底的半径的比值为0.05至0.15，所述第二环形区的宽度与所述衬底的半径的比值为0.03至0.1，所述第三环形区的宽度与所述衬底的半径的比值为0.02至0.05。
可选地，所述第一环形区的LED器件的第一通孔的最大宽度为6μm至8μm，所述第二环形区的LED器件的第一通孔的最大宽度为4μm至6μm，所述第三环形区的LED器件的最大宽度为3μm至5μm。
可选地，所述中心区域的LED器件的第一通孔的最大宽度为9μm至11μm。
另一方面，所述发光二极管器件包括第一发光单元和第二发光单元，所述第一发光单元和所述第二发光单元均包括依次层叠的第一半导体层、多量子阱层和第二半导体层，所述第二半导体层上均具有露出所述第一半导体层的凹槽；绝缘层覆盖所述第一发光单元和所述第二发光单元，且位于衬底的表面，所述绝缘层具有分别露出两个所述第二半导体层的第一通孔，以及分别露出两个所述凹槽的第二通孔；透明导电层位于两个所述第二半导体层上，且分别通过两个所述第一通孔与两个所述第二半导体层连接；所述第一发光单元的第一半导体层与所述第二发光单元的第二半导体层电连接。
可选地，所述发光二极管器件还包括连接电极、第一电极和第二电极，所述连接电极位于所述绝缘层上，且所述连接电极的第一部分通过所述第二通孔与所述第一发光单元的第一半导体层连接，所述连接电极的第二部分与所述第二发光单元的透明导电层连接；所述第一电极位于所述第一发光单元的透明导电层上，所述第二电极位于所述第二发光单元的凹槽内，且通过所述第二通孔与所述第一半导体层连接。
可选地，所述透明导电层具有相连的矩形区域和凸起区域，所述凸起区域位于所述矩形区域的长边；所述第一发光单元和所述第二发光单元均具有两个所述凹槽，在所述第一发光单元中，两个所述凹槽位于所述凸起区域的两侧，在所述第二发光单元中，两个所述凹槽位于所述凸起区域的两侧。
可选地，所述第一通孔的圆心经过所述矩形区域的长边的中线，且经过所述凸起区域远离所述矩形区域的侧边和所述矩形区域的远离所述凸起区域的长边之间垂线的中线。
可选地，所述第一发光单元具有两个所述第一电极，两个所述第一电极对称分布在所述透明导电层上；所述第二发光单元具有两个所述第二电极，两个所述第二电极对称分布在所述凹槽；两个所述第一电极和两个所述第二电极对称分布。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供的制品的LED器件包括依次层叠的外延层、绝缘层和透明导电层，透明导电层通过绝缘层上的第一通孔与下方的外延层连接。这样LED器件的发光面积就被限制为第一通孔的面积。并且，在衬底的中心区域的LED器件中第一通孔的最大宽度，要大于衬底的环形区域的LED器件中第一通孔的最大宽度，且各个环形区域中LED器件的第一通孔的最大宽度沿远离衬底的中心方向递减。
这样就让衬底上靠近边缘的LED器件的第一通孔的尺寸较小，而让衬底上靠近中心的LED器件的第一通孔的尺寸较大。即使蒸镀机台的波动性，而出现在衬底的中心区域蒸镀的透明导电层的厚度大于衬底的边缘区域的透明导电层的厚度的情况。由于衬底的边缘的LED器件的第一通孔尺寸更小，缩小了LED器件的发光面积，从而抵消因透明导电层的厚度薄而提升的光效；类似地，衬底的中心的LED器件的第一通孔尺寸更大，增大了LED器件的发光面积，从而削弱因透明导电层的厚度厚而增大吸光的问题。因此，改善了衬底上不同区域的透明导电层的厚度不均，而使衬底上不同发光二极管的亮度一致性较差的问题。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种制品的结构示意图；
图2是本公开实施例提供的一种发光二极管的结构示意图；
图3是图2提供的一种AA截面图；
图4是图1中M处的局部放大图；
图5是本公开实施例提供的一种制品的制备方法的流程图。
图中各标记说明如下：
10、衬底；11、中心区域；12、环形区域；121、第一环形区；122、第二环形区；123、第三环形区；
200、LED器件；
210、外延层；211、第一发光单元；212、第二发光单元；213、第一半导体层；214、多量子阱层；215、第二半导体层；
220、绝缘层；221、第一通孔；222、第二通孔；
230、透明导电层；231、矩形区域；232、凸起区域；
30、连接电极；31、第一电极；32、第二电极；
40、钝化层；
51、第一焊点块；52、第二焊点块。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种制品的结构示意图。如图1所示，该制品包括衬底10和位于衬底10上的多个LED器件200。
图2是本公开实施例提供的一种发光二极管的结构示意图。图3是图2提供的一种AA截面图。如图2、3所示，各LED器件200包括依次层叠在衬底10上的外延层210、绝缘层220和透明导电层230，绝缘层220具有露出外延层210的第一通孔221，透明导电层230通过第一通孔221与外延层210相连。
图4是图1中M处的局部放大图。如图1、4所示，衬底10具有中心区域11和至少一个环形区域12，环形区域12与中心区域11同心分布，且环形区域12围绕中心区域11，中心区域11和环形区域12中均排布有多个LED器件200。
如图4所示，中心区域11的LED器件200的第一通孔221的最大宽度大于各环形区域12的LED器件200的第一通孔221的最大宽度，从衬底10的中心至衬底10的边缘的方向上，各环形区域12的LED器件200的第一通孔221的最大宽度逐渐减小。
本公开实施例中，第一通孔的最大宽度是指第一通孔在平行于衬底的承载面的方向上的截面中相距最远的两点之间的间距。
其中，衬底的承载面是指衬底上具有LED器件的表面。
示例性地，当第一通孔为圆孔时，第一通孔的最大宽度是第一通孔的直径。
示例性地，当第一通孔为矩形孔时，第一通孔的最大宽度是第一通孔的对角线的长度。
本公开实施例提供的制品的LED器件200包括依次层叠的外延层210、绝缘层220和透明导电层230，透明导电层230通过绝缘层220上的第一通孔221与下方的外延层210连接。这样LED器件200的发光面积就被限制为第一通孔221的面积。并且，在衬底10的中心区域11的LED器件200中第一通孔221的最大宽度，要大于衬底10的环形区域12的LED器件200中第一通孔221的最大宽度，且各个环形区域12中LED器件200的第一通孔221的最大宽度沿远离衬底10的中心方向递减。
本公开实施例中，电流传输至透明导电层后，透明导电层上的电流从绝缘层的第一通孔向下进入外延层，以使外延层发光。
由于透明导电层只能通过第一通孔和下方的第二半导体层接触，其他区域的第二半导体层直接与绝缘层接触，没有透明导电层的电流扩展和欧姆接触，此区域的第二半导体层几乎不发光。因此，外延层对应第一通孔的区域为外延层的发光区域，外延层由第一通孔限定的区域的面积为外延层的发光面积。
这样就让衬底10上靠近边缘的LED器件200的第一通孔221的尺寸较小，而让衬底10上靠近中心的LED器件200的第一通孔221的尺寸较大。即使蒸镀机台的波动性，而出现在衬底的中心区域11蒸镀的透明导电层230的厚度大于衬底的边缘区域的透明导电层230的厚度的情况。由于衬底10的边缘的LED器件200的第一通孔221尺寸更小，缩小了LED器件200的发光面积，从而抵消因透明导电层230的厚度薄而提升的光效；类似地，衬底10的中心的LED器件200的第一通孔221尺寸更大，增大了LED器件200的发光面积，从而削弱因透明导电层230的厚度厚而增大吸光的问题。因此，改善了衬底上不同区域的透明导电层230的厚度不均，而使衬底上不同发光二极管的亮度一致性较差的问题。
可选地，如图1所示，衬底10为圆片，中心区域11呈圆形，环形区域12呈圆环形。
本公开实施例中，衬底10为四寸的圆片，衬底10的半径为50000μm。
其中，蒸镀透明导电层230的蒸镀机台为PECVD(Plasma Enhanced ChemicalVapor Deposition，等离子体增强化学气相沉积)机台。制作透明导电层230时，采用磁控溅射的方式。由于PECVD机台的波动性，会导致衬底10上方形成的透明导电层230的厚度不均匀，且位于衬底10中心的中心区域11的LED器件200的透明导电层230的厚度，要高于位于衬底10的边缘的环形区域12的LED器件200的透明导电层230的厚度。
可选地，透明导电层230可以是氧化铟锡(Indium Tin Oxide，简称ITO)层。氧化铟锡层具有良好的透射率和低电阻率，采用氧化铟锡层作为透明导电层230能使得更多的光线从透明导电层230透射出，因而保证出光效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
示例性地，透明导电层230可以是氧化铟锌(Indium Zinc Oxide，简称IZO)层。氧化铟锌层具有良好的透射率和低电阻率，采用氧化铟锌层作为透明导电层230能使得更多的光线从透明导电层230透射出，因而保证出光效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
其中，衬底为蓝宝石衬底。蓝宝石衬底透光率比较高，即衬底为透明衬底。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
示例性地，中心区域11的半径与衬底10的半径的比值为0.8至0.9。
蒸镀机台形成透明导电层230时，位于衬底10中央的绝大部分膜层的厚度都是一致。因此，中心区域11的半径与衬底10的半径的比值是基于透明导电层230的膜厚决定的，这样能保证同一厚度的透明导电层230能通过相同尺寸的第一通孔221与外延层210连接，保证发光二极管的亮度一致性。
例如，中心区域11的半径与衬底10的半径的比值为0.85，且在衬底10上位于中心区域11内的透明导电层230的厚度为900埃。
可选地，中心区域11的LED器件200的第一通孔221的最大宽度为9μm至11μm。示例性地，中心区域11的LED器件200的第一通孔221的最大宽度可以是10μm。
当透明导电层230的厚度在900埃时，将中心区域11的LED器件200的第一通孔221的最大宽度限定在上述范围内，能提升中心区域11的LED器件200的发光面积，提升亮度以让衬底10上各区域的LED器件200的亮度趋于一致。
示例性地，环形区域12的宽度与衬底10的半径的比值为0.1至0.2。
蒸镀机台形成透明导电层230时，位于衬底10边缘的膜层的厚度都小于中心区域11的膜层的厚度。因此，环形区域12内的透明导电层230厚度更小，并通过尺寸更小的第一通孔221和外延层210连接，以削弱环形区域12的发光二极管的亮度，使衬底10上各位置的发光二极管的亮度趋于一致。
例如，环形区域12的宽度与衬底10的半径的比值为0.15。
可选地，如图1所示，衬底10具有依次围绕在中心区域11外的第一环形区121、第二环形区122和第三环形区123。
示例性地，第一环形区121的宽度与衬底10的半径的比值为0.05至0.15。例如，第一环形区121的宽度与衬底10的半径的比值为0.08。
本公开实施例中，第一环形区121内的透明导电层230的厚度为860埃。
由于第一环形区121内的透明导电层230厚度要小于中心区域11的透明导电层230的厚度，因此，第一环形区121中第一通孔221的最大宽度可以小于中心区域11中第一通孔221的最大宽度，以平衡两种区域种LED器件200的亮度。
可选地，第一环形区121的LED器件200的第一通孔221的最大宽度为6μm至8μm。示例性地，第一环形区121的LED器件200的第一通孔221的最大宽度为7μm。
当第一环形区121内的透明导电层230的厚度为860埃时，将第一环形区121的LED器件200的第一通孔221的最大宽度限定在上述范围内，相比于中心区域，第一环形区中的第一通孔的最大宽度得到缩小，使透明导电层向外延层注入电流的第一通孔的面积更小，从而能降低第一环形区121的LED器件200的亮度，以让衬底10上各区域的LED器件200的亮度趋于一致。
示例性地，第二环形区122的宽度与衬底10的半径的比值为0.05至0.1。例如，第一环形区121的宽度与衬底10的半径的比值为0.05。
本公开实施例中，第二环形区122内的透明导电层230的厚度为840埃。
由于第二环形区122内的透明导电层230厚度要小于第一环形区121内中心区域11的透明导电层230的厚度，因此，第二环形区122中第一通孔221的最大宽度可以小于第一环形区121内第一通孔221的最大宽度，以平衡两种区域种LED器件200的亮度。
可选地，第二环形区122的LED器件200的第一通孔221的最大宽度为4μm至6μm。示例性地，第二环形区122的LED器件200的第一通孔221的最大宽度为5.5μm。
需要说明的是，第二环形区122的LED器件200的第一通孔221的最大宽度小于第一环形区121的LED器件200的第一通孔221的最大宽度；当第二环形区122的LED器件200的第一通孔221的最大宽度取值为6μm时，第一环形区121的LED器件200的第一通孔221的最大宽度需要大于6μm。
当第二环形区122内的透明导电层230的厚度为840埃时，将第二环形区122的LED器件200的第一通孔221的最大宽度限定在上述范围内，相比于第一环形区，第二环形区中的第一通孔的最大宽度得到进一步缩小，使透明导电层向外延层注入电流的第一通孔的面积更小，从而能降低第二环形区的LED器件200的亮度，以让衬底10上各区域的LED器件200的亮度趋于一致。
示例性地，第三环形区123的宽度与衬底10的半径的比值为0.02至0.05。例如，第三环形区123的宽度与衬底10的半径的比值为0.02。
本公开实施例中，第三环形区123内的透明导电层230的厚度为820埃。
由于第三环形区123内的透明导电层230厚度要小于第二环形区122内中心区域11的透明导电层230的厚度，因此，第三环形区123中第一通孔221的最大宽度可以小于第二环形区122内第一通孔221的最大宽度，以平衡两种区域种LED器件200的亮度。
可选地，第三环形区123的LED器件200的第一通孔221的最大宽度为3μm至5μm。示例性地，第三环形区123的LED器件200的第一通孔221的最大宽度为4μm。
需要说明的是，第三环形区123的LED器件200的第一通孔221的最大宽度小于第二环形区122的LED器件200的第一通孔221的最大宽度；当第三环形区123的LED器件200的第一通孔221的最大宽度取值为4μm，第二环形区122的LED器件200的第一通孔221的最大宽度需大于4μm；当第三环形区123的LED器件200的第一通孔221的最大宽度取值为5μm，第二环形区122的LED器件200的第一通孔221的最大宽度需大于5μm。
当第三环形区123内的透明导电层230的厚度为820埃时，将第三环形区123的LED器件200的第一通孔221的最大宽度限定在上述范围内，相比于第二环形区，第三环形区中的第一通孔的最大宽度得到进一步缩小，使透明导电层向外延层注入电流的第一通孔的面积更小，从而能降低第三环形区的LED器件200的亮度，以让衬底10上各区域的LED器件200的亮度趋于一致。
本公开实施例提供了一种发光二极管器件，如图3所示，在一种实现方式中，各LED器件200的外延层210包括间隔排布的第一发光单元211和第二发光单元212，第一发光单元211和第二发光单元212均包括依次层叠的第一半导体层213、多量子阱层214和第二半导体层215，第二半导体层215上均具有露出第一半导体层213的凹槽。
示例性地，第一半导体层213和第二半导体层215中的一个为p型层，第一半导体层213和第二半导体层215中的另一个为n型层。
示例性地，第一半导体层213为n型层，第二半导体层215为p型层。
示例性地，第一半导体层213为掺硅的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。
示例性地，多量子阱层214包括交替生长的InGaN量子阱层和GaN量子垒层。其中，多量子阱层214可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
作为示例，本公开实施例中，多量子阱层214包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
示例性地，多量子阱层214的厚度可以为150nm至200nm。
示例性地，第二半导体层215为掺镁的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
其中，如图3所示，凹槽露出n型GaN层。
如图3所示，绝缘层220覆盖第一发光单元211和第二发光单元212，且位于衬底10的表面，绝缘层220具有分别露出两个第二半导体层215的第一通孔221，以及分别露出两个凹槽的第二通孔222。
如图3所示，透明导电层230位于两个第二半导体层215上，且分别通过两个第一通孔221与两个第二半导体层215连接。
其中，第一发光单元211的第一半导体层213与第二发光单元212的第二半导体层215电连接。
上述实现方式中，将每个外延层210均包括两个并排布置的发光单元，两个发光单元均包括依次层叠的第一半导体层213、多量子阱层214和第二半导体层215；两个发光单元的绝缘层220均设有露出第二半导体层215的第一通孔221，两个发光单元的透明导电层230均通过第一通孔221与第二半导体层215连接。并且，第一发光单元211的第一半导体层213与第二发光单元212的第二半导体层215电连接，这样就使得第一发光单元211和第二发光单元212串联起来，通过向第一发光单元211的第二半导体层215和第二发光单元212的第一半导体层213通电，即可实现控制两个发光单元同时发光的目的，提升外延层210的发光效果。
示例性地，如图3所示，各LED器件200还包括连接电极30，连接电极30位于绝缘层220上，且连接电极30的第一部分通过第二通孔222与第一发光单元211的第一半导体层213连接，连接电极30的第二部分与第二发光单元212的透明导电层230连接。
通过设置连接电极30使得连接电极30能分别连接第一发光单元211的第一半导体层213和第二发光单元212的透明导电层230，从而实现串联第一发光单元211和第二发光单元212的目的。
在另一种实现方式中，各LED器件的外延层包括依次层叠的第一半导体层、多量子阱层和第二半导体层，第二半导体层上均具有露出第一半导体层的凹槽。
示例性地，第一半导体层和第二半导体层中的一个为p型层，第一半导体层和第二半导体层中的另一个为n型层。
示例性地，第一半导体层为n型层，第二半导体层为p型层。
示例性地，第一半导体层为掺硅的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。其中，凹槽露出n型GaN层。
示例性地，多量子阱层包括交替生长的InGaN量子阱层和GaN量子垒层。其中，多量子阱层可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
示例性地，多量子阱层的厚度可以为150nm至200nm。
示例性地，第二半导体层为掺镁的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
可选地，绝缘层覆盖外延层且位于衬底的表面，绝缘层具有露出第二半导体层的第一通孔，以及露出凹槽的第二通孔。
可选地，透明导电层位于第二半导体层上，且通过第一通孔与第二半导体层连接。
可选地，如图3所示，各LED器件200还包括第一电极31和第二电极32，第一电极31位于第一发光单元211的透明导电层230上，第二电极32位于第二发光单元212的凹槽内，且通过第二通孔222与第一半导体层213连接。
示例性地，第一半导体层213为n型层，第二半导体层215为p型层。第一电极31为p电极，第一电极31位于第一发光单元211上，且与透明导电层230连接；第二电极32为n电极，第二电极32位于凹槽内，且与凹槽露出的n型层连接，这样只需要向第一电极31和第二电极32通电就能实现控制两个发光单元发光的目的，提升LED器件200的光效。
可选地，如图3所示，LED器件200还包括钝化层40、第一焊点块51和第二焊点块52；钝化层40位于绝缘层220上、凹槽内，且覆盖第一电极31和第二电极32。钝化层40具有分别露出第一电极31和第二电极32的凹孔，第一焊点块51和第二焊点块52均位于钝化层40远离衬底10的表面，且第一焊点块51通过第一通孔221与第一电极31连接，第二焊点块52通过第一通孔221与第二电极32连接。
其中，钝化层40具有分别露出第一电极31和第二电极32的两个凹孔，以便于设在钝化层40远离衬底10的表面上的焊点块分别于两个电极连接，使得外部电源通过第一通孔221向两个电极通电。
示例性地，钝化层40可以是分布式布拉格反射镜(Distributed BraggReflection，简称DBR层)，DBR层包括多个周期性交替层叠的SiO2层和TiO2层。且DBR层的周期数可以在20至50之间。例如，DBR层的周期数为32。
其中，DBR层中SiO2层的厚度可以是800埃至1200埃，TiO2层的厚度可以是500埃至900埃。
DBR层除了具有钝化作用外，还用于将从多量子阱层214射向DBR层的光反射至衬底10，提高出光效果。
可选地，如图2所示，透明导电层230具有相连的矩形区域231和凸起区域232，凸起区域232位于矩形区域231的长边。
如图2所示，第一发光单元211和第二发光单元212均具有两个凹槽X，在第一发光单元211中，两个凹槽X位于凸起区域232的两侧，在第二发光单元212中，两个凹槽X位于凸起区域232的两侧。
通过将透明导电层设计成包括矩形区域和凸起区域的形状，使得透明导电层呈凸字形，这样透明导电层就能有更大面积覆盖第二半导体层，实现电流的横向扩展，能提升发光面积。并且，在凸起区域两侧都设置凹槽，使得第一发光单元和第二发光单元之间能通过两个连接电极串联，提升两个发光单元的连接可靠性；同时，第二焊点块也能通过两个凹槽内的第二电极与第一半导体层连接，以稳定地向外延层的第一半导体层传输电流。
可选地，如图2所示，第一通孔221的圆心经过矩形区域231的长边的中线，且经过凸起区域232远离矩形区域231的侧边和矩形区域231的远离凸起区域232的长边之间垂线的中线。
这样就能将第二通孔设置在凸字形的透明导电层的几何中心位置，以使得发光单元的发光区域位于发光单元的中央，保证发光单元的发光效果。
可选地，如图2所示，第一发光单元211具有两个第一电极31，两个第一电极31对称分布在透明导电层230上；第二发光单元212具有两个第二电极32，两个第二电极32对称分布在凹槽；两个第一电极31和两个第二电极32对称分布。
上述实现方式中，将四个电极分布在发光二极管器件的四个角部，且让四个电极相互对称，使得电流从发光二极管器件的边缘注入，而每个发光单元的第一通孔又是设置在发光单元的中央，因此，就能让电流从发光二极管器件的边缘向中间传递，使电流横向扩展，能提升电流的注入效果。
图5是本公开实施例提供的一种制品的制备方法的流程图。该方法用于制备图2所示的发光二极管。如图5所示，该制备方法包括：
S11：提供一衬底。
其中，衬底为蓝宝石衬底、硅衬底或碳化硅衬底。衬底可以为平片衬底，也可以为图形化衬底。
作为示例，本公开实施例中，衬底为蓝宝石衬底。蓝宝石衬底为一种常用衬底，技术成熟，成本低。具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。
其中，可以对蓝宝石衬底进行预处理，将蓝宝石衬底置于MOCVD(Metal-organicChemical Vapor Deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石衬底进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石衬底进行烘烤处理15分钟。
具体地，烘烤温度可以为1000℃至1200℃，烘烤时MOCVD反应腔内的压力可以为100mbar至200mbar。
S12：在衬底上形成多个LED器件。
其中，各LED器件包括依次层叠在衬底上的外延层、绝缘层和透明导电层，绝缘层具有露出外延层的通孔，透明导电层通过通孔与外延层相连。
本公开实施例中，衬底具有中心区域和至少一个环形区域，环形区域与中心区域同心分布，且环形区域围绕中心区域，中心区域和环形区域中均排布有多个LED器件；中心区域的LED器件的通孔的最大宽度大于各环形区域的LED器件的通孔的最大宽度，从衬底的中心至衬底的边缘的方向上，各环形区域的LED器件的通孔的最大宽度逐渐减小。
S12中生长LED器件可以包括以下几步：
第一步，在衬底上形成间隔排布的第一发光单元和第二发光单元。
其中，第一发光单元和第二发光单元均包括依次层叠的第一半导体层、多量子阱层和第二半导体层，第二半导体层上均具有露出第一半导体层的凹槽。
具体可以包括：通过MOCVD技术在蓝宝石衬底上依次形成第一半导体层、多量子阱层和第二半导体层。
示例性地，LED器件区域包括依次层叠的n型GaN层、多量子阱层和n型GaN层。
可选地，n型GaN层的厚度可为0.5μm至3μm。
n型GaN层的生长温度可为1000℃至1100℃，n型GaN层的生长压力可为100torr至300torr。
可选地，多量子阱层包括交替生长的InGaN量子阱层和GaN量子垒层。其中，其中，多量子阱层可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
生长多量子阱层时，MOCVD反应室压力控制在200torr。生长InGaN量子阱层时，反应室温度为760℃至780℃。生长GaN量子垒层时，反应室温度为860℃至890℃。
作为示例，本公开实施例中，多量子阱层包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层的厚度可以为150nm至200nm。
可选地，p型GaN层的厚度可为0.5μm至3μm。
生长p型GaN层时，p型GaN层的生长压力可为200Torr至600Torr，p型GaN层的生长温度可为800℃至1000℃。
其中，制作凹槽可以包括：刻蚀LED器件区域，在第二半导体层远离衬底的表面形成凹槽。
其中，刻蚀凹槽可以通过干法蚀刻实现，也可以利用光刻搭配湿法蚀刻，如H3PO4/H2SO4的混合溶液进行蚀刻，或者采用激光正面划片的实现。
第二步，在衬底的表面、第一发光单元和第二发光单元上制作绝缘层。
其中，绝缘层具有分别露出两个第二半导体层的通孔，以及分别露出两个凹槽的过孔。
本公开实施例中，绝缘层包括依次层叠的氧化铝层和氧化硅层。
形成凹槽后在外延层上形成绝缘层。形成绝缘层可以包括以下两步。
第一步，在衬底、第一发光单元和第二发光单元的表面形成氧化硅铝层。
示例性地，氧化硅铝层的厚度为600埃至1200埃。例如，氧化硅铝层的厚度为1000埃。
第二步，在氧化铝层的表面形成氧化硅层。
示例性地，氧化硅层的厚度为2400埃至5000埃。例如，氧化硅层的厚度为3000埃。
由于氧化铝层的刻蚀速率小于氧化硅层的刻蚀速率，所以，氧化铝层上被腐蚀形成的开口尺寸较小，而氧化硅层上被腐蚀形成的开口尺寸较大，这样氧化铝层和氧化硅层层叠后，两个开口就能组合形成孔壁倾斜的通孔。
其中，氧化硅层的厚度大于氧化铝层的厚度，能让通孔的孔壁与绝缘层远离衬底的表面形成较小的夹角，便于后续透明导电层覆盖，包覆性更好。
形成绝缘层后还包括：通过刻蚀的方式在绝缘层的表面形成通孔。
由于氧化铝层的刻蚀速率小于氧化硅层的刻蚀速率，所以，氧化铝层上被腐蚀形成的开口尺寸较小，而氧化硅层上被腐蚀形成的开口尺寸较大，这样氧化铝层和氧化硅层层叠后，两个开口就能组合形成孔壁倾斜的通孔。
如图3所示，通孔为锥孔，通孔尺寸较大的一端远离衬底。其中，通孔在平行于衬底方向上的截面矩形。
可选地，通孔的孔壁与绝缘层远离衬底的表面的夹角为10°至60°。示例性地，通孔的孔壁与绝缘层远离衬底的表面的夹角为30°。
第三步，在绝缘层上形成透明导电层，透明导电层位于两个第二半导体层上，且分别通过两个通孔与两个第二半导体层连接，第一发光单元的第一半导体层与第二发光单元的第二半导体层相连。
在形成绝缘层后，制备方法还包括绝缘层在的表面形成透明导电层，且透明导电层通过通孔延伸至两个发光单元的第二半导体层的表面。
示例性地，透明导电层为氧化铟锡层或氧化铟锌层。
示例性地，透明导电层的厚度均可以为600埃至2000埃。例如，透明导电层的厚度为1500埃。
在步骤S12之后还包括：在第一发光单元的透明导电层的表面制作第一电极，在第二发光单元的凹槽内制作第二电极。
其中，第一电极以金铍为主体成分，第二电极以金锗为基层材料蒸镀，金锗合金蒸发时也需要保证蒸发的功率，避免蒸发时间超过秒钟，以防止合金成分的偏离，并进行退火。
在步骤S12之后，制备方法还包括：在绝缘层的表面、透明导电层的表面、第一电极的表面和第二电极的表面形成钝化层。
其中，钝化层可以是DBR层，DBR层包括多个周期性交替层叠的SiO2层和TiO2层。且DBR层的周期数可以在20至50之间。例如，DBR层的周期数为32。
其中，DBR层中SiO2层的厚度可以是800埃至1200埃，TiO2层的厚度可以是500埃至900埃。
形成钝化层后，还需要在钝化层的表面刻蚀形成两个凹孔。其中一个凹孔露出第一电极，另一个凹孔露出第二电极。
在钝化层上刻蚀形成两个凹孔后，制备方法还包括：在钝化层的表面上制作第一焊点块和第二焊点块。
其中，第一焊点块通过一个凹孔与第一电极连接，第二焊点块通过另一个凹孔与第二电极连接。
示例性地，第一焊点块和第二焊点块均可以是依次层叠的第一Al层、第一Ti层、第二Al层、第二Ti层和Au层。
其中，第一Al层的厚度为8000埃至12000埃，第一Ti层的厚度为100埃至500埃，第二Al层的厚度为8000埃至12000埃，第二Ti层的厚度为500埃至1500埃，Au层的厚度为2000埃至5000埃。
例如，第一Al层的厚度为10000埃，第一Ti层的厚度为200埃，第二Al层的厚度为10000埃，第二Ti层的厚度为1000埃，Au层的厚度为3000埃。
本公开实施例中，制作焊点块后，制备方法还可以包括：在钝化层的表面制作保护层。
示例性地，本公开实施例中，保护层可以是氧化硅层，氧化硅层的厚度为2000埃。
最后，可以对蓝宝石衬底进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到发光二极管。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种制品，其特征在于，所述制品包括衬底(10)和位于所述衬底(10)上的多个LED器件(200)，各所述LED器件(200)包括依次层叠在所述衬底(10)上的外延层(210)、绝缘层(220)和透明导电层(230)，所述绝缘层(220)具有露出所述外延层(210)的第一通孔(221)，所述透明导电层(230)通过所述第一通孔(221)与所述外延层(210)相连；
所述衬底(10)具有中心区域(11)和至少一个环形区域(12)，所述环形区域(12)与所述中心区域(11)同心分布，且所述环形区域(12)围绕所述中心区域(11)，所述中心区域(11)和所述环形区域(12)中均排布有多个所述LED器件(200)；
所述中心区域(11)的LED器件(200)的第一通孔(221)的最大宽度大于各所述环形区域(12)的LED器件(200)的第一通孔(221)的最大宽度，从所述衬底(10)的中心至所述衬底(10)的边缘的方向上，各所述环形区域(12)的LED器件(200)的第一通孔(221)的最大宽度逐渐减小。
2.根据权利要求1所述的制品，其特征在于，所述衬底(10)为圆片，所述中心区域(11)呈圆形，所述环形区域(12)呈圆环形；
所述中心区域(11)的半径与所述衬底(10)的半径的比值为0.8至0.9，所述环形区域(12)的宽度与所述衬底(10)的半径的比值为0.1至0.2。
3.根据权利要求2所述的制品，其特征在于，所述衬底(10)具有依次围绕在所述中心区域(11)外的第一环形区(121)、第二环形区(122)和第三环形区(123)；
所述第一环形区(121)的宽度与所述衬底(10)的半径的比值为0.05至0.15，所述第二环形区(122)的宽度与所述衬底(10)的半径的比值为0.03至0.1，所述第三环形区(123)的宽度与所述衬底(10)的半径的比值为0.02至0.05。
4.根据权利要求3所述的制品，其特征在于，所述第一环形区(121)的LED器件(200)的第一通孔(221)的最大宽度为6μm至8μm，所述第二环形区(122)的LED器件(200)的第一通孔(221)的最大宽度为4μm至6μm，所述第三环形区(123)的LED器件(200)的最大宽度为3μm至5μm。
5.根据权利要求1至4任一项所述的制品，其特征在于，所述中心区域(11)的LED器件(200)的第一通孔(221)的最大宽度为9μm至11μm。
6.一种发光二极管器件，其特征在于，所述发光二极管器件包括第一发光单元(211)和第二发光单元(212)，所述第一发光单元(211)和所述第二发光单元(212)均包括依次层叠的第一半导体层(213)、多量子阱层(214)和第二半导体层(215)，所述第二半导体层(215)上均具有露出所述第一半导体层(213)的凹槽；
绝缘层(220)覆盖所述第一发光单元(211)和所述第二发光单元(212)，且位于衬底(10)的表面，所述绝缘层(220)具有分别露出两个所述第二半导体层(215)的第一通孔(221)，以及分别露出两个所述凹槽的第二通孔(222)；
透明导电层(230)位于两个所述第二半导体层(215)上，且分别通过两个所述第一通孔(221)与两个所述第二半导体层(215)连接；
所述第一发光单元(211)的第一半导体层(213)与所述第二发光单元(212)的第二半导体层(215)电连接。
7.根据权利要求6所述的发光二极管器件，其特征在于，所述发光二极管器件还包括连接电极(30)、第一电极(31)和第二电极(32)，所述连接电极(30)位于所述绝缘层(220)上，且所述连接电极(30)的第一部分通过所述第二通孔(222)与所述第一发光单元(211)的第一半导体层(213)连接，所述连接电极(30)的第二部分与所述第二发光单元(212)的透明导电层(230)连接；
所述第一电极(31)位于所述第一发光单元(211)的透明导电层(230)上，所述第二电极(32)位于所述第二发光单元(212)的凹槽内，且通过所述第二通孔(222)与所述第一半导体层(213)连接。
8.根据权利要求6所述的发光二极管器件，其特征在于，所述透明导电层(230)具有相连的矩形区域(231)和凸起区域(232)，所述凸起区域(232)位于所述矩形区域(231)的长边；
所述第一发光单元(211)和所述第二发光单元(212)均具有两个所述凹槽，在所述第一发光单元(211)中，两个所述凹槽位于所述凸起区域(232)的两侧，在所述第二发光单元(212)中，两个所述凹槽位于所述凸起区域(232)的两侧。
9.根据权利要求8所述的发光二极管器件，其特征在于，所述第一通孔(221)的圆心经过所述矩形区域(231)的长边的中线，且经过所述凸起区域(232)远离所述矩形区域(231)的侧边和所述矩形区域(231)的远离所述凸起区域(232)的长边之间垂线的中线。
10.根据权利要求7所述的发光二极管器件，其特征在于，所述第一发光单元(211)具有两个所述第一电极(31)，两个所述第一电极(31)对称分布在所述透明导电层(230)上；
所述第二发光单元(212)具有两个所述第二电极(32)，两个所述第二电极(32)对称分布在所述凹槽；
两个所述第一电极(31)和两个所述第二电极(32)对称分布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311101498.6A CN117116960A (zh) | 2023-08-29 | 2023-08-29 | 发光二极管器件和制品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311101498.6A CN117116960A (zh) | 2023-08-29 | 2023-08-29 | 发光二极管器件和制品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117116960A true CN117116960A (zh) | 2023-11-24 |
Family
ID=88810703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311101498.6A Pending CN117116960A (zh) | 2023-08-29 | 2023-08-29 | 发光二极管器件和制品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117116960A (zh) |
-
2023
- 2023-08-29 CN CN202311101498.6A patent/CN117116960A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101427392B (zh) | 光电子半导体芯片 | |
| US7274040B2 (en) | Contact and omnidirectional reflective mirror for flip chipped light emitting devices | |
| US10249789B2 (en) | Light emitting diode chip and fabrication method | |
| US8450765B2 (en) | Light emitting diode chip and method for manufacturing the same | |
| CN102903811A (zh) | 发光装置结构 | |
| JP5391425B2 (ja) | 半導体発光装置 | |
| US20090101926A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| CN101273470B (zh) | 光电子半导体芯片及其制造方法 | |
| US20130062657A1 (en) | Light emitting diode structure and manufacturing method thereof | |
| CN111769190B (zh) | 倒装发光二极管芯片及其制作方法 | |
| CN110718613A (zh) | 发光二极管芯片及其制作方法 | |
| EP3631866B1 (en) | Light emitting diode apparatus and method of manufacturing the same | |
| US8314434B2 (en) | Light emitting diode module and method of making the same | |
| CN117116960A (zh) | 发光二极管器件和制品 | |
| CN112688168B (zh) | 激光二极管及其制备方法 | |
| CN111864019B (zh) | 一种具有嵌入式散射层的倒装发光二极管及其制备方法 | |
| JP2006287223A (ja) | 放射放出半導体チップおよびこの形式の半導体チップに対する半導体基体の製造方法 | |
| CN109980063B (zh) | 一种发光二极管及其制作方法 | |
| CN102117872B (zh) | 发光二极管制作方法 | |
| CN117334799A (zh) | 改善金属迁移的发光二极管及其制备方法 | |
| CN113903845B (zh) | 微型发光二极管芯片及其制备方法 | |
| CN116936598A (zh) | 制品及其制备方法 | |
| CN115440864A (zh) | 改善发光均匀性的发光二极管及其制备方法 | |
| CN116435435A (zh) | 改善过刻蚀的发光二极管及其制备方法 | |
| CN117012870A (zh) | 改善电极断裂的发光二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |