CN117116936A - 单向浪涌防护装置及其制作方法 - Google Patents
单向浪涌防护装置及其制作方法 Download PDFInfo
- Publication number
- CN117116936A CN117116936A CN202311248719.2A CN202311248719A CN117116936A CN 117116936 A CN117116936 A CN 117116936A CN 202311248719 A CN202311248719 A CN 202311248719A CN 117116936 A CN117116936 A CN 117116936A
- Authority
- CN
- China
- Prior art keywords
- electrode
- doped region
- junction
- substrate
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 229910052751 metal Inorganic materials 0.000 claims abstract description 120
- 239000002184 metal Substances 0.000 claims abstract description 120
- 238000002161 passivation Methods 0.000 claims description 110
- 238000005530 etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000000306 component Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum silicon copper Chemical compound 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910000597 tin-copper alloy Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种单向浪涌防护装置,包括衬底、第一电极、第二电极及金属互联,在衬底上间隔设有多个第一掺杂区,每个第一掺杂区内设有一个第二掺杂区,衬底与多个第一掺杂区之间分别连接有第一PN结,每个第一掺杂区与第二掺杂区之间连接有第二PN结,当衬底为P型掺杂,且当第一电极有正向浪涌电流流过时,第一PN结反偏,第二PN结正偏,浪涌电流由第二电极泄放;当衬底为N型掺杂,且当第二电极有正向浪涌电流流过时,第一PN结反偏,第二PN结正偏,浪涌电流由第一电极泄放,以实现浪涌防护。本发明还公开了一种单向浪涌防护装置的制作方法。本发明适用于低压低容的环境下的浪涌防护,且浪涌防护效果好。
Description
技术领域
本发明涉及电子元件领域,具体涉及一种单向浪涌防护装置及其制作方法。
背景技术
在各种电子元器件中,芯片作为电子元器件的核心部件起着至关重要的作用。为了保护芯片不被浪涌电流破坏,通常需要在芯片上设置浪涌保护装置。现有的浪涌防护装置存在防护能力差的问题,此外,现有的浪涌防护装置不能满足在低压低电容等环境下使用,导致其使用范围受到限制。因此,如何获得一种防护效果好,使用范围广的浪涌防护装置就成为一种客观需求。
发明内容
本发明提供了一种单向浪涌防护装置,用于解决现有的芯片浪涌防护装置防护效果差,且无法在低压、低电容工作环境下进行浪涌防护的问题。
本发明还提供了一种单向浪涌防护装置的制作方法。
为实现本发明的目的,本发明提供了一种单向浪涌防护装置,包括衬底和相互绝缘的第一电极、第二电极及多个金属互联,在所述衬底上间隔设有多个第一掺杂区,每个所述第一掺杂区内设有一个第二掺杂区,所述衬底与多个所述第一掺杂区之间分别连接有第一PN结,每个所述第一掺杂区与其内的第二掺杂区之间连接有第二PN结,所述第一电极与第一个第二掺杂区电连接,所述第二电极与最后一个第二掺杂区电连接,所述第一电极通过多个所述第二掺杂区、多个所述第二PN结、多个所述第一掺杂区及多个所述金属互联与所述第二电极串联,当所述衬底为P型掺杂,所述第一掺杂区为N型掺杂,所述第二掺杂区为P型掺杂,且当所述第一电极有正向浪涌电流流过时,所述第一PN结反偏,所述第二PN结正偏,浪涌电流经由所述第二电极泄放;当所述衬底为N型掺杂,所述第一掺杂区为P掺杂,所述第二掺杂区为N型掺杂,且当所述第二电极有正向浪涌电流流过时,所述第一PN结反偏,所述第二PN结正偏,浪涌电流由所述第一电极泄放,以实现浪涌防护。
所述第一掺杂区的数量为N个,所述金属互联的数量为N-1个,所述第M个金属互联的一端与第M个第一掺杂区电连接,其另一端与第M+1个第二掺杂区电连接,其中,1≤M≤N-1。
所述第一电极设有与第二掺杂区电连接的第一连接部,所述第一连接部的结构与所述第二掺杂区的横向截面结构相同,其面积小于所述第二掺杂区的横向截面面积;所述第二电极设有与第一掺杂区的电连接的第二连接部,所述第二连接部呈倒“C”型,其中部与第一掺杂区远离所述第一电极的一侧连接,其两端部分别向靠近所述第一电极方向延伸并与所述第一掺杂区的两端连接,所述第二连接部的面积小于第一掺杂区对应区域的横向截面面积。
在一些实施例中,所述第一金属互联设有第一金属互联本体,在所述第一金属互联本体靠近衬底的一侧设有第三连接部及第四连接部,所述第三连接部及所述第四连接部通过所述第一金属互联本体电连接,所述第三连接部的结构和大小与所述第二连接部的结构和大小相匹配,所述第四连接部的结构和大小与第一连接部的结构和大小相匹配;所述第二金属互联设有第二金属互联本体,在所述第二金属互联本体靠近衬底的一侧设有第五连接部及第六连接部,所述第五连接部及所述第六连接部通过所述第二金属互联本体电连接,所述第五连接部的结构和大小与所述第二连接部的结构和大小相匹配,所述第六连接部的结构和大小与第一连接部的结构和大小相匹配。
在一些实施例中,该保护芯片还包括钝化层,所述钝化层设于所述衬底上并覆盖部分所述第一掺杂区、部分第二掺杂区、部分第一PN结及部分第二PN结,所述钝化层上设有多个用于使所述电极或金属互联与所述第二掺杂区电连接的第一连接孔,所述钝化层上设有多个用于使所述电极或金属互联与所述第一掺杂区电连接的第二连接孔。
进一步地,所述第一连接孔的结构与所述第二掺杂区的横向截面结构相匹配,其孔径小于所述第二掺杂区的外径,所述第二连接孔的结构呈倒“C”型,其位于所述第二掺杂区上远离所述第一电极的一侧。
在一些实施例中,该保护芯片还包括表面钝化层,所述表面钝化层设于所述钝化层上并覆盖部分所述第一电极、部分第二电极、多个金属互联及部分钝化层,所述表面钝化层上设有对所述第一电极进行电连接的第三连接孔,所述表面钝化层上设有对所述第二电极进行电连接的第四连接孔。
进一步地,所述第三连接孔的结构与所述第一电极的横向截面结构相匹配,其面积小于所述第一电极的横向截面面积,所述第四连接孔的结构与所述第二电极的横向截面结构相匹配,其面积小于所述第二电极的横向截面面积。
在一些实施例中,该保护芯片还包括金属电极及高掺杂区,所述金属电极设于所述衬底上远离所述第一掺杂区的一侧,所述金属电极与所述衬底连接,所述高掺杂区设于所述衬底与所述金属电极之间。
本发明还提供了一种单向浪涌防护装置的制作方法,包括:
提供一衬底;
在所述衬底的内部进行掺杂,间隔形成多个第一掺杂区,每个所述第一掺杂区与所述衬底连接位置形成第一PN结;
在多个所述第一掺杂区内部进行掺杂,形成第二掺杂区,所述第二掺杂区与所述第一掺杂区的连接位置形成第二PN结;
在所述衬底、第一PN结、第二PN结、第一掺杂区及第二掺杂区上制作钝化层,在所述钝化层上光刻蚀出第一连接孔及第二连接孔;
在所述钝化层上沉积金属层,在所述金属层上刻蚀相互绝缘的第一电极、第二电极及多个金属互联;
在所述第一电极、第二电极、多个金属互联及钝化层上制作表面钝化层,在所述表面钝化层上刻蚀出第三连接孔及第四连接孔;
在所述衬底远离所述第一掺杂区的一侧进行掺杂,形成高掺杂区;
在所述高掺杂区的一侧设置金属电极。
本发明的有益效果为:本发明通过设置多个第一掺杂区、第二掺杂区,当浪涌电流流向第一电极时,第二PN结正偏,第一PN结反偏,此时,浪涌电流通过第一电极、第二掺杂区、第二PN结、第一掺杂区、金属互联流至第二电极。实现通过多个第二PN结之间串联形成正向浪涌泄放通路,适合1.5V工作电压以下的电路浪涌防护。另一方面,多个第二PN结串联,其总电容小于单个PN结电容,可实现0.2PF以下超低电容工作环境。此外,本发明的第一PN结反偏电压很高,反向浪涌钳位电压可达5-1000V,因而适合单向浪涌防护电路。
附图说明
图1是本发明的结构示意图。
图2是本发明的衬底、第一掺杂区及第二掺杂区的俯视图。
图3是本发明的电极及金属互联俯视图。
图4是本发明的钝化层俯视图。
图5是本发明的表面钝化层俯视图。
图中,10、衬底,20、第一掺杂区,21、第一掺杂区,22、第一掺杂区,23、第一掺杂区,200、第一PN结,201、第一PN结,202、第一PN结,203、第一PN结,30、第一掺杂区,31、第二掺杂区,32、第二掺杂区,33、第三掺杂区,300、第二掺杂区,301、第二PN结,302、第二PN结,303、第二PN结,41、第一电极,411、第一连接部,42、第二电极,421、第二连接部,50、金属互联,51、第一金属互联,511、第一金属互联本体,512、第三连接部,513、第四连接部,52、第二金属互联,521、第二金属互联本体,522、第五连接部、523、第六连接部,60、钝化层,61、第一连接孔,62、第二连接孔,63、第一钝化层,64、第二钝化层,65、第三钝化层,66、第四钝化层,67、第五钝化层,68、第六钝化层,69、第七钝化层,70、表面钝化层,71、第三连接孔,72、第四连接孔,73、第一表面钝化层,74、第二表面钝化层,75、第三表面钝化层,80、金属电极,90、高掺杂区。
具体实施方式
下面将结合附图和具体实施例对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,本发明提供的一种单向浪涌防护装置包括衬底10、第一掺杂区20、第二掺杂区30、第一电极41、第二电极42及金属互联50。其中,第一掺杂区20设于衬底10内,衬底10与第一掺杂区20连接有第一PN结200,第二掺杂区30设于第一掺杂区20内,第一掺杂区20与第二掺杂区30连接有第二PN结300,第一电极41、第二电极42及金属互联50之间通过第一掺杂区20、第二PN结300及第二掺杂区30串联。本发明的保护芯片适合1.5V工作电压以下的电路浪涌防护。
如图1所示,衬底10可为P型或N型的<111>晶相衬底单晶片,该衬底10还可为P型或N型的<100>晶相衬底单晶片,其厚度为150~550微米,电阻率为0.002~1000欧姆。该衬底为单面抛光片,其氧化层的厚度为在衬底10内部可通过掺磷或掺硼进行掺杂,当掺磷时,为P型掺杂,当掺硼时,为N型掺杂,以形成掺杂区。
如图1所示,在衬底10内间隔设有多个第一掺杂区20,在每个第一掺杂区20内设有一个第二掺杂区30,在衬底与第一掺杂区20的连接位置形成第一PN结200,在第二掺杂区30与第一掺杂区20的连接位置形成第一PN结300。当衬底10为P型掺杂时,第一掺杂区20为N型掺杂,第二掺杂区30为P型掺杂。当衬底为N型掺杂时,第一掺杂区20为P型掺杂,第二掺杂区30为N型掺杂。本实施例中,多个第一掺杂区20沿衬底10的横向间隔设置。通过改变第一掺杂区20、第二掺杂区30及衬底10之间的相对电压,可使第一PN结200、第二PN结300正偏或反偏。例如,当衬底10为P型掺杂时,第一掺杂区20为N型掺杂,第二掺杂区30为P型掺杂,当第二掺杂区30的电压高于第一掺杂区20的电压时,第二PN结300为正偏,此时,第二掺杂区30的电流通过第二PN结300流至第一掺杂区20。此外,通过控制衬底10处于悬空状态或控制衬底10的电压小于第一掺杂区20的电压,使第一PN结200为反偏,此时,第一掺杂区20的电压无法流至衬底10,从而实现单向防护。当衬底10为N型掺杂时,第一掺杂区20为P型掺杂,第二掺杂区30为N型掺杂,当第一掺杂区20的电压高于第二掺杂区30的电压时,第二PN结300为正偏,此时,第一掺杂区20的电流通过第二PN结300流至第二掺杂区30。此外,通过控制衬底10处于悬空状态或控制衬底10的电压高于第一掺杂区20的电压,使第一PN结200为反偏,此时,第一掺杂区20的电压无法流至衬底10,从而实现单向防护。
如图1、图2所示,第一掺杂区20为槽状结构,其可为方形槽,也可为圆形槽,还可为其他形状的槽体。本实施例中,第一掺杂区20为长方形槽体。第二掺杂区30为槽状结构,其可为方形槽,也可为圆形槽,还可为其他形状的槽体。本实施例中,第二掺杂区30为长方形槽体。
如图1所示,在衬底10靠近第一掺杂区20一侧设有第一电极41、第二电极42及多个金属互联50,其中,第一电极41和第二电极42分别间隔设于衬底10的两端,其用于输入和输出电流。多个金属互联50分别间隔设于第一电极41与第二电极42之间。第一电极41、第二电极42及多个金属互联50之间相互绝缘。在一些实施例中,第一掺杂区20的数量为N个,金属互联的数量为N-1个。其中,第一电极41与第一个第二掺杂区30电连接,第二电极42与最后一个第二掺杂区30电连接。第M个金属互联50的一端与第M个第一掺杂区20电连接,其另一端与第M+1个第二掺杂区30电连接。其中,1≤M≤N-1。
具体地,如图1所示的实施例中,第一掺杂20的数量为三个,金属互联的数量为两个。第一掺杂区20包括间隔设置的第一掺杂区21、第一掺杂区22、第一掺杂区23,第二掺杂区30包括第二掺杂31、第二掺杂区32、第二掺杂区33,第一PN接200包括第一PN结201、第一PN结202、第一PN结203,第二PN结300包括第二PN结301、第二PN结302、第二PN结303。金属互联50包括第一金属互联51及第二金属互联52。其中,第一电极41与第二掺杂区31电连接,第二电极42与第一掺杂区23电连接,第一金属互联51的一端与第一掺杂区21电连接,其另一端与第二掺杂区32电连接,第二金属互联52的一端与第一掺杂区22电连接,其另一端与第二掺杂区33电连接。当衬底10为P型掺杂,且当第一电极41有正向浪涌电流流过时,第一电极41相对于第二电极42为正电位,此时,第一PN结200反偏,第二PN结300正偏。浪涌电流从第一电极41流经第二掺杂区31,经第二PN结301流经第一掺杂区21,然后经第一金属互联51流经第二掺杂区32,经第二PN结302流经第一掺杂区22,再经第二金属互联52流经第二掺杂区33,经第二PN结303流经第一掺杂区23,最后通过第二电极42抽走形成泄放回路。当衬底10为N型掺杂,且当第二电极42有正向浪涌电流流过时,第二电极42相对于第一电极41为正电位,此时,第一PN结200反偏,第二PN结300正偏。浪涌电流从第二电极42流经第一掺杂区23,经第二PN结303流经第二掺杂区33,然后经第二金属互联52流经第一掺杂区22,经第二PN结302流经第二掺杂区32,再经第一金属互联51流经第一掺杂区21,经第二PN结301流经第二掺杂区31,最后通过第一电极41抽走形成泄放回路。本实施例通过三个第二PN结300串联形成正向浪涌泄放通路,适合1.5V工作电压以下的电路浪涌防护,且由于三个第二PN结300串联,总电容小于单个PN结电容,可实现0.2PF以下超低电容工作环境。此外,由于第一PN结200反偏,反向浪涌钳位电压可达5~1000V,适合单向浪涌防护电路。
如图3所示,第一电极41用于输入或输出电流,其中,当衬底10为P型掺杂时,第一电极41用于输入电流;当衬底10为N型掺杂时,第一电极41用于输出电流。该第一电极41设有第一连接部411,该第一连接部411与第二掺杂区31电连接,第一连接部411的结构与第二掺杂区31的横向截面结构相同,以使第一连接部411与第二掺杂区31接触良好。且第一连接部411的面积小于第二掺杂区31的横向截面面积,以避免第一连接部411与第二PN结301或第一掺杂区21电连接。如图3所示的实施例中,第一连接部411为矩形结构。第二电极42用于输出或输入电流,其中,当衬底10为P型掺杂时,第二电极42用于输出电流;当衬底10为N型掺杂时,第一电极41用于输入电流。该第二电极42设有第二连接部421,该第二连接部421与第一掺杂区23电连接,该第二连接部421呈倒“C”型,其中部与第一掺杂区23远离第一电极41的一侧连接,其两端部分别向靠近第一电极41方向延伸并与第一掺杂区23的两端连接,以提高第二电极42与第一掺杂区23的接触面积。且第二连接部421的面积小于第一掺杂区23对应区域的横向截面面积,以避免第二连接部421与第一PN结203或衬底10电连接。
如图3所示,第一金属互联51用于连接第一掺杂区21及第二掺杂区32,该第一金属互联51设有第一金属互联本体511,在第一金属互联本体511靠近衬底的一侧设有第三连接部512及第四连接部513,第三连接部512及第四连接部513通过第一金属互联本体511电连接。其中,第三连接部512的结构与第二连接部421的结构相同。且第三连接部512的面积小于第一掺杂区21对应区域的横向截面面积,以避免第三连接部512与第一PN结201或衬底10电连接。第四连接部513的结构与第一连接部411的结构相同。且第四连接部513的面积小于第二掺杂区32的横向截面面积,以避免第四连接部513与第二PN结302或第一掺杂区22电连接。第二金属互联52用于连接第一掺杂区22及第二掺杂区33,该第二金属互联52设有第二金属互联本体521,在第二金属互联本体521靠近衬底的一侧设有第五连接部522及第六连接部523,第五连接部522及第六连接部523通过第二金属互联本体521电连接。其中,第五连接部522的结构与第二连接部421的结构相同,且第五连接部522的面积小于第一掺杂区22对应区域的横向截面面积,以避免第五连接部522与第一PN结202或衬底10电连接。第六连接部523的结构与第一连接部411的结构相同。且第六连接部523的面积小于第二掺杂区33的横向截面面积,以避免第六连接部523与第二PN结303或第一掺杂区23电连接。
如图1所示,在衬底10上靠近第一掺杂区20的一侧设有钝化层60,其用于使衬底10、第一掺杂区20、第二掺杂区30、第一电极41、第二电极42、金属互联50之间相互绝缘。该钝化层60覆盖衬底10、部分第一掺杂区20、部分第二掺杂区30、部分第一PN结200及部分第二PN结300。在钝化层60上设有多个第一连接孔61及多个第二连接孔62,其中,第一连接孔61用于使第一电极41或金属互联50与第二掺杂区30电连接,第二连接孔62用于使第二电极42或金属互联50与第一掺杂区20电连接。如图1、图4所示,第一连接孔61的结构与第二掺杂区30的横向截面结构相匹配,第二连接孔62的结构呈倒“C”型。如图4所示的实施例中,第一连接孔61的结构及大小与第一连接部411的结构及大小相同,第二连接孔62的结构及大小与第二连接部421的结构及大小相同。
具体地,如图1、图4所示的实施例中,钝化层60包括相互连接的第一钝化层63、第二钝化层64、第三钝化层65、第四钝化层66,第五钝化层67、第六钝化层68及第七钝化层69。其中,第一钝化层63设于衬底10上靠近第一电极41的一侧,该第一钝化层63覆盖于部分衬底10、部分第一PN结201、部分第一掺杂区21、部分第二PN结301及部分第二掺杂区31。第二钝化层64覆盖部分第二掺杂区31、部分第二PN结201及部分第一掺杂区21。第三钝化层65覆盖部分第一掺杂区21、部分第一PN结201、部分衬底10、部分第一PN结202、部分第一掺杂区22、部分第二PN结302及部分第二掺杂区32。第四钝化层66覆盖部分第二掺杂区32、部分第二PN结302及部分第一掺杂区22。第五钝化层67覆盖部分第一掺杂区22、部分第一PN结202、部分衬底10、部分第一PN结203、部分第一掺杂区23、部分第二PN结303及部分第二掺杂区33。第六钝化层68覆盖部分第二掺杂区33、部分第二PN结303及部分第一掺杂区23。第七钝化层69覆盖部分第一掺杂区23、部分第一PN结203及部分衬底10。
如图1所示,在第一电极41、第二电极42及金属互联50上设有表面钝化层70,其用于使第一电极41、第二电极42及金属互联之间相互绝缘。该表面钝化层70覆盖部分第一电极41、部分钝化层60、金属互联50及部分第二电极42。在表面钝化层70上设有第三连接孔71及第四连接孔72,其中,第三连接孔71用于使第一电极41与输入电流连接,第四连接孔72用于使第二电极42与输出电流连接。如图1、图5所示,第三连接孔71的结构与第一电极41的横向截面结构相匹配,其面积小于第一电极41的横向截面面积。第四连接孔72的结构与第二电极42的横向截面结构相匹配,其面积小于第二电极42的横向截面面积。
具体地,如图1,图5所示的实施例中,表面钝化层70包括相互连接的第一表面钝化层73、第二表面钝化层74及第三表面钝化层75。其中,第一表面钝化层73覆盖部分第一电极41。第二表面钝化层74覆盖部分第一电极41、部分第二钝化层64、第一金属互联51、部分第四钝化层66、第二金属互联52、部分第六钝化层68及部分第二电极42。第三表面钝化层75覆盖部分第二电极42。
如图1所示,在衬底10上远离第一掺杂区20一侧设有金属电极80,该金属电极80与衬底10连接。通过控制金属电极80与第一衬底20之间的相对电压使第一PN结200反偏,从而实现单向防护。例如,当衬底10为P型掺杂时,金属电极10可处于悬空状态,或者可通过控制金属电极10的电压小于第一掺杂区20的电压,而使第一PN结200反偏。当衬底10为N型掺杂时,金属电极10可处于悬空状态,或者可通过控制金属电极10的电压大于第一掺杂区20的电压,而使第一PN结200反偏。在一些实施例中,在金属电极80与衬底10之间设有高掺杂区90,用于减少金属电极80欧姆接触电阻。
本发明的制作流程为:首先提供一个衬底10,该衬底10可为P型或N型的<111>晶相衬底单晶片,该衬底10还可为P型或N型的<100>晶相衬底单晶片,其厚度为150~550微米,电阻率为0.002~1000欧姆。该衬底为单面抛光片,其氧化层的厚度为在衬底10内部可通过掺磷或掺硼进行掺杂,当掺磷时,为P型掺杂,当掺硼时,为N型掺杂,以形成掺杂区。
在衬底10内进行光刻形成多个掺杂区,在每个掺杂区内掺杂形成第一掺杂区20。如图1所示的实施例中,在衬底10内进行光刻间隔形成三个掺杂区,在每个掺杂区内进行掺杂,从而形成三个第一掺杂区20,即第一掺杂区21、第一掺杂区22、第一掺杂区23。其中,若衬底为P型掺杂,则第一掺杂区20为N型掺杂;若衬底为N型掺杂,则第一掺杂区20为P型掺杂,每个第一掺杂区20与衬底10的连接位置形成第一PN结200,其中,第一掺杂区21与衬底的连接位置形成第一PN结201,第一掺杂区22与衬底的连接位置形成第一PN结202,第一掺杂区23与衬底的连接位置形成第一PN结203。本实施例中,第一PN结200的结深为30~60微米,氧化层厚度为当衬底为P型掺杂,且第一掺杂区20的电压高于衬底10的电压或衬底10处于悬空状态时,第一PN结200反偏,此时,第一掺杂区20与衬底10之间无法导通。当衬底为N型掺杂,且第一掺杂区20的电压低于衬底10的电压或衬底10处于悬空状态时,第一PN结200反偏,此时,第一掺杂区20与衬底10之间无法导通。
在每个第一掺杂区20内进行光刻形成掺杂区,在该掺杂区内掺杂形成第二掺杂区30,该第二掺杂区30包括第二掺杂区31、第二掺杂区32、第三掺杂区33。其中,若第一掺杂区20为N型掺杂,则第二掺杂区30为P型掺杂;若第一掺杂区20为P型掺杂,则第二掺杂区30为N型掺杂。第二掺杂区30与第一掺杂区20的连接位置形成第二PN结300,具体地,第二掺杂区31与第一掺杂区21的连接位置形成第二PN结301,第二掺杂区32与第一掺杂区22的连接位置形成第二PN结302,第二掺杂区33与第一掺杂区23的连接位置形成第二PN结303。第二PN结300的结深为20~30微米,氧化层厚度为当衬底为P型掺杂,且第二掺杂区30的电压高于第一掺杂区20的电压时,第二PN结300正偏,此时,第二掺杂区30与第一掺杂区20之间通过第二PN结导通。当衬底为N型掺杂,且第二掺杂区30的电压低于第一掺杂区20的电压时,第二PN结300正偏,此时,第二掺杂区30与第一掺杂区20之间通过第二PN结导通。
在第一PN结200和第二PN结300上通过热生长或CVD方法沉积钝化层60,该钝化层60可由SiO2、掺氧半绝缘多晶硅(SIPOS)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、LPSiN等制成,在钝化层60上光刻蚀裸露出与第二掺杂区30电连接的第一连接孔61及与第一掺杂区20电连接的第二连接孔62。该第一连接孔61和第二连接孔62可通过湿法刻蚀制成,也可通过干法刻蚀制成。第一连接孔61和第二连接孔62将钝化层60分成第一钝化层63、第二钝化层64、第三钝化层65、第四钝化层66、第五钝化层67、第六钝化层68及第七钝化层69。其中,第一钝化层63覆盖于部分衬底10、部分第一PN结201、部分第一掺杂区21、部分第二PN结301及部分第二掺杂区31。第二钝化层64覆盖部分第二掺杂区31、部分第二PN结201及部分第一掺杂区21。第三钝化层65覆盖部分第一掺杂区21、部分第一PN结201、部分衬底10、部分第一PN结202、部分第一掺杂区22、部分第二PN结302及部分第二掺杂区32。第四钝化层66覆盖部分第二掺杂区32、部分第二PN结302及部分第一掺杂区22。第五钝化层67覆盖部分第一掺杂区22、部分第一PN结202、部分衬底10、部分第一PN结203、部分第一掺杂区23、部分第二PN结303及部分第二掺杂区33。第六钝化层68覆盖部分第二掺杂区33、部分第二PN结303及部分第一掺杂区23。第七钝化层69覆盖部分第一掺杂区23、部分第一PN结203及部分衬底10。
在钝化层60表面通过PVD方式或化学电镀的方式沉积一层金属,其可为铝硅铜或钛镍银等金属。在金属上通过干法刻蚀的方式光刻蚀形成与第二掺杂区31接触的第一电极41,形成与第一掺杂区23接触的第二电极42,形成连接第一掺杂区21和第二掺杂区32的第一金属互联51及形成连接第一掺杂区22和第二掺杂区33的第二金属互联52。第一电极41、第一金属互联51、第二金属互联52及第二电极42之间通过光刻蚀后相互绝缘。
在第一电极41、金属互联50及第二电极42上覆盖表面钝化层70。该表面钝化层为SiN、NSG、PSG或polymide等金属上钝化层,对表面钝化层进行PAD光刻,并通过PAS刻蚀形成第三连接孔71及第四连接孔72。第三连接孔71用于使第一电极41部分裸露而与输入电流连接,第四连接孔72用于使第二电极42部分裸露而与输出电流连接。第三连接孔71和第四连接孔72将表面钝化层70分成第一表面钝化层73、第二表面钝化层74及第三表面钝化层75。其中,第一表面钝化层73覆盖部分第一电极41。第二表面钝化层74覆盖部分第一电极41、部分第二钝化层64、第一金属互联51、部分第四钝化层66、第二金属互联52、部分第六钝化层68及部分第二电极42。第三表面钝化层75覆盖部分第二电极42。
对衬底10远离第一掺杂区一侧的表面进行减薄,减薄至80微米-250微米,再注入硼或磷形成高掺杂区90,快速退火后,在高掺杂区90远离沉底的一侧通过PVD、电镀或化学镀的方式覆盖一层金属电极80,该金属电极80可为金属钛镍银、锡铜合金或金合金等。最后通过CP测试,即得到本实施例的单向浪涌防护装置。
本发明通过设置三个第一掺杂区20、第二掺杂区30,当衬底10为P型掺杂,且当浪涌电流流向第一电极41时,第二PN结300正偏,第一PN结200反偏,此时,浪涌电流通过第一电极41流入第二掺杂区31,经第二PN结301流入第一掺杂区21,然后通过第一金属互联51流入第二掺杂区32,经第二PN结302流入第一掺杂区22,再通过第二金属互联52流入第二掺杂区33,经第二PN结303流入第一掺杂区23,最后通过第二电极42泄放出去。当衬底10为N型掺杂,且当浪涌电流流向第二电极42时,第二PN结300正偏,第一PN结200反偏,此时,浪涌电流通过第二电极42流经第一掺杂区23,经第二PN结303流经第二掺杂区33,然后经第二金属互联52流经第一掺杂区22,经第二PN结302流经第二掺杂区32,再经第一金属互联51流经第一掺杂区21,经第二PN结301流经第二掺杂区31,最后通过第一电极41泄放出去。从而通过第二PN结301、第二PN结302、第二PN结303之间串联形成正向浪涌泄放通路,适合1.5V工作电压以下的电路浪涌防护。另一方面,三个第二PN结300串联,其总电容小于单个PN结电容,可实现0.2PF以下超低电容工作环境。此外,本发明的第一PN结200反偏电压很高,反向浪涌钳位电压可达5-1000V,因而适合单向浪涌防护电路。本发明利用PN结正向浪涌大于反向浪涌的特性,集成多个串联正向PN结进行线路防护,同等面积浪涌防护能力比采用PN结反偏工作提高浪涌保护能力在10倍以上。
尽管通过以上实施例对本发明进行了揭示,但本发明的保护范围并不局限于此,在不偏离本发明构思的条件下,对以上各构件所做的变形、替换等均将落入本发明的权利要求范围内。
Claims (10)
1.一种单向浪涌防护装置,其特征在于,包括衬底和相互绝缘的第一电极、第二电极及多个金属互联,在所述衬底上间隔设有多个第一掺杂区,每个所述第一掺杂区内设有一个第二掺杂区,所述衬底与多个所述第一掺杂区之间分别连接有第一PN结,每个所述第一掺杂区与其内的第二掺杂区之间连接有第二PN结,所述第一电极与第一个第二掺杂区电连接,所述第二电极与最后一个第二掺杂区电连接,所述第一电极通过多个所述第二掺杂区、多个所述第二PN结、多个所述第一掺杂区及多个所述金属互联与所述第二电极串联,当所述衬底为P型掺杂时,所述第一掺杂区为N型掺杂,所述第二掺杂区为P型掺杂,且当所述第一电极有正向浪涌电流流过时,所述第一PN结反偏,所述第二PN结正偏,浪涌电流由所述第二电极泄放;当所述衬底为N型掺杂时,所述第一掺杂区为P掺杂,所述第二掺杂区为N型掺杂,且当所述第二电极有正向浪涌电流流过时,所述第一PN结反偏,所述第二PN结正偏,浪涌电流由所述第一电极泄放,以实现浪涌防护。
2.如权利要求1所述的单向浪涌防护装置,其特征在于,所述第一掺杂区的数量为N个,所述金属互联的数量为N-1个,所述第M个金属互联的一端与第M个第一掺杂区电连接,其另一端与第M+1个第二掺杂区电连接,其中,1≤M≤N-1。
3.如权利要求1所述的单向浪涌防护装置,其特征在于,所述第一电极设有与第二掺杂区电连接的第一连接部,所述第一连接部的结构与所述第二掺杂区的横向截面结构相同,其面积小于所述第二掺杂区的横向截面面积;所述第二电极设有与第一掺杂区的电连接的第二连接部,所述第二连接部呈倒“C”型,其中部与第一掺杂区远离所述第一电极的一侧连接,其两端部分别向靠近所述第一电极方向延伸并与所述第一掺杂区的两端连接,所述第二连接部的面积小于第一掺杂区对应区域的横向截面面积。
4.如权利要求3所述的单向浪涌防护装置,其特征在于,所述第一金属互联设有第一金属互联本体,在所述第一金属互联本体靠近衬底的一侧设有第三连接部及第四连接部,所述第三连接部及所述第四连接部通过所述第一金属互联本体电连接,所述第三连接部的结构和大小与所述第二连接部的结构和大小相匹配,所述第四连接部的结构和大小与第一连接部的结构和大小相匹配;所述第二金属互联设有第二金属互联本体,在所述第二金属互联本体靠近衬底的一侧设有第五连接部及第六连接部,所述第五连接部及所述第六连接部通过所述第二金属互联本体电连接,所述第五连接部的结构和大小与所述第二连接部的结构和大小相匹配,所述第六连接部的结构和大小与第一连接部的结构和大小相匹配。
5.如权利要求1所述的单向浪涌防护装置,其特征在于,该保护芯片还包括钝化层,所述钝化层设于所述衬底上并覆盖部分所述第一掺杂区、部分第二掺杂区、部分第一PN结及部分第二PN结,所述钝化层上设有多个用于使所述电极或金属互联与所述第二掺杂区电连接的第一连接孔,所述钝化层上设有多个用于使所述电极或金属互联与所述第一掺杂区电连接的第二连接孔。
6.如权利要求5所述的单向浪涌防护装置,其特征在于,所述第一连接孔的结构与所述第二掺杂区的横向截面结构相匹配,其孔径小于所述第二掺杂区的外径,所述第二连接孔的结构呈倒“C”型,其位于所述第二掺杂区上远离所述第一电极的一侧。
7.如权利要求5所述的单向浪涌防护装置,其特征在于,该保护芯片还包括表面钝化层,所述表面钝化层设于所述钝化层上并覆盖部分所述第一电极、部分第二电极、多个金属互联及部分钝化层,所述表面钝化层上设有对所述第一电极进行电连接的第三连接孔,所述表面钝化层上设有对所述第二电极进行电连接的第四连接孔。
8.如权利要求7所述的单向浪涌防护装置,其特征在于,所述第三连接孔的结构与所述第一电极的横向截面结构相匹配,其面积小于所述第一电极的横向截面面积,所述第四连接孔的结构与所述第二电极的横向截面结构相匹配,其面积小于所述第二电极的横向截面面积。
9.如权利要求1所述的单向浪涌防护装置,其特征在于,该保护芯片还包括金属电极及高掺杂区,所述金属电极设于所述衬底上远离所述第一掺杂区的一侧,所述金属电极与所述衬底连接,所述高掺杂区设于所述衬底与所述金属电极之间。
10.一种单向浪涌防护装置的制作方法,其特征在于,包括:
提供一衬底;
在所述衬底的内部进行掺杂,间隔形成多个第一掺杂区,每个所述第一掺杂区与所述衬底连接位置形成第一PN结;
在多个所述第一掺杂区内部进行掺杂,形成第二掺杂区,所述第二掺杂区与所述第一掺杂区的连接位置形成第二PN结;
在所述衬底、第一PN结、第二PN结、第一掺杂区及第二掺杂区上制作钝化层,在所述钝化层上光刻蚀出第一连接孔及第二连接孔;
在所述钝化层上沉积金属层,在所述金属层上刻蚀相互绝缘的第一电极、第二电极及多个金属互联;
在所述第一电极、第二电极、多个金属互联及钝化层上制作表面钝化层,在所述表面钝化层上刻蚀出第三连接孔及第四连接孔;
在所述衬底远离所述第一掺杂区的一侧进行掺杂,形成高掺杂区;
在所述高掺杂区的一侧设置金属电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311248719.2A CN117116936B (zh) | 2023-09-25 | 2023-09-25 | 单向浪涌防护装置及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311248719.2A CN117116936B (zh) | 2023-09-25 | 2023-09-25 | 单向浪涌防护装置及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117116936A true CN117116936A (zh) | 2023-11-24 |
CN117116936B CN117116936B (zh) | 2024-04-26 |
Family
ID=88805600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311248719.2A Active CN117116936B (zh) | 2023-09-25 | 2023-09-25 | 单向浪涌防护装置及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117116936B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136375A (ja) * | 1989-10-23 | 1991-06-11 | Shindengen Electric Mfg Co Ltd | サージ防護デバイス |
US20030209724A1 (en) * | 1999-03-01 | 2003-11-13 | Casey Kelly C. | Semiconductor device for low voltage protection with low capacitance |
CN105552873A (zh) * | 2016-01-05 | 2016-05-04 | 深圳市槟城电子有限公司 | 一种浪涌防护器件 |
US20170221875A1 (en) * | 2016-02-01 | 2017-08-03 | Ubiq Semiconductor Corp. | Diode device of transient voltage suppressor and manufacturing method thereof |
CN107706229A (zh) * | 2017-08-31 | 2018-02-16 | 北京燕东微电子有限公司 | 瞬态电压抑制器及其制造方法 |
CN111668211A (zh) * | 2020-07-13 | 2020-09-15 | 北京时代华诺科技有限公司 | 一种半导体结构、浪涌保护器件和制作方法 |
CN211654822U (zh) * | 2020-05-09 | 2020-10-09 | 捷捷半导体有限公司 | 单向负阻静电放电保护器件 |
CN115172358A (zh) * | 2022-04-20 | 2022-10-11 | 深圳长晶微电子有限公司 | 超低压低容单向保护器及其制作方法 |
-
2023
- 2023-09-25 CN CN202311248719.2A patent/CN117116936B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136375A (ja) * | 1989-10-23 | 1991-06-11 | Shindengen Electric Mfg Co Ltd | サージ防護デバイス |
US20030209724A1 (en) * | 1999-03-01 | 2003-11-13 | Casey Kelly C. | Semiconductor device for low voltage protection with low capacitance |
CN105552873A (zh) * | 2016-01-05 | 2016-05-04 | 深圳市槟城电子有限公司 | 一种浪涌防护器件 |
US20170221875A1 (en) * | 2016-02-01 | 2017-08-03 | Ubiq Semiconductor Corp. | Diode device of transient voltage suppressor and manufacturing method thereof |
CN107706229A (zh) * | 2017-08-31 | 2018-02-16 | 北京燕东微电子有限公司 | 瞬态电压抑制器及其制造方法 |
CN211654822U (zh) * | 2020-05-09 | 2020-10-09 | 捷捷半导体有限公司 | 单向负阻静电放电保护器件 |
CN111668211A (zh) * | 2020-07-13 | 2020-09-15 | 北京时代华诺科技有限公司 | 一种半导体结构、浪涌保护器件和制作方法 |
CN115172358A (zh) * | 2022-04-20 | 2022-10-11 | 深圳长晶微电子有限公司 | 超低压低容单向保护器及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117116936B (zh) | 2024-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101192548B1 (ko) | 후면-접촉형 태양 전지의 도전층들의 접촉 분리 방법 및태양 전지 | |
JP5016284B2 (ja) | 半導体基板上に形成される高精度高周波数キャパシタ | |
TWI761740B (zh) | 半導體裝置 | |
US5728594A (en) | Method of making a multiple transistor integrated circuit with thick copper interconnect | |
US8541865B2 (en) | Semiconductor device with improved ESD protection | |
US9000476B2 (en) | Optoelectronic component | |
US20190371932A1 (en) | Semiconductor device | |
US6515345B2 (en) | Transient voltage suppressor with diode overlaying another diode for conserving space | |
CN100380679C (zh) | 芯片级肖特基器件 | |
CN104517915A (zh) | 布局及其制造方法 | |
EP4181184A2 (en) | Silicon carbide power module | |
US9607984B2 (en) | Common drain semiconductor device structure and method | |
CN106169508B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
CN117116936B (zh) | 单向浪涌防护装置及其制作方法 | |
CN221041129U (zh) | 单向浪涌防护装置 | |
US6448589B1 (en) | Single side contacts for a semiconductor device | |
CN115172358B (zh) | 超低压低容单向保护器及其制作方法 | |
US20070077738A1 (en) | Fabrication of small scale matched bi-polar TVS devices having reduced parasitic losses | |
US20050269695A1 (en) | Surface-mount chip-scale package | |
JP2010050315A (ja) | ショットキーバリアダイオード | |
JP6845200B2 (ja) | 電力用半導体素子の負荷端子 | |
CN217086559U (zh) | 超低压低容单向保护器 | |
JP2021048413A (ja) | 半導体装置 | |
JP2020074382A (ja) | 半導体装置 | |
CN212676278U (zh) | 一种新型低电容tvs结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |