CN117082939A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117082939A
CN117082939A CN202310511842.2A CN202310511842A CN117082939A CN 117082939 A CN117082939 A CN 117082939A CN 202310511842 A CN202310511842 A CN 202310511842A CN 117082939 A CN117082939 A CN 117082939A
Authority
CN
China
Prior art keywords
electrode
display device
light emitting
contact
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310511842.2A
Other languages
English (en)
Inventor
南毓铉
李恒在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117082939A publication Critical patent/CN117082939A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：基底；第一堤，设置在基底上以彼此间隔开；第一电极和第二电极，设置在第一堤上以覆盖第一堤并且彼此间隔开；第一辅助电极，在第一电极上；以及发光元件，设置在第一电极与第二电极之间，第一辅助电极与发光元件叠置。

Description

显示装置
本申请要求于2022年5月16日在韩国知识产权局提交的第10-2022-0059445号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
实施例涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置已经变得越来越重要。因此，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
存在包括发光元件的自发光显示器件。自发光显示器件的示例包括由作为发光材料的有机材料形成的有机发光显示器件或者由作为发光材料的无机材料形成的无机发光显示器件。
发明内容
实施例提供了一种能够处理并解决由于偏心(或未对准)而在发光元件与接触电极之间发生的任何接触故障的显示装置。
然而，公开的实施例不限于这里所阐述的那些。通过参照下面给出的公开的详细描述，上述和其它实施例对于公开所属领域的普通技术人员将变得更加清楚。
在实施例中，显示装置可以包括：基底；第一堤，设置在基底上并且彼此间隔开；第一电极和第二电极，设置在第一堤上以覆盖第一堤并且彼此间隔开；第一辅助电极，在第一电极上；以及发光元件，设置在第一电极与第二电极之间，其中，第一辅助电极可以与发光元件叠置。
第一辅助电极可以与第一电极的端部叠置。
显示装置还可以包括在第二电极上的第二辅助电极，其中，第二辅助电极可以与第二电极的端部和发光元件叠置。
第一辅助电极和第二辅助电极可以设置在同一层。
第一辅助电极和第二辅助电极可以包括透明导电材料。
透明导电材料可以包括非晶的氧化铟锡(ITO)、结晶的ITO、非晶的氧化铟锌(IZO)或结晶的IZO。
第一辅助电极和第二辅助电极可以具有约3μm至约30μm的厚度。
显示装置还可以包括：第一绝缘层，设置在第一电极与第一辅助电极之间并且在第二电极与第二辅助电极之间。
显示装置还可以包括：第一接触电极，连接到第一电极并且与发光元件的第一端部接触。
显示装置还可以包括：第二接触电极，连接到第二电极并且与发光元件的第二端部接触。
第一接触电极可以与第一辅助电极直接接触。
第二接触电极可以与第二辅助电极直接接触。
第一辅助电极和第二辅助电极可以与发光元件直接接触。
显示装置还可以包括：第二绝缘层，设置在发光元件的上表面上，其中，第一接触电极可以与第二绝缘层的上表面直接接触。
显示装置还可以包括：第三绝缘层，设置在第一接触电极上，其中，第三绝缘层可以与第一接触电极的端部和第二绝缘层的上表面直接接触。
第二接触电极可以与第三绝缘层的上表面直接接触。
在实施例中，显示装置可以包括：基底；第一堤，设置在基底上并且彼此间隔开；第一电极和第二电极，设置在第一堤上以覆盖第一堤并且在第一方向上彼此间隔开，第一电极和第二电极在与第一方向交叉的第二方向上延伸；第一辅助电极，在第一电极上在第二方向上延伸；发光元件，设置在第一电极与第二电极之间；第一接触电极，连接到第一电极；第一接触电极在第二方向上延伸并与发光元件的第一端部接触；以及第二接触电极，连接到第二电极，第二接触电极在第二方向上延伸并与发光元件的第二端部接触，其中，第一辅助电极可以与发光元件的第一端部叠置。
在平面图中，第一辅助电极可以与第一电极的端部叠置，并且第一接触电极可以与第一辅助电极的端部叠置。
显示装置还可以包括：第二辅助电极，在第二电极与第二接触电极之间在第二方向上延伸。
第二辅助电极可以在平面图中与第二电极的端部叠置，并且第二接触电极可以在平面图中与第二辅助电极的端部叠置。
根据公开的所提及的方面和其它实施例，可以解决由于偏心(或未对准)而在发光元件与接触电极之间发生的任何接触故障。
应注意的是，公开的效果不限于上述那些，并且公开的其它效果将通过以下描述而明显。
附图说明
通过参照附图详细描述公开的实施例，公开的上述和其它方面和特征将变得更加明显，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是图1的区域A的示意性放大平面图；
图3是示出图1的显示装置的线的布局的示意性平面图；
图4和图5是图1的显示装置的像素电路的等效电路的示意图；
图6是沿着图2的线I-I'截取的示意性剖视图；
图7是图1的显示装置的像素的示意性平面图；
图8是沿着图7的线II-II'截取的示意性剖视图；
图9是图8的区域B的示意性剖视图；
图10是根据实施例的发光元件的示意性透视图；
图11是根据另一实施例的显示装置的像素的一部分的示意性剖视图；
图12是根据另一实施例的显示装置的像素的一部分的示意性剖视图；
图13是根据另一实施例的显示装置的像素的一部分的示意性剖视图；
图14是根据另一实施例的显示装置的像素的示意性平面图；
图15是沿着图14的线III-III'截取的示意性剖视图；
图16是根据另一实施例的显示装置的像素的示意性平面图；
图17是沿着图16的线IV-IV'截取的示意性剖视图；
图18是根据另一实施例的显示装置的像素的一部分的示意性剖视图；
图19是根据另一实施例的显示装置的像素的一部分的示意性剖视图；
图20是根据另一实施例的显示装置的像素的一部分的示意性剖视图；
图21是根据另一实施例的显示装置的像素的一部分的示意性剖视图；
图22是根据另一实施例的显示装置的像素的一部分的示意性剖视图；以及
图23是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多具体细节以提供对发明的各种实施例或实施方式的透彻理解。如这里所使用的，“实施例”和“实施方式”是作为这里公开的装置或方法的非限制性示例的可互换的词语。然而，明显的是，可以在没有这些具体细节或者有一个或更多个等同布置的情况下来实践各种实施例。这里，各种实施例不必是排他性的，也不必限制公开。例如，实施例的特定形状、构造和特性可以在另一实施例中使用或实施。
除非另有说明，否则所示实施例应当被理解为提供发明的特征。因此，在不脱离发明的情况下，除非另有说明，否则各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独或统称为“元件”)可以另外组合、分离、互换和/或重新布置。
通常在附图中使用交叉影线和/或阴影来阐明相邻的元件之间的边界。如此，除非说明，否则交叉影线或阴影的存在或不存在都不传达或者指示对元件的特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实现实施例时，可以与所描述的顺序不同地执行特定的工艺(处理)顺序。例如，两个连续描述的工艺可以基本同时执行或者以与所描述的顺序相反的顺序执行。此外，同样的附图标记指示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可以直接在另一元件或层上、直接连接到或结合到另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或者不具有居间元件的物理连接、电连接和/或流体连接。此外，第一方向DR1、第二方向DR2和第三方向DR3不限于直角坐标系的三个轴(诸如X轴、Y和Z轴)，并且可以在更广泛的意义上解释。例如，第一方向DR1、第二方向DR2和第三方向DR3可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于该公开的目的，“A和B中的至少一个”可以被解释为意味着仅A、仅B或者A和B的任何组合。此外，“X、Y和Z中的至少一个”和“选自于由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z或X、Y和Z中的两个或更多个的任何组合。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
尽管这里可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
出于描述的目的，这里可以使用诸如“在……下面”、“在……下方”、“在……下”、“下(下部)”、“在……上方”、“上(上部)”、“在……之上”、“较高(更高)”、“侧面(侧)”(例如，如在“侧壁”中)等的空间相对术语，由此来描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的方位之外，空间相对术语意图涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，那么被描述为“在”其它元件或特征“下方”或“下面”的元件随后将被定位为“在”其它元件或特征“上方”。因此，术语“在……下方”可以包括上方和下方两种方位。此外，设备可以另外定位(例如，旋转90度或者处于其它方位)，如此，相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述特定实施例的目的，而不是限制性的。如这里所使用的，除非上下文另有明确说明，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。此外，当在本说明书中使用术语“包括”和/或“包含”时说明所述特征、整数、步骤、操作、元件、组件和/或其组的存在，但不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。还应注意，如这里所使用的，术语“基本上”、“约”和其它类似术语用作近似术语而不是程度术语，并且因此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
这里参照作为中间结构和/或实施例的示意性图示的剖面图示和/或分解图示来描述各个实施例。如此，将预料到例如由制造技术和/或公差导致的图示的形状的变化。因此，这里公开的实施例不应一定被解释为限于区域的具体示出的形状，而是将包括例如由制造导致的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，这些区域的形状不必意图成为限制。
在下文中，将参照附图描述实施例。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10可以显示运动图像或静止图像。显示装置10可以包括提供显示屏幕的电子装置。显示装置10的示例可以包括电视(TV)、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器(HMD)、移动通信终端、电子记事本、电子书(e-book)、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数码相机、摄像机等。
显示装置10可以包括提供显示屏幕的显示面板。显示装置10的显示面板的示例可以包括无机发光二极管(LED)显示面板、有机发光二极管(OLED)显示面板、量子点发光二极管(QLED)显示面板、等离子体显示面板(PDP)、场发射显示器(FED)面板等。显示装置10的显示面板在下文中将被描述为例如无机LED显示面板，但是实施例不限于此。例如，各种其它显示面板也适用于显示装置10的显示面板。
显示装置10的形状可以变化。例如，显示装置10可以具有在水平方向上比在竖直方向上延伸得长的矩形形状、在竖直方向上比在水平方向上延伸得长的矩形形状、正方形形状、具有倒圆的角(顶点)的四边形形状、非四边形的多边形形状或圆形形状。显示装置10的显示区域DPA的形状可以类似于显示装置10的形状。图1示出了显示装置10和显示区域DPA都具有在第二方向DR2上延伸的矩形形状。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中显示画面的区域，非显示区域NDA可以是其中不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为无效区域。显示区域DPA可以占据显示装置10的中间部分。
显示区域DPA可以包括像素PX。像素PX可以在行方向和列方向上布置。像素PX中的每个在平面图中可以具有矩形形状或正方形形状，但是实施例不限于此。在另一示例中，像素PX中的每个可以具有菱形形状，该菱形形状具有相对于特定方向倾斜的边。像素PX可以以条形图案(或条形形状)或者岛形图案(或岛形形状)布置。像素PX中的每个可以包括发射特定波长范围的光的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕(例如，完全围绕)显示区域DPA或者围绕显示区域DPA的一部分。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在非显示区域NDA中。
图2是图1的区域A的示意性放大平面图。
参照图2，显示装置10的像素PX可以包括由像素限定层限定的发射区域(例如，LA1、LA2和LA3)，并且可以通过发射区域(例如，LA1、LA2和LA3)发射特定峰值波长的光。例如，显示装置10的显示区域DPA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以是将由显示装置10的发光元件产生的光输出到显示装置10的外部的区域。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以将具有特定峰值波长的光输出到显示装置10的外部。第一发射区域LA1可以发射第一颜色光，第二发射区域LA2可以发射第二颜色光，并且第三发射区域LA3可以发射第三颜色光。例如，第一颜色光可以是具有约610nm至约650nm的峰值波长的红光，第二颜色光可以是具有约510nm至约550nm的峰值波长的绿光，并且第三颜色光可以是具有约440nm至约480nm的峰值波长的蓝光。然而，实施例不限于此示例。
显示装置10的显示区域DPA可以包括定位在发射区域(例如，LA1、LA2和LA3)之间的光阻挡区域BA。例如，光阻挡区域BA可以围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。
图3是示出图1的显示装置的线的布局的示意性平面图。
参照图3，显示装置10可以包括线(例如，导线、电源线或信号线)。显示装置10可以包括扫描线SL、数据线DTL、初始化电压线VIL和电压线VL。例如，显示装置10还可以包括其它线。线可以包括由第一导电层形成并在第一方向DR1上延伸的线以及由第三导电层形成并在第二方向DR2上延伸的线。然而，线的延伸方向不限于此。
第一扫描线SL1和第二扫描线SL2可以在第一方向DR1上延伸。第一扫描线SL1和第二扫描线SL2的集合可以设置为彼此相邻，并且可以在第二方向DR2上与第一扫描线SL1和第二扫描线SL2的其它集合间隔开。第一扫描线SL1和第二扫描线SL2可以连接(例如，电连接)到扫描线布线垫(pad，也被称为“焊盘”)WPD_SC，扫描线布线垫WPD_SC连接到扫描驱动器(未示出)。第一扫描线SL1和第二扫描线SL2可以从非显示区域NDA中的垫区域PDA延伸到显示区域DPA。
第三扫描线SL3可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。第三扫描线SL3中的每条可以连接(例如，电连接)到一个或更多条第一扫描线SL1或一条或更多条第二扫描线SL2。扫描线SL可以遍及整个显示区域DPA形成网格结构，但是实施例不限于此。
数据线DTL可以在第一方向DR1上延伸。数据线DTL可以包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3，并且一条第一数据线DTL1、一条第二数据线DTL2和一条第三数据线DTL3可以一起成对以彼此相邻地设置。数据线DTL可以从非显示区域NDA中的垫区域PDA延伸到显示区域DPA。然而，实施例不限于此。在另一示例中，数据线DTL可以在第一电压线VL1与第二电压线VL2之间以相等的间隔(或距离)布置。
初始化电压线VIL可以在第一方向DR1上延伸。初始化电压线VIL可以设置在数据线DTL与第一电压线VL1之间。初始化电压线VIL可以从非显示区域NDA中的垫区域PDA延伸到显示区域DPA。
第一电压线VL1和第二电压线VL2可以在第一方向DR1上延伸，第三电压线VL3和第四电压线VL4可以在第二方向DR2上延伸。第一电压线VL1和第二电压线VL2可以在第二方向DR2上交替地布置，第三电压线VL3和第四电压线VL4可以在第一方向DR1上交替地布置。第一电压线VL1和第二电压线VL2可以跨显示区域DPA而在第一方向DR1上延伸。第三电压线VL3中的一些和第四电压线VL4中的一些可以设置在显示区域DPA中，并且其它第三电压线VL3和其它第四电压线VL4可以设置在与显示区域DPA的在第一方向DR1上的边(例如，相对的两边)相邻的非显示区域NDA中。第一电压线VL1和第二电压线VL2可以由第一导电层形成，并且第三电压线VL3和第四电压线VL4可以由与第一导电层设置在不同层的第三导电层形成。第一电压线VL1中的每条可以连接(例如，电连接)到一条或更多条第三电压线VL3，并且电压线VL可以遍及整个显示区域DPA形成网状结构，但是实施例不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2中的每条可以连接(例如，电连接)到一个或更多个布线垫WPD。布线垫WPD可以设置在非显示区域NDA中。布线垫WPD也可以设置在显示区域DPA的在第一方向DR1上的第二侧(例如在显示区域DPA的下侧)的垫区域PDA中。第一扫描线SL1和第二扫描线SL2可以连接(例如，电连接)到扫描线布线垫WPD_SC，并且数据线DTL可以连接(例如，电连接)到不同的数据线布线垫WPD_DT。初始化电压线VIL可以连接(例如，电连接)到初始化线布线垫WPD_Vint，第一电压线VL1可以连接(例如，电连接)到第一电压线布线垫WPD_VL1，并且第二电压线VL2可以连接(例如，电连接)到第二电压线布线垫WPD_VL2。外部装置可以安装在布线垫WPD上。外部装置可以经由各向异性导电膜或超声波接合安装在布线垫WPD上。布线垫WPD被示出为设置在显示区域DPA的下侧的垫区域PDA中，但是实施例不限于此。在另一示例中，布线垫WPD中的一些可以设置在显示区域DPA的上侧或者显示区域DPA的左侧或右侧。
显示装置10的像素PX或子像素SPXn(见图4，其中，n为1至3的整数)可以包括像素驱动电路。显示装置10的上述线可以穿过像素PX或子像素SPXn将驱动信号施加到像素驱动电路。像素驱动电路可以包括晶体管和电容器。包括在像素驱动电路中的晶体管和电容器的数量可以变化。例如，像素驱动电路可以具有包括三个晶体管和一个电容器的“3T-1C”结构。像素驱动电路将在下文中被描述为具有“3T-1C”结构，但是实施例不限于此。在另一示例中，诸如“2T-1C”结构、“7T-1C”结构或“6T-1C”结构的各种其它结构也可以应用于像素驱动电路。
图4和图5是图1的显示装置的像素电路的等效电路的示意图。
参照图4和图5，显示装置10的子像素SPXn可以包括发光二极管(“LED”，或称为发光构件)EL、三个晶体管(即，第一晶体管T1至第三晶体管T3)以及一个存储电容器Cst。
LED EL可以根据经由第一晶体管T1施加到其的电流而发射光。LED EL可以包括第一电极、第二电极和设置在第一电极与第二电极之间的至少一个发光元件。发光元件可以根据从第一电极和第二电极传输到其的电信号而发射特定波长范围的光。
LED EL的第一端部可以连接(例如，电连接)到第一晶体管T1的源电极，并且LEDEL的第二端部可以连接(例如，电连接)到被供应有低电位电压(在下文中，第二电源电压)的第二电压线VL2。例如，第二电源电压可以低于供应到第一电压线VL1的高电位电压(下文中，第一电源电压)。
第一晶体管T1可以根据第一晶体管T1的栅电极与源电极之间的电压差来控制从第一电源电压被供应到其的第一电压线VL1流到LED EL的电流。例如，第一晶体管T1可以是用于驱动LED EL的晶体管。第一晶体管T1的栅电极可以连接(例如，电连接)到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接(例如，电连接)到LED EL的第一电极，并且第一晶体管T1的漏电极可以连接(例如，电连接)到第一电源电压被供应到其的第一电压线VL1。
第二晶体管T2可以通过来自第一扫描线SL1的扫描信号导通，以将数据线DTL连接(例如，电连接)到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接(例如，电连接)到第一扫描线SL1，第二晶体管T2的源电极可以连接(例如，电连接)到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以连接(例如，电连接)到数据线DTL。
第三晶体管T3可以通过来自第二扫描线SL2的第二扫描信号导通，以将初始化电压线VIL连接(例如，电连接)到LED EL的第一端部。第三晶体管T3的栅电极可以连接(例如，电连接)到第二扫描线SL2，第三晶体管T3的漏电极可以连接(例如，电连接)到初始化电压线VIL，并且第三晶体管T3的源电极可以连接(例如，电连接)到LED EL的第一端部或者第一晶体管T1的源电极。
第一晶体管T1至第三晶体管T3的源电极和漏电极不限于以上描述。第一晶体管T1至第三晶体管T3可以形成为薄膜晶体管(TFT)。图4示出了第一晶体管T1至第三晶体管T3形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是实施例不限于此。在另一示例中，第一晶体管T1至第三晶体管T3可以形成为P型MOSFET。在另一示例中，第一晶体管T1至第三晶体管T3中的一些可以形成为N型MOSFET，而其它晶体管可以形成为P型MOSFET。
存储电容器Cst可以形成在第一晶体管T1的栅电极与源电极之间。存储电容器Cst可以存储与第一晶体管T1的栅电极与源电极之间的电压差对应的电压差。
参照图5，第二晶体管T2的栅电极可以连接(例如，电连接)到第一扫描线SL1，并且第三晶体管T3的栅电极可以连接(例如，电连接)到第二扫描线SL2。第一扫描线SL1和第二扫描线SL2可以是不同的扫描线，并且第二晶体管T2和第三晶体管T3可以通过来自不同扫描线的扫描信号导通。然而，实施例不限于此。
参照图4，第二晶体管T2和第三晶体管T3的栅电极可以连接(例如，电连接)到同一扫描线SL。第二晶体管T2和第三晶体管T3可以通过来自同一扫描线的扫描信号同时导通。
图6是沿着图2的线I-I'截取的示意性剖视图。
参照图6，显示装置10可以包括在显示区域DPA和非显示区域NDA两者中设置的基底SUB、在显示区域DPA中设置在基底SUB的一部分上的显示元件层DEP以及设置在显示区域DPA和非显示区域NDA两者中并密封显示元件层DEP的封装构件ENC。
基底SUB可以由诸如聚合物树脂的绝缘材料形成。绝缘材料可以包括例如聚酰亚胺(PI)，但是实施例不限于此。
显示元件层DEP可以包括缓冲层BF、薄膜晶体管(TFT)层TFTL、发光元件层EML、第二平坦化层OC2、第一覆盖层CAP1、第一光阻挡构件BK1、第一波长转换部WLC1、第二波长转换部WLC2、光透射部LTU、第二覆盖层CAP2、第三平坦化层OC3、第二光阻挡构件BK2、第一滤色器CF1、第二滤色器CF2和第三滤色器CF3和第三钝化层PAS3。
缓冲层BF可以设置在基底SUB上。缓冲层BF可以形成为能够防止空气或湿气渗透的无机层。
TFT层TFTL可以包括薄膜晶体管TFT、栅极绝缘层GI、层间绝缘层ILD、第一钝化层PAS1和第一平坦化层OC1。
薄膜晶体管TFT可以设置在缓冲层BF上，并且可以形成每个像素PX的像素电路。
半导体层ACT可以设置在缓冲层BF上。半导体层ACT可以与栅电极GE、源电极SE和漏电极DE叠置。半导体层ACT可以与源电极SE和漏电极DE接触(例如，直接接触)，并且可以面对栅电极GE，并且栅极绝缘层GI设置在半导体层ACT与栅电极GE之间。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与半导体层ACT叠置，并且栅极绝缘层GI设置在半导体层ACT与栅电极GE之间。
源电极SE和漏电极DE可以设置在层间绝缘层ILD上以彼此间隔开。源电极SE可以通过形成在栅极绝缘层GI和层间绝缘层ILD中的接触孔与半导体层ACT的一端部接触。漏电极DE可以通过形成在栅极绝缘层GI和层间绝缘层ILD中的接触孔与半导体层ACT的另一端部接触。漏电极DE可以通过形成在第一钝化层PAS1和第一平坦化层OC1中的接触孔连接(例如，电连接)到发光构件EL的第一电极AE。
栅极绝缘层GI可以设置在半导体层ACT上。例如，栅极绝缘层GI可以设置在半导体层ACT和缓冲层BF上，并且可以使半导体层ACT和缓冲层BF彼此绝缘。栅极绝缘层GI可以包括由源电极SE穿透的接触孔和由漏电极DE穿透的接触孔。
层间绝缘层ILD可以设置在栅电极GE上。例如，层间绝缘层ILD可以包括由源电极SE穿透的接触孔和由漏电极DE穿透的接触孔。
第一钝化层PAS1可以设置在薄膜晶体管TFT上以保护薄膜晶体管TFT。例如，第一钝化层PAS1可以包括由发光构件EL的第一电极AE穿透的接触孔。
第一平坦化层OC1可以形成在第一钝化层PAS1上，以使薄膜晶体管TFT的顶表面(或上表面)平坦化。例如，第一平坦化层OC1可以包括由发光构件EL的第一电极AE穿透的接触孔。
发光元件层EML可以包括发光构件EL、第一堤BNK1、第二堤BNK2、第一绝缘层RMPS(见图8)和第二钝化层PAS2。
发光构件EL可以形成在薄膜晶体管TFT上。发光构件EL可以包括第一电极AE、第二电极CE和发光元件ED。
第一电极AE可以形成在第一平坦化层OC1上。例如，第一电极AE可以在第一平坦化层OC1上设置在第一堤BNK1上以覆盖第一堤BNK1。第一电极AE可以设置成与由第二堤BNK2限定的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3叠置。第一电极AE可以连接(例如，电连接)到薄膜晶体管TFT的漏电极DE。
第二电极CE可以形成在第一平坦化层OC1上。例如，第二电极CE可以在第一平坦化层OC1上设置在第一堤BNK1上以覆盖第一堤BNK1。第二电极CE可以设置为与由第二堤BNK2限定的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3叠置。例如，第二电极CE可以接收提供到所有像素PX的共电压。
第一绝缘层RMPS可以覆盖第一电极AE的一部分和第二电极CE的一部分，并且可以使第一电极AE和第二电极CE彼此绝缘。
发光元件ED可以在第一电极AE与第二电极CE之间设置在第一平坦化层OC1上。发光元件ED可以设置在第一绝缘层RMPS上。发光元件ED的第一端部可以连接(例如，电连接)到第一电极AE，并且发光元件ED的第二端部可以连接(例如，电连接)到第二电极CE。例如，发光元件ED可以包括具有相同材料的活性层，并且因此可以发射相同波段的光或相同颜色的光。由第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的光可以具有相同的颜色。例如，发光元件ED可以发射具有约440nm至约480nm的峰值波长的第三颜色光(例如，蓝光)。
第二堤BNK2可以设置在第一平坦化层OC1上以限定第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。例如，第二堤BNK2可以围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3，但是实施例不限于此。第二堤BNK2可以设置在光阻挡区域BA中。
第二钝化层PAS2可以设置在发光构件EL和第二堤BNK2上。第二钝化层PAS2可以覆盖并保护发光构件EL。
显示装置10还可以包括第二平坦化层OC2、第一覆盖层CAP1、第一波长转换部WLC1、第二波长转换部WLC2、光透射部LTU、第二覆盖层CAP2、第三平坦化层OC3、第二光阻挡构件BK2、第一滤色器CF1、第二滤色器CF2和第三滤色器CF3、第三钝化层PAS3以及封装构件ENC。
第二平坦化层OC2可以形成在发光元件层EML上，以使发光元件层EML的顶表面(或上表面)平坦化。第二平坦化层OC2可以包括有机材料。
第一覆盖层CAP1可以设置在第二平坦化层OC2上。第一覆盖层CAP1可以密封第一波长转换部WLC1和第二波长转换部WLC2以及光透射部LTU的底表面。第一覆盖层CAP1可以包括无机材料。
第一光阻挡构件BK1可以在光阻挡区域BA中设置在第一覆盖层CAP1上。第一光阻挡构件BK1可以在厚度方向(例如，第三方向DR3)上与第二堤BNK2叠置。第一光阻挡构件BK1可以阻挡光的透射。
第一光阻挡构件BK1可以包括有机光阻挡材料和拒液成分。
第一光阻挡构件BK1可以包括拒液成分，并且可以将第一波长转换部WLC1和第二波长转换部WLC2以及光透射部LTU分开以限定它们各自的发射区域LA(例如，LA1、LA2和LA3)。
第一波长转换部WLC1可以在第一发射区域LA1中设置在第一覆盖层CAP1上。第一波长转换部WLC1可以被第一光阻挡构件BK1围绕。第一波长转换部WLC1可以包括第一基体树脂BS1、第一散射体SCT1和第一波长移位器WLS1。
第一基体树脂BS1可以包括具有相对高的透光率的材料。第一基体树脂BS1可以由透明有机材料形成。例如，第一基体树脂BS1可以包括至少一种有机材料(例如，环氧树脂、丙烯酸树脂、卡多树脂和酰亚胺树脂)。
第一散射体SCT1可以具有与第一基体树脂BS1的折射率不同的折射率，并且可以与第一基体树脂BS1形成光学界面。
第一波长移位器WLS1可以将入射光的峰值波长转换或移位到第一峰值波长。例如，第一波长移位器WLS1可以将由显示装置10提供的蓝光转换为具有约610nm至约650nm的单峰值波长的红光。第一波长移位器WLS1可以包括量子点、量子棒或磷光体。量子点可以是响应于电子从导带到价带的跃迁能够发射特定颜色的光的颗粒材料。
由第一波长移位器WLS1发射的光可以具有约45nm或更小、约40nm或更小或者约30nm或更小的半峰全宽(FWHM)，并且可以进一步改善由显示装置10显示的颜色的色纯度和颜色再现性。
从发光元件层EML提供的蓝光中的一些可以不被第一波长移位器WLS1转换为红光，而是可以透射通过第一波长转换部WLC1。未被第一波长转换部WLC1进行波长转换但入射在第一滤色器CF1上的蓝光可以被第一滤色器CF1阻挡。由第一波长转换部WLC1从蓝光转换的红光可以通过第一滤色器CF1发射到显示装置10的外部。因此，第一发射区域LA1可以发射红光。
第二波长转换部WLC2可以在第二发射区域LA2中设置在第一覆盖层CAP1上。第二波长转换部WLC2可以被第一光阻挡构件BK1围绕。第二波长转换部WLC2可以包括第二基体树脂BS2、第二散射体SCT2和第二波长移位器WLS2。
第二基体树脂BS2可以包括具有相对高的透光率的材料。第二基体树脂BS2可以由透明有机材料形成。
第二散射体SCT2可以具有与第二基体树脂BS2的折射率不同的折射率，并且可以与第二基体树脂BS2形成光学界面。例如，第二散射体SCT2可以包括能够散射至少一些光的光散射材料或光散射颗粒。
第二波长移位器WLS2可以将入射光的峰值波长转换或移位到不同于第一峰值波长的第二峰值波长。例如，第二波长移位器WLS2可以将由显示装置10提供的蓝光转换为具有约510nm至约550nm的单峰值波长的绿光。第二波长移位器WLS2可以包括量子点、量子棒或磷光体。第二波长移位器WLS2可以包括与第一波长移位器WLS1相关的材料，以具有与第一波长移位器WLS1的波长转换范围不同的波长转换范围。
光透射部LTU可以在第三发射区域LA3中设置在第一覆盖层CAP1上。光透射部LTU可以被第一光阻挡构件BK1围绕。光透射部LTU可以在保持入射光的峰值波长的情况下透射入射光。光透射部LTU可以包括第三基体树脂BS3和第三散射体SCT3。
第三基体树脂BS3可以包括具有相对高的透光率的材料。第三基体树脂BS3可以由透明有机材料形成。
第三散射体SCT3可以具有与第三基体树脂BS3的折射率不同的折射率，并且可以与第三基体树脂BS3形成光学界面。例如，第三散射体SCT3可以包括能够散射至少一些光的光散射材料或光散射颗粒。
由于第一波长转换部WLC1和第二波长转换部WLC2以及光透射部LTU通过第二平坦化层OC2和第一覆盖层CAP1设置在发光元件层EML上，因此显示装置10可以不需要针对第一波长转换部WLC1和第二波长转换部WLC2以及光透射部LTU的单独的基底。
第二覆盖层CAP2可以覆盖第一波长转换部WLC1和第二波长转换部WLC2、光透射部LTU以及第一光阻挡构件BK1。
第三平坦化层OC3可以设置在第二覆盖层CAP2上，以使第一波长转换部WLC1和第二波长转换部WLC2以及光透射部LTU的顶表面(或上表面)平坦化。第三平坦化层OC3可以包括有机材料。
第二光阻挡构件BK2可以在光阻挡区域BA中设置在第三平坦化层OC3上。第二光阻挡构件BK2可以在厚度方向(例如，第三方向DR3)上与第一光阻挡构件BK1或第二堤BNK2叠置。第二光阻挡构件BK2可以阻挡光的透射。
第一滤色器CF1可以在第一发射区域LA1中设置在第三平坦化层OC3上。第一滤色器CF1可以被第二光阻挡构件BK2围绕。第一滤色器CF1可以在厚度方向(例如，第三方向DR3)上与第一波长转换部WLC1叠置。第一滤色器CF1可以选择性地透射通过其的第一颜色光(例如，红光)，并且可以阻挡或吸收第二颜色光(例如，绿光)和第三颜色光(例如，蓝光)。
第二滤色器CF2可以在第二发射区域LA2中设置在第三平坦化层OC3上。第二滤色器CF2可以被第二光阻挡构件BK2围绕。第二滤色器CF2可以在厚度方向(例如，第三方向DR3)上与第二波长转换部WLC2叠置。第二滤色器CF2可以选择性地透射通过其的第二颜色光(例如，绿光)，并且可以阻挡或吸收第一颜色光(例如，红光)和第三颜色光(例如，蓝光)。
第三滤色器CF3可以在第三发射区域LA3中设置在第三平坦化层OC3上。第三滤色器CF3可以被第二光阻挡构件BK2围绕。第三滤色器CF3可以与光透射部LTU叠置。第三滤色器CF3可以选择性地透射通过其的第三颜色光(例如，蓝光)，并且可以阻挡或吸收第一颜色光(例如，红光)和第二颜色光(例如，绿光)。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以通过吸收来自显示装置10的外部的外部光的一部分来减少来自外部光的反射光。因此，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由于外部光的反射而产生的任何颜色失真。
第三钝化层PAS3可以覆盖第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第三钝化层PAS3可以保护第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
封装构件ENC可以设置在第三钝化层PAS3上。例如，封装构件ENC可以包括至少一个无机层并且可防止氧气或湿气的渗透。例如，封装构件ENC可以包括至少一个有机层，并且可以保护显示装置10免受诸如灰尘的异物的影响。
图7是图1的显示装置的像素的示意性平面图。图8是沿着图7的线II-II'截取的示意性剖视图。图9是图8的区域B的示意性剖视图。
参照图7至图9并且进一步参照图6，像素PX的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射相同颜色的光。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以包括相同组(set)的发光元件ED，并且可以全部发射第三颜色光(例如，蓝光)。在另一示例中，第一子像素SPX1可以发射第一颜色光(例如，红光)，第二子像素SPX2可以发射第二颜色光(例如，绿光)，第三子像素SPX3可以发射第三颜色光(例如，蓝光)。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括第一电极AE和第二电极CE、发光元件ED、接触电极CTE以及第二堤BNK2。
第一电极AE和第二电极CE可以连接(例如，电连接)到发光元件ED并且可以接收一定电压，并且发光元件ED可以发射特定波段的光。第一电极AE的至少一部分和第二电极CE的至少一部分可以在像素PX中产生电场，并且发光元件ED可以通过电场对准。
例如，第一电极AE可以是针对第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个分离的像素电极，并且第二电极CE可以是共同连接在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3之间的共电极。第一电极AE和第二电极CE中的一个可以是发光元件ED的阳极，另一个电极可以是发光元件ED的阴极。
第一电极AE可以包括在第一方向DR1上延伸的第一电极主干AE1和从第一电极主干AE1分支以在第二方向DR2上延伸的一个或更多个第一电极分支AE2。
在第一方向DR1上彼此相邻的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的第一电极主干AE1可以彼此间隔开并且可以设置在假想的延长线上。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的第一电极主干AE1可以接收不同的信号并且可以被独立地驱动。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一电极分支AE2可以从第一电极主干AE1分支以在第二方向DR2上延伸。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一电极分支AE2的第一端部可以连接(例如，电连接)到第一电极主干AE1，并且第一电极分支AE2的第二端部可以与和第一电极主干AE1相对的第二电极主干CE1间隔开。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第二电极CE可以包括在第一方向DR1上延伸的第二电极主干CE1和作为第二电极主干CE1的分支并在第二方向DR2上延伸的第二电极分支CE2。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的第二电极主干CE1可以彼此连接(例如，电连接)。第二电极主干CE1可以跨多个像素PX在第一方向DR1上延伸。第二电极主干CE1可以连接(例如，电连接)到显示区域DA的外部或非显示区域NDA的在一方向上延伸的一部分。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二电极分支CE2可以与第一电极分支AE2间隔开并且可以面对第一电极分支AE2，第二电极分支CE2的第一端部可以连接(例如，电连接)到第二电极主干CE1，并且第二电极分支CE2的第二端部可以与第一电极主干AE1间隔开。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一电极AE可以通过第一接触孔CNT1连接(例如，电连接)到TFT层TFTL，并且第二电极CE可以通过第二接触孔CNT2连接(例如，电连接)到TFT层TFTL。例如，在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一接触孔CNT1和第二接触孔CNT2可以分别设置在第一电极主干AE1和第二电极主干CE1中，但是实施例不限于此。
第二堤BNK2可以沿着第一子像素SPX1、第二子像素SPX2和第三子像素SPX3之间的边界区域设置。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的第一电极主干AE1可以通过第二堤BNK2彼此间隔开。第二堤BNK2可以在第二方向DR2上延伸，并且可以沿着沿第一方向DR1布置的像素PX之间的边界区域设置。第二堤BNK2也可以沿着沿第二方向DR2布置的像素PX之间的边界区域设置。第二堤BNK2可以限定每个像素PX的边界区域。
第二堤BNK2可以防止包括分散在其中的发光元件ED的墨在显示装置10的制造中在相邻像素PX之间溢出(流出)。第二堤BNK2可以使分散在其中的具有不同组的发光元件ED的墨分离，以不混合在一起。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，发光元件ED可以设置在第一电极AE与第二电极CE之间。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，发光元件ED的第一端部可以连接(例如，电连接)到第一电极AE，发光元件ED的第二端部可以连接(例如，电连接)到第二电极CE。
发光元件ED可以设置为彼此间隔开，并且基本上彼此平行。发光元件ED之间的距离没有限制。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发光元件ED可以包括由相同材料形成的活性层，因此可以发射相同波段的光或相同颜色的光。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射相同颜色的光。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发光元件ED可以发射具有约440nm至约480nm的峰值波长的第三颜色光(例如，蓝光)。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的接触电极CTE可以包括第一接触电极CTE1和第二接触电极CTE2。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一接触电极CTE1可以覆盖并且可以连接(例如，电连接)发光元件ED中的一些和第一电极分支AE2。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二接触电极CTE2可以覆盖并且可以连接(例如，电连接)发光元件ED中的一些和第二电极分支CE2。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一接触电极CTE1可以设置在第一电极分支AE2上并且可以在第二方向DR2上延伸。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一接触电极CTE1可以与发光元件ED的第一端部接触。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，发光元件ED可以通过第一接触电极CTE1连接(例如，电连接)到第一电极AE。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二接触电极CTE2可以设置在第二电极分支CE2上并且可以在第二方向DR2上延伸。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二接触电极CTE2可以在第一方向DR1上与第一接触电极CTE1间隔开。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二接触电极CTE2可以与发光元件ED的第二端部接触。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，发光元件ED可以通过第二接触电极CTE2连接(例如，电连接)到第二电极CE。
发光元件层EML可以设置在TFT层TFTL上，并且可以包括第一绝缘层RMPS、第二绝缘层NPAS1和第三绝缘层NPAS2。
第一堤BNK1可以设置在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每个中。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一堤BNK1中的每个可以与第一电极AE或第二电极CE叠置。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一电极AE和第二电极CE可以设置在它们相应的第一堤BNK1上。例如，第一堤BNK1可以设置在第一平坦化层OC1上，并且第一堤BNK1中的每个的侧面可以相对于第一平坦化层OC1偏斜(或倾斜)。第一堤BNK1中的每个的倾斜侧面可以反射由第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发光元件ED发射的光。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一电极主干AE1可以包括穿透第一平坦化层OC1和第一钝化层PAS1的第一接触孔CNT1，并且可以通过第一接触孔CNT1连接(例如，电连接)到薄膜晶体管TFT。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二电极主干CE1可以在第一方向DR1上延伸，并且甚至可以设置在其中未设置有发光元件ED的非发射区域中。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二电极主干CE1可以包括穿透第一平坦化层OC1和第一钝化层PAS1的第二接触孔CNT2，可以通过第二接触孔CNT2连接(例如，电连接)到电源电极，并且可以从电源电极接收特定电信号。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一电极AE和第二电极CE可以包括透明导电材料。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一电极AE和第二电极CE可以包括具有高反射率的导电材料。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一电极AE和第二电极CE可以具有其中一个或更多个透明导电材料层和一个或更多个具有高反射率的金属层堆叠的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的单层。
第一绝缘层RMPS可以设置在第一平坦化层OC1以及第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一电极AE和第二电极CE上。第一绝缘层RMPS可以覆盖第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一电极AE和第二电极CE的部分。
第一绝缘层RMPS可以保护第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一电极AE和第二电极CE并使第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一电极AE和第二电极CE绝缘。第一绝缘层RMPS可以防止第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发光元件ED与其它构件接触并防止被其它构件损坏。
参照图8，第一绝缘层RMPS可以与第一平坦化层OC1的顶表面(或上表面)的被第一电极AE和第二电极CE暴露的部分、第一电极AE和第二电极CE的与第一平坦化层OC1接触(例如，直接接触)的部分的顶表面以及第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分接触(例如，直接接触)，并且可以暴露第一电极AE和第二电极CE的在第一堤BNK1的侧面上的其余部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分。例如，第一电极AE和第二电极CE的在第一堤BNK1的侧面上的其余部分以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)可以与接触电极CTE接触(例如，直接接触)。
然而，第一绝缘层RMPS的布局没有限制。在另一示例中，第一绝缘层RMPS可以覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)。例如，第一电极AE和第二电极CE可以通过单独的接触孔连接(例如，电连接)到接触电极CTE。
如图7和图8中所示，显示装置10还可以在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中包括在第二方向DR2上延伸的辅助电极FE。辅助电极FE可以包括与第一电极分支AE2叠置的第一辅助电极FE1和与第二电极分支CE2叠置的第二辅助电极FE2。在平面图中，第二辅助电极FE2可以设置在第一辅助电极FE1之间。第一辅助电极FE1中的每个可以与第一电极AE的与第一平坦化层OC1接触(例如，直接接触)并且在发光元件ED的厚度方向(例如，第二方向DR2)上面对第二电极CE的端部叠置，并且第二辅助电极FE2可以与第二电极CE的与第一平坦化层OC1直接接触并且面对第一电极AE的端部叠置。例如，辅助电极FE的端部可以向内突出超过第一电极AE的端部和第二电极CE的端部。第一辅助电极FE1和第二辅助电极FE2可以定位在同一层。例如，第一辅助电极FE1和第二辅助电极FE2可以设置在同一层，或者可以由同一层或同一材料形成。
第一辅助电极FE1和第二辅助电极FE2可以包括透明导电材料。透明导电材料可以包括非晶的氧化铟锡(ITO)、结晶的ITO、非晶的氧化铟锌(IZO)或结晶的IZO。第一辅助电极FE1和第二辅助电极FE2可以具有约3μm至约30μm的厚度，但是实施例不限于此。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，发光元件ED可以在第一电极AE与第二电极CE之间设置在第一绝缘层RMPS上。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，发光元件ED的第一端部可以连接(例如，电连接)到第一电极AE，并且发光元件ED的第二端部可以连接(例如，电连接)到第二电极CE。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，辅助电极FE中的每个可以与发光元件ED叠置。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一辅助电极FE1可以与发光元件ED的第一端部叠置，并且第二辅助电极FE2可以与发光元件ED的第二端部叠置。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一绝缘层RMPS的在辅助电极FE下方的部分可以共形地反映由第一电极AE和第二电极CE形成的台阶差。结果，在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，辅助电极FE也可以共形地反映由第一绝缘层RMPS形成的台阶差，因此，如图8中所示，台阶差可以形成在辅助电极FE的与第一电极AE和第二电极CE叠置的部分与辅助电极FE的不与第一电极AE和第二电极CE叠置的部分之间。
图8示出了发光元件ED的第一端部定位在第一辅助电极FE1的与第一电极AE叠置的部分上，发光元件ED的第二端部定位在第二辅助电极FE2的不与第二电极CE叠置的部分上，结果，发光元件ED相对于第一平坦化层OC1的顶表面(或上表面)以一定角度偏斜(或倾斜)。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二绝缘层NPAS1可以设置在发光元件ED的设置在第一电极AE与第二电极CE之间的部分上。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二绝缘层NPAS1可以设置在发光元件ED的顶表面(或上表面)的中间部分上。第三绝缘层NPAS2可以围绕第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发光元件ED的外表面的部分。第三绝缘层NPAS2可以保护第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发光元件ED。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，接触电极CTE可以设置在发光元件ED和辅助电极FE上。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的接触电极CTE可以包括第一接触电极CTE1和第二接触电极CTE2。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一接触电极CTE1可以覆盖并可以连接(例如，电连接)发光元件ED中的一些和第一电极分支AE2，并且第二接触电极CTE2可以覆盖并可以连接(例如，电连接)发光元件ED中的其余部分和第二电极分支CE2。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一接触电极CTE1可以设置在第一电极分支AE2上并且可以在第二方向DR2上延伸。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一接触电极CTE1可以与发光元件ED的第一端部接触，并且发光元件ED可以通过第一接触电极CTE1连接(例如，电连接)到第一电极AE。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一接触电极CTE1可以与第二绝缘层NPAS1的端部的顶表面(或上表面)接触。
第三绝缘层NPAS2可以设置在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一接触电极CTE1上。第三绝缘层NPAS2可以覆盖(例如，完全地覆盖)第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一接触电极CTE1(例如，覆盖或直接接触第一接触电极CTE1的端部)，并且可以与第二绝缘层NPAS1的被第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一接触电极CTE1暴露的部分接触(例如，直接接触)。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二接触电极CTE2可以设置在第二电极分支CE2上并且可以在第二方向DR2上延伸。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二接触电极CTE2可以在第一方向DR1上与第一接触电极CTE1间隔开，并且可以与发光元件ED的第二端部接触，并且发光元件ED可以通过第二接触电极CTE2连接(例如，电连接)到第二电极CE。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二接触电极CTE2可以与第二绝缘层NPAS1的侧面和第三绝缘层NPAS2的顶表面(或上表面)接触(例如，直接接触)。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一接触电极CTE1和第二接触电极CTE2可以定位在不同层。在一些实施例中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一接触电极CTE1和第二接触电极CTE2可以定位在同一层以暴露第二绝缘层NPAS1的顶表面(或上表面)的中间部分，并且可以不设置第三绝缘层NPAS2。
图10是根据实施例的发光元件的示意性透视图。
参照图9和图10，发光元件ED可以是发光二极管(LED)。例如，发光元件ED可以是具有几微米或几纳米的尺寸(例如，高度h)并且包括无机材料的无机LED。无机LED可以根据在相对的电极之间在特定方向上形成的电场在相对的电极之间对准。
发光元件ED可以在一方向上延伸。发光元件ED可以具有棒形状、布线形状或管形状。发光元件ED可以包括第一半导体层111、第二半导体层113、活性层115和电极层117。
第一半导体层111可以是n型半导体。第二半导体层113可以设置在活性层115上。第一半导体层111和第二半导体层113可以形成为单层，但是实施例不限于此。
活性层115可以设置在第一半导体层111与第二半导体层113之间。活性层115可以包括具有单量子阱结构或多量子阱结构的材料。在活性层115包括具有多量子阱结构的材料的情况下，量子层和阱层可以在活性层115中交替地堆叠。
光可以由活性层115在发光元件ED的纵向方向上发射，并且甚至通过发光元件ED的侧面发射。由活性层115发射的光的方向没有限制。
电极层117可以是欧姆接触电极。在另一示例中，电极层117可以是肖特基接触电极。发光元件ED可以包括至少一个电极层117。
绝缘层(未示出)可以围绕第一半导体层111和第二半导体层113以及电极层117的外表面。绝缘层也可以围绕活性层115的外表面，并且可以在发光元件ED延伸所沿的方向上延伸。绝缘层可以保护发光元件ED。
再次参照图8和图9，第一电极AE和第二电极CE的至少一部分可以在例如第一子像素SPX1中产生电场，包括发光元件ED的墨可以喷射(或喷洒)在第一电极AE与第二电极CE之间，并且分散在墨中的发光元件ED可以通过电场对准并放置在第一电极AE与第二电极CE之间。然而，在分散在墨中的发光元件ED被喷射(或喷洒)得太靠近第一电极AE和第二电极CE中的一个的情况下，会发生其中发光元件ED设置为太靠近第一电极AE和第二电极CE中的一个的偏心缺陷(或未对准缺陷)。在发生其中发光元件ED设置为与第二电极CE相比更靠近第一电极AE的左偏心缺陷(或左移位未对准缺陷)的情况下，发光元件ED的第一端部会设置在与第一电极AE叠置的第一绝缘层RMPS上，致使相对于第一平坦化层OC1的顶表面(或上表面)偏斜(或倾斜)，结果，第一接触电极CTE1会在相继发生的工艺中电开路(或与发光元件ED断开连接)。到目前为止，已经仅描述了左偏心缺陷，但是也会发生其中发光元件ED被设置为与第一电极AE相比更靠近第二电极CE的右偏心缺陷(或右偏移未对准缺陷)，在这种情况下，第二接触电极CTE2会在相继发生的工艺中电开路。
在一些实施例中，在图10的发光元件ED的制造期间，突起(来自例如电极层117或第一半导体层111)可以形成在发光元件ED上。例如，接触电极CTE也会在相继发生的工艺中电开路(或与发光元件ED断开连接)。
由于与发光元件ED的第一端部和第二端部叠置的第一辅助电极FE1和第二辅助电极FE2附加地设置在接触电极CTE与第一电极AE和第二电极CE之间，第一辅助电极FE1连接(例如，电连接)到第一接触电极CTE1，并且第二辅助电极FE2连接(例如，电连接)到第二接触电极CTE2，因此第一辅助电极FE1可以连接(例如，电连接)到发光元件ED的电极层117或第二半导体层113，并且第二辅助电极FE2可以连接(例如，电连接)到发光元件ED的第一半导体层111。因此，在接触电极CTE由于与发光元件ED相关联的任何偏心缺陷(或任何未对准缺陷)和/或发光元件ED上突起的存在而电开路的情况下，发光元件ED仍然可以能够连接(例如，电连接)到接触电极CTE。
再次参照图9和图10，发光元件ED还可以包括绝缘层。绝缘层可以围绕第一半导体层111和第二半导体层113以及电极层117的外表面。绝缘层还可以围绕活性层115的外表面，并且可以在发光元件ED延伸所沿的方向上延伸。绝缘层可以保护发光元件ED。
绝缘层可以包括具有绝缘性质的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)或氧化铝(Al2O3)。
由于发光元件ED的绝缘层与辅助电极FE接触，所以辅助电极FE可以不与发光元件ED的电极层117或第一半导体层111和第二半导体层113接触。然而，例如，当辅助电极FE连接(例如，电连接)到接触电极CTE时，可以降低接触电极CTE的电阻。
在下文中将描述根据其它实施例的显示装置。
图11是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
参照图11，辅助电极FE_1与图8的它们的对应物的不同之处在于，第一辅助电极FE1_1进一步沿着第一堤BNK1的内侧(例如，面对的内侧)和第一堤BNK1的顶表面(或上表面)延伸。
图11的显示装置的其它特征如上面参照图8已经描述的，因此，为了描述方便，将省略其冗余描述。
图12是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
参照图12，辅助电极FE_2与图11的它们的对应物的不同之处在于，第一辅助电极FE1_2进一步沿着第一堤BNK1的外侧(例如，相对的外侧)延伸。
图12的显示装置的其它特征如上面参照图11已经描述的，因此，为了描述方便，将省略其冗余描述。
图13是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
参照图13，发光元件ED_1的第二端部可以定位在第二辅助电极FE2的与第二电极CE叠置的部分上，并且发光元件ED_1的第一端部可以定位在第一辅助电极FE1的不与第一电极AE叠置的部分上。因此，发光元件ED_1可以相对于第一平坦化层OC1的顶表面(或上表面)以一定角度偏斜(或倾斜)。
图13的显示装置的其它特征如上面已经参照图8所述的，因此，为了描述方便，将省略其冗余描述。
图14是根据另一实施例的显示装置的像素的示意性平面图。图15是沿着图14的线III-III'截取的示意性剖视图。
参照图14和图15，图14和图15的显示装置与图7和图8的其对应物的不同之处在于图14和图15的显示装置不包括第二辅助电极FE2。
例如，图14和图15的显示装置可以不包括第二辅助电极FE2。
图14和图15的显示装置的其它特征如上面参照图7和图8已经描述的，因此，为了描述方便，将省略其冗余描述。
图16是根据另一实施例的显示装置的像素的示意性平面图。图17是沿着图16的线IV-IV'截取的示意性剖视图。
参照图16和图17，图16和图17的显示装置与图7和图8的其对应物的不同之处在于图16和图17的显示装置不包括第一辅助电极FE1。
例如，图16和图17的显示装置可以不包括第一辅助电极FE1。
图16和图17的显示装置的其它特征如上面参照图7和图8已经描述的，因此，为了描述方便，将省略其冗余描述。
图18是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
参照图18，图18的显示装置与图8的其对应物的不同之处在于，第一绝缘层RMPS_1不暴露第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)，而是覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)。
例如，当第一绝缘层RMPS_1覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)时，接触电极CTE_1可以在第一堤BNK1的侧面上并且在第一堤BNK1的顶表面(或上表面)上通过第一绝缘层RMPS_1与第一电极AE和第二电极CE间隔开。例如，接触电极CTE_1可以在除了第一堤BNK1的侧面上的区域和第一堤BNK1的顶表面(或上表面)上的区域之外的其它区域中(例如，在非显示区域(图1的“NDA”)中)与第一电极AE和第二电极CE接触，但是实施例不限于此。
图18的显示装置的其它特征如上面已经参照图8所描述的，因此，为了描述方便，将省略其冗余描述。
图19是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
参照图19，图19的显示装置与图11的其对应物的不同之处在于，第一绝缘层RMPS_1不暴露第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)，而是覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)。
例如，当第一绝缘层RMPS_1覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)时，接触电极CTE_1可以在第一堤BNK1的侧面上并且在第一堤BNK1的顶表面(或上表面)上通过第一绝缘层RMPS_1与第一电极AE和第二电极CE间隔开。例如，接触电极CTE_1可以在除了第一堤BNK1的侧面上的区域和第一堤BNK1的顶表面(或上表面)上的区域之外的其它区域中(例如，在非显示区域(图1的“NDA”)中)与第一电极AE和第二电极CE接触，但是实施例不限于此。
图19的显示装置的其它特征如上面已经参照图11所描述的，因此，为了描述方便，将省略其冗余描述。
图20是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
参照图20，图20的显示装置与图12的其对应物的不同之处在于，第一绝缘层RMPS_1不暴露第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)，而是覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)。
例如，当第一绝缘层RMPS_1覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)时，接触电极CTE_1可以在第一堤BNK1的侧面上并且在第一堤BNK1的顶表面(或上表面)上通过第一绝缘层RMPS_1与第一电极AE和第二电极CE间隔开。例如，接触电极CTE_1可以在除了第一堤BNK1的侧面上的区域和第一堤BNK1的顶表面(或上表面)上的区域之外的其它区域中(例如，在非显示区域(图1的“NDA”)中)与第一电极AE和第二电极CE接触，但是实施例不限于此。
图20的显示装置的其它特征如上面已经参照图12所描述的，因此，为了描述方便，将省略其冗余描述。
图21是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
参照图21，图21的显示装置与图13的其对应物的不同之处在于，第一绝缘层RMPS_1不暴露第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)，而是覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)。
例如，当第一绝缘层RMPS_1覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)时，接触电极CTE_1可以在第一堤BNK1的侧面上并且在第一堤BNK1的顶表面(或上表面)上通过第一绝缘层RMPS_1与第一电极AE和第二电极CE间隔开。例如，接触电极CTE_1可以在除了第一堤BNK1的侧面上的区域和第一堤BNK1的顶表面(或上表面)上的区域之外的其它区域中(例如，在非显示区域(图1的“NDA”)中)与第一电极AE和第二电极CE接触，但是实施例不限于此。
图21的显示装置的其它特征如上面已经参照图13所描述的，因此，为了描述方便，将省略其冗余描述。
图22是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
参照图22，图22的显示装置与图15的其对应物的不同之处在于，第一绝缘层RMPS_1不暴露第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)，而是覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)。
例如，当第一绝缘层RMPS_1覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)时，接触电极CTE_1可以在第一堤BNK1的侧面上并且在第一堤BNK1的顶表面(或上表面)上通过第一绝缘层RMPS_1与第一电极AE和第二电极CE间隔开。例如，接触电极CTE_1可以在除了第一堤BNK1的侧面上的区域和第一堤BNK1的顶表面(或上表面)上的区域之外的其它区域中(例如，在非显示区域(图1的“NDA”)中)与第一电极AE和第二电极CE接触，但是实施例不限于此。
图22的显示装置的其它特征如上面已经参照图15所描述的，因此，为了描述方便，将省略其冗余描述。
图23是根据另一实施例的显示装置的像素的一部分的示意性剖视图。
参照图23，图23的显示装置与图17的其对应物的不同之处在于，第一绝缘层RMPS_1不暴露第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)，而是覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)。
例如，当第一绝缘层RMPS_1覆盖第一电极AE和第二电极CE的在第一堤BNK1的侧面上的部分的顶表面(或上表面)以及第一电极AE和第二电极CE的在第一堤BNK1的顶表面(或上表面)上的部分的顶表面(或上表面)时，接触电极CTE_1可以在第一堤BNK1的侧面上并且在第一堤BNK1的顶表面(或上表面)上通过第一绝缘层RMPS_1与第一电极AE和第二电极CE间隔开。例如，接触电极CTE_1可以在除了第一堤BNK1的侧面上的区域和第一堤BNK1的顶表面(或上表面)上的区域之外的其它区域中(例如，在非显示区域(图1的“NDA”)中)与第一电极AE和第二电极CE接触，但是实施例不限于此。
图23的显示装置的其它特征如上面已经参照图17所描述的，因此，为了描述方便，将省略其冗余描述。
在总结详细描述时，本领域技术人员将理解的是，在基本不脱离公开的原理、精神和范围的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底；
第一堤，设置在所述基底上并且彼此间隔开；
第一电极和第二电极，设置在所述第一堤上以覆盖所述第一堤并且彼此间隔开；
第一辅助电极，在所述第一电极上；以及
发光元件，设置在所述第一电极与所述第二电极之间，
其中，所述第一辅助电极与所述发光元件叠置。
2.根据权利要求1所述的显示装置，其中，所述第一辅助电极与所述第一电极的端部叠置。
3.根据权利要求2所述的显示装置，所述显示装置还包括：
第二辅助电极，在所述第二电极上，
其中，所述第二辅助电极与所述第二电极的端部和所述发光元件叠置。
4.根据权利要求3所述的显示装置，其中，所述第一辅助电极和所述第二辅助电极设置在同一层。
5.根据权利要求4所述的显示装置，其中，所述第一辅助电极和所述第二辅助电极包括透明导电材料。
6.根据权利要求5所述的显示装置，其中，所述透明导电材料包括非晶的氧化铟锡、结晶的氧化铟锡、非晶的氧化铟锌或结晶的氧化铟锌。
7.根据权利要求3所述的显示装置，其中，所述第一辅助电极和所述第二辅助电极具有3μm至30μm的厚度。
8.根据权利要求3所述的显示装置，所述显示装置还包括：
第一绝缘层，设置在所述第一电极与所述第一辅助电极之间以及所述第二电极与所述第二辅助电极之间。
9.根据权利要求8所述的显示装置，所述显示装置还包括：
第一接触电极，连接到所述第一电极并且与所述发光元件的第一端部接触。
10.根据权利要求9所述的显示装置，所述显示装置还包括：
第二接触电极，连接到所述第二电极并且与所述发光元件的第二端部接触。
11.根据权利要求10所述的显示装置，其中，所述第一接触电极与所述第一辅助电极直接接触。
12.根据权利要求11所述的显示装置，其中，所述第二接触电极与所述第二辅助电极直接接触。
13.根据权利要求12所述的显示装置，其中，所述第一辅助电极和所述第二辅助电极与所述发光元件直接接触。
14.根据权利要求13所述的显示装置，所述显示装置还包括：
第二绝缘层，设置在所述发光元件的上表面上，
其中，所述第一接触电极与所述第二绝缘层的上表面直接接触。
15.根据权利要求14所述的显示装置，所述显示装置还包括：
第三绝缘层，设置在所述第一接触电极上，
其中，所述第三绝缘层与所述第一接触电极的端部和所述第二绝缘层的所述上表面直接接触。
16.根据权利要求15所述的显示装置，其中，所述第二接触电极与所述第三绝缘层的上表面直接接触。
17.一种显示装置，所述显示装置包括：
基底；
第一堤，设置在所述基底上并且彼此间隔开；
第一电极和第二电极，设置在所述第一堤上以覆盖所述第一堤并且在第一方向上彼此间隔开，所述第一电极和所述第二电极在与所述第一方向交叉的第二方向上延伸；
第一辅助电极，在所述第一电极上在所述第二方向上延伸；
发光元件，设置在所述第一电极与所述第二电极之间；
第一接触电极，连接到所述第一电极，所述第一接触电极在所述第二方向上延伸并与所述发光元件的第一端部接触；以及
第二接触电极，连接到所述第二电极，所述第二接触电极在所述第二方向上延伸并与所述发光元件的第二端部接触，
其中，所述第一辅助电极与所述发光元件的所述第一端部叠置。
18.根据权利要求17所述的显示装置，其中，
所述第一辅助电极在平面图中与所述第一电极的端部叠置，并且
所述第一接触电极在平面图中与所述第一辅助电极叠置。
19.根据权利要求18所述的显示装置，所述显示装置还包括：
第二辅助电极，在所述第二电极与所述第二接触电极之间在所述第二方向上延伸。
20.根据权利要求19所述的显示装置，其中，
所述第二辅助电极在平面图中与所述第二电极的端部叠置，并且
所述第二接触电极在平面图中与所述第二辅助电极叠置。
CN202310511842.2A 2022-05-16 2023-05-08 显示装置 Pending CN117082939A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220059445A KR20230160419A (ko) 2022-05-16 2022-05-16 표시 장치
KR10-2022-0059445 2022-05-16

Publications (1)

Publication Number Publication Date
CN117082939A true CN117082939A (zh) 2023-11-17

Family

ID=88699534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310511842.2A Pending CN117082939A (zh) 2022-05-16 2023-05-08 显示装置

Country Status (3)

Country Link
US (1) US20230369345A1 (zh)
KR (1) KR20230160419A (zh)
CN (1) CN117082939A (zh)

Also Published As

Publication number Publication date
US20230369345A1 (en) 2023-11-16
KR20230160419A (ko) 2023-11-24

Similar Documents

Publication Publication Date Title
US11659750B2 (en) Tiled display
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20220223573A1 (en) Tiled display
US11837589B2 (en) Tiled display device
CN117082939A (zh) 显示装置
CN114649365A (zh) 显示装置
CN219658710U (zh) 显示装置
CN219610468U (zh) 显示装置及拼接显示装置
US20230274691A1 (en) Display device, method of manufacturing the display device, and tiled display device including the display device
EP4174622A1 (en) Display device
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230320157A1 (en) Display device and method of manufacturing the same
US20230275114A1 (en) Display device and tiled display device including the same
US20240114726A1 (en) Display device and method for fabricating the same
US20220293636A1 (en) Display device and tiled display device including the same
US20240121989A1 (en) Display device and method of manufacturing the same
US20230267867A1 (en) Display device
US20230033837A1 (en) Display device and tiled display device including the same
US20220173126A1 (en) Display device and tiled display device including the same
CN117099204A (zh) 显示装置
KR20220060067A (ko) 표시 장치
KR20240005271A (ko) 표시 장치
CN114944410A (zh) 显示设备及包括多个显示设备的拼接显示设备
KR20230132030A (ko) 표시 장치 및 이의 제조 방법
TW202242513A (zh) 顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication