CN117082861A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN117082861A CN117082861A CN202311120309.XA CN202311120309A CN117082861A CN 117082861 A CN117082861 A CN 117082861A CN 202311120309 A CN202311120309 A CN 202311120309A CN 117082861 A CN117082861 A CN 117082861A
- Authority
- CN
- China
- Prior art keywords
- floating gate
- word line
- forming
- gate dielectric
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 51
- 239000003989 dielectric material Substances 0.000 claims description 27
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 164
- 238000002955 isolation Methods 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种半导体结构及其形成方法，其中，形成方法包括：提供衬底；在衬底表面形成若干初始存储单元结构，初始存储单元结构包括：位于衬底表面的浮栅介质层；位于浮栅介质层表面的初始浮栅；位于初始浮栅表面的掩膜结构；位于初始浮栅表面以及掩膜结构侧壁的控制栅介质层；位于掩膜结构两侧的控制栅介质层表面的控制栅；去除掩膜结构，形成初始开口，初始开口暴露出初始浮栅表面；刻蚀初始开口底部的初始浮栅以及浮栅介质层，在相邻控制栅以及控制栅介质层之间形成字线开口，字线开口暴露出衬底表面；在字线开口内形成字线结构，从而拓宽了闪存器件形成的工艺窗口，减少了器件的缺陷，有利于器件的尺寸微缩，且提升了器件的稳定性。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体结构及其形成方法。
背景技术
嵌入式闪存(flash)是一种广泛应用于汽车、消费等领域的非易失性存储器。随着近几年新能源汽车市场需求快速增加，对于芯片存储和处理性能、成本需求也快速提高，各研究机构着眼于布局和开发具有更高的写入、擦除性能的闪存器件。
目前，常见的闪存器件的存储单元具有浮栅介质层、位于浮栅介质层上的浮栅、位于浮栅上的氧化物-氮化物-氧化物介质层以及位于介质层上的控制栅，所述浮栅侧壁具有隧穿介质层，所述擦除栅位于相邻存储单元之间。
然而，在现有技术中，所述闪存器件的形成工艺窗口较小，产生的缺陷较多，不利于器件的尺寸微缩，且器件的稳定性也有待提升。
发明内容
本发明解决的技术问题是，提供一种半导体结构及其形成方法，拓宽了闪存器件形成的工艺窗口，减少了器件的缺陷，有利于器件的尺寸微缩，且提升了器件的稳定性。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括:衬底；位于所述衬底表面的浮栅介质层；位于所述浮栅介质层表面的字线结构；位于所述字线结构两侧侧壁表面以及浮栅介质层表面的浮栅；位于所述字线结构两侧侧壁表面以及浮栅顶部表面的控制栅介质层；位于所述控制栅介质层表面的控制栅，所述控制栅位于所述字线结构两侧。
可选的，所述浮栅靠近字线结构一侧具有尖角。
可选的，位于所述字线结构两侧侧壁表面的隧穿氧化层，所述隧穿氧化层位于所述字线结构与所述控制栅之间、以及所述字线结构与所述浮栅之间。
可选的，位于所述字线结构顶部以及所述控制栅远离字线结构的侧壁表面的硅化物层。
相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成若干初始存储单元结构，所述初始存储单元结构包括：位于衬底表面的浮栅介质层；位于所述浮栅介质层表面的初始浮栅；位于所述初始浮栅表面的掩膜结构；位于所述初始浮栅表面以及掩膜结构侧壁的控制栅介质层；位于所述掩膜结构两侧的控制栅介质层表面的控制栅；去除所述掩膜结构，形成初始开口，所述初始开口暴露出所述初始浮栅表面；刻蚀所述初始开口底部的初始浮栅以及浮栅介质层，在相邻控制栅以及控制栅介质层之间形成字线开口，所述字线开口暴露出所述衬底表面；在所述字线开口内形成字线结构。
可选的，形成初始存储单元结构的方法包括：在所述衬底表面形成浮栅介质材料层以及位于浮栅介质材料层表面的浮栅材料层；在所述浮栅材料层表面形成若干分立的掩膜结构；在所述浮栅材料层表面、掩膜结构侧壁以及顶部表面形成控制栅介质材料层；在所述控制栅介质材料层表面形成控制栅，所述控制栅位于所述掩膜结构两侧的侧壁表面以及所述浮栅材料层上的控制栅介质材料层表面；以所述控制栅为掩膜刻蚀所述控制栅介质材料层、浮栅材料层以及浮栅介质材料层，形成控制栅介质层、初始浮栅以及浮栅介质层。
可选的，在形成所述掩膜结构之后，在形成所述控制栅介质材料层之前，还包括：在所述掩膜结构两侧的侧壁表面以及浮栅材料层表面形成补偿侧墙；在去除所述掩膜结构之后，以所述补偿侧墙为掩膜刻蚀所述初始浮栅，以形成浮栅；在形成浮栅后，去除所述补偿侧墙。
可选的，所述字线开口暴露出的所述浮栅具有尖角。
可选的，在形成所述掩膜的同时，还包括：刻蚀所述浮栅材料层，使所述掩膜结构两侧侧壁底部的浮栅材料层具有圆角。
可选的，在形成字线结构之后，还包括：在所述字线结构顶部以及所述控制栅远离字线结构的侧壁表面形成硅化物层。
可选的，在形成所述字线开口之后，在形成字线结构之前，还包括：在所述字线开口暴露出的所述控制栅介质层表面以及浮栅表面沉积隧穿氧化层。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，在形成字线结构之前，首先形成掩膜结构代替字线结构的位置，再在掩膜结构两侧形成控制栅、控制栅介质层，从而，避免了传统工艺中刻蚀所述控制栅、控制栅介质层的过程中，所述控制栅侧壁的侧墙受到刻蚀工艺的影响产生缺陷、断裂的风险。在本技术方案中，由于所述控制栅介质层形成于掩膜结构的侧壁，其膜层连续性好，且控制栅介质层膜层与后续形成的字线结构的界面不会受到刻蚀工艺的影响，减少了缺陷，降低了膜层断裂的风险。此外，由于所述控制栅介质层位于所述控制栅与字线结构之间，从而，所述控制栅介质层可以充当字线结构与控制栅之间的隔离结构，无需再额外形成隔离侧墙，进而有利于器件的微缩。
进一步，由于所述字线开口暴露出的所述浮栅具有尖角，所述尖角的存在使电场更集中，从而有利于提升擦除效率。
本发明的技术方案提供的半导体结构中，由于所述控制栅介质层位于所述控制栅与字线结构之间，从而，所述控制栅介质层可以充当字线结构与控制栅之间的隔离结构，无需再额外形成隔离侧墙，进而有利于器件的微缩。
附图说明
图1至图10是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，常见的闪存器件的存储单元具有浮栅介质层、位于浮栅介质层上的浮栅、位于浮栅上的氧化物-氮化物-氧化物介质层以及位于介质层上的控制栅，所述浮栅侧壁具有隧穿介质层，所述擦除栅位于相邻存储单元之间。
然而，在现有技术中，所述闪存器件的形成工艺窗口较小，产生的缺陷较多，不利于器件的尺寸微缩，且器件的稳定性也有待提升。
为解决上述技术问题，本发明的技术方案提供一种半导体结构及其形成方法，通过在形成字线结构之前，首先形成掩膜结构代替字线结构的位置，再在掩膜结构两侧形成控制栅、控制栅介质层，从而，避免了传统工艺中刻蚀所述控制栅、控制栅介质层的过程中，所述控制栅侧壁的侧墙受到刻蚀工艺的影响产生缺陷、断裂的风险。在本技术方案中，由于所述控制栅介质层形成于掩膜结构的侧壁，其膜层连续性好，且控制栅介质层膜层与后续形成的字线结构的界面不会受到刻蚀工艺的影响，减少了缺陷，降低了膜层断裂的风险。此外，由于所述控制栅介质层位于所述控制栅与字线结构之间，从而，所述控制栅介质层可以充当字线结构与控制栅之间的隔离结构，无需再额外形成隔离侧墙，进而有利于器件的微缩。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图10是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图1，提供衬底100；在所述衬底100表面形成浮栅介质材料层101、位于浮栅介质材料层101表面的浮栅材料层110、以及位于浮栅材料层110表面的掩膜材料层103。
其中，所述衬底100的材料包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)等。具体的，在本实施例中，所述衬底100的材料为硅。
在本实施例中，所述浮栅材料层110的材料包括多晶硅。
在本实施例中，所述掩膜材料层103的材料包括氮化硅。
请参考图2，图形化并刻蚀所述掩膜材料层103，在所述浮栅材料层110表面形成若干分立的掩膜结构111；在所述掩膜结构111两侧的侧壁表面以及浮栅材料层110表面形成补偿侧墙112。
在本实施例中，在形成所述掩膜的同时，还包括：刻蚀所述浮栅材料层110，使所述掩膜结构111两侧侧壁底部的浮栅材料层110具有圆角。所述补偿侧墙112还形成于所述圆角表面。
在本实施例中，在刻蚀所述浮栅材料层110的过程中，可以通过增加各向同性刻蚀的比重，调整刻蚀后的浮栅材料层110的形貌，使所述掩膜结构111两侧侧壁底部的浮栅材料层110具有圆角。
在本实施例中，所述圆角的存在，有利于后续去除掩膜结构111之后暴露出具有尖角的浮栅，所述尖角的存在使电场更集中，从而有利于提升擦除效率。
请参考图3，在所述浮栅材料层110表面、掩膜结构111侧壁以及顶部表面形成控制栅介质材料层(未图示)；在所述控制栅介质材料层表面形成控制栅121，所述控制栅121位于所述掩膜结构111两侧的侧壁表面以及所述浮栅材料层110上的控制栅介质材料层表面；以所述控制栅121为掩膜，刻蚀所述控制栅介质材料层，以形成控制栅介质层120，所述控制栅介质层120位于所述控制栅121底部与浮栅材料层110表面之间，且还位于所述控制栅121侧壁与所述补偿侧墙112之间。
在本实施例中，形成所述控制栅121的工艺包括：在所述控制栅介质材料层表面形成控制栅材料层(未图示)，以所述掩膜结构111为掩膜，刻蚀所述控制栅材料层，形成位于所述掩膜结构111两侧的控制栅121。
在本实施例中，所述控制栅121远离所述掩膜结构111的表面为圆弧形。
在本实施例中，所述控制栅121的材料包括多晶硅。
在本实施例中，所述控制栅介质层120包括：氧化硅层、位于氧化硅层表面的氮化硅层、以及位于氮化硅层表面的氧化硅层。
请参考图4，以所述控制栅121为掩膜刻蚀所述浮栅材料层110以及浮栅介质材料层101，形成初始浮栅128以及浮栅介质层127，从而，在所述衬底100表面形成若干初始存储单元结构(未标示)。
其中，所述初始存储单元结构包括：位于衬底100表面的浮栅介质层127；位于所述浮栅介质层127表面的初始浮栅128；位于所述初始浮栅128表面的掩膜结构111；位于所述初始浮栅128表面以及掩膜结构111侧壁的控制栅介质层120；位于所述掩膜结构111两侧的控制栅介质层120表面的控制栅121。
接着，在所述初始存储单元结构两侧侧壁表面形成第一氧化层122、以及位于第一氧化层122表面的第一存储单元侧墙123。
其中，所述第一存储单元侧墙123的材料包括氮化硅。
具体的，所述第一氧化层122以及第一存储单元侧墙123位于所述控制栅121、控制栅介质层120、初始浮栅128、以及浮栅介质层127远离掩膜结构111一侧的侧壁表面。
在本实施例中，形成所述第一存储单元侧墙123的工艺包括：在所述衬底100以及初始存储单元结构的侧壁以及顶部表面形成第一氧化层122以及第一初始存储单元侧墙(未图示)；在所述衬底100表面形成第一氧化填充层124，所述第一氧化填充层124的高度低于或齐平于所述控制栅121的高度；刻蚀所述第一氧化填充层124暴露出第一初始存储单元侧墙，以形成第一存储单元侧墙123。
请参考图5，在所述第一氧化填充层124表面继续填充，以形成第二氧化填充层125，所述第二氧化填充层125顶部高于所述控制栅121顶部且低于所述掩膜结构111顶部；刻蚀所述第二氧化填充层125暴露出的所述补偿侧墙112，暴露出部分掩膜结构111侧壁表面。
请参考图6，在所述掩膜结构111表面以及第二氧化填充层125表面形成第二掩膜层126；平坦化所述第二掩膜层126以及掩膜结构111；去除所述掩膜结构111，形成初始开口130，所述初始开口130暴露出所述初始浮栅128表面。
其中，所述第二氧化填充层125的材料包括氮化硅或氧化硅。
在本实施例中，去除所述掩膜结构111的方法包括湿法刻蚀。
请参考图7，以所述补偿侧墙112为掩膜刻蚀所述初始开口130底部的初始浮栅128，以形成浮栅129；在形成浮栅129后，去除所述补偿侧墙112，并继续刻蚀所述浮栅介质层127，直至暴露出所述衬底100表面，在相邻控制栅121以及控制栅介质层120之间形成字线开口132。
在本实施例中，所述字线开口132暴露出的所述浮栅129具有尖角(如A处所示)。由于所述尖角的存在，使电场更集中，从而有利于提升擦除效率。
请参考图8，在所述字线开口132暴露出的所述衬底100表面、浮栅介质层127、浮栅129、控制栅介质层120、第二氧化填充层125、第二掩膜层126表面沉积隧穿氧化层142；在所述字线开口132内形成字线结构140；在所述字线结构140表面形成保护层141。
在本实施例中，所述字线结构140的材料包括多晶硅。
在本实施例中，所述保护层141的材料包括氧化硅。
其中，形成字线结构140的工艺包括：在所述字线开口132暴露出的隧穿氧化层142以及第二掩膜层126表面的隧穿氧化层142上形成字线材料层(未图示)；平坦化所述字线材料层直至暴露出所述第二氧化填充层125，以形成字线结构140。
在本实施例中，所述字线结构140还充当擦除栅的作用。
在本实施例中，所述字线结构140的高度高于所述控制栅121的高度，所述字线结构140与控制栅121之间的高度差存在的作用在于，使两者之间能够更好的隔离。
请参考图9，去除所述第二氧化填充层125，并刻蚀所述控制栅121侧壁表面的第一氧化层122，暴露出部分所述控制栅121侧壁表面；接着，在所述第一存储单元侧墙123表面以及字线结构140与控制栅121之间形成第二存储单元侧墙150。
在本实施例中，所述第二存储单元侧墙150覆盖所述第一存储单元侧墙123表面，且所述第二存储单元侧墙150位于所述字线结构140顶部以及控制栅121顶部之间。
其中，所述第一存储单元侧墙123以及所述第一存储单元侧墙123表面的第二存储单元侧墙150用于控制后续的离子掺杂注入位置。所述字线结构140顶部以及控制栅121顶部之间的第二存储单元侧墙150用于进一步隔离所述字线结构140以及控制栅121。
在本实施例中，第二存储单元侧墙150的材料包括氮化硅或氧化硅。
接着，去除所述保护层141。
请参考图10，在所述第二存储单元侧墙150、控制栅121、字线结构140以及衬底100表面形成自对准硅化物材料层(未图示)；图形化并刻蚀自对准硅化物材料层，在所述字线结构140顶部、所述控制栅121远离字线结构140的侧壁表面、以及字线结构140两侧的衬底100(后续作为器件源漏区)表面形成硅化物层160。
其中，所述控制栅121表面的硅化物层160形成于刻蚀第一氧化层122后暴露出的控制栅121表面，所述暴露出的控制栅121侧壁表面在第一存储单元侧墙123表面的第二存储单元侧墙150以及控制栅121顶部的第二存储单元侧墙150之间。
由于第一存储单元侧墙123表面的第二存储单元侧墙150以及控制栅121顶部的第二存储单元侧墙150之间的控制栅121侧壁表面可以通过刻蚀工艺暴露出来，该表面积较大，故而，能够在其表面形成较大的硅化物层160，减小了控制栅121与外部电路电连接时的电阻，减小了电路延迟，加快了闪存器件的工作效率。
接着，在所述字线结构140表面以及控制栅121表面的硅化物层160表面形成刻蚀停止层(未图示)；形成包围所述字线结构140、控制栅121、控制栅介质层120、浮栅129、浮栅介质层127表面的层间介质层(未图示)。
综上，在形成字线结构140之前，首先形成掩膜结构111代替字线结构140的位置，再在掩膜结构111两侧形成控制栅121、控制栅介质层120，从而，避免了传统工艺中刻蚀所述控制栅121、控制栅介质层120的过程中，所述控制栅121侧壁的侧墙受到刻蚀工艺的影响产生缺陷、断裂的风险。在本技术方案中，由于所述控制栅介质材料层一次成型形成于掩膜结构111的侧壁，其膜层连续性好，且与后续形成的字线结构140的界面不会受到刻蚀控制栅材料层、控制栅介质材料层、浮栅材料层110、浮栅介质材料层101等多道工艺的影响，减少了缺陷，降低了膜层断裂的风险，有利于器件的微缩。此外，由于所述控制栅介质层120位于所述控制栅121与字线结构140之间，从而，所述控制栅介质层120可以充当字线结构140与控制栅121之间的隔离结构，无需再额外形成隔离侧墙，进而更有利于器件的微缩。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构。
请继续参考图10，所述半导体结构包括：衬底100；位于所述衬底100表面的浮栅介质层127；位于所述浮栅介质层127表面的字线结构140；位于所述字线结构140两侧侧壁表面以及浮栅介质层127表面的浮栅129；位于所述字线结构140两侧侧壁表面以及浮栅129顶部表面的控制栅介质层120；位于所述控制栅介质层120表面的控制栅121，所述控制栅121位于所述字线结构140两侧。
在本实施例中，所述浮栅129靠近字线结构140一侧具有尖角。
在本实施例中，所述半导体结构还包括：位于所述字线结构140两侧侧壁表面的隧穿氧化层142，所述隧穿氧化层142位于所述字线结构140与所述控制栅121之间、以及所述字线结构140与所述浮栅129之间。
在本实施例中，所述半导体结构还包括：位于所述字线结构140顶部、所述控制栅121远离字线结构140的侧壁表面、以及字线结构140两侧的衬底100(后续作为器件源漏区)表面的硅化物层160。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底表面的浮栅介质层；
位于所述浮栅介质层表面的字线结构；
位于所述字线结构两侧侧壁表面以及浮栅介质层表面的浮栅；
位于所述字线结构两侧侧壁表面以及浮栅顶部表面的控制栅介质层；
位于所述控制栅介质层表面的控制栅，所述控制栅位于所述字线结构两侧。
2.如权利要求1所述的半导体结构，其特征在于，所述浮栅靠近字线结构一侧具有尖角。
3.如权利要求1所述的半导体结构，其特征在于，位于所述字线结构两侧侧壁表面的隧穿氧化层，所述隧穿氧化层位于所述字线结构与所述控制栅之间、以及所述字线结构与所述浮栅之间。
4.如权利要求1所述的半导体结构，其特征在于，位于所述字线结构顶部以及所述控制栅远离字线结构的侧壁表面的硅化物层。
5.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成若干初始存储单元结构，所述初始存储单元结构包括：位于衬底表面的浮栅介质层；位于所述浮栅介质层表面的初始浮栅；位于所述初始浮栅表面的掩膜结构；位于所述初始浮栅表面以及掩膜结构侧壁的控制栅介质层；位于所述掩膜结构两侧的控制栅介质层表面的控制栅；去除所述掩膜结构，形成初始开口，所述初始开口暴露出所述初始浮栅表面；
刻蚀所述初始开口底部的初始浮栅以及浮栅介质层，在相邻控制栅以及控制栅介质层之间形成字线开口，所述字线开口暴露出所述衬底表面；
在所述字线开口内形成字线结构。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成初始存储单元结构的方法包括：在所述衬底表面形成浮栅介质材料层以及位于浮栅介质材料层表面的浮栅材料层；在所述浮栅材料层表面形成若干分立的掩膜结构；在所述浮栅材料层表面、掩膜结构侧壁以及顶部表面形成控制栅介质材料层；在所述控制栅介质材料层表面形成控制栅，所述控制栅位于所述掩膜结构两侧的侧壁表面以及所述浮栅材料层上的控制栅介质材料层表面；以所述控制栅为掩膜刻蚀所述控制栅介质材料层、浮栅材料层以及浮栅介质材料层，形成控制栅介质层、初始浮栅以及浮栅介质层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在形成所述掩膜结构之后，在形成所述控制栅介质材料层之前，还包括：在所述掩膜结构两侧的侧壁表面以及浮栅材料层表面形成补偿侧墙；在去除所述掩膜结构之后，以所述补偿侧墙为掩膜刻蚀所述初始浮栅，以形成浮栅；在形成浮栅后，去除所述补偿侧墙。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述字线开口暴露出的所述浮栅具有尖角。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，在形成所述掩膜的同时，还包括：刻蚀所述浮栅材料层，使所述掩膜结构两侧侧壁底部的浮栅材料层具有圆角。
10.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成字线结构之后，还包括：在所述字线结构顶部以及所述控制栅远离字线结构的侧壁表面形成硅化物层。
11.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成所述字线开口之后，在形成字线结构之前，还包括：在所述字线开口暴露出的所述控制栅介质层表面以及浮栅表面沉积隧穿氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311120309.XA CN117082861A (zh) | 2023-08-31 | 2023-08-31 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311120309.XA CN117082861A (zh) | 2023-08-31 | 2023-08-31 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117082861A true CN117082861A (zh) | 2023-11-17 |
Family
ID=88715208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311120309.XA Pending CN117082861A (zh) | 2023-08-31 | 2023-08-31 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117082861A (zh) |
-
2023
- 2023-08-31 CN CN202311120309.XA patent/CN117082861A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723188B2 (en) | Non-volatile memory devices and methods of forming the same | |
| US7208796B2 (en) | Split gate flash memory | |
| US7371638B2 (en) | Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same | |
| US20070108498A1 (en) | Non-volatile memory devices having floating gates and related methods of forming the same | |
| CN109742076B (zh) | 快闪存储器及其形成方法 | |
| CN109712981B (zh) | 存储器及其形成方法 | |
| US7214588B2 (en) | Methods of forming memory cells with nonuniform floating gate structures | |
| US7510934B2 (en) | Methods of fabricating nonvolatile memory devices | |
| JP4250616B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| CN108962896B (zh) | 存储器 | |
| US20240047219A1 (en) | Integrated circuit device | |
| JP2006186073A (ja) | 半導体装置およびその製造方法 | |
| JP2005530336A (ja) | フラッシュメモリセルおよびその製造方法 | |
| CN111415937A (zh) | 存储器及其形成方法 | |
| CN108807391B (zh) | 快闪存储器及其形成方法 | |
| CN111799266B (zh) | 嵌入式闪存及其制造方法、嵌入式半导体器件 | |
| CN114927528A (zh) | 存储器结构及其形成方法 | |
| CN117082861A (zh) | 半导体结构及其形成方法 | |
| US20080102618A1 (en) | Method of manufacturing semiconductor device | |
| US7820510B2 (en) | Method of fabricating a flash memory and an isolating structure applied to a flash memory | |
| CN111524894A (zh) | 存储器结构及其制造方法 | |
| CN109712982B (zh) | 快闪存储器及其形成方法 | |
| US7663184B1 (en) | Memory and method of fabricating the same | |
| CN109712985B (zh) | 镜像分栅快闪存储器及其形成方法 | |
| CN109638016B (zh) | 快闪存储器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |