CN117059627A - 阵列基板及显示面板 - Google Patents

Abstract

本申请涉及显示技术领域，特别是公开了一种阵列基板及显示面板。阵列基板包括基板、有源层、第一金属层、第二金属层、电隔离层和阳极层。第一晶体管的栅极设置于第一金属层并与有源层绝缘设置，第一晶体管的第一极和第二极设置于第二金属层并耦接有源层，阳极层包括阳极和阳极过孔，第一信号线与第一晶体管的栅极、第一极和第二极的其中之一耦接。其中，阳极过孔在基板上的第一投影与第一信号线在基板上的第二投影相互独立。由于阳极过孔与第一信号线在基板的正投影方向上无重叠，因此，即使电隔离层中存在杂质或电隔离层出现破损，阳极过孔也不会与第一信号线形成电接触造成短路，从而可以有效提升产品良率。

Description

阵列基板及显示面板

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及显示面板。

背景技术

阵列基板是显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，可以作为开关装置和驱动装置用在如LCD(Liquid Crystal Display，LCD)显示装置与OLED(Organic Light Emitting Display，OLED)显示装置中。

然而，目前阵列电路的布线设计中容易因异物或无机层膜破损而出现短路的问题，从而导致出现高灰阶暗点、低灰阶为微亮点等不良现象。出现此类不良现象不仅仅会导致产品的亮暗点发生率上升，影响产品良率。若短路产品被漏放到模组和客户端，还可能导致客诉风险升高的问题。

发明内容

基于此，有必要针对目前阵列电路的布线设计中容易因异物或无机层膜破损而出现短路的问题，提供一种阵列基板及显示面板。

一种阵列基板，至少包括多个像素驱动电路，所述像素驱动电路包括第一晶体管，所述阵列基板还包括基板；有源层，位于所述基板的一侧；第一金属层，位于所述有源层的一侧，所述第一晶体管的栅极设置于所述第一金属层中、且与所述有源层绝缘设置；第二金属层，位于所述第一金属层的一侧，所述第一晶体管的第一极和所述第一晶体管的第二极设置于所述第二金属层中、且耦接所述有源层；电隔离层，位于所述第二金属层的一侧、且覆盖所述第二金属层；阳极层，位于所述电隔离层的一侧，包括多个阳极和多个阳极过孔，各所述阳极过孔贯穿所述电隔离层、并耦接对应的所述阳极和所述像素驱动电路；第一信号线，与所述第一晶体管的第一极、所述第一晶体管的第二极和所述第一晶体管的栅极的其中之一耦接；其中，所述阳极过孔在所述基板上具有第一投影，所述第一信号线在所述基板上具有第二投影，所述第一投影和所述第二投影相互独立。

在其中一个实施例中，所述第一信号线位于所述第一金属层中、且与所述第一晶体管的栅极耦接。

在其中一个实施例中，所述第一晶体管为发光控制晶体管，所述第一信号线为发光控制信号线。

在其中一个实施例中，所述第一晶体管为数据写入晶体管、补偿晶体管、阳极复位晶体管和栅极复位晶体管的其中之一，所述第一信号线为扫描信号线。

在其中一个实施例中，所述阵列基板还包括第三金属层，设置于所述第二金属层的一侧，所述第一信号线位于所述第三金属层中、且与所述第一晶体管的第一极或所述第一晶体管的第二极耦接。

在其中一个实施例中，所述第一信号线与所述第一晶体管的第一极耦接，其中：所述第一晶体管为发光控制晶体管，所述第一信号线为第一电源电压线，所述阵列基板还包括第二电源电压线，所述第一晶体管的第二极与所述第二电源电压线耦接，所述第一电源电压线上的电压大于所述第二电源电压线上的电压；或，所述第一晶体管为数据写入晶体管，所述第一信号线为数据信号线。

在其中一个实施例中，所述第一信号线与所述第一晶体管的第二极耦接，其中，所述第一晶体管为阳极复位晶体管和栅极复位晶体管的其中之一，所述第一信号线为参考电压信号线。

在其中一个实施例中，所述阵列基板还包括扫描信号线、数据信号线、参考电压信号线、第一电源电压线和第二电源电压线，所述第一电源电压线上的电压大于所述第二电源电压线上的电压，其中：所述第一信号线位于所述第一金属层中、且与所述第一晶体管的栅极耦接，所述第一晶体管为发光控制晶体管，所述第一信号线为发光控制信号线；所述扫描信号线、所述数据信号线、所述参考电压信号线和所述第一电源电压线在所述基板上具有第三投影，所述第一投影和所述第三投影相互独立。

在其中一个实施例中，阳极过孔暴露对应的所述第一晶体管的第一极和所述第一晶体管的第二极的其中之一，各所述阳极在对应的所述阳极过孔中延伸，并耦接对应的所述第一晶体管的第一极和所述第一晶体管的第二极的其中之一。

一种显示面板，其特征在于，至少包括如上述任一项实施例所述的阵列基板。

上述阵列基板，至少包括多个像素驱动电路，像素驱动电路可以包括第一晶体管，阵列基板还可以包括基板、有源层、第一金属层、第二金属层、电隔离层，第一晶体管的栅极可以设置于第一金属层并与有源层绝缘设置，第一晶体管的第一极和第二极可以设置于第二金属层并耦接有源层，电隔离层上包括多个贯穿电隔离层的阳极过孔，第一信号线可以与第一晶体管的栅极、第一极和第二极的其中之一耦接。其中，阳极过孔在基板上的第一投影与第一信号线在基板上的第二投影相互独立。即，阳极过孔在基板上的正投影与第一信号线在基板上的正投影互不交叠。由于阳极过孔与第一信号线在基板的正投影方向上无重叠，因此，即使电隔离层中存在杂质或电隔离层出现破损，阳极过孔也不会与第一信号线形成电接触而造成短路，从而可以有效避免出现高灰阶暗点、低灰阶为微亮点等不良现象，提升产品良率。

附图说明

为了更清楚地说明本说明书实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请其中一个实施例中阵列基板的版图示意图；

图2为本申请其中一个实施例中阵列基板的截面示意图；

图3为现有阵列基板的俯视图；

图4为现有阵列基板的截面示意图；

图5为本申请其中一个实施例中像素驱动电路的时序示意图；

图6为本申请其中一个实施例中像素驱动电路的电路示意图；

图7为本申请另一个实施例中阵列基板的截面示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的优选实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是为了对本发明的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由......组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。

应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本申请的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

在本申请中，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

图1为本申请其中一个实施例中阵列基板的版图示意图，图2为本申请其中一个实施例中阵列基板的截面示意图，沿图1中标示的A-A’虚线对阵列基板作剖面即可得到如图2所示的截面。阵列基板中可以形成有多个像素驱动电路，像素驱动电路可以用于生成驱动信号并利用驱动信号驱动发光单元发光。像素驱动电路可以利用驱动晶体管为发光器件提供驱动电流以控制其发光。阵列基板可以利用多个阵列排布的像素驱动电路实现相应的显示功能。其中，像素驱动电路可以包括第一晶体管。第一晶体管在实际应用中，可以根据不同的需求，被设计为用于实现不同的功能。例如，第一晶体管可以被配置为栅极复位晶体管、数据写入晶体管、补偿晶体管、阳极复位晶体管、发光控制晶体管等。

在本申请公开的实施例中，晶体管可以指的是至少包括栅电极、漏电极以及源电极的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道，并且电流能够流过漏电极、沟道以及源电极。需要说明的是，在本公开中，沟道可以是指晶体管的栅极在有源层上的正投影所对应的部分有源层，也即电流主要流过的区域。

在本申请公开的实施例中，第一晶体管可以为P型晶体管，也可以为N型晶体管。另外，第一晶体管的第一极可以为漏电极、第二极可以为源电极，或者第一晶体管的第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况下，“源电极”及“漏电极”的功能有时互相调换。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。

阵列基板可以包括层叠设置的基板100、有源层200、第一金属层300、第二金属层400、电隔离层500和阳极层600。其中，有源层200可以设置于基板100的一侧。第一金属层300可以设置于有源层200的一侧，第一金属层300上可以设置有第一晶体管的栅极，且第一晶体管的栅极还与有源层200绝缘。第二金属层400可以设置于第一金属层300的一侧，第二金属层400上可以设置有第一晶体管的第一极和第一晶体管的第二极，且第一晶体管的第一极和第一晶体管的第二极还可以与有源层200耦接。

电隔离层500可以设置于第二金属层400的一侧，且电隔离层500覆盖第二金属层400，电隔离层500可以用于实现对第二金属层400中信号走线与其他层结构中信号走线之间的电隔离。

阳极层600可以位于电隔离层500的一侧，阳极层600可以包括多个阳极610和多个阳极过孔620。在本实施例中，阳极610可以被配置为发光元件OLED的阳极。各阳极过孔620可以用于耦接对应的阳极610和像素驱动电路，从而可以利用驱动晶体管为发光器件提供驱动电流以控制其发光。电隔离层500上还可以设置有多个阳极过孔620，阳极过孔620贯穿电隔离层500，从而可以暴露第二金属层400上对应晶体管的第一极或第一晶体管的第二极，从而实现阳极610与像素驱动电路的耦接。

阵列基板上还可以形成有第一信号线110，根据不同的设计需求，可以将第一信号线110设置于不同层结构中，利用第一信号线110可以为像素驱动电路提供不同的电信号。基于第一信号线110上传输的信号和第一晶体管被配置的功能，第一信号线110可以与第一晶体管的第一极、第一晶体管的第二极和第一晶体管的栅极中的任意一端耦接。同时，第一信号线110也可以基于不同的走线设计需求，设置于不同的金属层中。

请参见图1和图2，在本实施例中，为了更清楚地介绍在阵列基板中第一信号线110与阳极过孔620之间的位置关系，展示了第一信号线110设置于第一金属层300中时的走线设计，但并不能因此而理解为对发明专利范围的限制。在本实施例中，可以将阳极过孔620在基板100上的正投影定义为第一投影，将第一信号线110在基板100上的正投影定义为第二投影。其中，第一投影与第二投影相互独立。即，阳极过孔620在基板100上的正投影与第一信号线110在基板100上的正投影互不重叠，阳极过孔620与第一信号线110分别设置在基板100的正投影方向上的不同区域，且两个区域不存在重叠。

图3为现有阵列基板的俯视图，图4为现有阵列基板的截面示意图，沿图3中标示的A-A’虚线对现有阵列基板作剖面即可得到如图4所示的截面。图4中黑色不规则图形是指膜层中的异物或破损。可见，现有阵列电路设计中存在阳极过孔620开口过大的问题，阳极过孔620与第一信号线110在基板100的正投影方向上存在交叠部分。如果阳极过孔620与第一信号线110的交叠位置之间的电隔离层500中存在异物或者出现破损，则阳极过孔620将会与第一信号线110实现电接触，那么驱动电路就会出现短路。而驱动电路的短路可能会导致产品的不良率上升，短路产品若被漏放到模组和客户端，还可能进一步地导致客诉风险升高。

在本实施例中，以第一信号线110为发光控制信号线EM为例，第一信号线110可以用于传输发光控制信号，对本申请提供的阵列基板所能实现的技术效果进行说明。图5为本申请其中一个实施例中像素驱动电路的时序示意图，图中S1为发光控制信号的部分波形示意图，S2为发光器件阳极处的信号在未短路时的部分波形示意图，S3为发光器件阳极处的信号在短路时的部分波形示意图。由图5可知，当发光控制信号线EM与发光器件OLED的阳极正常未短路时，发光控制信号长时间为低电位，短时间高电位，而阳极处的信号则长时间为高电位。而当发光控制信号线EM与发光器件OLED的阳极短路时，发光器件OLED阳极处的信号波形将与发光控制信号相同，发光控制信号会把阳极电位拉低，所以短路像素与正常像素相比阳极电压偏低，从而短路像素在高灰阶时会表现暗点，当黑画面时短时间的发光控制信号的高电位与阳极短路则表现出微亮点。出现此类问题不仅仅会导致产品的亮暗点发生率上升，影响产品良率，另外，由于弱亮点不容易被识别，因此不良产品还可能被漏放到模组和客户端，从而导致客诉率升高的问题。

在本实施例提供的阵列基板中，通过改进电路的版图结构设计，令阳极过孔620在基板100上的正投影与第一信号线110在基板100上的正投影互不重叠，从而即使出现电隔离层300中有异物或电隔离层300破损等影响电隔离效果的情况，阳极过孔620与第一信号线110之间也不会实现电接触，从而电路中的阳极与第一信号线110之间不会形成短路，也不会导致亮暗点发生率上升影响产品良率。通过改善阵列基板的电路走线设计，令阳极过孔620与第一信号线110在基板100的正投影方向上无交叠部分来降低亮暗点发生率。上述阵列基板的结构设计可以提升产品品质从而减少因弱亮点不易识别而漏放到模组和客户端导致客诉风险升高的问题。

在其中一个实施例中，图6为本申请其中一个实施例中像素驱动电路的电路示意图，像素驱动电路可以包括驱动晶体管T1、数据写入晶体管T2、补偿晶体管T3、栅极复位晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、阳极复位晶体管T7、存储电容Cst和发光元件OLED。

其中，第一晶体管可以被配置为数据写入晶体管T2、补偿晶体管T3、栅极复位晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、阳极复位晶体管T7中的任意一种晶体管。阳极可以被配置为发光元件OLED的阳极。

具体地，像素驱动电路中栅极复位晶体管T4的栅极和阳极复位晶体管T7的栅极可以分别与第一扫描线Scan1连接，栅极复位晶体管T4的第一极与驱动晶体管T1的栅极连接，栅极复位晶体管T4的第二极与参考电压信号线Vref连接；阳极复位晶体管T7的第一极与发光元件OLED的阳极连接，阳极复位晶体管T7的第二极也与参考电压信号线Vref连接。

栅极复位晶体管T4可以被配置为根据第一扫描线Scan1中传输的第一扫描信号导通，并将参考电压信号线Vref中传输的参考电压传输至驱动晶体管T1的栅极，以对驱动晶体管T1的栅极进行复位。阳极复位晶体管T7可以被配置为根据第一扫描线Scan1中传输的第一扫描信号导通，并将参考电压信号线Vref中传输的参考电压传输至发光元件OLED的阳极，以对发光元件OLED的阳极进行复位。

数据写入晶体管T2的栅极和补偿晶体管T3的栅极分别与第二扫描线Scan2连接，数据写入晶体管T2的第一极与驱动晶体管T1的第一极连接，数据写入晶体管T2的第二极与数据信号线Vdata连接；补偿晶体管T3的第一极与驱动晶体管T1的第二极连接，补偿晶体管T3的第二极与驱动晶体管T1的栅极连接。存储电容Cst并联于第一电源电压线VDD和驱动晶体管T1的栅极之间。

数据写入晶体管T2可以被配置为根据第二扫描线Scan2中传输的第二扫描信号导通，并将数据信号线Vdata中传输的数据信号传输至驱动晶体管T1的第一极。补偿晶体管T3可以被配置为根据第二扫描线Scan2中传输的第二扫描信号导通，以对驱动晶体管T1进行阈值补偿。驱动晶体管T1导通后，数据信号可以传输至驱动晶体管T1的栅极，从而存储电容Cst可以对数据信号进行存储。

第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极分别与发光控制信号线EM连接，第一发光控制晶体管T5的第一极与驱动晶体管T1的第一极连接，第一发光控制晶体管T5的第二极与第一电源电压线VDD连接；第二发光控制晶体管T6的第一极与驱动晶体管T1的第二极连接，第二发光控制晶体管T6的第二极与发光元件OLED的阳极连接。

第一发光控制晶体管T5可以被配置为根据发光控制信号线EM中传输的发光控制信号导通，以导通第一电源电压线VDD与驱动晶体管T1的第一极之间的连接；第二发光控制晶体管T6可以被配置为根据发光控制信号线EM中传输的发光控制信号导通，以导通驱动晶体管T1的第二极与发光元件OLED的阳极之间的连接。此时，存储电容Cst放电至驱动晶体管T1的栅极，驱动晶体管T1可以基于驱动晶体管T1栅极上的电压输出驱动电流至发光元件OLED的阳极，以驱动发光元件OLED工作。

在本实施例中，为了更好地对阵列基板中像素驱动电路的工作原理进行说明，阵列基板中形成的多个像素驱动电路可以采用如图6所示的7T1C驱动电路，但并不能因此而理解为对发明专利范围的限制，在一些其他的实施例中，阵列基板中形成的多个像素驱动电路也可以采用如2T1C、6T1C等其他驱动电路。本申请提供的阵列基板中的像素驱动电路被设计为其他任何架构下的驱动电路都适用。

在其中一个实施例中，第一信号线110可以设置于第一金属层300中，且第一信号线110还可以与第一晶体管的栅极耦接。此时，第一信号线110可以被配置为用于传输控制晶体管的信号，第一晶体管可以基于栅极处的信号实现导通或关断，从而第一信号线110可以用于控制第一晶体管的工作状态。

在其中一个实施例中，第一晶体管可以被设计为发光控制晶体管，此时，第一信号线110则可以被配置为发光控制信号线EM。进一步地，第一晶体管可以被设计为第一发光控制晶体管T5或第二发光控制晶体管T6。当第一晶体管为第一发光控制晶体管T5时，第一晶体管可以被配置为根据第一信号线110传输的发光控制信号导通，以导通第一电源电压线VDD与驱动晶体管T1的第一极之间的连接。当第一晶体管为第二发光控制晶体管T6时，第一晶体管可以被配置为根据第一信号线110传输的发光控制信号导通，以导通驱动晶体管T1的第二极与发光元件OLED的阳极之间的连接。

在其中一个实施例中，当第一信号线110被配置为扫描信号线时，第一信号线110可以用于传输扫描信号，此时第一晶体管则可以对应地被配置为数据写入晶体管T2、补偿晶体管T3、阳极复位晶体管T4和栅极复位晶体管T7中的任意一种。

具体地，扫描信号线可以为第一扫描线Scan1或第二扫描线Scan2。第一信号线110被配置为第一扫描线Scan1时，第一晶体管可以对应地被配置为栅极复位晶体管T4或阳极复位晶体管T7；第一信号线110被配置为第二扫描线Scan2时，第一晶体管可以对应地被配置为数据写入晶体管T2或补偿晶体管T3。

当第一晶体管为栅极复位晶体管T4时，第一晶体管可以被配置为根据第一扫描线Scan1传输的第一扫描信号导通，以对驱动晶体管T1的栅极进行复位；当第一晶体管为阳极复位晶体管T7时，第一晶体管可以被配置为根据第一扫描线Scan1传输的第一扫描信号导通，以对发光元件OLED的阳极进行复位。

当第一晶体管为数据写入晶体管T2时，第一晶体管可以被配置为根据第二扫描线Scan2传输的第二扫描信号导通，以将数据信号传输至驱动晶体管T1的第一极；当第一晶体管为补偿晶体管T3时，第一晶体管可以被配置为根据第二扫描线Scan2传输的第二扫描信号导通，以对驱动晶体管T1进行阈值补偿。

在其中一个实施例中，图7为本申请另一个实施例中阵列基板的截面示意图，阵列基板还可以包括第三金属层700，第三金属层700可以设置于第二金属层400远离第一金属层300的一侧。在本实施例中，第一信号线110可以设置于第三金属层700中，且第一信号线110还可以与第一晶体管的第一极或第一晶体管的第二极耦接。第一信号线110可以被配置为用于传输电信号，并将电信号传输至第一晶体管的第一极或第一晶体管的第二极。

在其中一个实施例中，第一信号线110可以被设计为与第一晶体管的第一极耦接，此时，第一信号线110可以用于传输电信号至第一晶体管的第一极。在其中一种可行的实施方式中，第一信号线110可以被配置为第一电源电压线VDD，对应地，第一晶体管可以被配置为发光控制晶体管。具体地，第一晶体管可以为第一发光控制晶体管T5，第一晶体管导通后可以将第一信号线110中传输的第一电源电压传输至驱动晶体管T1。

另外，阵列基板还可以包括第二电源电压线VSS，第一晶体管的第二极可以与第二电源电压线耦接，第一电源电压线VDD上的电压大于第二电源电压线VSS上的电压。请参见图6，第一发光控制晶体管T5的第一极直接与第一电源电压线VDD连接，第一发光控制晶体管T5的第二极分别通过驱动晶体管T1和发光元件OLED间接与第二电源电压线VSS连接。当像素驱动电路处于发光阶段时，第一晶体管导通。驱动晶体管T1的第一极和第二极分别与第一电源电压线VDD和第二电源电压线VSS连接，第一电源电压线VDD和第二电源电压线VSS可以分别用于向驱动晶体管T1提供工作所需的第一电源电压和第二电源电压。驱动晶体管T1可以输出驱动电流至发光元件OLED，从而发光元件OLED可以基于驱动电流发光。

在另一种可行的实施方式中，第一晶体管可以被配置为数据写入晶体管T2，此时，第一信号线110对应地可以被配置为数据信号线Vdata。第一晶体管导通后，可以将第一信号线110中传输的数据信号传输至驱动晶体管T1的第一端。

在其中一个实施例中，第一信号线110也可以被设计为与第一晶体管的第二极耦接，此时，第一信号线110可以用于传输电信号至第一晶体管的第二极。具体地，第一晶体管可以被配置为阳极复位晶体管T7和栅极复位晶体管T4的其中之一，第一信号线则可以对应地被配置为参考电压信号线Vref。第一晶体管导通后，可以将第一信号线110中传输的参考电压传输至驱动晶体管T1的栅极，以利用参考电压对驱动晶体管T1的栅极进行复位。或，第一晶体管导通后，可以将第一信号线110中传输的参考电压传输至发光元件OLED的阳极，以利用参考电压对发光元件OLED的阳极进行复位。

在其中一个实施例中，阵列基板还可以包括扫描信号线、数据信号线Vdata、参考电压信号线Vref、第一电源电压线VDD和第二电源电压线VSS，且第一电源电压线VDD上的电压大于第二电源电压线VSS上的电压。

另外，第一信号线110可以设置于第一金属层300中，且第一信号线110还可以被配置为与第一晶体管的栅极耦接。此时，可以将第一晶体管配置为发光控制晶体管，第一信号线110可以被配置为发光控制信号线EM。第一晶体管基于第一信号线110中传输的发光控制信号导通，以导通第一电源电压线VDD与驱动晶体管T1的第一极之间的连接，或导通驱动晶体管T1的第二极与发光元件OLED的阳极之间的连接。

在本实施例中，可以将扫描信号线、数据信号线Vdata、参考电压信号线Vref、第一电源电压线VDD和第二电源电压线VSS在基板100上的正投影定义为第三投影。第一投影指的是阳极过孔620在基板100上的正投影。本申请提供的阵列基板中第一投影和第三投影相互独立，即阳极过孔620在基板100上的正投影与扫描信号线、数据信号线Vdata、参考电压信号线Vref、第一电源电压线VDD和第二电源电压线VSS等信号线在基板100上的正投影互不重叠。

通过令阳极过孔620在基板100上的正投影与扫描信号线、数据信号线Vdata、参考电压信号线Vref、第一电源电压线VDD和第二电源电压线VSS等信号线在基板100上的正投影互不重叠，可以保证即使出现电隔离层300中有异物或电隔离层300破损等影响电隔离效果的情况，阳极过孔620与扫描信号线、数据信号线Vdata、参考电压信号线Vref、第一电源电压线VDD和第二电源电压线VSS等信号线之间也不会实现电接触，从而电路中的阳极与上述信号线之间不会形成短路，也不会导致亮暗点发生率上升影响产品良率。

在其中一个实施例中，阳极过孔620暴露对应的第一晶体管的第一极和第一晶体管的第二极的其中之一。各阳极610通过在对应的阳极过孔620中延伸，可以耦接对应的第一晶体管的第一极和第一晶体管的第二极的其中之一，从而实现阳极与第一晶体管的连接，可以将驱动电流传输至发光元件的阳极以控制其发光。

具体地，阳极610可以在对应的阳极过孔620中延伸，并与阳极过孔620暴露出的第一晶体管的第一极或第一晶体管的第二极相接触，从而实现与第一晶体管的第一极和第一晶体管的第二极的其中之一相耦接。

例如，第一晶体管可以为阳极复位晶体管T7，电隔离层500上在第一晶体管的第一极对应位置处开设有贯穿电隔离层500的阳极过孔620，以暴露第一晶体管的第一极。阳极610在该阳极过孔620中延伸并与第一晶体管的第一极实现电接触，从而阳极610实现了与第一晶体管的第一极之间的耦接。

本申请还可以提供一种显示面板，显示面板可以包括如上述任意一项实施例所述的阵列基板。具有上述实施例中的阵列基板的有益效果，在此不再赘述。在具体实施时，在本公开实施例中，显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以作出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，其特征在于，至少包括多个像素驱动电路，所述像素驱动电路包括第一晶体管，所述阵列基板还包括：

基板；

有源层，位于所述基板的一侧；

第一金属层，位于所述有源层的一侧，所述第一晶体管的栅极设置于所述第一金属层中、且与所述有源层绝缘设置；

第二金属层，位于所述第一金属层的一侧，所述第一晶体管的第一极和所述第一晶体管的第二极设置于所述第二金属层中、且耦接所述有源层；

电隔离层，位于所述第二金属层的一侧、且覆盖所述第二金属层；

阳极层，位于所述电隔离层的一侧，包括多个阳极和多个阳极过孔，各所述阳极过孔贯穿所述电隔离层、并耦接对应的所述阳极和所述像素驱动电路；

第一信号线，与所述第一晶体管的第一极、所述第一晶体管的第二极和所述第一晶体管的栅极的其中之一耦接；

其中，所述阳极过孔在所述基板上具有第一投影，所述第一信号线在所述基板上具有第二投影，所述第一投影和所述第二投影相互独立。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一信号线位于所述第一金属层中、且与所述第一晶体管的栅极耦接。

3.根据权利要求2所述的阵列基板，其特征在于，所述第一晶体管为发光控制晶体管，所述第一信号线为发光控制信号线。

4.根据权利要求2所述的阵列基板，其特征在于，所述第一晶体管为数据写入晶体管、补偿晶体管、阳极复位晶体管和栅极复位晶体管的其中之一，所述第一信号线为扫描信号线。

5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第三金属层，设置于所述第二金属层的一侧，所述第一信号线位于所述第三金属层中、且与所述第一晶体管的第一极或所述第一晶体管的第二极耦接。

6.根据权利要求5所述的阵列基板，其特征在于，所述第一信号线与所述第一晶体管的第一极耦接，其中：

所述第一晶体管为发光控制晶体管，所述第一信号线为第一电源电压线，所述阵列基板还包括第二电源电压线，所述第一晶体管的第二极与所述第二电源电压线耦接，所述第一电源电压线上的电压大于所述第二电源电压线上的电压；或，

所述第一晶体管为数据写入晶体管，所述第一信号线为数据信号线。

7.根据权利要求5所述的阵列基板，其特征在于，所述第一信号线与所述第一晶体管的第二极耦接，其中，所述第一晶体管为阳极复位晶体管和栅极复位晶体管的其中之一，所述第一信号线为参考电压信号线。

8.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括扫描信号线、数据信号线、参考电压信号线、第一电源电压线和第二电源电压线，所述第一电源电压线上的电压大于所述第二电源电压线上的电压，其中：

所述第一信号线位于所述第一金属层中、且与所述第一晶体管的栅极耦接，所述第一晶体管为发光控制晶体管，所述第一信号线为发光控制信号线；

所述扫描信号线、所述数据信号线、所述参考电压信号线和所述第一电源电压线在所述基板上具有第三投影，所述第一投影和所述第三投影相互独立。

9.根据权利要求1所述的阵列基板，其特征在于，所述阳极过孔暴露对应的所述第一晶体管的第一极和所述第一晶体管的第二极的其中之一，各所述阳极在对应的所述阳极过孔中延伸，并耦接对应的所述第一晶体管的第一极和所述第一晶体管的第二极的其中之一。

10.一种显示面板，其特征在于，至少包括如权利要求1至9任一项所述的阵列基板。