CN114582291A - 显示基板、制作方法和显示装置 - Google Patents
显示基板、制作方法和显示装置 Download PDFInfo
- Publication number
- CN114582291A CN114582291A CN202210276758.2A CN202210276758A CN114582291A CN 114582291 A CN114582291 A CN 114582291A CN 202210276758 A CN202210276758 A CN 202210276758A CN 114582291 A CN114582291 A CN 114582291A
- Authority
- CN
- China
- Prior art keywords
- transistor
- electrode
- gate
- electrically connected
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0242—Compensation of deficiencies in the appearance of colours
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示基板、制作方法和显示装置。显示基板包括像素电路;显示基板包括第一导电层、半导体层和第一栅极金属层;像素电路包括发光元件、数据写入电路和驱动电路;数据写入电路包括第一晶体管;第一晶体管的第二栅极包含于所述第一导电层,所述第一晶体管的第一栅极包含于所述第一栅极金属层;所述第一晶体管的有源层包含于所述半导体层;所述第一晶体管的第一电极与数据线电连接,所述第一晶体管的第二电极与所述驱动电路的第一端电连接;驱动电路的第二端与所述发光元件电连接,驱动电路用于驱动所述发光元件发光。本发明能够改善黑画面异常显示现象,提高显示产品可靠性。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板、制作方法和显示装置。
背景技术
车载OLED(有机发光二极管)显示产品相比较于手机端显示产品,工作环境恶劣,长时间显示静止画面,使得车载OLED显示产品信耐性大受考验。在实际操作时,车载OLED显示产品容易出现黑画面显示异常。相关的车载OLED显示产品使用典型的7T1C像素电路。在所述车载OLED显示产品长期显示黑画面时,用于数据写入的晶体管的栅源电压更靠近阈值电压,因此若所述用于数据写入的晶体管的阈值电压正向偏移,会导致在显示阶段,所述用于数据写入的晶体管无法关闭而引起数据写入节点(所述数据写入节点与所述像素电路包括的驱动电路的第一端电连接)的电位拉高导致黑画面显示时异常发光的现象发生。
发明内容
本发明的主要目的在于提供一种显示基板、制作方法和显示装置,解决相关的显示装置显示黑画面时异常显示的问题。
为了达到上述目的,本发明实施例提供了一种显示基板,包括衬底基板,以及,设置于所述衬底基板的显示区域的多行多列像素电路;所述显示基板包括沿着远离所述衬底基板的方向依次层叠设置的第一导电层、半导体层和第一栅极金属层;
所述像素电路包括发光元件、数据写入电路和驱动电路;所述数据写入电路包括第一晶体管;
所述第一晶体管的第一栅极与扫描线电连接,所述第一晶体管的第二栅极与控制电压线电连接;所述第一晶体管的第二栅极包含于所述第一导电层,所述第一晶体管的第一栅极包含于所述第一栅极金属层;所述第一晶体管的有源层包含于所述半导体层;
所述第一晶体管的第一电极与数据线电连接,所述第一晶体管的第二电极与所述驱动电路的第一端电连接;
所述驱动电路的第二端与所述发光元件电连接,所述驱动电路用于驱动所述发光元件发光。
可选的,所述控制电压线为直流电压线;所述显示基板还包括设置于所述第一栅极金属层背向所述衬底基板的一面的源漏金属层;所述直流电压线包含于所述源漏金属层;
所述第一晶体管的第二栅极通过过孔与所述直流电压线电连接。
可选的,所述控制电压线与所述扫描线接入相同的扫描信号;所述扫描线包含于所述第一栅极金属层;
所述控制电压线与所述第一晶体管的第二栅极位于同一层,所述控制电压线与所述第一晶体管的第二栅极电连接。
可选的,所述第一晶体管的第二栅极在所述衬底基板上的正投影覆盖所述第一晶体管的有源层包括的沟道区在所述衬底基板上的正投影。
可选的,所述第一导电层为钼金属层或铝合金层。
可选的,所述导电层复用为遮光层。
可选的,所述像素电路还包括第一初始化电路和补偿控制电路;所述第一初始化电路包括第二晶体管,所述补偿控制电路包括第三晶体管;所述第二晶体管的第一栅极和所述第二晶体管的第二栅极都与复位控制线电连接,所述第二晶体管的第一电极与初始电压线电连接,所述第二晶体管的第二电极与所述驱动电路的控制端电连接;所述第三晶体管的第一栅极和所述第三晶体管的第二栅极与所述扫描线电连接,所述第三晶体管的第一电极与所述驱动电路的控制端电连接,所述第三晶体管的第二电极与所述驱动电路的第二端电连接;
所述第二晶体管的第一栅极、所述第二晶体管的第二栅极、所述第三晶体管的第一栅极和所述第三晶体管的第二栅极都包含于所述第一栅极金属层;
所述第二晶体管的有源层和所述第三晶体管的有源层都包含于所述半导体层。
可选的,所述驱动电路包括驱动晶体管,所述驱动晶体管的栅极为所述驱动电路的控制端,所述驱动晶体管的第二电极为所述驱动电路的第二端;
所述复位控制线和所述扫描线都包含于第一栅极金属层;所述显示基板还包括依次层叠设置于所述第一栅极金属层远离所述衬底基板的一面的第二栅极金属层和源漏金属层;所述初始电压线包含于所述第二栅极金属层;
所述第二晶体管的第一电极、所述第二晶体管的第二电极、所述第三晶体管的第一电极、所述第三晶体管的第二电极、所述驱动晶体管的第一电极和所述驱动晶体管的第二电极包含于所述半导体层;
所述第二晶体管的第一电极与第一导电连接图形电连接,所述第一导电连接图形包含于所述源漏金属层,所述第一导电连接图形与所述初始电压线电连接,以使得所述第二晶体管的第一电极与所述初始电压线电连接;
所述驱动晶体管的栅极包含于所述第一栅极金属层,所述第二晶体管的第二电极与第二导电连接图形电连接,所述第二导电连接图形包含于所述源漏金属层,所述第二导电连接图形与驱动晶体管的栅极电连接,以使得所述第二晶体管的第二电极与所述驱动晶体管的栅极电连接;
所述第三晶体管的第一电极与所述第二晶体管的第二电极连通,所述第三晶体管的第二电极与所述驱动晶体管的第二电极连通。
可选的,所述驱动电路包括驱动晶体管,所述驱动晶体管的第一电极为所述驱动电路的第一端;所述显示基板还包括设置于所述第一栅极金属层远离所述衬底基板的一面的源漏金属层;
所述数据线包含于所述源漏金属层,所述第一晶体管的第一电极、所述第一晶体管的第二电极和所述驱动晶体管的第一电极包含于所述半导体层;
所述第一晶体管的第一电极通过过孔与所述数据线电连接,所述第一晶体管的第二电极与所述驱动晶体管的第一电极连通。
可选的,所述像素电路还包括第一发光控制电路和第二发光控制电路;所述驱动电路包括驱动晶体管;所述第一发光控制电路包括第四晶体管,所述第二发光控制电路包括第五晶体管;所述显示基板还包括依次层叠设置于所述第一栅极金属层远离所述衬底基板的一面的源漏金属层和阳极层;
所述第四晶体管的栅极、发光控制线、所述第五晶体管的栅极和所述驱动晶体管的栅极都包含于第一栅极金属层;
第一电压线包含于所述源漏金属层;所述第四晶体管的第一电极、所述第四晶体管的第二电极、所述第五晶体管的第一电极和所述第五晶体管的第二电极都包含于所述半导体层;
所述第四晶体管的栅极与所述发光控制线电连接,所述第四晶体管的第一电极与所述第一电压线电连接,所述第四晶体管的第二电极与所述驱动晶体管的第一电极连通;
所述第五晶体管的栅极与所述发光控制线电连接,所述第五晶体管的第一电极与所述驱动晶体管的第二电极连通,所述第五晶体管的第二电极与第三导电连接图形电连接,所述第三导电连接图形包含于所述源漏金属层,所述第三导电连接图形与所述发光元件的阳极电连接;所述发光元件的阳极包含于所述阳极层。
可选的,所述控制电压线为所述第一电压线;
所述第一晶体管的第二栅极通过过孔与所述第一电压线电连接。
可选的,所述像素电路还包括第二初始化电路和储能电路;所述第二初始化电路包括第六晶体管;所述储能电路包括存储电容;所述显示基板还包括设置于所述第一栅极金属层与所述源漏金属层之间的第二栅极金属层;
所述第六晶体管的栅极和所述扫描线都包含于第一栅极金属层;所述第六晶体管的第一电极与所述第六晶体管的第二电极都包含于所述半导体层;
所述驱动晶体管的栅极复用为存储电容的第一极板;
所述第六晶体管的栅极与所述扫描线电连接,所述第六晶体管的第一电极与所述第二晶体管的第一电极之间连通,以使得所述第六晶体管的第一电极与所述初始电压线电连接;
所述存储电容的第二极板包含于所述第二栅极金属层,所述存储电容的第二极板与所述第一电压线电连接。
本发明实施例还提供一种显示基板的制作方法,用于制作上述的显示基板,所述显示基板的制作方法包括:
在衬底基板的一面上制作第一导电层,对所述第一导电层进行制图工艺,以形成第一晶体管的第二栅极;
在所述第一导电层背向所述衬底基板的一面制作半导体层;在所述半导体层背向所述第一导电层的一面制作第一栅极金属层,对所述第一栅极金属层进行构图工艺,形成所述第一晶体管的第一栅极,以及所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极;
以所述第一晶体管的第一栅极为掩膜,对所述半导体层未被所述第一晶体管的第一栅极与所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极覆盖的部分进行掺杂,使得所述半导体层未被所述第一晶体管的第一栅极与所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极覆盖的部分形成为导电部分,所述半导体层被所述第一晶体管的第一栅极与所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极覆盖的部分形成为沟道区。
本发明实施例还提供了一种显示装置,包括上述的显示基板。
本发明实施例所述的显示基板、制作方法和显示装置能够在不改变TFT(薄膜晶体管)相关工艺的前提下,仅通过增设第一导电层即可使得所述第一晶体管的特性负偏至安全区间,可以改善黑画面异常显示现象,提高显示产品可靠性。
附图说明
图1A是本发明至少一实施例所述的显示基板包括的像素电路的结构图;
图1B是本发明至少一实施例所述的显示基板包括的像素电路的结构图;
图2是本发明至少一实施例所述的显示基板包括的像素电路的电路图;
图3是在图2的基础上增加对各电极的标号的示意图;
图4是图9中的第一导电层的布局图;
图5是图9中的半导体层的布局图;
图6是图9中的第一栅极金属层的布局图;
图7是图9中的第二栅极金属层的布局图;
图8是图9中的源漏金属层的布局图;
图9是本发明至少一实施例所述的显示基板的布局图;
图10是图9所示的显示基板的至少一实施例的截面图;
图11A是当所述第一晶体管的第二栅极接入0V电压信号时,所述第一晶体管的阈值电压的示意图;
图11B是当所述第一晶体管的第二栅极接入4.6V电压信号时,所述第一晶体管的阈值电压的示意图;
图11C是当所述第一晶体管的第二栅极接入7V电压信号时,所述第一晶体管的阈值电压的示意图;
图11D是当所述第一晶体管的第二栅极接入扫描信号时,所述第一晶体管的阈值电压的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中,为区分晶体管除控制极之外的两极,将其中一极称为第一电极,另一极称为第二电极。
在实际操作时,当所述晶体管为薄膜晶体管或场效应管时,所述第一电极可以为漏极,所述第二电极可以为源极;或者,所述第一电极可以为源极,所述第二电极可以为漏极。
本发明实施例所述的显示基板包括衬底基板,以及,设置于所述衬底基板的显示区域的多行多列像素电路;所述显示基板包括沿着远离所述衬底基板的方向依次层叠设置的第一导电层、半导体层和第一栅极金属层;
所述像素电路包括发光元件、数据写入电路和驱动电路;所述数据写入电路包括第一晶体管;
所述第一晶体管的第一栅极与扫描线电连接,所述第一晶体管的第二栅极与控制电压线电连接;所述第一晶体管的第二栅极包含于所述第一导电层,所述第一晶体管的第一栅极包含于所述第一栅极金属层;所述第一晶体管的有源层包含于所述半导体层;
所述第一晶体管的第一电极与数据线电连接,所述第一晶体管的第二电极与所述驱动电路的第一端电连接;
所述驱动电路的第二端与所述发光元件电连接,所述驱动电路用于驱动所述发光元件发光。
在本发明至少一实施例中,所述第一晶体管的有源层包括第一晶体管的沟道区、所述第一晶体管的第一电极和所述第一晶体管的第二电极。
在本发明实施例中,所述显示基板可以包括设置于显示区域的多行多列像素电路,所述像素电路包括数据写入电路,所述数据写入电路包括第一晶体管;所述第一晶体管的第一电极为顶栅极,所述第一晶体管的第二电极为底栅极,所述第一晶体管的第二电极包含于第一导电层。所述第一晶体管的第二电极与控制电压线电连接,以实现Vth负偏控制,其中,Vth为所述第一晶体管的阈值电压。本发明实施例能够在不改变TFT(薄膜晶体管)相关工艺的前提下,仅通过增设第一导电层即可使得所述第一晶体管的特性负偏至安全区间,结构简单可控。
在本发明实施例中,第一晶体管的特性负偏控制,在车载OLED(有机发光二极管)像素电路在长期正向偏置电压下特性正偏时,可以改善黑画面异常显示现象,延长显示产品的寿命,提高显示产品可靠性。
在相关技术中,当7T1C像素电路用于显示黑画面时,数据电压的电压值可以为6.5V,则用于对驱动晶体管的栅极进行初始化的晶体管的栅源电压可以在2.5V至3V之间,用于进行阈值电压补偿的晶体管的栅源电压可以大于等于2.5V而小于等于3V,所述用于数据写入的晶体管的栅源电压可以大于等于0V而小于等于5V,所述用于对驱动晶体管的栅极进行初始化的晶体管的阈值电压和用于进行阈值电压补偿的晶体管的阈值电压大于等于-3V而小于等于-2V,所述用于数据写入的晶体管的阈值电压偏移风险较高。基于此,本发明实施例通过增设第一导电层,以使得所述第一晶体管(所述第一晶体管为用于数据写入的晶体管)的特性负偏至安全区间。
可选的,所述控制电压线可以为直流电压线;或者,所述控制电压线与所述扫描线接入相同的扫描信号。
根据一种具体实施方式,所述控制电压线为直流电压线;所述显示基板还包括设置于所述第一栅极金属层背向所述衬底基板的一面的源漏金属层;所述直流电压线包含于所述源漏金属层;
所述第一晶体管的第二栅极通过过孔与所述直流电压线电连接。
在具体实施时,所述控制电压线可以为直流电压线,例如,所述控制电压线提供的直流电压信号可以为第一电压线VDD或第二电压线VGH,第一电压线VDD提供的第一电压信号的电压值可以为4.6V,所述第二电压线VGH提供的第二电压信号的电压值可以为7V,但不以此为限。
根据另一种具体实施方式,所述控制电压线与所述扫描线接入相同的扫描信号;所述扫描线包含于所述第一栅极金属层;所述衬底基板还包括周边区域;所述周边区域围绕所述显示区域;
所述控制电压线与所述第一晶体管的第二栅极位于同一层,并所述控制电压线与所述第一晶体管的第二栅极电连接,所述控制电压线延伸至所述周边区域;在所述周边区域,所述控制电压线与所述扫描线电连接。
在具体实施时,所述控制电压线可以与所述扫描线接入相同的扫描信号,在周边区域,所述控制电压线与所述扫描线电连接,
在本发明至少一实施例中,所述第一晶体管的第二栅极在所述衬底基板上的正投影覆盖所述第一晶体管的有源层中的沟道区在所述衬底基板上的正投影,有助于有源层特性均一,有利于第一晶体管的特性均一性。
可选的,所述第一导电层为钼金属层或铝合金层。
在本发明至少一实施例中,所述导电层可以复用为遮光层,防止晶体管在光照下产生特性偏移。
如图1A所示,本发明至少一实施例所述的显示基板包括的像素电路可以包括发光元件EL、数据写入电路11、驱动电路10、第一初始化电路12、补偿控制电路13、第二初始化电路14、第一发光控制电路15、第二发光控制电路16和储能电路17;
所述数据写入电路11包括第一晶体管T1;
所述数据写入电路11分别与扫描线Gate、控制电压线V0、数据线Data和所述驱动电路10的第一端电连接,用于在所述扫描线Gate提供的扫描信号和所述控制电压线V0提供的控制电压的控制下,控制所述驱动电路10的第一端与所述数据线Data之间连通或断开;
如图1B所示,所述第一晶体管T1的第一栅极与扫描线Gate电连接,所述第一晶体管T1的第二栅极与控制电压线V0电连接,所述第一晶体管T1的第一电极与数据线Data电连接,所述第一晶体管T1的第二电极与所述驱动电路10的第一端电连接;所述第一晶体管T1的第一栅极为顶栅极,所述第一晶体管T1的第二栅极为底栅极;
所述第一初始化电路12分别与复位控制线Reset、初始电压线I1和所述驱动电路10的控制端电连接,用于在所述复位控制线Reset提供的复位控制信号的控制下,控制将所述初始电压线I1提供的初始电压Vi写入所述驱动电路10的控制端;
所述补偿控制电路13分别与所述扫描线Gate、所述驱动电路10的控制端和所述驱动电路10的第二端电连接,用于在所述扫描线Gate提供的扫描信号的控制下,控制所述驱动电路10的控制端与所述驱动电路10的第二端之间连通;
所述第一发光控制电路15分别与发光控制线EM、第一电压线VDD和所述驱动电路10的第一端电连接,用于在所述发光控制线EM提供的发光控制信号的控制下,控制所述第一电压线VDD与所述驱动电路10的第一端之间连通;
所述第二发光控制电路16分别与发光控制线EM、所述驱动电路10的第二端和所述发光元件EL的第一极电连接,用于在所述发光控制信号的控制下,控制所述驱动电路10的第二端与所述发光元件EL的第一极之间连通;
所述第二初始化电路14分别与所述扫描线Gate、所述初始电压线I1和所述发光元件EL的第一极电连接,用于在所述扫描信号的控制下,将所述初始电压线I1提供的初始电压Vi写入所述发光元件EL的第一极;所述发光元件EL的第二极与第三电压线VSS电连接;
所述储能电路17的第一端与所述驱动电路10的控制端电连接,所述储能电路17的第二端与所述第一电压线VDD电连接,所述储能电路17用于储存电能;
所述驱动电路10用于在其控制端的电位的控制下,产生驱动所述发光元件EL的驱动电流。
在图1A、图1B所示的像素电路的至少一实施例中,所述第一电压线VDD可以为高电压线,所述第三电压线VSS可以为低电压线;
所述发光元件可以为有机发光二极管,所述发光元件的第一极可以为阳极,所述发光元件的第二极可以为阴极。
在相关技术中,车载OLED像素电路实际使用时,产品长时间固定显示某种图案,例如显示L0画面(黑画面),会导致所述车载OLED像素电路中的数据写入电路中的第一晶体管长期处于正偏stress(应力)下,所述第一晶体管的阈值电压持续正偏,发生黑画面异常显示的风险极高。基于以上分析,为了保证车载显示产品使用时第一晶体管正常,需要保证所述第一晶体管的阈值电压比其他晶体管的阈值电压负偏2V左右,但不以此为限。
本发明至少一实施例通过将所述第一晶体管T1设计为双栅晶体管,所述第一晶体管T1的第一栅极为顶栅极,所述第一晶体管T1的第二栅极为底栅极,能够将第一晶体管T1的阈值电压负偏1V-2V,保证车载显示产品使用时第一晶体管T1正常。
如图2所示,在图1B所示的像素电路的至少一实施例的基础上,所述第一初始化电路12包括第二晶体管T2,所述补偿控制电路13包括第三晶体管T3;所述驱动电路10包括驱动晶体管T0;所述发光元件为有机发光二极管O1;
所述第二晶体管T2的第一栅极和所述第二晶体管T2的第二栅极都与所述复位控制线Reset电连接,所述第二晶体管T2的第一电极与初始电压线I1电连接,所述第二晶体管T2的第二电极与所述驱动晶体管T0的栅极电连接;
所述第三晶体管T3的第一栅极和所述第三晶体管T3的第二栅极与所述扫描线Gate电连接,所述第三晶体管T3的第一电极与所述驱动晶体管T0的栅极电连接,所述第三晶体管T3的第二电极与所述驱动晶体管T0的第二电极电连接;
所述第二晶体管T2的第一栅极和所述第二晶体管T2的第二栅极都为顶栅极,所述第三晶体管T3的第一栅极和所述第三晶体管T3的第二栅极都为顶栅极;
所述第一发光控制电路15包括第四晶体管T4,所述第二发光控制电路16包括第五晶体管T5,所述第二初始化电路14包括第六晶体管T6;所述储能电路17包括存储电容C1;
所述第四晶体管T4的栅极与所述发光控制线EM电连接,所述第四晶体管T4的第一电极与所述第一电压线VDD电连接,所述第四晶体管T4的第二电极与所述驱动晶体管T0的第一电极电连接;
所述第五晶体管T5的栅极与所述发光控制线EM电连接,所述第五晶体管T5的第一电极与所述驱动晶体管T0的第二电极电连接,所述第五晶体管T5的第二电极与所述有机发光二极管O1的阳极电连接;
所述第六晶体管T6的栅极与所述扫描线Gate电连接,所述第六晶体管T6的第一电极与所述初始电压线I1电连接,所述第六晶体管T6的第二电极与所述有机发光二极管O1的阳极电连接;
所述存储电容C1的第一极板与所述驱动晶体管T0的栅极电连接,所述存储电容C1的第二极板与所述第一电压端VDD电连接。
在图2所示的像素电路的至少一实施例中,所有的晶体管都为p型薄膜晶体管,但不以此为限。
在本发明至少一实施例中,第二晶体管T2和第三晶体管T3中至少之一也可以为单栅晶体管。
图3是在图2的基础上对各电极和极板进行标号的示意图。
在图3中,标号为G0的为T0的栅极,标号为S0的为T0的第一电极,标号为D0的为T0的第二电极;
标号为G11的为T1的第一栅极,标号为G12的为T1的第二栅极,标号为S1的为T1的第一电极,标号为D1的为T1的第二电极;
标号为G21的为T2的第一栅极,标号为G22的为T2的第二栅极,标号为S2的为T2的第一电极,标号为D2的为T2的第二电极;
标号为G31的为T3的第一栅极,标号为G32的为T3的第二栅极,标号为32的为T3的第一电极,标号为D3的为T3的第二电极;
标号为G4的为T4的栅极,标号为S4的为T4的第一电极,标号为D4的为T4的第二电极;
标号为G5的为T5的栅极,标号为S5的为T5的第一电极,标号为D5的为T5的第二电极;
标号为G6的为T6的栅极,标号为S6的为T6的第一电极,标号为D6的为T6的第二电极;
标号为C1a的为C1的第一极板,标号为C1b的为C1的第二极板。
可选的,所述像素电路还包括第一初始化电路和补偿控制电路;所述第一初始化电路包括第二晶体管,所述补偿控制电路包括第三晶体管;所述第二晶体管的第一栅极和所述第二晶体管的第二栅极都与复位控制线电连接,所述第二晶体管的第一电极与初始电压线电连接,所述第二晶体管的第二电极与所述驱动电路的控制端电连接;所述第三晶体管的第一栅极和所述第三晶体管的第二栅极与所述扫描线电连接,所述第三晶体管的第一电极与所述驱动电路的控制端电连接,所述第三晶体管的第二电极与所述驱动电路的第二端电连接;
所述第二晶体管的第一栅极、所述第二晶体管的第二栅极、所述第三晶体管的第一栅极和所述第三晶体管的第二栅极都包含于所述第一栅极金属层;
所述第二晶体管的有源层和所述第三晶体管的有源层都包含于所述半导体层;
所述第二晶体管的第一栅极、所述第二晶体管的第二栅极、所述第三晶体管的第一栅极和所述第三晶体管的第二栅极都为顶栅极。
在本发明至少一实施例中,所述第二晶体管的有源层可以包括所述第二晶体管的沟道区、所述第二晶体管的第一电极和所述第二晶体管的第二电极,所述第三晶体管的有源层包括所述第三晶体管的沟道区、所述第三晶体管的第一电极和所述第三晶体管的第二电极。
如图4所示,标号为G12的为第一晶体管T1的第二栅极;
如图5所示,标号为N1的为T1的沟道区;
如图6所示,标号为G11的为第一晶体管T1的第一栅极;标号为Gate的为扫描线;所述第一晶体管T1的第一栅极G11在衬底基板上的正投影在所述扫描线Gate在所述衬底基板上的正投影之内;
如图9所示,第一晶体管T1的第二栅极G12在衬底基板上的正投影覆盖T1的沟道区N1在所述衬底基板上的正投影。
如图8所示,所述第一电压线VDD包含于源漏金属层,所述第一电压线VDD竖向延伸。
如图9所示,在本发明至少一实施例中,所述第一晶体管T1的第二栅极G12可以通过第一过孔H1与所述第一电压线VDD电连接。
如图5所示,所述第一晶体管T1的第一电极S1、所述第一晶体管T1的第二电极D1和所述驱动晶体管T0的第一电极S0都包含于半导体层。
如图8所示,数据线Data包含于源漏金属层。
如图5所示,所述第一晶体管T1的第二电极D1与所述驱动晶体管T0的第一电极S0之间连通,以使得所述第一晶体管T1的第二电极D1与所述驱动晶体管T0的第一电极S0电连接;
所述第一电极T1的第一电极S1通过第二过孔H2与所述数据线Data电连接。
如图6所示,标号为G21的为T2的第一栅极,标号为G22的为T2的第二栅极,标号为G31的为T3的第一栅极,标号为G32的为T3的第二栅极;
G21、G22、G31和G32都包含于第一栅极金属层;
如图5所示,标号为N21的为T2的第一沟道部分,标号为N22的为T2的第二沟道部分,T2的沟道区包括T2的第一沟道部分N21和T2的第二沟道部分N22;
标号为N31的为T3的第一沟道部分,标号为N32的为T3的第二沟道部分,T3的沟道区包括T3的第一沟道部分N31和T3的第二沟道部分N32。
可选的,所述驱动电路包括驱动晶体管,所述驱动晶体管的栅极为所述驱动电路的控制端,所述驱动晶体管的第二电极为所述驱动电路的第二端;
所述复位控制线和所述扫描线都包含于第一栅极金属层;所述显示基板还包括依次层叠设置于所述第一栅极金属层远离所述衬底基板的一面的第二栅极金属层和源漏金属层;所述初始电压线包含于所述第二栅极金属层;
所述第二晶体管的第一电极、所述第二晶体管的第二电极、所述第三晶体管的第一电极、所述第三晶体管的第二电极、所述驱动晶体管的第一电极和所述驱动晶体管的第二电极包含于所述半导体层;
所述第二晶体管的第一电极与第一导电连接图形电连接,所述第一导电连接图形包含于所述源漏金属层,所述第一导电连接图形与所述初始电压线电连接,以使得所述第二晶体管的第一电极与所述初始电压线电连接;
所述驱动晶体管的栅极包含于所述第一栅极金属层,所述第二晶体管的第二电极与第二导电连接图形电连接,所述第二导电连接图形包含于所述源漏金属层,所述第二导电连接图形与驱动晶体管的栅极电连接,以使得所述第二晶体管的第二电极与所述驱动晶体管的栅极电连接;
所述第三晶体管的第一电极与所述第二晶体管的第二电极连通,所述第三晶体管的第二电极与所述驱动晶体管的第二电极连通。
如图6所示,标号为G0的为驱动晶体管T0的栅极,标号为Reset的为复位控制线,标号为Gate的为扫描线;
如图7所示,标号为I1的为初始电压线;
如图5所示,标号为S2的为第二晶体管T2的第一电极,标号为D2的为第二晶体管T2的第二电极,标号为S3的为第三晶体管T3的第一电极,标号为D3的为第三晶体管T3的第二电极。
如图9所示,所述第二晶体管T2的第一电极S2通过第三过孔H3与第一导电连接图形L1电连接,所述第一导电连接图形L1通过第四过孔H4与所述初始电压线I1电连接,以使得所述第二晶体管T2的第一电极S2与所述初始电压线I1电连接。
如图8所示,标号为L1的为第一导电连接图形。
如图9所示,所述第二晶体管T2的第二电极D2通过第五过孔H5与第二导电连接图形L2电连接,所述第二导电连接图形L2通过第六过孔H6与所述驱动晶体管T0的栅极G0电连接,以使得所述第二晶体管T2的第二电极D2与所述驱动晶体管T0的栅极G0电连接。
如图8所示,标号为L2的为第二导电连接图形。
如图5所示,所述第三晶体管T3的第一电极S3与所述第二晶体管T2的第二电极D2连通,所述第三晶体管T3的第二电极D3与所述驱动晶体管T0的第二电极D0连通。
可选的,所述驱动电路包括驱动晶体管,所述驱动晶体管的第一电极为所述驱动电路的第一端;所述显示基板还包括设置于所述第一栅极金属层远离所述衬底基板的一面的源漏金属层;
所述数据线包含于所述源漏金属层,所述第一晶体管的第一电极、所述第一晶体管的第二电极和所述驱动晶体管的第一电极包含于所述半导体层;
所述第一晶体管的第一电极通过过孔与所述数据线电连接,所述第一晶体管的第二电极与所述驱动晶体管的第一电极连通。
如图8所示,所述数据线Data包含于第一源漏金属层,所述数据线Data沿竖直方向延伸。
如图5所示,所述第一晶体管T1的第一电极S1、所述第一晶体管T1的第二电极D1和所述驱动晶体管T0的第一电极S0包含于所述半导体层。
如图5所示,所述第一晶体管T1的第二电极D1与所述驱动晶体管T0的第一电极S0之间连通。
可选的,所述像素电路还包括第一发光控制电路和第二发光控制电路;所述驱动电路包括驱动晶体管;所述第一发光控制电路包括第四晶体管,所述第二发光控制电路包括第五晶体管;所述显示基板还包括依次层叠设置于所述第一栅极金属层远离所述衬底基板的一面的源漏金属层和阳极层;
所述第四晶体管的栅极、发光控制线、所述第五晶体管的栅极和所述驱动晶体管的栅极都包含于第一栅极金属层;
第一电压线包含于所述源漏金属层;所述第四晶体管的第一电极、所述第四晶体管的第二电极、所述第五晶体管的第一电极和所述第五晶体管的第二电极都包含于所述半导体层;
所述第四晶体管的栅极与所述发光控制线电连接,所述第四晶体管的第一电极与所述第一电压线电连接,所述第四晶体管的第二电极与所述驱动晶体管的第一电极连通;
所述第五晶体管的栅极与所述发光控制线电连接,所述第五晶体管的第一电极与所述驱动晶体管的第二电极连通,所述第五晶体管的第二电极与第三导电连接图形电连接,所述第三导电连接图形包含于所述源漏金属层,所述第三导电连接图形与所述发光元件的阳极电连接;所述发光元件的阳极包含于所述阳极层。
如图6所示,所述第四晶体管T4的栅极G4、发光控制线EM、所述第五晶体管T5的栅极G5和所述驱动晶体管T0的栅极G0都包含于第一栅极金属层;
如图8所示,第一电压线VDD形成与源漏金属层;
如图5所示,所述第四晶体管T4的第一电极S4、所述第四晶体管T4的第二电极D4、所述第五晶体管T5的第一电极S5和所述第五晶体管T5的第二电极D5都包含于所述半导体层。
如图6所示,所述第四晶体管T4的栅极G4在衬底基板上的正投影在所述发光控制线EM在所述衬底基板上的正投影之内,所述第五晶体管T5的栅极G5在衬底基板上的正投影在所述发光控制线EM在所述衬底基板上的正投影之内。
如图9所示,所述第四晶体管T4的第一电极S4通过第七过孔H7与第一电压线VDD电连接。
如图5所示,所述第四晶体管T4的第二电极D4与所述驱动晶体管T0的第一电极S0连通,所述第五晶体管T5的第一电极S5与所述驱动晶体管T0的第二电极D0连通。
如图9所示,所述第五晶体管T5的第二电极D5通过第八过孔H8与第三导电连接图形L3电连接,如图8所示,所述第三导电连接图形L3包含于所述源漏金属层;
所述第三导电连接图形L3与所述发光元件的阳极电连接;所述发光元件的阳极包含于所述阳极层。
在本发明至少一实施例中,所述控制电压线为所述第一电压线;
所述第一晶体管的第二栅极通过过孔与所述第一电压线电连接。
在具体实施时,所述控制电压线可以为第一电压线,第一晶体管的第二栅极与所述第一电压线电连接。
可选的,所述像素电路还包括第二初始化电路和储能电路;所述第二初始化电路包括第六晶体管;所述储能电路包括存储电容;所述显示基板还包括设置于所述第一栅极金属层与所述源漏金属层之间的第二栅极金属层;
所述第六晶体管的栅极和所述扫描线都包含于第一栅极金属层;所述第六晶体管的第一电极与所述第六晶体管的第二电极都包含于所述半导体层;
所述驱动晶体管的栅极复用为存储电容的第一极板;
所述第六晶体管的栅极与所述扫描线电连接,所述第六晶体管的第一电极与所述第二晶体管的第一电极连通,以使得所述第六晶体管的第一电极与所述初始电压线电连接;
所述存储电容的第二极板包含于所述第二栅极金属层,所述存储电容的第二极板与所述第一电压线电连接。
如图6所示,所述第六晶体管T6的栅极G6和所述扫描线Gate都包含于第一栅极金属层,所述驱动晶体管T0的栅极G0复用为所述存储电容C1的第一极板C1a。
如图6所示,所述第六晶体管T6的栅极G6在所述衬底基板上的正投影在所述扫描线Gate在所述衬底基板上的正投影之内。
如图5所示,所述第六晶体管T6的第一电极S6和所述第六晶体管T6的第二电极D6都包含于所述半导体层,所述第六晶体管T6的第一电极S6与所述第二晶体管T2的第一电极S2之间连通,以使得所述第六晶体管T6的第一电极S6与所述初始电压线I1电连接。
如图7所示,所述存储电容C1的第二极板C1b包含于第二栅极金属层,所述存储电容C1的第二极板C1b通过第九过孔H9与所述第一电压线VDD电连接。
在本发明至少一实施例中,在衬底基板上依次层叠设置有第一导电层、半导体层、第一栅极金属层、第二栅极金属层和源漏金属层,图9是本发明至少一实施例所述的显示基板的布局图。图4是图9中的第一导电层的布局图,图5是图9中的半导体层的布局图,图6是图9中的第一栅极金属层的布局图,图7是图9中的第二栅极金属层的布局图,图8是图9中的源漏金属层的布局图。
在图9所示的显示基板的至少一实施例中,所述控制电压线为所述第一电压线VDD,但不以此为限。
在制作如图9所示的显示基板的至少一实施例时,
首先在衬底基板的一面上制作第一导电层,对所述第一导电层进行制图工艺,以形成第一晶体管T1的第二栅极G12;
在所述第一导电层背向所述衬底基板的一面制作半导体层;
在所述半导体层背向所述第一导电层的一面制作第一栅极金属层;
对所述第一栅极金属层进行构图工艺,形成所述第一晶体管T1的第一栅极G11,第二晶体管T2的第一栅极G21、第二晶体管T2的第二电极G22、第三晶体管T3的第一栅极G31、第三晶体管T3的第二栅极G32、第四晶体管T4的栅极G4、第五晶体管T5的栅极G5、第六晶体管T6的栅极G6、驱动晶体管T0的栅极G0、发光控制线EM、扫描线Gate和复位控制线Reset;所述驱动晶体管T0的栅极G0复用为存储电容C1的第一极板;
以所述第一晶体管的第一栅极G11以及所述像素电路包括的除了所述第一晶体管T1之外的其他晶体管的栅极为掩膜,对所述半导体层未被所述第一晶体管T1的第一栅极G11与所述像素电路包括的除了所述第一晶体管T1之外的其他晶体管的栅极覆盖的部分进行掺杂,使得所述半导体层未被所述第一晶体管T1的第一栅极G11与所述像素电路包括的除了所述第一晶体管T1之外的其他晶体管的栅极覆盖的部分形成为导电部分,所述半导体层被所述第一晶体管T1的第一栅极G11与所述像素电路包括的除了所述第一晶体管T1之外的其他晶体管的栅极覆盖的部分形成为沟道区;
在所述第一栅极金属层背向所述半导体层的一面制作第二栅极金属层;
对所述第二栅极金属层进行构图工艺,形成第一存储电容的第二极板,以及,初始电压线I1;
在所述第二栅极金属层背向所述第一栅极金属层的一面制作源漏金属层;
对所述源漏金属层进行构图工艺,形成数据线Data、第一电压线VDD、第一导电连接图形L1、第二导电连接图形L2和第三导电连接图形L3。
如图6所示,所述发光控制线EM、所述扫描线Gate与所述复位控制线Reset沿第一方向延伸,所述第一方向可以为水平方向;
如图7所示,所述初始电压线I1沿第一方向延伸;
如图8所示,所述数据线Data和所述第一电压线VDD都沿第二方向延伸,所述第二方向与所述第一方向相交,所述第二方向可以为竖直方向。
如图5所示,T1的有源层、T2的有源层、T3的有源层、T4的有源层、T5的有源层、T6的有源层和T0的有源层相互连续。
如图5所示,T1的有源层包括T1的沟道区N1、第一个第一导电部分和第一个第二导电部分;所述第一个第一导电部分复用为T1的第一电极S1,所述第二个第一导电部分复用为T1的第二电极D1;
T2的有源层包括T2的第一沟道部分N21、T2的第二沟道部分N22、第二个第一导电部分和第二个第二导电部分;所述第二个第一导电部分复用为T2的第一电极S2,所述第二个第二导电部分复用为T2的第二电极D2;
T3的有源层包括T3的第一沟道部分N31、T3的第二沟道部分N32、第三个第一导电部分和第三个第二导电部分;所述第三个第一导电部分复用为T3的第一电极S3,所述第二个第二导电部分复用为T3的第二电极D3;
T4的有源层包括T4的沟道区N4、第四个第一导电部分和第四个第二导电部分;所述第四个第一导电部分复用为T4的第一电极S4,所述第四个第二导电部分复用为T4的第二电极D4;
T5的有源层包括T5的沟道区N5、第五个第一导电部分和第五个第二导电部分;所述第五个第一导电部分复用为T5的第一电极S5,所述第五个第二导电部分复用为T5的第二电极D5;
T6的有源层包括T6的沟道区N6、第六个第一导电部分和第六个第二导电部分;所述第六个第一导电部分复用为T6的第一电极S6,所述第六个第二导电部分复用为T6的第二电极D6;
T0的有源层包括T0的沟道区N0、第七个第一导电部分和第七个第二导电部分;所述第七个第一导电部分复用为T0的第一电极S0,所述第七个第二导电部分复用为T0的第二电极D0。
在图4-图9所示的显示基板的至少一实施例中,所述有源层包括的各第一导电部分复用为相应的晶体管的第一电极,所述有源层包括的各第二导电部分复用为相应的晶体管的第二电极,所述第一电极和所述第二电极包含于所述有源层。
图10是图9所示的显示基板的至少一实施例的截面图。
如图10所示,在本发明至少一实施例所述的显示基板中,所述衬底基板包括第一基底PI1、第一阻挡层B1、第二基底PI2、第二阻挡层B2、第一导电层LS、缓冲层B0、半导体层P0、第一栅绝缘层GI1、第一栅极金属层GL1、第二栅绝缘层GI2、第二栅极金属层GL2、层间介质层I0和源漏金属层SD。
在图10中,左侧示意出了第一晶体管的各层的截面图,中间示意出了存储电容的截面图,右侧示意出了所述像素电路包括的除了所述第一晶体管之外的一晶体管的见图。
图11A是当所述第一晶体管的第二栅极接入0V电压信号时,所述第一晶体管的阈值电压的示意图;
图11B是当所述第一晶体管的第二栅极接入4.6V电压信号时,所述第一晶体管的阈值电压的示意图;
图11C是当所述第一晶体管的第二栅极接入7V电压信号时,所述第一晶体管的阈值电压的示意图;
图11D是当所述第一晶体管的第二栅极接入扫描信号时,所述第一晶体管的阈值电压的示意图。
在具体实施时,可以通过所述控制电压线接入的电压信号的电压值,来调节第一晶体管的阈值单元负向偏移情况。可以根据第一晶体管的宽长比设计,选择第一控制电压线接入不同电压信号,以调整第一晶体管的阈值电压负向偏移程度,在不改变其他TFT(薄膜晶体管)特性的前提下,可以延长车载OLED(有机发光二极管)像素电路在长期正向偏置电压下特性正偏的产品寿命,提高产品可靠性。
本发明实施例所述的显示基板的制作方法,用于制作上述的显示基板,所述显示基板的制作方法包括:
在衬底基板的一面上制作第一导电层,对所述第一导电层进行制图工艺,以形成第一晶体管的第二栅极;
在所述第一导电层背向所述衬底基板的一面制作半导体层;在所述半导体层背向所述第一导电层的一面制作第一栅极金属层,对所述第一栅极金属层进行构图工艺,形成所述第一晶体管的第一栅极,以及所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极;
以所述第一晶体管的第一栅极为掩膜,对所述半导体层未被所述第一晶体管的第一栅极与所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极覆盖的部分进行掺杂,使得所述半导体层未被所述第一晶体管的第一栅极与所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极覆盖的部分形成为导电部分,所述半导体层被所述第一晶体管的第一栅极与所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极覆盖的部分形成为沟道区。
本发明实施例所述的显示装置包括上述的显示基板。
本发明至少一实施例所述的显示装置可以为车载显示装置,但不以此为限。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种显示基板,其特征在于,包括衬底基板,以及,设置于所述衬底基板的显示区域的多行多列像素电路;所述显示基板包括沿着远离所述衬底基板的方向依次层叠设置的第一导电层、半导体层和第一栅极金属层;
所述像素电路包括发光元件、数据写入电路和驱动电路;所述数据写入电路包括第一晶体管;
所述第一晶体管的第一栅极与扫描线电连接,所述第一晶体管的第二栅极与控制电压线电连接;所述第一晶体管的第二栅极包含于所述第一导电层,所述第一晶体管的第一栅极包含于所述第一栅极金属层;所述第一晶体管的有源层包含于所述半导体层;
所述第一晶体管的第一电极与数据线电连接,所述第一晶体管的第二电极与所述驱动电路的第一端电连接;
所述驱动电路的第二端与所述发光元件电连接,所述驱动电路用于驱动所述发光元件发光。
2.如权利要求1所述的显示基板,其特征在于,所述控制电压线为直流电压线;所述显示基板还包括设置于所述第一栅极金属层背向所述衬底基板的一面的源漏金属层;所述直流电压线包含于所述源漏金属层;
所述第一晶体管的第二栅极通过过孔与所述直流电压线电连接。
3.如权利要求1所述的显示基板,其特征在于,所述控制电压线与所述扫描线接入相同的扫描信号;所述扫描线包含于所述第一栅极金属层;
所述控制电压线与所述第一晶体管的第二栅极位于同一层,所述控制电压线与所述第一晶体管的第二栅极电连接。
4.如权利要求1至3中任一权利要求所述的显示基板,其特征在于,所述第一晶体管的第二栅极在所述衬底基板上的正投影覆盖所述第一晶体管的有源层包括的沟道区在所述衬底基板上的正投影。
5.如权利要求1至3中任一权利要求所述的显示基板,其特征在于,所述第一导电层为钼金属层或铝合金层。
6.如权利要求1至3中任一权利要求所述的显示基板,其特征在于,所述导电层复用为遮光层。
7.如权利要求1至3中任一权利要求所述的显示基板,其特征在于,所述像素电路还包括第一初始化电路和补偿控制电路;所述第一初始化电路包括第二晶体管,所述补偿控制电路包括第三晶体管;所述第二晶体管的第一栅极和所述第二晶体管的第二栅极都与复位控制线电连接,所述第二晶体管的第一电极与初始电压线电连接,所述第二晶体管的第二电极与所述驱动电路的控制端电连接;所述第三晶体管的第一栅极和所述第三晶体管的第二栅极与所述扫描线电连接,所述第三晶体管的第一电极与所述驱动电路的控制端电连接,所述第三晶体管的第二电极与所述驱动电路的第二端电连接;
所述第二晶体管的第一栅极、所述第二晶体管的第二栅极、所述第三晶体管的第一栅极和所述第三晶体管的第二栅极都包含于所述第一栅极金属层;
所述第二晶体管的有源层和所述第三晶体管的有源层都包含于所述半导体层。
8.如权利要求7所述的显示基板,其特征在于,所述驱动电路包括驱动晶体管,所述驱动晶体管的栅极为所述驱动电路的控制端,所述驱动晶体管的第二电极为所述驱动电路的第二端;
所述复位控制线和所述扫描线都包含于第一栅极金属层;所述显示基板还包括依次层叠设置于所述第一栅极金属层远离所述衬底基板的一面的第二栅极金属层和源漏金属层;所述初始电压线包含于所述第二栅极金属层;
所述第二晶体管的第一电极、所述第二晶体管的第二电极、所述第三晶体管的第一电极、所述第三晶体管的第二电极、所述驱动晶体管的第一电极和所述驱动晶体管的第二电极包含于所述半导体层;
所述第二晶体管的第一电极与第一导电连接图形电连接,所述第一导电连接图形包含于所述源漏金属层,所述第一导电连接图形与所述初始电压线电连接,以使得所述第二晶体管的第一电极与所述初始电压线电连接;
所述驱动晶体管的栅极包含于所述第一栅极金属层,所述第二晶体管的第二电极与第二导电连接图形电连接,所述第二导电连接图形包含于所述源漏金属层,所述第二导电连接图形与驱动晶体管的栅极电连接,以使得所述第二晶体管的第二电极与所述驱动晶体管的栅极电连接;
所述第三晶体管的第一电极与所述第二晶体管的第二电极连通,所述第三晶体管的第二电极与所述驱动晶体管的第二电极连通。
9.如权利要求1所述的显示基板,其特征在于,所述驱动电路包括驱动晶体管,所述驱动晶体管的第一电极为所述驱动电路的第一端;所述显示基板还包括设置于所述第一栅极金属层远离所述衬底基板的一面的源漏金属层;
所述数据线包含于所述源漏金属层,所述第一晶体管的第一电极、所述第一晶体管的第二电极和所述驱动晶体管的第一电极包含于所述半导体层;
所述第一晶体管的第一电极通过过孔与所述数据线电连接,所述第一晶体管的第二电极与所述驱动晶体管的第一电极连通。
10.如权利要求8所述的显示基板,其特征在于,所述像素电路还包括第一发光控制电路和第二发光控制电路;所述驱动电路包括驱动晶体管;所述第一发光控制电路包括第四晶体管,所述第二发光控制电路包括第五晶体管;所述显示基板还包括依次层叠设置于所述第一栅极金属层远离所述衬底基板的一面的源漏金属层和阳极层;
所述第四晶体管的栅极、发光控制线、所述第五晶体管的栅极和所述驱动晶体管的栅极都包含于第一栅极金属层;
第一电压线包含于所述源漏金属层;所述第四晶体管的第一电极、所述第四晶体管的第二电极、所述第五晶体管的第一电极和所述第五晶体管的第二电极都包含于所述半导体层;
所述第四晶体管的栅极与所述发光控制线电连接,所述第四晶体管的第一电极与所述第一电压线电连接,所述第四晶体管的第二电极与所述驱动晶体管的第一电极连通;
所述第五晶体管的栅极与所述发光控制线电连接,所述第五晶体管的第一电极与所述驱动晶体管的第二电极连通,所述第五晶体管的第二电极与第三导电连接图形电连接,所述第三导电连接图形包含于所述源漏金属层,所述第三导电连接图形与所述发光元件的阳极电连接;所述发光元件的阳极包含于所述阳极层。
11.如权利要求10所述的显示基板,其特征在于,所述控制电压线为所述第一电压线;
所述第一晶体管的第二栅极通过过孔与所述第一电压线电连接。
12.如权利要求10所述的显示基板,其特征在于,所述像素电路还包括第二初始化电路和储能电路;所述第二初始化电路包括第六晶体管;所述储能电路包括存储电容;所述显示基板还包括设置于所述第一栅极金属层与所述源漏金属层之间的第二栅极金属层;
所述第六晶体管的栅极和所述扫描线都包含于第一栅极金属层;所述第六晶体管的第一电极与所述第六晶体管的第二电极都包含于所述半导体层;
所述驱动晶体管的栅极复用为存储电容的第一极板;
所述第六晶体管的栅极与所述扫描线电连接,所述第六晶体管的第一电极与所述第二晶体管的第一电极之间连通,以使得所述第六晶体管的第一电极与所述初始电压线电连接;
所述存储电容的第二极板包含于所述第二栅极金属层,所述存储电容的第二极板与所述第一电压线电连接。
13.一种显示基板的制作方法,用于制作如权利要求1至12中任一权利要求所述的显示基板,其特征在于,所述显示基板的制作方法包括:
在衬底基板的一面上制作第一导电层,对所述第一导电层进行制图工艺,以形成第一晶体管的第二栅极;
在所述第一导电层背向所述衬底基板的一面制作半导体层;在所述半导体层背向所述第一导电层的一面制作第一栅极金属层,对所述第一栅极金属层进行构图工艺,形成所述第一晶体管的第一栅极,以及所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极;
以所述第一晶体管的第一栅极为掩膜,对所述半导体层未被所述第一晶体管的第一栅极与所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极覆盖的部分进行掺杂,使得所述半导体层未被所述第一晶体管的第一栅极与所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极覆盖的部分形成为导电部分,所述半导体层被所述第一晶体管的第一栅极与所述像素电路包括的除了所述第一晶体管之外的其他晶体管的栅极覆盖的部分形成为沟道区。
14.一种显示装置,其特征在于,包括如权利要求1至12中任一权利要求所述的显示基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210276758.2A CN114582291A (zh) | 2022-03-21 | 2022-03-21 | 显示基板、制作方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210276758.2A CN114582291A (zh) | 2022-03-21 | 2022-03-21 | 显示基板、制作方法和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114582291A true CN114582291A (zh) | 2022-06-03 |
Family
ID=81776697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210276758.2A Pending CN114582291A (zh) | 2022-03-21 | 2022-03-21 | 显示基板、制作方法和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114582291A (zh) |
-
2022
- 2022-03-21 CN CN202210276758.2A patent/CN114582291A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10038046B2 (en) | Organic light emitting diode display | |
US10157572B2 (en) | Pixel driver circuitry for a display device | |
US11895872B2 (en) | Thin film transistor with small storage capacitor with metal oxide switch | |
US20210174739A1 (en) | Display panel and display device | |
US10692432B2 (en) | Pixel driving circuit and driving method thereof, and layout structure of transistor | |
US20190229169A1 (en) | Display panel and manufacturing method therefor, and display apparatus | |
US11798473B2 (en) | Pixel driving circuit and display panel | |
US11380258B2 (en) | AMOLED pixel driving circuit, pixel driving method, and display panel | |
US20230206849A1 (en) | Pixel circuit, pixel driving method, display substrate and display device | |
CN113629104A (zh) | 像素单元、显示基板及显示装置 | |
WO2022227492A1 (zh) | 显示面板及显示装置 | |
US20230139990A1 (en) | Display panel and manufacturing method thereof | |
US11925082B2 (en) | Display panel and display device | |
US20200127071A1 (en) | Oled display panel and oled display | |
US20220208927A1 (en) | Array substrate, display panel and display device | |
CN211629115U (zh) | 像素单元、显示基板及显示装置 | |
US20230189596A1 (en) | Display panel and display device | |
US11462608B2 (en) | Large panel displays with reduced routing line resistance | |
CN114743989A (zh) | 阵列基板及显示面板 | |
CN114582291A (zh) | 显示基板、制作方法和显示装置 | |
CN113611247A (zh) | 一种显示基板和显示面板 | |
US20240135875A1 (en) | Pixel Circuit and Driving Method Therefor, and Display Panel | |
EP4170725A1 (en) | Display panel and display device | |
WO2023230919A1 (zh) | 显示基板以及显示装置 | |
WO2023230915A1 (zh) | 显示基板以及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |