CN117043929A - 混合集成电路架构 - Google Patents

混合集成电路架构 Download PDF

Info

Publication number
CN117043929A
CN117043929A CN202180095896.4A CN202180095896A CN117043929A CN 117043929 A CN117043929 A CN 117043929A CN 202180095896 A CN202180095896 A CN 202180095896A CN 117043929 A CN117043929 A CN 117043929A
Authority
CN
China
Prior art keywords
wafer
component chip
component
top surface
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180095896.4A
Other languages
English (en)
Inventor
弗洛里安·G·赫劳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HRL Laboratories LLC
Original Assignee
HRL Laboratories LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HRL Laboratories LLC filed Critical HRL Laboratories LLC
Priority claimed from US17/214,374 external-priority patent/US11527482B2/en
Publication of CN117043929A publication Critical patent/CN117043929A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电子组件，包括：载体晶片，该载体晶片具有晶片顶面和晶片底面；电子集成电路形成在载体晶片中并且包括在晶片顶面上的集成电路接触焊盘；所述载体晶片包括具有壁的贯通晶片腔，壁将所述晶片顶面连结到所述晶片底面；部件芯片，该部件芯片具有部件芯片顶面、部件芯片底面和部件芯片侧面，部件芯片通过所述部件芯片的至少侧面与填充所述贯通晶片腔的至少一部分的附着金属的直接接触而保持在所述贯通晶片腔中；所述部件芯片包括在所述部件芯片底面上的至少一个部件接触焊盘；以及导体，该导体连接所述集成电路接触焊盘和所述部件接触焊盘。

Description

混合集成电路架构
相关申请
本申请要求美国临时申请第US 62/610,099号的优先权，据此以引证的方式将该申请并入。本申请要求美国申请第17/214,374号的优先权，据此以引证的方式将该申请并入。本申请是美国非临时申请第US16/158,212号的部分接续申请案，据此以引证的方式将该申请并入。
关于政府赞助的研究或开发的声明
本发明是在DARPA授予的合同号HR0011-19-C-0006下的政府支持下进行的。政府在本发明中具有特定权利。
技术领域
本介绍涉及电子组件，具体涉及包括集成到单独制造的微电子晶片中的一个或多个微电子部件的电子组件。
背景技术
电子组件或混合电路包括微电子电路，这些微电子电路单独制造并组装在一起，以便形成单个部件，该部件本身可以封装在电子电路封装中。组装单独制造的微电子电路允许例如在组装它们之前单独测试所有的微电子电路，这又使得能够提高最终部件的制造产量。如果一些单独制造的微电子电路制造困难和/或昂贵，则这种能力特别重要。组装单独制造的微电子电路还允许将本身采用不同材料和不同制造工艺的微电子电路组合成单个最终部件。这种能力可以引起更高的电路性能。
参考文献“P.Chinoy,N.Jain,Ping Li,J.Goodrich和C.Souchuns,“Manufactureof low-loss microwave circuits using HMIC technology(使用HMIC技术的低损耗微波电路的制造)”,1994IEEE MTT-S International Microwave Symposium Digest(Cat.No.94CH3389-4)，美国加利福尼亚圣地亚哥，1994年，第1137-1140页，第2卷，doi:10.1109/MWSYM.1994.335544”公开了一种低成本、批量处理、表面可贴装的微波制造技术，该技术以具有可重复性和精度的单片型无源部件提供了混合型灵活性。该参考文献特别公开了具有高功率附加效率和减小尺寸的功率放大器电路，从而为无线通信市场的低成本、高性能电路铺平了道路。
以引证的方式全文并入本文的美国专利第8,617,927号和美国专利第9,214,404号公开了用于将微电子芯片安装到热沉的方法和设备。将芯片以期望的配置排列，其有源面全部面向公共的方向，并且其有源面限定用于所有所述芯片的公共平面。将金属材料涂敷到芯片，优选地通过电镀到芯片的背面，金属材料电铸(electro-formed)在芯片上并且与芯片的背面形成无空隙接触。
以引证的方式全文并入本文的美国专利第9,508,652号公开了一种用于晶片级封装的方法，包括：形成一个或多个管芯(die)；在各个管芯上形成电镀金属环(PMR)；形成覆盖晶片(CW)，CW具有一个或多个电镀密封环；形成主体晶片(BW)，BW具有腔和在BW的第一侧上的金属层；将相应管芯与CW对齐，使得相应管芯上的PMR与CW上的相应电镀密封环(PSR)对齐；将相应管芯上的PMR黏合到相应PSR；将BW与CW对齐，使得BW的相应腔围绕黏合到CW的各个相应管芯，并且使得BW上的金属层与CW上的至少一个PSR对齐；以及将BW的第一侧上的金属层黏合到CW上的PSR。各个PMR具有第一高度，各个PSR具有第二高度。
以引证的方式全文并入本文的美国专利第9,837,372号和第9,385,083号公开了一种用于电联接在相邻芯片上(或者在与芯片相邻的封装材料上)形成的焊盘的互连和制造方法，其中，导电热沉布置在焊盘之间，该互连包括布置在两个相邻焊盘之间并且布置或桥接在导电热沉上方的金属膜层，以便避免与导电热沉的电接触。电镀金属层布置在金属膜层上。可以使用与互连的晶片级制造兼容的制造技术并行地形成多个互连。互连优选地遵循平滑曲线，以电连接相邻的焊盘，并且遵循该平滑曲线，它们以可预测的方式桥接在居间的导电热沉材料上。
以引证的方式全文并入本文的美国专利第9,337,124号公开了一种用于形成晶片级热扩散器的方法，包括：提供网格晶片，该网格晶片具有多个开口和在开口之间的网格区域；将网格晶片黏合到集成电路(IC)晶片的背面，该IC晶片包括多个电路；以及将热沉材料电镀通过多个开口并到IC晶片的背面上。
仍然需要一种电子组件或混合部件，其比目前已知的电子组件或混合部件更容易且更经济地以高制造产量制造。
发明内容
本介绍的实施例包括一种电子组件或混合电路，其中，晶片中的微电子电路连接到芯片中的微电子电路；芯片嵌入在晶片的金属填充腔中，其中，晶片中的微电子电路和芯片中的微电子电路具有在组件的相对表面上的接触焊盘，并且其中，导体连接所述接触焊盘。
例如如图1至图6所示，本介绍的实施例包括一种电子组件(例如10)，具有：载体晶片(例如12)，该载体晶片具有晶片顶面(例如14)和晶片底面(例如16)；电子集成电路形成在载体晶片(例如12)中并且包括在晶片顶面(例如14)上的第一集成电路接触焊盘(例如18)；所述载体晶片(例如12)包括具有壁(例如22)的贯通晶片腔(例如20)，壁将所述晶片顶面(例如14)连结到所述晶片底面(例如16)；第一部件芯片(例如24)，该第一部件芯片具有第一部件芯片顶面(例如26)、第一部件芯片底面(例如28)和第一部件芯片侧面(例如30)，第一部件芯片(例如24)通过所述第一部件芯片(例如24)的至少侧面(例如30)与填充所述贯通晶片腔(例如20)的至少一部分的附着金属(例如32)的直接接触而被保持在所述贯通晶片腔(例如20)中；所述第一部件芯片(例如24)包括在所述第一部件芯片底面(例如28)上的至少一个第一部件接触焊盘(例如34)；以及第一导体(例如36、38；37、32)，该第一导体连接所述第一集成电路接触焊盘(例如18)和所述第一部件接触焊盘(例如34)。
根据本介绍的实施例，所述载体晶片(例如12)和所述第一部件芯片(例如24)具有相同的厚度，并且其中，所述第一导体(例如36、38；37、32)包括穿过所述第一部件芯片(例如24)的过孔(例如38)。
根据本介绍的实施例，所述第一导体(例如36、38；37、32)包括金属条或线(例如36)，该金属条或线将所述第一集成电路接触焊盘(例如18)连接到穿过所述第一部件芯片(例如24)的所述过孔(例如38)的顶部。
根据本介绍的实施例，所述载体晶片(例如12)和所述第一部件芯片(例如24)具有相同的厚度，其中，所述附着金属(例如32)沿着所述贯通晶片腔(例如20)的整个高度填充所述贯通晶片腔(例如20)的所述至少一部分；并且其中，所述第一导体(例如36、38；37、32)包括所述附着金属(例如32)。
根据本介绍的实施例，所述第一导体(例如36、38；37、32)包括金属条或线(例如37)，该金属条或线将所述第一集成电路接触焊盘(例如18)连接到所述附着金属(例如32)的顶部。
根据本介绍的实施例，所述附着金属(例如32)覆盖所述第一部件芯片底面(例如28)和所述第一部件接触焊盘(例如34)的至少一部分。
例如如图4和图6所示，根据本介绍的实施例，其中，所述载体晶片(例如12)比所述第一部件芯片(例如24)厚，其中，附着金属(例如32)保持第一部件芯片(例如24)，使得第一部件芯片顶面(例如26)与晶片顶面(例如14)齐平，并且其中，所述第一导体(例如36、38；37、32)包括所述附着金属(例如32)。
例如如图6所示，根据本介绍的实施例，所述附着金属(例如32)沿着所述贯通晶片腔(例如20)的整个高度填充所述贯通晶片腔(例如20)的所述至少一部分；其中，所述第一导体(例如36、38；37、32)包括金属条或线(例如37)，该金属条或线将所述第一集成电路接触焊盘(例如18)连接到所述附着金属(例如32)的顶部。
例如如图6所示，根据本介绍的实施例，所述附着金属(例如32)覆盖所述第一部件芯片底面(例如28)和所述第一部件接触焊盘(例如34)的至少一部分。
例如如图4所示，根据本介绍的实施例，所述第一导体(例如36、38；37、32)包括所述附着金属(例如32)以及穿过所述第一载体晶片(例如12)的过孔(例如40)。
例如如图4所示，根据本介绍的实施例，所述附着金属(例如32)覆盖所述第一部件芯片底面(例如28)的至少一部分，穿过所述第一载体晶片(例如12)的所述过孔(例如40)的底部。
例如如图3所示，根据本介绍的实施例，所述载体晶片(例如12)比所述第一部件芯片(例如24)厚，其中，附着金属(例如32)保持第一部件芯片(例如24)，使得第一部件芯片顶面(例如26)与晶片顶面(例如14)齐平，并且其中，所述第一导体(例如36、38；37、32)包括穿过所述第一部件芯片(例如24)的过孔(例如38)。
例如如图3所示，根据本介绍的实施例，所述第一导体(例如36、38；37、32)包括金属条或线(例如36)，该金属条或线将所述第一集成电路接触焊盘(例如18)连接到穿过所述第一部件芯片(例如24)的所述过孔(例如38)的顶部。
例如如图6所示，根据本介绍的实施例，用电介质层(42)覆盖贯通晶片腔(例如20)的壁(例如22)。
根据本介绍的实施例，载体晶片(例如12)和第一部件芯片(例如24)由不同的材料制成。
根据本介绍的实施例，第一部件芯片(例如24)是包括一个或多个晶体管的集成电路芯片。
例如如图5和图6所示，根据本介绍的实施例，电子组件包括第二部件芯片(例如24’)，该第二部件芯片也通过所述第二部件芯片(例如24’)的至少一个侧面(例如30’)与所述附着金属(例如32)的直接接触而保持在所述贯通腔(例如20)中；所述第二部件芯片(例如24’)包括在第二部件芯片(例如24’)的顶面(例如26’)和底面(例如28’)中的一个上的至少一个第二部件接触焊盘(例如34’)；在载体晶片中形成的电子集成电路包括在晶片顶面(例如14)和晶片底面(例如16)中的一个上的第二集成电路接触焊盘(例如18’；18)；其中，第二导体(例如36’、38’；32、37)连接第二集成电路接触焊盘(例如34’)和第二部件接触焊盘(例如18’、18)。
例如如图5所示，根据本介绍的实施例，第一部件芯片(例如24)和第二部件芯片(例如24’)中的至少一个比晶片薄，并且附着金属(例如32)保持第一部件芯片和第二部件芯片(例如24、24’)，使得第一部件芯片顶面和第二部件芯片顶面(例如26、26’)与晶片顶面齐平。
本介绍的其他实施例涉及一种制造电子组件的方法，该方法包括：提供具有第一部件芯片顶面(例如26)、第一部件芯片底面(例如28)和第一部件芯片侧面(例如30)的第一部件芯片(例如24)；所述第一部件芯片(例如24)包括在所述第一部件芯片底面(例如28)上的至少一个第一部件接触焊盘(例如34)以及在第一部件芯片顶面(例如26)与第一部件接触焊盘(例如34)之间提供电路径的过孔(例如38)；提供具有第一表面(例如46)的操作晶片(例如44)；将所述第一部件芯片顶面(例如26)附着(例如50)到所述操作晶片(例如44)的所述第一表面(例如46)；提供具有晶片顶面(例如14)和晶片底面(例如16)的载体晶片(例如12)；在载体晶片(例如12)中形成电子集成电路(例如48)，该电子集成电路具有在晶片顶面(例如14)上的第一集成电路接触焊盘(例如18)；在载体晶片中形成具有壁(例如22)的贯通晶片腔(例如20)，壁将所述晶片顶面(例如14)连结到所述晶片底面(例如16)；将所述晶片顶面(例如14)附着到所述操作晶片(例如44)的所述第一表面，使得所述第一部件芯片(例如24)布置在所述贯通晶片腔(例如20)内；用附着金属(例如32)填充所述贯通晶片腔(例如20)的至少一部分，以便通过所述第一部件的至少侧面(例如30)与所述附着金属(例如32)的直接接触而将第一部件芯片(例如24)保持在所述贯通晶片腔(例如20)中；将操作晶片(例如44)从第一部件芯片顶面(例如26)和晶片顶面(例如14)分离；以及在第一集成电路接触焊盘(例如18)与所述过孔(例如38)之间形成第一导体(例如36)。
本介绍的其他实施例涉及一种制造电子组件的方法，该方法包括：提供具有第一部件芯片顶面(例如26)、第一部件芯片底面(例如28)和第一部件芯片侧面(例如30)的第一部件芯片(例如24)；所述第一部件芯片(例如24)包括在所述第一部件芯片底面(例如28)上的至少一个第一部件接触焊盘(例如34)；提供具有第一表面(例如46)的操作晶片(例如44)；将所述第一部件芯片顶面(例如26)附着到所述操作晶片(例如44)的所述第一表面(例如46)；提供具有晶片顶面(例如14)和晶片底面(例如16)的载体晶片(例如12)；在载体晶片中形成电子集成电路(例如48)，该电子集成电路具有在晶片顶面(例如14)上的第一集成电路接触焊盘(例如18)；在载体晶片(例如12)中形成具有壁(例如22)的贯通晶片腔(例如20)，壁将所述晶片顶面(例如14)连结到所述晶片底面(例如16)；将所述晶片顶面(例如14)附着到所述操作晶片(例如44)的所述第一表面(例如46)，使得所述第一部件芯片(例如24)布置在所述贯通晶片腔(例如20)内；用附着金属(例如32)填充所述贯通晶片腔(例如20)的至少一部分，以便通过所述第一部件(例如24)的至少侧面(例如30)与所述附着金属(例如24)的直接接触而将第一部件芯片(例如24)保持在所述贯通晶片腔(例如20)中，其中，所述附着金属(例如32)的第一部分接触载体晶片(例如44)，并且所述附着金属的第二部分电接触所述第一部件接触焊盘(例如34)；将操作晶片(例如44)从第一部件芯片顶面(例如26)和晶片顶面(例如14)分离；以及
在第一集成电路接触焊盘(例如18)与所述附着金属(例如32)的所述第一部分之间形成第一导体(例如37)。
附图说明
图1是根据本介绍的实施例的电子组件的横截面。
图2是根据本介绍的实施例的电子组件的横截面。
图3是根据本介绍的实施例的电子组件的横截面。
图4是根据本介绍的实施例的电子组件的横截面。
图5是根据本介绍的实施例的电子组件的横截面。
图6是根据本介绍的实施例的电子组件的横截面。
图7是根据本介绍的实施例的可以在电子组件中使用的部件芯片的立面图。
图8A至图8C例示了根据本介绍的实施例的制造电子组件的方法的步骤。
图9A至图9C例示了根据本介绍的实施例的制造电子组件的方法的步骤。
具体实施方式
以下描述被提出为使得本领域普通技术人员能够进行并使用本介绍的示教，并且将其并入在特定应用的语境中。各种修改以及在不同应用中的各种用途将对本领域技术人员容易地清晰，并且这里所定义的一般原理可以应用于宽范围的实施例。由此，本发明不旨在限于所提出的实施例，而是符合与这里所公开的原理和新型特征一致的最宽范围。
在以下详细描述中，为了提供本介绍的实施例的更彻底理解，阐述了大量具体细节。然而，将对本领域技术人员显而易见的是，这种实施例可以在不必限于这些具体细节的情况下实践。
本介绍中公开的所有特征(包括任何所附权利要求、摘要和附图)可以由服务相同、等同或类似目的的另选特征代替，除非另外明确陈述。由此，除非另外明确陈述，否则所公开的各个特征仅是通用的一系列等同或类似特征的一个示例。
此外，未明确陈述用于执行指定功能的“装置”或用于执行具体功能的“步骤”的权利要求中的任意元素不被解释为如在35U.S.C第112节第6段落中指定的“装置”或“步骤”条款。具体地，这里权利要求中“的步骤”或“的动作”的使用不旨在调用35U.S.C第112节第6段落中的规定。
根据本介绍实施例的电子组件以廉价且具有高制造产量和短制造周期的方式将诸如GaN RF MMIC之类的高性能集成电路集成到具有诸如硅基集成电路之类的集成电路的载体晶片中。
根据本介绍的实施例，高性能集成电路或部件可以包括III族氮化物晶体管或集成电路，并且它们可以最终与电阻器、电感器、电容器和匹配网络一起集成到载体晶片中。
图1例示了根据本介绍实施例的电子组件10的剖视图，该电子组件包括：载体晶片12，该载体晶片具有晶片顶面14和晶片底面16；电子集成电路(未示出)形成在载体晶片中，并且包括在晶片顶面14上的至少一个第一集成电路接触焊盘18。根据本介绍的实施例，载体晶片12包括至少一个具有将晶片顶面14连结到晶片底面16的壁22的贯通晶片腔20。根据本介绍的实施例，具有顶面26、底面28和侧面30的第一部件芯片24通过附着材料32保持在贯通晶片腔20中，该附着材料将贯通晶片腔20的至少一个壁22附着到底面28和侧面30中的至少一个。根据本介绍的实施例，附着材料32是金属，并且其通过与第一部件芯片(24)的至少侧面(30)直接接触而将第一部件芯片(24)保持在所述贯通晶片腔(20)中。根据本介绍的实施例，可以使用已知的集成电路制造工艺，包括但不限于光刻、外延生长、暴露层的氧化等，在晶片顶面14内形成载体晶片12的电子集成电路。.
根据本介绍的实施例，载体晶片12和第一部件芯片24具有相同的厚度。可选地，附着金属32可以填充腔20，由此将第一部件芯片24的大部分侧面附着到贯通晶片腔20的壁22。“相同厚度”意味着载体晶片与部件芯片之间的厚度差可以忽略。
根据本介绍的实施例，第一部件芯片24包括在第一部件芯片底面28上的至少一个第一部件接触焊盘34，并且第一导体36、38将第一集成电路接触焊盘18连接至第一部件接触焊盘34。根据本介绍的实施例，第一导体36、38包括从第一部件芯片24的顶面26到其底面28穿过第一部件芯片的过孔38，其中，过孔38与接触焊盘34接触。根据本介绍的实施例，第一导体36、38还包括将第一集成电路接触焊盘18连接到第一部件芯片顶面26上的过孔38的顶部的金属条或线36。根据本介绍的实施例，使用与载体晶片12的电子集成电路(例如CMOS)的制造工艺兼容的顶部金属制造工艺来形成金属条或线36。该制造工艺可以包括钝化组件的顶面、掩模蚀刻接触开口以及通过掩蔽和溅射形成金属条或线36。
根据本介绍的实施例，第一部件芯片24可以包括至少一个垂直晶体管，该垂直晶体管在顶面26上具有例如连接到晶体管的栅极和源极的顶部接触焊盘(未示出)，并且其中，接触焊盘34连接到晶体管的漏极。
图2例示了根据本介绍的实施例的电子布置10’，除了第一部件芯片24不包括过孔38之外，该实施例与图1中的实施例相同。相反，为了将顶部集成电路接触焊盘18连接到底部部件芯片接触焊盘34，附着金属32沿着腔壁22的整个高度填充腔20的至少一部分，使得附着金属32的顶部与载体晶片12的顶面14齐平。附着金属32还覆盖部件芯片24的底侧28的至少一部分并且与接触焊盘34接触。另外，金属条或线37将接触焊盘18连接到与载体晶片12的顶面14齐平的附着金属32的顶部。可以以与金属条或线36相同的方式，使用与载体晶片12的电子集成电路的制造工艺兼容的顶部金属制造工艺来形成金属条或线37。根据本介绍的实施例，金属32的顶部与晶片顶面14“齐平(flush)”应理解为意指两个表面在同一平面中，或者相对于彼此具有小的或可忽略的高度差。如图2例示，根据本介绍的实施例，附着金属32可以沿着载体晶片12的底面16的部分以及部件芯片24的底面28的部分延伸。金属蚀刻可以用于分离布置10’的底面上的附着金属32的部分，以便将所述部分彼此电隔离。
根据本介绍的实施例，部件芯片24也可以比载体晶片12薄，例如如图6例示。
图3例示了根据本介绍的实施例的电子布置10”，除了第一部件芯片24比载体晶片12薄之外，该实施例与图1中的实施例相同。根据实施例，接触金属32可以通过与贯通晶片腔20的一个或多个侧面30和壁22直接接触来附着部件芯片24。根据本介绍的实施例，附着金属32保持第一部件芯片24，使得第一部件芯片顶面26与晶片顶面14齐平。根据本介绍的实施例，第一部件芯片顶面26与晶片顶面14“齐平”将被理解为意指两个表面在相同平面中，或者相对于彼此具有小的或可忽略的高度差，例如可以通过以下过程产生：将第一部件芯片24永久地附着到贯通晶片腔20的壁22，同时第一部件芯片顶面26和晶片顶面14两者暂时地附着到相同操作晶片，如根据如下文例示的过程。在该特定时刻，必须强调的是，为了清楚起见，附图没有按比例绘制。
根据本介绍的实施例，如图3例示，将顶部集成电路接触焊盘18连接到底部部件芯片接触焊盘34的导体如图1所示包括穿过第一部件芯片24的过孔38。附着金属32填充贯通晶片腔的至少一部分，以便直接接触部件芯片24的壁30的至少一部分，但是它也可以可选地接触部件芯片24的底面28的至少一部分(并且接触接触焊盘34的至少一部分)，如图3例示。
图4例示了根据本介绍的实施例的电子布置10”’，除了为了将顶部集成电路接触焊盘18连接到底部部件芯片接触焊盘34，载体晶片12包括将接触焊盘18连接到载体晶片12的底面16的过孔40之外，该实施例与图2中的实施例相同。进一步地，附着金属32填充腔20的至少一部分并且覆盖底面16的一部分，使得其接触过孔40的底部和底部接触焊盘34两者。可选地并且如图4例示，第一部件芯片24比载体晶片12薄。
图5例示了根据本介绍的实施例的电子布置100，除了其包括具有顶面26’、底面28’、侧壁30’、底部接触焊盘34’和将接触焊盘34’连接到保持在贯通晶片腔20中的顶面26’的过孔38’的第二部件芯片24’之外，该实施例与图1中的实施例相同。进一步地，载体晶片12包括连接到形成在载体晶片中的电子集成电路(未示出)的第二顶部接触焊盘18’，并且类似于导体36的导体36’将集成电路接触焊盘18’连接到过孔38’的顶部，并且通过过孔连接到部件接触焊盘34’。与部件芯片24相同，部件芯片24’通过与附着金属32直接接触而保持在贯通晶片腔20中。附着金属32可以填充腔20的壁22与腔中的一个部件芯片(图1)或多个芯片(图5)的壁之间的空间的一部分或全部。在图1和图5所例示的实施例中，部件芯片24、24’具有与载体晶片12相同的厚度，但是它们可以可选地比载体晶片12薄。
图6例示了根据本介绍的实施例的电子布置100’，除了其包括保持在贯通晶片腔20中的第二部件芯片26’之外，该实施例与图2中的实施例相同，该第二部件芯片26’具有顶面26’、底面28’、侧壁30’和底部接触焊盘34’，但没有过孔38’。与图2中相同，附着金属32沿着腔壁22的整个高度填充腔20的至少一部分，使得附着金属32的顶部与载体晶片12的顶面14齐平。附着金属32还覆盖部件芯片24和24’的底侧28和28’的至少一部分，并且与接触焊盘34和34’接触。另外，金属条或线37将接触焊盘18连接到与载体晶片12的顶面14齐平的附着金属32的顶部，由此将顶部接触焊盘18接触到底部焊盘34和34’。
如图6例示，部件芯片24、24’还可以包括使用金属线或丝106连接到载体晶片12的顶部接触焊盘104的顶部接触焊盘102、102’。这种顶部接触连接也可以出现在图1至图5的实施例中，例如如图3和图4例示。
根据本介绍的实施例，如图6例示，可以用电介质42覆盖贯通晶片腔20的壁22。根据本介绍的实施例，载体晶片12和部件芯片24由不同的材料制成。例如，载体晶片可以是硅晶片，具有使用已知CMOS技术制造的集成电路，并且部件芯片24可以包括具有一个或多个III-V HEMT晶体管的III-V材料衬底。
图7是根据本介绍实施例的部件芯片24的示意立面图，该部件芯片包括三个垂直HEMT晶体管108，各个晶体管具有沟槽栅电极110、在栅极沟槽两侧的顶面源区112、以及底面漏区114。根据本介绍的实施例，接触焊盘34与漏区114电接触。部件芯片24的栅极和源极的接触焊盘可以存在于顶面26上，但在图7中未例示。这种顶部接触焊盘可以是诸如图3、图4或图6的接触焊盘102或102’。部件芯片24也可以包括无源电路元件(未示出)。
图8A至图8C例示了根据本介绍的实施例的制造电子组件的方法的步骤。如图8A例示，该方法的第一步骤包括：提供具有第一部件芯片顶面26、第一部件芯片底面28以及第一部件芯片侧面/壁30的第一部件芯片24；第一部件芯片24包括在第一部件芯片底面28上的至少一个第一部件接触焊盘34，并且还包括在第一部件芯片顶面26与第一部件接触焊盘34之间提供电路径的过孔38。该方法还包括：提供具有顶面46的操作晶片44；以及例如使用临时粘合层50将部件芯片24的顶面26(上下颠倒地)附着到操作晶片44的顶面46。仍然参考图8A，该方法还包括：提供具有晶片顶面14和晶片底面16的载体晶片12；在载体晶片12中形成电子集成电路48(例如使用已知的光刻制造工艺)，该电子集成电路具有在晶片顶面14上的第一集成电路接触焊盘18；在载体晶片中形成具有将晶片顶面14连结到晶片底面16的壁22的贯通晶片腔20；以及将载体晶片12的晶片顶面14(上下颠倒地)附着到操作晶片44的顶面46，使得第一部件芯片24布置在贯通晶片腔20内。根据本介绍的实施例，例如在该阶段，可以通过抛光底面16减薄晶片12。
如图8B例示，该方法还包括：用优选为金属的导电附着材料32填充贯通晶片腔20的至少一部分，以便通过第一部件24的至少一个侧面30与附着金属32的直接接触将第一部件芯片24保持在贯通晶片腔20中。根据本介绍的实施例，当附着材料32是金属时，可以使用电冶金工艺(电铸或电镀或电沉积)填充部件芯片壁30与腔壁之间的腔20中的空间的至少一部分。如果使用电铸，则在所述电铸之前，可以在贯通腔20的壁22上以及部件芯片24的暴露表面上沉积金属膜。根据本介绍的实施例，在沉积这种金属膜之前，可以在壁22上沉积电介质层。
根据本介绍的实施例，当载体晶片12和部件芯片24的顶面14、26两者临时附着到操作晶片44的表面46时将部件芯片24附着到贯通晶片腔的壁22允许确保载体晶片12和部件芯片24的顶面14、26齐平。
如图8C例示，该方法还包括：将操作晶片44从第一部件芯片顶面26和晶片顶面14分离；以及(在翻转载体晶片12和所附着的部件芯片24之后)在第一集成电路接触焊盘18与过孔38的顶部之间形成导体，诸如金属线或条36。根据本介绍的实施例，金属线或条36可以使用用于制造集成电路48的制造工艺步骤中的顶部金属制造工艺步骤来制造。
图9A至图9C例示了根据本介绍的实施例的制造电子组件的方法的步骤。如图9A例示，该方法的第一步骤包括：提供具有第一部件芯片顶面26、第一部件芯片底面28以及第一部件芯片侧面/壁30的第一部件芯片24；第一部件芯片24包括在第一部件芯片底面28上的至少一个第一部件接触焊盘34，并且还包括在第一部件芯片顶面26与第一部件接触焊盘34之间提供电路径的过孔38。该方法还包括：提供具有顶面46的操作晶片44；以及例如使用临时粘合层50将部件芯片24的顶面26(上下颠倒)附着到操作晶片44的顶面46。仍然参考图9A，该方法还包括：提供具有晶片顶面14和晶片底面16的载体晶片12；在载体晶片12中形成电子集成电路48(例如使用已知的光刻制造工艺)，该电子集成电路具有在晶片顶面14上的第一集成电路接触焊盘18；在载体晶片中形成具有将晶片顶面14连结到晶片底面16的壁22的贯通晶片腔20；以及将载体晶片12的晶片顶面14(上下颠倒)附着到操作晶片44的顶面46，使得第一部件芯片24布置在贯通晶片腔20内。
如图9B例示，该方法还包括：用优选为金属的导电附着材料32填充贯通晶片腔20的至少一部分，以便通过第一部件24的至少一个侧面30与附着金属32的直接接触将第一部件芯片24保持在贯通晶片腔20中，并且还使焊盘34与导电附着材料32接触黏合。根据本介绍的实施例，当附着材料32是金属时，可以使用电冶金工艺填充部件芯片壁30与腔壁之间的腔20中的空间的至少一部分。根据本介绍的实施例，当载体晶片12和部件芯片24的顶面14、26两者临时附着到操作晶片44的表面46时将部件芯片24附着到贯通晶片腔20的壁22允许确保载体晶片12和部件芯片24的顶面14、26齐平。如图9B例示，导电材料32优选填充腔20，使得导电材料32的表面与载体晶片12的顶面14齐平。根据本介绍的实施例，例如在该阶段，可以通过抛光底面16减薄晶片12。
如图9C例示，该方法还包括：将操作晶片44从第一部件芯片顶面26和晶片顶面14分离；以及(在翻转载体晶片12和所附着的部件芯片24之后)在第一集成电路接触焊盘18和与载体晶片12的顶面14齐平的导电材料32的表面之间形成导体，诸如金属线或条37。根据本介绍的实施例，金属线或条37可以使用用于制造集成电路48的制造工艺步骤中的顶部金属制造工艺步骤来制造。
优选地，在组装之前对部件芯片24、24’进行预测试，以验证它们的功能。结果，与在同一晶片上制造部件芯片24、24’中的电路的部件相比，提高了包括多个部件芯片24、24’的最终器件的产量。
发明人注意到，在金属填充腔中嵌入部件芯片24(如上所述，包括单个芯片或多个部件芯片24、24’等)允许显著地排出任何芯片产生的热，这又限制了由于温度变化引起的任何尺寸变化，并且允许由于这种尺寸变化引起的任何机械应变保持适度，即使金属不是弹性的。注意，材料32也可以是非金属的，在这种情况下，其可以选择为具有更大柔韧性的材料，尽管以具有降低的热导率为代价。
根据本介绍的实施例，部件芯片24可以包括GaN、InP或GaAs部件，并且可以在诸如Si、SiGe、InP、GaAs、氧化铝或金刚石的衬底上制造。
根据本介绍的实施例，载体晶片12的集成电路48可以包括以晶片级制造的金属布线和无源部件。
根据本介绍的实施例，导体36、37可以由薄膜、厚的、电镀互连、多层等制成。例如，可以使用CMOS制造工艺的后端步骤来制造互连。
根据本介绍的实施例，部件芯片24和载体晶片12中的任何一个可以包括在其顶面和底面上的集成电路，包括有源和/或无源电路，由此允许紧凑组件的制造。
现在已经根据专利法规的要求描述了本发明，本领域技术人员将理解如何对本发明进行改变和修改以满足其特定要求或条件。这种改变和修改可以在不脱离如本文公开的本发明的范围和精神的情况下进行。
为了例示和公开，根据法律的要求，呈现了示例性和优选实施例的前述详细描述。不旨在穷尽也不将本发明限于所述的精确形式，而是仅使得本领域其他技术人员能够理解本发明如何适合于特定的用途或实施方案。修改例和变型例的可能性对于本领域技术人员将是明显的。示例性实施例的描述不旨在限制，这些实施例可以已包括公差、特征尺寸、特定操作条件、工程规范等，并且可以在实施方案之间变化或随着现有技术的变化而变化，并且不应从其暗示任何限制。
申请人已经关于当前技术水平做出了本公开，但是还预期进展，并且未来的改编可以考虑这些进展，即根据当时的当前技术水平。如果适用，则预期本发明的范围由书面权利要求以及等同物来限定。对单数形式的权利要求元件的参照不旨在意指“一个且仅一个”，除非明确这样陈述。而且，不管本公开中的元件、部件、方法或工艺步骤是否在权利要求中明确列举，该元件、部件或步骤都不旨在专用于公众。此处的权利要求元件都不在35U.S.C.第112章第六段的规定下解释，除非元件使用短语“用于……的装置”明确叙述，并且本文的方法或工艺步骤均不在这些规定下进行解释，除非步骤使用短语“包括步骤……”明确叙述。
优选地包括此处描述的所有元件、零件以及步骤。应当理解，如将对本领域技术人员明显的，这些元件、零件以及步骤中的任意一个都可以被其他元件、零件以及步骤替代或完全删除。

Claims (20)

1.一种电子组件，包括：
载体晶片，该载体晶片具有晶片顶面和晶片底面；电子集成电路形成在所述载体晶片中并且包括在所述晶片顶面上的第一集成电路接触焊盘；所述载体晶片包括具有壁的贯通晶片腔，所述壁将所述晶片顶面连结到所述晶片底面；
第一部件芯片，该第一部件芯片具有第一部件芯片顶面、第一部件芯片底面和第一部件芯片侧面，所述第一部件芯片通过所述第一部件芯片的至少侧面与填充所述贯通晶片腔的至少一部分的附着金属的直接接触而被保持在所述贯通晶片腔中；
所述第一部件芯片包括在所述第一部件芯片底面上的至少一个第一部件接触焊盘；以及
第一导体，该第一导体连接所述第一集成电路接触焊盘和所述第一部件接触焊盘。
2.根据权利要求1所述的电子组件，其中，所述载体晶片和所述第一部件芯片具有相同的厚度，并且其中，所述第一导体包括穿过所述第一部件芯片的过孔。
3.根据权利要求2所述的电子组件，其中，所述第一导体包括金属条或线，该金属条或线将所述第一集成电路接触焊盘连接到穿过所述第一部件芯片的所述过孔的顶部。
4.根据权利要求1所述的电子组件，其中，所述载体晶片和所述第一部件芯片具有相同的厚度，其中，所述附着金属沿着所述贯通晶片腔的整个高度填充所述贯通晶片腔的所述至少一部分；并且其中，所述第一导体包括所述附着金属。
5.根据权利要求4所述的电子组件，其中，所述第一导体包括金属条或线，该金属条或线将所述第一集成电路接触焊盘连接到所述附着金属的顶部。
6.根据权利要求5所述的电子组件，其中，所述附着金属覆盖所述第一部件芯片底面和所述第一部件接触焊盘的至少一部分。
7.根据权利要求1所述的电子组件，其中，所述载体晶片比所述第一部件芯片厚，其中，所述附着金属保持所述第一部件芯片，使得所述第一部件芯片顶面与所述晶片顶面齐平，并且其中，所述第一导体包括所述附着金属。
8.根据权利要求7所述的电子组件，其中，所述附着金属沿着所述贯通晶片腔的所述整个高度填充所述贯通晶片腔的所述至少一部分；其中，所述第一导体包括将所述第一集成电路接触焊盘连接到所述附着金属的顶部的金属条或线。
9.根据权利要求8所述的电子组件，其中，所述附着金属覆盖所述第一部件芯片底面和所述第一部件接触焊盘的至少一部分。
10.根据权利要求7所述的电子组件，其中，所述第一导体包括所述附着金属以及穿过所述第一载体晶片的过孔。
11.根据权利要求10所述的电子组件，其中，所述附着金属覆盖所述第一部件芯片底面的至少一部分，穿过所述第一载体晶片的所述过孔的底部。
12.根据权利要求1所述的电子组件，其中，所述载体晶片比所述第一部件芯片厚，其中，所述附着金属保持所述第一部件芯片，使得所述第一部件芯片顶面与所述晶片顶面齐平，并且其中，所述第一导体包括穿过所述第一部件芯片的过孔。
13.根据权利要求12所述的电子组件，其中，所述第一导体包括金属条或线，该金属条或线将所述第一集成电路接触焊盘连接到穿过所述第一部件芯片的所述过孔的顶部。
14.根据权利要求1所述的电子组件，其中，所述贯通晶片腔的所述壁被电介质层覆盖。
15.根据权利要求1所述的电子组件，其中，所述载体晶片和所述第一部件芯片由不同的材料制成。
16.根据权利要求1所述的电子组件，其中，所述第一部件芯片是包括一个或多个晶体管的集成电路芯片。
17.根据权利要求1所述的电子组件，包括第二部件芯片，该第二部件芯片也通过所述第二部件芯片的至少侧面与所述附着金属的直接接触而保持在所述贯通腔中；所述第二部件芯片包括在所述第二部件芯片的顶面和底面中的一个上的至少一个第二部件接触焊盘；
形成在所述载体晶片中的所述电子集成电路包括在所述晶片顶面和所述晶片底面中的一个上的第二集成电路接触焊盘；其中，
第二导体连接所述第二集成电路接触焊盘和所述第二部件接触焊盘。
18.根据权利要求17所述的电子组件，其中，所述第一部件芯片和所述第二部件芯片中的至少一个比所述晶片薄，并且其中，
所述附着金属保持所述第一部件芯片和所述第二部件芯片，使得所述第一部件芯片顶面和所述第二部件芯片顶面与所述晶片顶面齐平。
19.一种制造电子组件的方法，包括：
提供具有第一部件芯片顶面、第一部件芯片底面和第一部件芯片侧面的第一部件芯片；所述第一部件芯片包括在所述第一部件芯片底面上的至少一个第一部件接触焊盘和在所述第一部件芯片顶面与所述第一部件接触焊盘之间提供电路径的过孔；
提供具有第一表面的操作晶片；
将所述第一部件芯片顶面附着到所述操作晶片的所述第一表面；
提供具有晶片顶面和晶片底面的载体晶片；
在所述载体晶片中形成电子集成电路，所述电子集成电路具有在所述晶片顶面上的第一集成电路接触焊盘；
在所述载体晶片中形成贯通晶片腔，所述贯通晶片腔具有将所述晶片顶面连结到所述晶片底面的壁；
将所述晶片顶面附着到所述操作晶片的所述第一表面，使得所述第一部件芯片布置在所述贯通晶片腔内；
用附着金属填充所述贯通晶片腔的至少一部分，以便通过所述第一部件的至少侧面与所述附着金属的直接接触而将所述第一部件芯片保持在所述贯通晶片腔中；
将所述操作晶片从所述第一部件芯片顶面和所述晶片顶面分离；以及
在所述第一集成电路接触焊盘与所述过孔之间形成第一导体。
20.一种制造电子组件的方法，包括：
提供具有第一部件芯片顶面、第一部件芯片底面和第一部件芯片侧面的第一部件芯片；所述第一部件芯片包括在所述第一部件芯片底面上的至少一个第一部件接触焊盘；
提供具有第一表面的操作晶片；
将所述第一部件芯片顶面附着到所述操作晶片的所述第一表面；
提供具有晶片顶面和晶片底面的载体晶片；
在所述载体晶片中形成电子集成电路，所述电子集成电路具有在所述晶片顶面上的第一集成电路接触焊盘；
在所述载体晶片中形成贯通晶片腔，所述贯通晶片腔具有将所述晶片顶面连结到所述晶片底面的壁；
将所述晶片顶面附着到所述操作晶片的所述第一表面，使得所述第一部件芯片布置在所述贯通晶片腔内；
用附着金属填充所述贯通晶片腔的至少一部分，以便通过所述第一部件的至少侧面与所述附着金属的直接接触而将所述第一部件芯片保持在所述贯通晶片腔中，其中，所述附着金属的第一部分接触所述载体晶片，并且所述附着金属的第二部分电接触所述第一部件接触焊盘；
将所述操作晶片从所述第一部件芯片顶面和所述晶片顶面分离；以及
在所述第一集成电路接触焊盘与所述附着金属的所述第一部分之间形成第一导体。
CN202180095896.4A 2021-03-26 2021-03-26 混合集成电路架构 Pending CN117043929A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/214,374 US11527482B2 (en) 2017-12-22 2021-03-26 Hybrid integrated circuit architecture
PCT/US2021/024519 WO2022203690A1 (en) 2021-03-26 2021-03-26 Hybrid integrated circuit architecture

Publications (1)

Publication Number Publication Date
CN117043929A true CN117043929A (zh) 2023-11-10

Family

ID=83397793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180095896.4A Pending CN117043929A (zh) 2021-03-26 2021-03-26 混合集成电路架构

Country Status (3)

Country Link
EP (1) EP4315409A1 (zh)
CN (1) CN117043929A (zh)
WO (1) WO2022203690A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574403A (zh) * 2003-06-05 2005-02-02 三洋电机株式会社 光半导体装置及其制造方法
US20060131736A1 (en) * 2003-06-12 2006-06-22 Jansman Andreas B M Package for a high-frequency electronic device
JP2012004314A (ja) * 2010-06-16 2012-01-05 Mems Core Co Ltd 実装体及びその製造方法
US20170309541A1 (en) * 2016-04-20 2017-10-26 Korea Electronics Technology Institute Semiconductor package and method for manufacturing the same
CN111480230A (zh) * 2017-12-22 2020-07-31 Hrl实验有限公司 混合集成电路结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1880417A2 (fr) * 2005-05-11 2008-01-23 STMicroelectronics SA Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
KR102582422B1 (ko) * 2018-06-29 2023-09-25 삼성전자주식회사 재배선층을 갖는 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574403A (zh) * 2003-06-05 2005-02-02 三洋电机株式会社 光半导体装置及其制造方法
US20060131736A1 (en) * 2003-06-12 2006-06-22 Jansman Andreas B M Package for a high-frequency electronic device
JP2012004314A (ja) * 2010-06-16 2012-01-05 Mems Core Co Ltd 実装体及びその製造方法
US20170309541A1 (en) * 2016-04-20 2017-10-26 Korea Electronics Technology Institute Semiconductor package and method for manufacturing the same
CN111480230A (zh) * 2017-12-22 2020-07-31 Hrl实验有限公司 混合集成电路结构

Also Published As

Publication number Publication date
WO2022203690A1 (en) 2022-09-29
EP4315409A1 (en) 2024-02-07

Similar Documents

Publication Publication Date Title
CN111480230B (zh) 混合集成电路结构
US9780014B1 (en) Simultaneous controlled depth hot embossing and active side protection during packaging and assembly of wide bandgap devices
US9508652B1 (en) Direct IC-to-package wafer level packaging with integrated thermal heat spreaders
KR100851931B1 (ko) 반도체 패키지용의 개선된 상호접속 구조
CN103681636B (zh) 芯片到封装接口
KR101845150B1 (ko) 반도체 패키지 및 그 제조방법
US7741194B2 (en) Removable layer manufacturing method
KR20160115861A (ko) 리드프레임 상의 기판 인터포저
US11527482B2 (en) Hybrid integrated circuit architecture
US6940157B2 (en) High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
US11158520B2 (en) Method to protect die during metal-embedded chip assembly (MECA) process
EP4160668A1 (en) Leadless power amplifier package including topside termination arrangements
CN114005812A (zh) 一种扇出型封装结构及其构造方法
CN213519943U (zh) 半导体器件组件及堆叠晶体管组件
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
CN117043929A (zh) 混合集成电路架构
CN109384192B (zh) 微系统封装模块及其制造方法
CN106876350B (zh) 功率模块及其制造方法
US20230122242A1 (en) Thermal Isolation Between Embedded MECA Modules
US11756848B1 (en) Chip integration into cavities of a host wafer using lateral dielectric material bonding
US12125759B2 (en) Chip integration into cavities of a host wafer using lateral dielectric material bonding
US11049792B1 (en) Package structure for semiconductor devices
KR100631509B1 (ko) 반도체 소자의 모듈 패키지 및 그 제조방법
US20240304508A1 (en) Multi-thickness chip integration into cavities of a host wafer using lateral dielectric material
CN117457606A (zh) 封装件及将半导体管芯嵌入在嵌入式器件封装件中的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination