CN117043920A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN117043920A
CN117043920A CN202180096211.8A CN202180096211A CN117043920A CN 117043920 A CN117043920 A CN 117043920A CN 202180096211 A CN202180096211 A CN 202180096211A CN 117043920 A CN117043920 A CN 117043920A
Authority
CN
China
Prior art keywords
film
manufacturing
semiconductor layer
nitride semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180096211.8A
Other languages
English (en)
Inventor
冈崎拓行
西口浩平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117043920A publication Critical patent/CN117043920A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开的半导体装置的制造方法包括：对形成于基板(1)之上的氮化物半导体层(2)中的要分别形成源极电极(8a)以及漏极电极(8b)的源极‑漏极电极形成区域(4)进行杂质的离子注入的工序；通过等离子体化学气相沉积法，而在氮化物半导体层(2)的表面，作为表面保护牺牲膜(7)，进行折射率为1.80以上且小于1.88并且膜厚为100nm以上且500nm以下的氮化硅膜的成膜的工序；以及对表面保护牺牲膜(7)成膜后的氮化物半导体层(2)进行热处理的工序。

Description

半导体装置的制造方法
技术领域
本申请涉及半导体装置的制造方法。
背景技术
一般来说，用氮化物半导体等化合物半导体实现高频动作的高电子迁移率晶体管(HEMT：High Electron Mobility Transister)等半导体装置，对源极-漏极(SD：Source-Drain)电极等欧姆电极实施以提高电特性为目的的低电阻化工序。作为低电阻化工序的一般例子，可列举离子注入工序。
在离子注入工序中，通过将离子化的杂质离子注入氮化物半导体层而在氮化物半导体层中形成杂质区域，其后，实施活性化处理。通过离子注入工序，氮化物半导体层与电极金属的接触电阻大幅度减少。
离子注入后的活性化处理具体而言是针对氮化物半导体层的1000℃以上的热处理。在针对氮化物半导体层的热处理中，热处理温度例如需要提高至接近氮化镓(GaN：Gallium Nitride)等的外延生长条件的温度区域。由于在该高温热处理时，氮化物半导体层的表面发生损伤，所以通过在氮化物半导体层表面形成盖膜(表面保护牺牲膜)来减少损伤是惯用手段。
然而，在作为一般的表面保护牺牲膜的材料所能列举的例如氧化硅(SiO：SiliconOxide)等这样的氧化膜中，作为上述活性化处理的弊端，难以完全抑制半导体装置的可靠性的降低、或者氮化物半导体层的表面形貌的恶化等。
作为应对这种不良情况的对策，例如在专利文献1中公开了除去具有热损伤的氮化物半导体表面层的半导体装置的制造方法，在专利文献2中公开了规定热处理时的盖膜(表面保护牺牲膜)的成膜条件的半导体装置的制造方法。
专利文献1：日本特开2017-079287号公报
专利文献2：日本特开2017-079288号公报
制造由氮化物半导体构成的HEMT时的主要热处理工序为，带来1000℃以上的热损伤的离子注入工序。关于在离子注入工序时产生的对氮化物半导体层的热损伤即表面形貌恶化的抑制，虽然可以通过单纯地降低热处理温度来进行抑制，但问题在于热处理温度降低的同时接触电阻发生恶化(高电阻化)。
另外，例如，专利文献1所公开的在以与以往相同程度的热处理温度实施了热处理之后，除去因热损伤而产生的氮化物半导体表面的损伤层，来确保半导体装置的可靠性的情况下，除了带来制造工序数量的增加之外，还存在对有可能给晶体管特性带来大的影响的栅极电极下的氮化物半导体层造成损伤之类的不良情况的担忧。并且，还存在在氮化物半导体层的在源极-漏极电极之间的表面相对于栅极电极产生台阶部位，并且由该台阶部位引起电场在氮化物半导体层表面的意外集中、泄漏路径的形成等担忧。
在专利文献2所公开的用等离子体化学气相沉积法(PECVD：Plasma-EnhancedChemical Vapor Deposition)来形成作为热盖膜(表面保护牺牲膜)使用的膜的情况下，需要变质成如用溅射法成膜的溅射膜那样的氢键少的膜，而根据专利文献2，需要追加在800℃～1000℃的热处理温度下需要30分钟～60分钟的热处理时间的高损伤热处理，因此带来制造工序数量的增加、或者对氮化物半导体层不必要的热损伤的增大，反而损害氮化物半导体层的品质的可能性高。
发明内容
本公开公开了用于解决上述那样的课题的技术，提供一种能够防止离子注入工序中的氮化物半导体层的表面形貌的恶化、以及防止损伤层形成的制造方法。
本申请所公开的半导体装置的制造方法包括：对形成于基板之上的氮化物半导体层中的要形成源极电极以及漏极电极的源极-漏极电极形成区域进行杂质的离子注入的工序；通过等离子体化学气相沉积法，而在所述氮化物半导体层的表面，作为表面保护牺牲膜，进行折射率为1.80以上且小于1.88并且膜厚为100nm以上且500nm以下的氮化硅膜的成膜的工序；以及对所述表面保护牺牲膜成膜后的所述氮化物半导体层进行热处理的工序。
根据本申请所公开的半导体装置的制造方法，能够抑制对氮化物半导体层造成的热损伤或者氮原子(N)的脱离等，因此起到防止氮化物半导体层的表面形貌的恶化，另外还防止损伤层形成的效果。
附图说明
图1是表示实施方式1所涉及的半导体装置的制造方法中的制造工序A的剖视图。
图2是表示实施方式1所涉及的半导体装置的制造方法中的制造工序B的剖视图。
图3是表示实施方式1所涉及的半导体装置的制造方法中的制造工序C的剖视图。
图4是表示实施方式1所涉及的半导体装置的制造方法中的制造工序D的剖视图。
图5是表示实施方式1所涉及的半导体装置的制造方法中的制造工序E的剖视图。
图6是表示实施方式1所涉及的半导体装置的制造方法中的制造工序F的剖视图。
图7是表示实施方式1所涉及的半导体装置的制造方法中的制造工序G的剖视图。
图8是表示实施方式1所涉及的半导体装置的制造方法中的氮化硅膜的膜厚与氮化物半导体层的表面的缺陷密度的关系的图。
图9是表示实施方式2所涉及的半导体装置的制造方法中的制造工序E-1的剖视图。
图10是表示实施方式2所涉及的半导体装置的制造方法中的制造工序E-2的剖视图。
具体实施方式
实施方式1
以下，对实施方式1所涉及的半导体装置的制造方法进行说明。
实施方式1所涉及的半导体装置的制造方法至少包括以下制造工序A～G。
另外，实施方式1所涉及的半导体装置的制造方法在制造作为本公开的对象的半导体装置的所有制造工序中，特别涉及作为温度最高的制造工序之一的离子注入工序。
使用图1～7对实施方式1所涉及的半导体装置的制造方法进行说明。其中，图1～7示出了作为由氮化物半导体构成的半导体装置的一个例子的氮化物半导体晶体管100的有源层区域内的栅极电极周围的截面构造。
(制造工序A)
首先，在基板1之上外延生长构成半导体装置的氮化物半导体层2，该氮化物半导体层2由缓冲层、沟道层、电子供给层以及盖层(均未图示)构成。图1示出了外延生长后的截面。作为基板1的具体例，可列举硅(Si：Silicon)、碳化硅(SiC：Silicon Carbide)、GaN以及蓝宝石基板。在以下各制造工序中，作为基板1，对使用GaN on SiC基板的情况进行说明。
如上述那样，缓冲层、沟道层、电子供给层以及盖层均由氮化物半导体构成。作为氮化物半导体的具体例，可列举GaN、氮化铝镓(AlGaN：Aluminium Gallium Nitride)等。
另外，在图1所示的剖视图中，分别用虚线表示离子注入区域3的预定形成部位、以及源极电极形成区域以及漏极电极形成区域(以下，称为源极-漏极电极形成区域4)的预定部位。离子注入区域3的面积预先设定为大于源极-漏极电极形成区域4的面积。
进行该设定的理由如下：在半导体装置的接触电阻成分中，最占主导地位的部位是源极-漏极电极形成区域4的端部即边缘，至少该端部被实施离子注入对于得到良好的接触电阻而言是重要的。
(制造工序B)
接下来，如图2的剖视图所示，在GaN on SiC基板1之上进行以在离子注入时保护氮化物半导体层2的表面的方式发挥功能的贯穿注入膜5。作为贯穿注入膜5的成膜方法(成膜装置)，也可以使用溅射法或PECVD法之类的成膜方法，来进行氮化硅(SiN：SiliconNitride)膜等氮化膜、或SiO膜等氧化膜的成膜。在实施方式1所涉及的半导体装置的制造方法的一个例子中，使用SiN膜来作为贯穿注入膜5。
(制造工序C)
接下来，如图3的剖视图所示，对贯穿注入膜5的表面实施基于抗蚀剂的图案化，而形成仅离子注入区域3开口的抗蚀掩模6。在形成抗蚀掩模6之后，实施离子注入。在离子注入中，例如照射如Si等那样的离子化的杂质。通过离子注入而贯通了贯穿注入膜5的杂质到达氮化物半导体层2的内部，而形成离子注入区域3。
(制造工序D)
如图4的剖视图所示，在形成离子注入区域3之后，除去抗蚀掩模6以及贯穿注入膜5。在进行该除去时，为了将在离子注入时固化的抗蚀掩模6与贯穿注入膜5一起除去，而使用将氟酸等用作蚀刻剂的湿式蚀刻处理，但也可以使用干式蚀刻等其他除去方法。
(制造工序E)
接下来，如图5的剖视图所示，在实施离子注入区域3内的杂质的活性化热处理之前，在氮化物半导体层2的表面形成表面保护牺牲膜7。表面保护牺牲膜7以抑制对氮化物半导体层2的表面的热损伤的方式发挥功能。作为表面保护牺牲膜7的成膜方法，使用PECVD法。这是因为通过PECVD法而形成的膜，一般比通过溅射法而形成的膜，应力低。
作为表面保护牺牲膜7的材料，使用SiN膜。这是因为SiN膜以抑制由热处理时的损伤引起的氮原子(N)从氮化物半导体层2的脱离的方式发挥功能。关于作为表面保护牺牲膜7的SiN膜的膜质，优选为在化学计量上富N即氮气(N)过剩的SiN膜。在将表面保护牺牲膜7的膜质作为折射率规定的情况下，相对于作为化学计量折射率的1.88，优选成为富N的SiN膜的小于1.88的折射率。
另一方面，即使SiN膜过于富N，也由于氮(N)过剩，所以作为表面保护牺牲膜7的功能降低。从该观点出发，SiN膜的折射率优选为1.80以上。因此，SiN膜的折射率优选为1.80以上且小于1.88。
关于表面保护牺牲膜7的膜厚，优选为100nm以上。这是因为随着由高温下的热处理引起的氮原子(N)从氮化物半导体层2表面的脱离量的增大，而需要增大作为抑制膜发挥功能的表面保护牺牲膜7的体积。因此，对于表面保护牺牲膜7的膜厚而言，即使热处理时的热处理温度为1000℃以下，最低也需要30nm以上。另外，是因为实施方式1中的离子注入工序中的热处理时的热处理温度为1000℃～1200℃，温度非常高。
另一方面，表面保护牺牲膜7的膜厚优选为500nm以下。若将表面保护牺牲膜7的膜厚增厚至所需以上，则成膜所需的时间变长，且成膜材料的使用量也增加，因此产生制造成本上升的问题。因此，表面保护牺牲膜(SiN膜)7的膜厚优选为100nm以上且500nm以下。
另外，对于通过以热处理温度为1200℃，热处理时间为5分钟的处理条件进行热处理而得到的活性化率，为了在温度更低的热处理下也得到同等的效果，而例如在热处理温度为1150℃的情况下，需要赋予10分钟以上的热履历，根据所希望的活性化率，可以在一定程度上变更热处理的处理条件。
在进行表面保护牺牲膜7的成膜之后，为了使离子注入区域3的杂质活性化而实施热处理。作为热处理，将热处理温度设为1000℃～1200℃的范围，由此被离子注入到氮化物半导体层2内的杂质活性化，能够获得良好的接触电阻。一般来说，热处理温度较高的情况下能够获得电阻更低的接触即良好的电连接。
一般来说，随着热处理中的热处理温度的高温化、以及热处理时间的长时间化等热历程，对氮化物半导体层2的损伤增加，而产生由氮原子(N)从氮化物半导体层2的表面脱离引起的表面形貌的恶化、外延晶体生长层即氮化物半导体层2内的潜在的晶体缺陷的增大等。然而，在实施方式1所涉及的半导体装置的制造方法中，通过在离子注入工序中应用上述的表面保护牺牲膜7，而能够大幅抑制上述不良情况的产生。
(制造工序F)
在热处理后，除去表面保护牺牲膜7。图6示出了除去表面保护牺牲膜7后的剖视图。关于表面保护牺牲膜7的除去，可以通过湿式蚀刻处理来除去。其中，虽然用干式蚀刻也能够除去表面保护牺牲膜7，但由于对有源层区域的干式蚀刻存在损伤氮化物半导体层2的表面的担忧，所以不推荐。
(制造工序G)
在实施上述的制造工序A～F之后，通过一般的制造方法，经过源极电极8a以及漏极电极8b(以下，将源极电极8a以及漏极电极8b合称为源极-漏极电极8)的形成到栅极电极9的形成、第一栅极保护膜10(第一栅极钝化层)以及第二栅极保护膜11(第二栅极钝化层)的形成、布线12的形成等晶体管形成工序，而完成半导体装置。图7示出了作为半导体装置的一个例子的氮化物半导体晶体管100的剖视图。
图8是表示在实施方式1所涉及的半导体装置的制造方法中用作表面保护牺牲膜7的SiN膜的膜厚与氮化物半导体层2的表面的缺陷密度的关系的图。其中，SiN膜的折射率为1.85。由图8可知，在SiN膜的膜厚为50nm以下时，氮化物半导体层2的表面的缺陷密度为31.0个/cm2以上，为高密度。
另一方面，在SiN膜的膜厚为100nm以上且150nm以下时，氮化物半导体层2的表面的缺陷密度为10.6个/cm2以下，为低密度，即使在SiN膜的膜厚为200nm的情况下，氮化物半导体层2的表面的缺陷密度也为14.3个/cm2，维持低密度。
以上，在实施方式1所涉及的半导体装置的制造方法中，在离子注入后的氮化物半导体层的表面形成由折射率为1.80以上且小于1.88并且膜厚为100nm以上且500nm以下的SiN膜构成的表面保护牺牲膜，而实施离子注入后的热处理，因此能够抑制对氮化物半导体层造成的热损伤或者氮原子(N)的脱离等，因此起到防止氮化物半导体层的表面形貌的恶化，另外还防止损伤层形成的效果。
通过上述的效果，能够以比以往高的温度(或温度差值确保)实施离子注入后的活性化热处理，其结果，起到能够减少半导体装置的接触电阻的效果。进而起到降低半导体装置的外观不良率、防止半导体装置的初始不良动作或者提高可靠性之类的效果。
实施方式2
在实施方式2所涉及的半导体装置的制造方法中，与实施方式1所涉及的半导体装置的制造方法的不同点在于，表面保护牺牲膜17由与氮化物半导体层2接触的下层表面保护牺牲膜17a以及表面侧的上层表面保护牺牲膜17b这两层构成。
以下，对实施方式2所涉及的半导体装置的制造方法进行说明。其中，由于制造工序A～D、F、G与实施方式1所涉及的半导体装置的制造方法相同，因此省略说明。
(制造工序E-1)
如图9的剖视图所示，在实施离子注入区域3内的杂质的活性化热处理之前，在氮化物半导体层2的表面首先形成由两层构成的表面保护牺牲膜17中的下层表面保护牺牲膜17a。下层表面保护牺牲膜17a以抑制对氮化物半导体层2的表面的热损伤的方式发挥功能。
作为下层表面保护牺牲膜17a的成膜方法，适用PECVD法。另外，作为下层表面保护牺牲膜17a的材料，使用SiN膜。这是因为SiN膜以抑制由热处理时的损伤引起的氮原子(N)从氮化物半导体层2脱离的方式发挥功能。构成下层表面保护牺牲膜17a的SiN膜的折射率为1.80以上且小于1.88，并且膜厚为30nm以上。
(制造工序E-2)
接下来，如图10的剖视图所示，在下层表面保护牺牲膜17a的表面形成上层表面保护牺牲膜17b。如上述那样，表面保护牺牲膜17由下层表面保护牺牲膜17a以及上层表面保护牺牲膜17b这两层构成。
上层表面保护牺牲膜17b可以是通过任何成膜方法而形成的膜。作为上层表面保护牺牲膜17b的成膜方法的具体例，可列举溅射法、原子层沉积(ALD：Atomic LayerDeposition)法等，但并非仅限定于这些成膜方法。
作为构成上层表面保护牺牲膜17b的材料，可列举氮化膜、氧化膜等，但并不限定于这些膜，任何膜都毫无问题。例如，通过溅射法形成的氮化铝(AlN：Aluminium Nitride)膜、通过PECVD法形成的SiO膜、通过ALD法形成的氧化铝(AlO：Aluminium Oxide)膜等都可以毫无问题地适用。但是，由于上层表面保护牺牲膜17b相对于下层表面保护牺牲膜17a应力过多，所以存在不产生膜剥离等的制约。
如上述那样，下层表面保护牺牲膜17a的膜厚需要为30nm以上。另外，表面保护牺牲膜17整体的膜厚需要为100nm以上且500nm以下。这是因为该膜厚是表面保护牺牲膜17作为对由高温处理引起的氮原子(N)从氮化物半导体层2表面的脱离进行抑制的抑制膜发挥功能所需的，另一方面，当膜厚增厚至所需以上时制造成本上升。
以上，在实施方式2所涉及的半导体装置的制造方法中，在离子注入后的氮化物半导体层的表面形成表面保护牺牲膜而实施离子注入后的热处理，该表面保护牺牲膜构成为，与氮化物半导体层的表面接触的下层表面保护牺牲膜由折射率为1.80以上且小于1.88并且膜厚为30nm以上的SiN膜构成，并且包含上层表面保护牺牲膜在内的整体膜厚为100nm以上且500nm以下，因此能够抑制对氮化物半导体层造成的热损伤或氮原子(N)的脱离等，因此起到防止氮化物半导体层的表面形貌的恶化，另外也防止损伤层形成的效果。通过该效果，进而起到降低半导体装置的外观不良率、防止半导体装置的初始不良动作或者提高可靠性之类的效果。
实施方式3
在实施方式3所涉及的半导体装置的制造方法中，与实施方式1所涉及的半导体装置的制造方法的不同点在于，对源极-漏极电极8的材料使用特定的金属材料。
以下，对实施方式3所涉及的半导体装置的制造方法进行说明。其中，由于制造工序A～F与实施方式1所涉及的半导体装置的制造方法相同，因此省略说明。
(制造工序G-1)
在实施上述的制造工序A～F之后，通过一般的制造方法，实施源极-漏极电极8的形成到栅极电极9的形成、第一栅极保护膜10(第一栅极钝化层)以及第二栅极保护膜11(第二栅极钝化层)的形成、布线12的形成等晶体管形成工序。
在源极-漏极电极8的形成中，作为源极-漏极电极8的电极材料，使用不包含铝(Al)系材料的例如钛(Ti：Titan)、铌(Nb：Niobium)、铂(Pt：Platinum)、金(Au：Aurum)等这样的金属材料以及这些金属材料中的两个以上的组合。
在适用了Al系材料的源极-漏极电极8中，即使在不使用上述离子注入工序的情况下，通过作为电极材料使用反应性高的Al，使得Al与基底的氮化物半导体层2通过热处理(欧姆烧结)混合，由此也能够得到良好的欧姆接触电阻率。
然而，Al除了与作为基底的氮化物半导体层2混合之外，还与Al以外的源极-漏极电极形成用的金属材料剧烈混合，而存在产生源极-漏极电极8的表面粗糙以及接触不良等的担忧。因此，作为构成源极-漏极电极8的金属材料，优选为不包含即排除Al系材料。这是因为在使用上述离子注入工序的情况下，当选择Al系材料作为源极-漏极电极8的电极材料时，难以避免氮化物半导体层2自身的表面粗糙。
在实施方式3所涉及的半导体装置的制造方法中，即使在作为源极-漏极电极8的金属材料不使用Al的情况下，通过使用上述的离子注入工序，也能够避免源极-漏极电极8中的电极粗糙。并且，通过使用上述的离子注入工序，还能够避免氮化物半导体层2的表面粗糙。
因此，在实施方式3所涉及的半导体装置的制造方法中，作为源极-漏极电极8的金属材料，使用不包含Al系材料的例如钛(Ti)、铌(Nb)、铂(Pt)、金(Au)等这样的金属材料以及这些金属材料中的两个以上的组合。
本公开记载了各种例示的实施方式以及实施例，但一个或多个实施方式所记载的各种特征、形态以及功能并不限定于特定的实施方式的应用，也可以单独、或以各种组合的方式应用于实施方式。
因此，在本申请说明书所公开的技术范围内能够想到未例示的无数的变形例。例如，包括对至少一个构成要素进行变形的情况、追加的情况或省略的情况，还包括抽取至少一个构成要素并与其他实施方式的构成要素组合的情况。
附图标记说明
1...基板；2...氮化物半导体层；3...离子注入区域；4...源极-漏极电极形成区域；5...贯穿注入膜；6...抗蚀掩模；7、17...表面保护牺牲膜；8...源极-漏极电极；8a...源极电极；8b...漏极电极；9...栅极电极；10...第一栅极保护膜；11...第二栅极保护膜；12...布线；17a...下层表面保护牺牲膜；17b...上层表面保护牺牲膜；100...氮化物半导体晶体管。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，
包括：
对形成于基板之上的氮化物半导体层中的要形成源极电极以及漏极电极的源极-漏极电极形成区域进行杂质的离子注入的工序；
通过等离子体化学气相沉积法，而在所述氮化物半导体层的表面，作为表面保护牺牲膜，进行折射率为1.80以上且小于1.88并且膜厚为100nm以上且500nm以下的氮化硅膜的成膜的工序；以及
对所述表面保护牺牲膜成膜后的所述氮化物半导体层进行热处理的工序。
2.一种半导体装置的制造方法，其特征在于，
包括：
对形成于基板之上的氮化物半导体层中的要形成源极电极以及漏极电极的源极-漏极电极形成区域进行杂质的离子注入的工序；
通过等离子体化学气相沉积法，而在所述氮化物半导体层的表面，作为由上层表面保护牺牲膜以及下层表面保护牺牲膜这两层构成的表面保护牺牲膜中的所述下层表面保护牺牲膜，进行折射率为1.80以上且小于1.88并且膜厚为30nm以上的氮化硅膜的成膜的工序；
进行层叠于所述下层表面保护牺牲膜并且与所述下层表面保护牺牲膜的膜厚的总和为100nm以上且500nm以下的所述上层表面保护牺牲膜的成膜的工序；以及
对所述表面保护牺牲膜成膜后的所述氮化物半导体层进行热处理的工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述热处理的热处理温度为1000℃以上且1200℃以下。
4.根据权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于，
所述源极电极以及所述漏极电极由排除了铝的电极材料构成。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述电极材料由钛、铌、铂以及金中的任一个或者两个以上的组合构成。
6.根据权利要求1～5中任一项所述的半导体装置的制造方法，其特征在于，
通过湿式蚀刻处理来除去所述表面保护牺牲膜。
CN202180096211.8A 2021-04-02 2021-04-02 半导体装置的制造方法 Pending CN117043920A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/014292 WO2022208865A1 (ja) 2021-04-02 2021-04-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN117043920A true CN117043920A (zh) 2023-11-10

Family

ID=83458262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180096211.8A Pending CN117043920A (zh) 2021-04-02 2021-04-02 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US20240128351A1 (zh)
JP (1) JPWO2022208865A1 (zh)
KR (1) KR20230148237A (zh)
CN (1) CN117043920A (zh)
DE (1) DE112021007447T5 (zh)
WO (1) WO2022208865A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109276A (ja) * 2008-10-31 2010-05-13 Sumitomo Electric Ind Ltd 半導体素子の製造方法および半導体素子
JP2012114242A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp へテロ接合電界効果型トランジスタ及びその製造方法
JP6179266B2 (ja) * 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2017079288A (ja) 2015-10-21 2017-04-27 住友電気工業株式会社 半導体装置の製造方法及び半導体装置
JP6627408B2 (ja) 2015-10-21 2020-01-08 住友電気工業株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2022208865A1 (zh) 2022-10-06
WO2022208865A1 (ja) 2022-10-06
KR20230148237A (ko) 2023-10-24
DE112021007447T5 (de) 2024-01-25
US20240128351A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US9984881B2 (en) Methods of fabricating semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
TWI500149B (zh) 具有鈍化加閘極介電多層結構的ＧａＮ高電壓異質接面場效電晶體
US10916445B2 (en) Method for preparing a p-type semiconductor layer, enhanced device and method for manufacturing the same
US11538922B2 (en) Manufacturing method of an HEMT transistor of the normally off type with reduced resistance in the on state and HEMT transistor
US20090001381A1 (en) Semiconductor device
US20100258898A1 (en) Process for fabricating an electronic device
US11784237B2 (en) Semiconductor devices and methods of manufacturing the same
US8431962B2 (en) Composite passivation process for nitride FET
JP2008124262A (ja) 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP2007317794A (ja) 半導体装置およびその製造方法
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
US20090148985A1 (en) Method for Fabricating a Nitride FET Including Passivation Layers
JP2008135700A (ja) Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子
US20160372587A1 (en) Semiconductor device and method of manufacturing the same
US9799508B2 (en) Process of forming nitride semiconductor device
JP2020017647A (ja) 半導体装置の製造方法
WO2024078073A1 (zh) 半导体器件及其制备方法
JP6787212B2 (ja) 半導体装置の製造方法
US20220406614A1 (en) Semiconductor device and method for manufacturing thereof
CN117043920A (zh) 半导体装置的制造方法
WO2023035102A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
JP6524888B2 (ja) 化合物半導体装置及びその製造方法
JP2004273658A (ja) ナイトライド系半導体素子の作製法
JP2016225426A (ja) 半導体装置およびその製造方法
US11646357B2 (en) Method for preparing a p-type semiconductor structure, enhancement mode device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination