CN117043691A - I/o单元以及通信系统 - Google Patents

I/o单元以及通信系统 Download PDF

Info

Publication number
CN117043691A
CN117043691A CN202280022899.XA CN202280022899A CN117043691A CN 117043691 A CN117043691 A CN 117043691A CN 202280022899 A CN202280022899 A CN 202280022899A CN 117043691 A CN117043691 A CN 117043691A
Authority
CN
China
Prior art keywords
unit
processing circuit
stage side
stage
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280022899.XA
Other languages
English (en)
Inventor
佐伯正博
桑畑真一
前田翌桧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of CN117043691A publication Critical patent/CN117043691A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/052—Linking several PLC's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/22—Pc multi processor system
    • G05B2219/2231—Master slave

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Programmable Controllers (AREA)

Abstract

I/O单元(14)具备：用于与主单元(12)或其他I/O单元(14)连接的多个前级侧端子(30)；为了与其他I/O单元(14)连接而设置且与互不相同的前级侧端子(30)连接的多个后级侧端子(32)；以及与多个前级侧端子(30)中的一个和与该一个前级侧端子(30)连接的后级侧端子(32)连接并进行信号处理的从处理电路(26)。

Description

I/O单元以及通信系统
技术领域
本发明涉及将主单元与设备连接并在主单元与设备之间传输信号的I/O单元和具有多个该I/O单元的通信系统。
背景技术
在日本特开2016-110460号公报中公开了可编程逻辑控制器系统。该可编程逻辑控制器系统具有基本单元(主机)和多个扩展单元(从机)。基本单元和多个扩展单元以主单元为开头进行菊花链连接。多个扩展单元各自例如是I/O单元。基本单元经由多个扩展单元向被控制装置收发信号。被控制装置例如是传感器或致动器。
发明内容
主单元和多个I/O单元以主单元为开头沿着预定的设置方向排列。相邻的主单元的端子与I/O单元的端子连接。另外，相邻的I/O单元彼此的端子相互连接。由此，不另外需要线缆等，主单元与多个I/O单元能够通信地连接。以下，由连接成能够通信的主单元和多个I/O单元构成的块也记载为“站(station)”。如上所述，站不使用线缆而构成。因此，站的周边的布线状态难以变得复杂。另外，不会发生线缆的误连接。
主单元具备预定的处理电路(主处理电路)。主处理电路是在与I/O单元的通信中负责信号处理的电路。但是，能够与主处理电路连接的I/O单元的数量基于设计而受限。
因此，在想要使用的I/O单元的台数超过能够与主处理电路连接的I/O单元的限制台数的情况下，操作员必须另行设置站。
本发明的目的在于解决上述课题。
本发明的第一方式是一种I/O单元，其将主单元与设备连接，在所述主单元与所述设备之间传输信号，所述I/O单元具备：多个前级侧端子，其用于与设置在前级的所述主单元或设置在前级的其他所述I/O单元连接；多个后级侧端子，其为了与设置在后级的其他所述I/O单元连接而设置，与互不相同的所述前级侧端子连接；以及从处理电路，其与多个所述前级侧端子中的1个和与该1个所述前级侧端子连接的所述后级侧端子连接，进行信号处理。
本发明的第二方式是一种通信系统，具有：主单元；以及多个I/O单元，其与所述主单元连接，在所述主单元与设备之间传输信号，所述主单元具备：进行信号处理的多个主处理电路；以及与互不相同的所述主处理电路连接的多个支流端子，多个所述I/O单元分别具有：多个前级侧端子，其用于与设置于前级的所述主单元或者设置于前级的其他所述I/O单元连接；多个后级侧端子，其为了与设置于后级的其他所述I/O单元连接而设置，与互不相同的所述前级侧端子连接；以及从处理电路，其与多个所述前级侧端子中的一个和与该一个所述前级侧端子连接的所述后级侧端子连接，进行信号处理，多个所述I/O单元具有：所述从处理电路与第一所述主处理电路连接的多个第一I/O单元；以及所述从处理电路与不同于第一所述主处理电路的第二所述主处理电路连接的多个第二I/O单元。
根据本发明的方式，提供容易在站内增设的I/O单元和具有多个该I/O单元的通信系统。
附图说明
图1是表示本发明的参考例的通信系统的图。
图2是表示本发明的实施方式的通信系统的图。
图3A是表示变形例1的I/O单元的图。
图3B是表示选择了第一连接关系的情况下的I/O单元的图。
图3C是表示选择了第二连接关系的情况下的I/O单元的图。
图4是表示变更了选择电路的配置的I/O单元的图。
图5是表示变形例2的I/O单元的图。
图6是表示具有变形例2的I/O单元的通信系统的图。
具体实施方式
针对本发明的I/O单元和通信系统，举出优选的实施方式并参照附图在以下详细说明。
[实施方式]
图1是表示本发明的参考例的通信系统100的图。
通信系统100是在控制装置102与设备104之间传输信号的系统。设备104设置于机械装置。机械装置例如是机床或机器人。设备104包括输出设备104a和输入设备104b。输出设备104a例如是开关等致动器。控制装置102在使输出设备104a驱动的情况下，经由通信系统100向输出设备104a发送控制信号。输入设备104b例如是检测按压、电压或电流等的传感器。控制装置102经由通信系统100取得来自输入设备104b的检测信号。
通信系统100具有多个通信耦合器单元106(106a、106b)和多个I/O单元108。多个I/O单元108由多个I/O单元108a和多个I/O单元108b构成。
控制装置102、通信耦合器单元106a、通信耦合器单元106b按照该顺序依次连接。由此，构成依次经过控制装置102、通信耦合器单元106a、通信耦合器单元106b的通信路径(主流线La)。控制装置102与通信耦合器单元106a的连接使用线缆进行。另外，通信耦合器单元106a与通信耦合器单元106b的连接使用其他的线缆进行。线缆由操作员准备。
多个I/O单元108a依次连接于通信耦合器单元106a的后级。由此，通信耦合器单元106a和多个I/O单元108a构成一个站。另外，构成依次经过通信耦合器单元106a和多个I/O单元108a的通信路径(支流线Lb1)。
多个I/O单元108b依次连接于通信耦合器单元106b的后级。由此，通信耦合器单元106b和多个I/O单元108b构成一个站。另外，构成依次经过通信耦合器单元106b和多个I/O单元108b的通信路径(支流线Lb2)。
多个I/O单元108与多个设备104连接。图1的多个I/O单元108与互不相同的设备104连接。但是，也可以一个I/O单元108与多个设备104连接。
通信耦合器单元106a和通信耦合器单元106b分别具有主处理电路16。I/O单元108a和I/O单元108b分别具有从处理电路26和接口28。从处理电路26是与主处理电路16进行信号的输入输出的电路。主处理电路16和从处理电路26分别包括例如CPU(中央处理装置)。但是，主处理电路16和从处理电路26各自也可以包括例如ASIC(面向特定用途的集成电路)、PLD(可编程逻辑器件)或FPGA(现场可编程逻辑门阵列)等。接口28是在从处理电路26与设备104之间传输信号的硬件(电路、电子部件组)。接口28将从处理电路26与设备104连接，从处理电路26与设备104进行信号的输入输出。此外，接口28的具体结构根据设备104的种类而不同。
通信耦合器单元106a的主处理电路16和通信耦合器单元106b的主处理电路16通过主流线La以控制装置102为开头进行菊花链连接。另外，多个I/O单元108a的从处理电路26通过支流线Lb1以通信耦合器单元106a的主处理电路16为开头进行菊花链连接。而且，多个I/O单元108b的从处理电路26通过支流线Lb2以通信耦合器单元106b的主处理电路16为开头进行菊花链连接。
在控制装置102向设备104发送控制信号的情况下，控制装置102向从自己来看与初级(第一个)连接的通信耦合器单元106a输出控制信号。该控制信号包括与作为发送目的地的设备104连接的I/O单元108的地址信息等。通信耦合器单元106a的主处理电路16判断控制信号中包含的地址信息是否表示多个I/O单元108a中的任一个。在地址信息不表示多个I/O单元108a中的任一个的情况下，通信耦合器单元106a的主处理电路16向通信耦合器单元106b的主处理电路16输出控制信号。在地址信息表示多个I/O单元108a中的任一个的情况下，通信耦合器单元106a的主处理电路16向自身的后级的I/O单元108a输出控制信号。从前级输入了控制信号的I/O单元108a的从处理电路26判断输入的控制信号中包含的地址信息是否表示自身。在此，在地址信息表示自身的情况下，I/O单元108a的从处理电路26向与自身连接的设备104输出控制信号。由此，设备104进行动作。另一方面，在输入的控制信号中包含的地址信息不表示自身的情况下，I/O单元108a向自身的后级的I/O单元108a输出控制信号。此外，I/O单元108也可以在控制信号所包含的地址信息表示自身的情况下，向后级侧的I/O单元108输出控制信号。另外，通信耦合器单元106也可以在控制信号所包含的地址信息表示与自身连接的I/O单元108的情况下，向后级侧的通信耦合器单元106输出控制信号。
有时设备104向控制装置102输出信号。在该情况下，设备104的信号被输入到与设备104连接的I/O单元108的从处理电路26。从处理电路26将从与自身连接的设备104输入的信号发送到控制装置102。在该情况下，从处理电路26向与自身的前级连接的I/O单元108或通信耦合器单元106输出信号。在此，从处理电路26将设备104输出的内容和输出了信号的I/O单元108的地址信息包含在输出信号中。通信耦合器单元106与I/O单元108之间的信号的输入输出是公知技术，因此省略进一步的说明。
但是，在参考例中，如上所述，构成了以通信耦合器单元106a为开头的站和以通信耦合器单元106b为开头的站。
如已经说明的那样，对能够作为从机与主处理电路16连接的I/O单元(从处理电路26)108的数量决定了限制台数。因此，在I/O单元108的数量超过上述限制台数的情况下，操作员不得不设置多个站，使用另外准备的线缆来连接各站。
然而，从操作员来看，优选通信耦合器单元106和必要的I/O单元108全部尽可能集中地设置。
基于以上情况，以下说明实施方式。此外，对与参考例中说明的构成要素相同的构成要素标注相同的参照符号并省略其说明，主要说明与参考例不同的部分。
图2是表示本发明的实施方式的通信系统10的图。通信系统10具有通信耦合器单元12和多个I/O单元14。多个I/O单元14依次连接于通信耦合器单元12的后级。
通信耦合器单元12具有多个主处理电路16、电源18、两个连接器20(20a、20b)、多个支流端子22以及壳体24。多个主处理电路16、电源18、两个连接器20(20a、20b)和多个支流端子22容纳于壳体24。
通信耦合器单元12具备两个主处理电路16(16a、16b)。但是，通信耦合器单元12也可以具备3个以上的主处理电路16。此外，在以下的说明中，相同的通信耦合器单元12所具备的两个主处理电路16中的一个主处理电路16a也记载为第一主处理电路16a。与此相对，在以下的说明中，另一个主处理电路16b也记载为第二主处理电路16b。
电源18向两个主处理电路16供给电力。另外，电源18也可以向I/O单元14的从处理电路26和接口28中的至少一方供给电力。
连接器20a是用于与在主流线La上设置于通信耦合器单元12的前级的设备连接的连接器。在主流线La上设置于通信耦合器单元12的前级的设备例如是控制装置102(参照图2)。连接器20a与控制装置102的连接如以往那样通过线缆进行。但是，连接器20a也可以与在主流线La上设置于通信耦合器单元12的前级的其他通信耦合器单元12或通信耦合器单元106连接。连接器20b是用于与在主流线La上设置于通信耦合器单元12的后级的其他通信耦合器单元12或通信耦合器单元106连接的连接器。但是，连接器20b在图2的例子中是开放的。假设在主流线La上在通信耦合器单元12的后级设置有其他通信耦合器单元12的情况下，通信耦合器单元12的连接器20b与其他通信耦合器单元12的连接器20a通过线缆连接。
连接器20a与主处理电路16a连接。另外，主处理电路16a与主处理电路16b连接。因此，控制装置102、主处理电路16a和主处理电路16b在主流线La上进行菊花链连接。
多个支流端子22分别是用于与设置于通信耦合器单元12的后级的I/O单元14连接的端子。设置于通信耦合器单元12的支流端子22的数量与该通信耦合器单元12所具备的主处理电路16的数量相同。即，通信耦合器单元12具备两个支流端子22。该两个支流端子22中的一个支流端子22在以下的说明中也记载为支流端子22a。与此相对，另一个支流端子22也记载为支流端子22b。
支流端子22a与主处理电路16a连接。支流端子22b与主处理电路16b连接。即，多个支流端子22与互不相同的主处理电路16连接。
多个I/O单元14分别具有从处理电路26、接口28、多个前级侧端子30、多个后级侧端子32以及壳体38。从处理电路26、接口28、多个前级侧端子30以及多个后级侧端子32容纳于壳体38。
多个前级侧端子30分别是用于与设置于前级的通信耦合器单元12、或者设置于前级的其他I/O单元14连接的端子。前级侧端子30的数量与通信耦合器单元12所具备的支流端子22的数量相同。即，I/O单元14具备两个前级侧端子30。该两个前级侧端子30中的一个前级侧端子30在以下的说明中也记载为前级侧端子30a。与此相对，另一个前级侧端子30也记载为前级侧端子30b。
多个后级侧端子32分别是用于与设置在后级的其他I/O单元14连接的端子。后级侧端子32的数量与I/O单元14所具有的前级侧端子30的数量相同。即，I/O单元14具备两个后级侧端子32。该两个后级侧端子32中的一个后级侧端子32在以下的说明中也记载为后级侧端子32a。相对于此，另一个后级侧端子32在以下的说明中也记载为后级侧端子32b。
前级侧端子30a通过第一信号线34与后级侧端子32a连接。另外，前级侧端子30b通过第二信号线36与后级侧端子32b连接。即，关于I/O单元14单体，多个前级侧端子30与互不相同的后级侧端子32连接。
在I/O单元14的前级设置有通信耦合器单元12的情况下，前级侧端子30a与通信耦合器单元12的支流端子22a连接。另外，前级侧端子30b与通信耦合器单元12的支流端子22b连接。另一方面，在I/O单元14的前级设置有其他I/O单元14的情况下，I/O单元14的前级侧端子30a与其他I/O单元14的后级侧端子32a连接。另外，I/O单元14的前级侧端子30b与其他I/O单元14的后级侧端子32b连接。
多个I/O单元14各自的从处理电路26与多个前级侧端子30中的一个和与该前级侧端子30连接的后级侧端子32连接。例如，从处理电路26与前级侧端子30a和后级侧端子32a连接。但是，从处理电路26也可以与前级侧端子30b和后级侧端子32b连接。
多个I/O单元14被分类为第一I/O单元14A和第二I/O单元14B。第一I/O单元14A是在第一信号线34上设置有从处理电路26的I/O单元14。第二I/O单元14B是在第二信号线36上设置有从处理电路26的I/O单元14。第一I/O单元14A的从处理电路26(26a)在支流线Lb1上与主处理电路16a连接。另一方面，第二I/O单元14B的从处理电路26(26b)在支流线Lb2上与主处理电路16b连接。
向第一I/O单元14A的前级侧端子30b和后级侧端子32b输入输出的信号通过第二信号线36在第一I/O单元14A内通过。另一方面，向第二I/O单元14B的前级侧端子30a和后级侧端子32a输入输出的信号通过第一信号线34在第二I/O单元14B内通过。
根据本实施方式，第一I/O单元14A作为主处理电路16a的从机而动作。另外，第二I/O单元14B作为主处理电路16b的从机而动作。而且，第一I/O单元14A和第二I/O单元14B在一个站内集中设置成一列。在假设需要超过主处理电路16a的限制台数的I/O单元14的情况下，操作员能够将该超过量设置为主处理电路16b的从机。
这样，根据本实施方式，提供容易进行站内的增设的I/O单元14和具有多个该I/O单元14的通信系统10。
此外，在图2的例子中，多个第一I/O单元14A设置于比多个第二I/O单元14B靠前级侧的位置。通信系统10不限于此。例如，多个第二I/O单元14B也可以排列在多个第一I/O单元14A的前级侧。另外，多个第一I/O单元14A和多个第二I/O单元14B也可以以混合存在的方式排列。
[变形例]
以上，作为本发明的一例，说明了实施方式。在上述实施方式中，能够施加多种变更或改良。另外，从请求专利保护的范围的记载可知，施加了这样的变更或改良的方式能够包含在本发明的技术范围内。
以下，记载上述实施方式的变形例。但是，与上述实施方式重复的说明在以下的说明中尽可能省略。在上述实施方式中已说明的构成要素中，只要没有特别说明，则标注与上述实施方式相同的参照符号。
(变形例1)
图3A是表示变形例1的I/O单元14’(14)的图。
I/O单元14’不仅具备I/O单元14的构成要素(还参照图2)，还具备选择电路40。选择电路40是选择相互连接的多个前级侧端子30与多个后级侧端子32的组合的电路。此外，I/O单元14’具备两个前级侧端子30和两个后级侧端子32。在该情况下，选择电路40从接下来的第一连接关系和第二连接关系中选择两个前级侧端子30与两个后级侧端子32的连接关系。
图3B是表示选择了第一连接关系的情况下的I/O单元14’的图。
例如，如图3B所示，选择电路40在选择第一连接关系的情况下，将前级侧端子30a与后级侧端子32a连接，将前级侧端子30b与后级侧端子32b连接。
图3C是表示选择了第二连接关系的情况下的I/O单元14’的图。
另外，例如如图3C所示，选择电路40在选择第二连接关系的情况下，将前级侧端子30a与后级侧端子32b连接，将前级侧端子30b与后级侧端子32a连接。
选择电路40例如使用机械开关、电气开关、半导体开关等开关和导体而适当构成。此外，选择电路40也可以构成为其他电路的一部分。例如，选择电路40也可以构成为ASIC的一部分。
根据本变形例，I/O单元14’中的两个前级侧端子30与两个后级侧端子32之间的连接关系通过选择电路40容易地变更。另外，第一I/O单元14A与第二I/O单元14B的不同点集中于选择电路40的内部。即，第一I/O单元14A和第二I/O单元14B的结构被通用化。连接关系的选择无需始终能够进行，例如也可以仅在I/O单元14的组装时能够选择。
在图3A～图3C的例示中，选择电路40设置为介于从处理电路26与两个后级侧端子32中的一方之间。在该情况下，选择电路40针对在I/O单元14的后级设置的其他I/O单元14的从处理电路26，变更成为连接对象的主处理电路16。
图4是表示变更了选择电路40的配置的I/O单元14’的图。
如图4所示，选择电路40也可以设置为介于从处理电路26与两个前级侧端子30中的一方之间。在该情况下，选择电路40针对与自身相同的I/O单元14的从处理电路26，变更成为连接对象的主处理电路16。
这样，选择电路40根据相对于从处理电路26是设置于后级侧端子32侧还是设置于前级侧端子30侧，其作用不同。基于此，I/O单元14’也可以具备设置于比从处理电路26靠后级侧端子32侧的选择电路40和设置于比从处理电路26靠前级侧端子30侧的其他选择电路40。
(变形例2)
图5是表示变形例2的I/O单元14”(14)的图。
I/O单元14”具备四个前级侧端子30、四个后级侧端子32和选择电路40’。
选择电路40’与变形例1同样地，适当包括各种开关等。选择电路40’从第一连接关系(图5的实线)和第二连接关系(图5的虚线)中选择相互连接的多个前级侧端子30与多个后级侧端子32的组合。第一连接关系是多个前级侧端子30分别与针对自身预先决定的两个后级侧端子32中的一方连接的连接关系。第二连接关系是多个前级侧端子30分别与针对自身预先决定的上述两个后级侧端子32中的另一方连接的连接关系。在第一连接关系和第二连接关系的任一情况下，多个前级侧端子30都与互不相同的后级侧端子32连接。
选择电路40’也可以设置在I/O单元14”中的比从处理电路26靠后级侧端子32侧的位置。在该情况下，选择电路40’对作为设置于I/O单元14”的后级的其他I/O单元14的从处理电路26的连接对象的主处理电路16进行变更。另外，选择电路40’也可以设置在I/O单元14”中的比从处理电路26靠前级侧端子30侧的位置。在该情况下，选择电路40’对成为具备自身的I/O单元14”的从处理电路26的连接对象的主处理电路16进行变更。
图6是表示具有变形例2的I/O单元14”的通信系统10’的图。图6中，对四个主处理电路16分别标注的数字1～数字4和对四个从处理电路26分别标注的数字1～数字4表示主处理电路16与连接于该主处理电路16的从处理电路26的对应关系。
根据本变形例，如图6所示，I/O单元14”的整体结构被通用化。另外，通过仅选择电路40’的部分的变更(选择)，能够将多个从处理电路26与互不相同的主处理电路16连接。
(变形例3)
在通信耦合器单元12具有两个以上主处理电路16的情况下，两个主处理电路16中的一方也可以是另一方的冗余电路。由此，通信系统10的安全性和可靠性变得良好。
[从实施方式得到的发明]
以下记载能够从上述实施方式以及变形例掌握的发明。
<第一发明>
第一发明是一种I/O单元14，其连接主单元12与设备104，在所述主单元与所述设备之间传输信号，所述I/O单元14具备：多个前级侧端子30，其用于与设置于前级的所述主单元或设置于前级的其他所述I/O单元连接；多个后级侧端子32，其为了与设置于后级的其他所述I/O单元连接而设置，与互不相同的所述前级侧端子连接；以及从处理电路26，其与多个所述前级侧端子中的1个和与该1个所述前级侧端子连接的所述后级侧端子连接，进行信号处理。
由此，提供容易在站内增设的I/O单元。
第一发明也可以具备选择电路40，该选择电路40选择相互连接的多个所述前级侧端子与多个所述后级侧端子的组合。由此，能够维持I/O单元的整体结构，并且仅通过选择电路的部分的变更来变更多个所述前级侧端子与多个所述后级侧端子的组合。
也可以是，所述主单元具有多个主处理电路16，多个所述前级侧端子与互不相同的所述主处理电路连接。由此，从多个主处理电路向I/O单元输入信号。多个中的一个主处理电路的信号由从处理电路处理，其他主处理电路的信号向后级侧通过。
也可以是，与所述从处理电路连接的所述前级侧端子和所述后级侧端子经由所述从处理电路相互连接。由此，通过依次连接多个I/O单元，多个从处理电路进行菊花链连接。
第一发明可以还具备接口28，该接口28连接所述从处理电路和所述设备，用于所述从处理电路与所述设备进行信号的输入输出。
<第二发明>
第二发明是一种通信系统10，具有：主单元12；以及多个I/O单元14，其与所述主单元连接，在所述主单元与设备104之间传输信号，所述主单元具备：多个主处理电路16，其进行信号处理；以及多个支流端子22，其与互不相同的所述主处理电路连接，多个所述I/O单元分别具有：多个前级侧端子30，其用于与在前级设置的所述主单元或者在前级设置的其他所述I/O单元连接；多个后级侧端子32，其为了与在后级设置的其他所述I/O单元连接而设置，与互不相同的所述前级侧端子连接；以及从处理电路26，其与多个所述前级侧端子中的一个和与该一个所述前级侧端子连接的所述后级侧端子连接，进行信号处理，多个所述I/O单元具有：所述从处理电路与第一所述主处理电路连接的多个第一I/O单元14A；以及所述从处理电路与不同于第一主处理电路的第二所述主处理电路连接的多个第二I/O单元14B。
由此，提供容易进行站内的I/O单元的增设的通信系统。
第一所述主处理电路可以是第二所述主处理电路的冗余电路。由此，通信系统的安全性和可靠性变得良好。
也可以是，多个所述I/O单元分别还具备将接口28，该接口28将所述从处理电路和所述设备连接，用于所述从处理电路与所述设备进行信号的输入输出。

Claims (8)

1.一种I/O单元(14)，其连接主单元(12)和设备(104)，在所述主单元与所述设备之间传输信号，其特征在于，
所述I/O单元具备：
多个前级侧端子(30)，其用于与设置在前级的所述主单元或设置在前级的其他所述I/O单元连接；
多个后级侧端子(32)，其为了与设置在后级的其他所述I/O单元连接而设置，与互不相同的所述前级侧端子连接；以及
从处理电路(26)，其与多个所述前级侧端子中的1个和与该1个所述前级侧端子连接的所述后级侧端子连接，进行信号处理。
2.根据权利要求1所述的I/O单元，其特征在于，
所述I/O单元具备选择电路(40)，该选择电路选择相互连接的多个所述前级侧端子与多个所述后级侧端子的组合。
3.根据权利要求1或2所述的I/O单元，其特征在于，
所述主单元具有多个主处理电路(16)，
多个所述前级侧端子与互不相同的所述主处理电路连接。
4.根据权利要求3所述的I/O单元，其特征在于，
与所述从处理电路连接的所述前级侧端子以及所述后级侧端子经由所述从处理电路相互连接。
5.根据权利要求1至4中任一项所述的I/O单元，其特征在于，
所述I/O单元还具备接口(28)，该接口将所述从处理电路和所述设备连接，用于所述从处理电路与所述设备进行信号的输入输出。
6.一种通信系统(10)，具有：主单元(12)、以及与所述主单元连接，在所述主单元与设备(104)之间传输信号的多个I/O单元(14)，其特征在于，
所述主单元具备：
进行信号处理的多个主处理电路(16)；以及
与互不相同的所述主处理电路连接的多个支流端子(22)，
多个所述I/O单元分别具备：
多个前级侧端子(30)，其用于与设置于前级的所述主单元或者设置于前级的其他所述I/O单元连接；
多个后级侧端子(32)，其为了与设置于后级的其他所述I/O单元连接而设置，与互不相同的所述前级侧端子连接；以及
从处理电路(26)，其与多个所述前级侧端子中的一个和与该一个所述前级侧端子连接的所述后级侧端子连接，进行信号处理，
多个所述I/O单元具有：
所述从处理电路与第一所述主处理电路连接的多个第一I/O单元(14A)；以及
所述从处理电路与不同于第一所述主处理电路的第二所述主处理电路连接的多个第二I/O单元(14B)。
7.根据权利要求6所述的通信系统，其特征在于，
第一所述主处理电路是第二所述主处理电路的冗余电路。
8.根据权利要求6或7所述的通信系统，其特征在于，
多个所述I/O单元分别还具备接口(28)，该接口将所述从处理电路和所述设备连接，用于所述从处理电路与所述设备进行信号的输入输出。
CN202280022899.XA 2021-03-24 2022-03-11 I/o单元以及通信系统 Pending CN117043691A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021050056 2021-03-24
JP2021-050056 2021-03-24
PCT/JP2022/010778 WO2022202391A1 (ja) 2021-03-24 2022-03-11 Ｉ／ｏユニット、および通信システム

Publications (1)

Publication Number Publication Date
CN117043691A true CN117043691A (zh) 2023-11-10

Family

ID=83395729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280022899.XA Pending CN117043691A (zh) 2021-03-24 2022-03-11 I/o单元以及通信系统

Country Status (6)

Country Link
US (1) US20240168449A1 (zh)
EP (1) EP4318150A1 (zh)
JP (1) JP7568830B2 (zh)
CN (1) CN117043691A (zh)
TW (1) TW202238293A (zh)
WO (1) WO2022202391A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247766A (ja) * 1996-03-07 1997-09-19 Meidensha Corp 遠方監視制御システム
JP2002091519A (ja) * 2000-09-20 2002-03-29 Hitachi Ltd プログラマブルコントローラ及び誤配線修正方法
JP5342430B2 (ja) * 2009-12-21 2013-11-13 三菱電機株式会社 冗長化通信装置
US9274997B2 (en) 2012-05-02 2016-03-01 Smsc Holdings S.A.R.L. Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain
JP2016110460A (ja) 2014-12-08 2016-06-20 株式会社キーエンス プログラマブルコントローラ、プログラマブルコントローラの制御方法およびプログラム
JP6404975B2 (ja) * 2017-03-21 2018-10-17 ファナック株式会社 スレーブ、シリアル通信システム、および、シリアル通信システムの通信方法
JP7087378B2 (ja) * 2017-12-25 2022-06-21 オムロン株式会社 制御システムおよび制御装置
EP3521954A1 (en) 2018-02-05 2019-08-07 ABB Schweiz AG A flexible expandable automation device with hot-swappable i/o-units
US10739745B1 (en) 2019-03-27 2020-08-11 Rockwell Automation Technologies, Inc. Modular backplane for an industrial controller
JP2021002172A (ja) * 2019-06-20 2021-01-07 株式会社日立製作所 デイジーチェーン接続システム及びシステム制御方法

Also Published As

Publication number Publication date
TW202238293A (zh) 2022-10-01
WO2022202391A1 (ja) 2022-09-29
JP7568830B2 (ja) 2024-10-16
JPWO2022202391A1 (zh) 2022-09-29
EP4318150A1 (en) 2024-02-07
US20240168449A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
EP1360593B1 (en) Configurable connectorized i/o system
CN103944794A (zh) 用于将总线用户通用地连接到至少一个总线上的电路装置
EP2362570B1 (en) Communication circuit, communication network, and connecting apparatus
US20240160589A1 (en) I/o unit
CN117043691A (zh) I/o单元以及通信系统
US6744779B1 (en) Data processing system
CN212750729U (zh) 一种旁路控制电路及网络安全设备
CN117063135A (zh) I/o单元、主单元以及通信系统
CN116997869A (zh) 主单元以及通信系统
JPH04286239A (ja) 通信装置
JP7529895B2 (ja) Ｉ／ｏユニット
CN103530249A (zh) 内部整合电路总线传输系统及其传输方法
EP4318149A1 (en) Master unit
CN114077236B (zh) 非入侵式通讯检查和控制装置
CN216848541U (zh) 引脚信号处理电路及车辆故障检测装置
CN217085130U (zh) 一种配电盒检测装置
CN216851939U (zh) 引脚信号处理装置及引脚信号处理电路
CN117762047A (zh) 数据采集板以及数据采集系统
JP3845302B2 (ja) マルチ接続インタフェース回路
JPH11205321A (ja) 通信路切替え装置
US8122165B2 (en) On-demand power supply current modification system and method for an integrated circuit
CN116155255A (zh) 引脚信号处理装置及引脚信号处理电路
KR100422142B1 (ko) 킵폰 시스템의 전압체킹장치
JPH05122107A (ja) 回線中継アダプタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination