CN117040511A - 一种切换电路及方法、dcdc - Google Patents

一种切换电路及方法、dcdc Download PDF

Info

Publication number
CN117040511A
CN117040511A CN202311287177.XA CN202311287177A CN117040511A CN 117040511 A CN117040511 A CN 117040511A CN 202311287177 A CN202311287177 A CN 202311287177A CN 117040511 A CN117040511 A CN 117040511A
Authority
CN
China
Prior art keywords
module
signal
delay
dcdc
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311287177.XA
Other languages
English (en)
Other versions
CN117040511B (zh
Inventor
伍滔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Siyuan Semiconductor Co ltd
Original Assignee
Shenzhen Siyuan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Siyuan Semiconductor Co ltd filed Critical Shenzhen Siyuan Semiconductor Co ltd
Priority to CN202410038444.8A priority Critical patent/CN117879565A/zh
Priority to CN202410042496.2A priority patent/CN117879566A/zh
Priority to CN202311287177.XA priority patent/CN117040511B/zh
Publication of CN117040511A publication Critical patent/CN117040511A/zh
Application granted granted Critical
Publication of CN117040511B publication Critical patent/CN117040511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请提供一种切换电路及方法、DCDC，该切换电路包括：依次连接的第一延时模块、第一计数模块和锁存模块。第一延时模块用于获取DCDC的开关管的周期信号，并根据周期信号和第一时间值，产生第一延时信号，第一计数模块计算第一延时信号连续产生的第一次数，并在第一次数大于或等于第一数值时输出第一计数信号至锁存模块，以使锁存模块输出第一指示信号，指示DCDC由正常模式切换至低功耗模式。该电路中通过连续计算开关周期大于第一时间值的次数大于第一数值时才进入低功耗模式，可降低出现负载瞬态由重载变为轻载而误进入低功耗模式的情况，提高DCDC进入低功耗模式的准确性。

Description

一种切换电路及方法、DCDC
技术领域
本申请实施例涉及电子电力技术领域，特别涉及一种切换电路及方法、DCDC。
背景技术
在能源日趋紧张的条件下，更多的便携设备希望在负载较小时，减小电器本身的待机功耗，从而延长待机时间。例如在可穿戴产品、手表和手环等，在不需要通讯和唤醒时，减小其待机功耗，从而增加待机时间、减少充电次数、延长内部电池寿命以及增强用户体验。
作为此类产品中的下级供电电源，DCDC的待机功耗的控制显得尤为重要，比如，在检测到负载电流较小时，DCDC首先进入非连续导通模式（Discontinuous ConductionMode，DCM），负载电流继续减小，开关周期将继续增大，此时DCDC需要切换至低功耗模式工作，在低功耗模式下会关闭DCDC中大部分耗电模块，使耗电可低至1uA以下。然而，目前DCDC切换工作模式时，在发生负载瞬态情况时，如重载快速到轻载，会误进入低功耗模式。
发明内容
本申请实施例提供一种切换电路及方法、DCDC，能提高DCDC进入低功耗模式的准确性。
第一方面，本申请实施例提供一种切换电路，应用于DCDC，所述切换电路包括：第一延时模块，用于获取所述DCDC的开关管的周期信号，并根据所述周期信号和第一时间值，产生第一延时信号；第一计数模块，所述第一计数模块的输入端连接所述第一延时模块的输出端，所述第一计数模块用于计算所述第一延时信号连续产生的第一次数，并在所述第一次数大于或等于第一数值时输出第一计数信号；锁存模块，所述锁存模块的第一输入端连接所述第一计数模块的输出端，所述锁存模块基于所述第一计数信号通过所述锁存模块的第一输出端输出第一指示信号，所述第一指示信号用于指示所述DCDC由正常模式切换至低功耗模式。
在一些实施例中，所述DCDC的开关管包括整流管和同步管，所述第一延时模块包括与非门和第一延时单元；所述与非门的第一输入端用于接收所述整流管的控制信号，所述与非门的第二输入端用于接收所述同步管的控制信号，所述与非门的输出端连接所述第一延时单元的输入端，所述第一延时单元的输出端连接所述第一计数模块的输入端；其中，所述与非门基于所述整流管的控制信号和所述同步管的控制信号，输出逻辑信号至所述第一延时单元；所述第一延时单元用于基于所述逻辑信号和所述第一时间值，产生所述第一延时信号至所述第一计数模块。
在一些实施例中，所述第一计数模块包括N个第一DFF；第一个所述第一DFF的时钟输入端连接所述第一延时模块的输出端，第n个所述第一DFF的反向数据输出端分别连接第n个所述第一DFF的数据输入端和第（n+1）个所述第一DFF的时钟输入端，第N个所述第一DFF的数据输出端连接所述锁存模块的第一输入端，各所述第一DFF的置位端均连接所述锁存模块的第二输出端；其中，所述锁存模块基于所述第一计数信号通过所述锁存模块的第二输出端输出清零信号至各所述第一DFF，以使各所述第一DFF清零；N与所述第一数值M1具有以下关系：
M1=2N-1；
N为大于或等于1的整数，1≤n＜N。
在一些实施例中，所述切换电路还包括第二延时模块；所述第二延时模块的第一输出端连接所述锁存模块的第二输入端；其中，所述第二延时模块用于获取所述周期信号，并根据所述周期信号和第二时间值，产生第二延时信号至所述锁存模块；所述锁存模块基于所述第二延时信号通过所述锁存模块的第一输出端输出第二指示信号，所述第二指示信号用于指示所述DCDC由低功耗模式切换至正常模式。
在一些实施例中，所述切换电路还包括第二计数模块；所述第二延时模块的第一输出端连接所述第二计数模块的输入端，所述第二计数模块的输出端连接所述锁存模块的第二输入端；其中，所述第二延时模块用于根据所述周期信号和所述第二时间值，产生所述第二延时信号至所述第二计数模块；所述第二计数模块用于计算所述第二延时信号产生的第二次数，并在所述第二次数大于或等于第二数值时输出第二计数信号至所述锁存模块；所述锁存模块基于所述第二计数信号通过所述锁存模块的第一输出端输出所述第二指示信号。
在一些实施例中，所述DCDC包括同步管，所述第二延时模块包括第二延时单元和逻辑单元；所述第二延时单元的输入端和所述逻辑单元的第一输入端用于接收所述同步管的控制信号，所述第二延时单元的输出端连接所述逻辑单元的第二输入端，所述逻辑单元的第三输入端连接所述锁存模块的第三输出端；
其中，所述第二延时单元基于所述同步管的控制信号和所述第二时间值，产生第三延时信号至所述逻辑单元；所述逻辑单元用于根据所述同步管的控制信号、所述第三延时信号和所述锁存模块的第三输出端的输出信号，输出所述第二延时信号至所述第二计数模块，所述锁存模块的第三输出端的输出信号和所述锁存模块的第二输出端的输出信号电平相反。
在一些实施例中，所述第二延时单元包括：上升沿延时子单元、第一下降沿延时子单元、非门和或非门；所述上升沿延时子单元的输入端用于接收所述同步管的控制信号，所述上升沿延时子单元的输出端分别连接所述第一下降沿延时子单元的输入端和所述或非门的第一输入端，所述第一下降沿延时子单元的输出端连接所述非门的输入端，所述非门的输出端连接所述或非门的第二输入端，所述或非门的输出端连接所述逻辑单元的第二输入端。
在一些实施例中，所述逻辑单元包括与门；所述与门的第一输入端用于接收所述同步管的控制信号，所述与门的第二输入端连接所述第二延时单元的输出端，所述与门的第三输入端连接所述锁存模块的第三输出端，所述与门的输出端连接所述第二计数模块的输入端。
在一些实施例中，所述第二计数模块包括K个第二DFF；第一个所述第二DFF的时钟输入端连接所述第二延时模块的第一输出端，第k个所述第二DFF的反向数据输出端分别连接第k个所述第二DFF的数据输入端和第（k+1）个所述第二DFF的时钟输入端，第K个所述第二DFF的数据输出端连接所述锁存模块的第二输入端，各所述第二DFF的置位端均连接所述第二延时模块的第二输出端；其中，K与所述第二数值M2具有以下关系：
M2=2K-1；
K为大于或等于1的整数，1≤k＜K。
在一些实施例中，所述切换电路还包括第一比较模块、电压调整模块；所述电压调整模块的输入端连接所述DCDC的输出端，所述电压调整模块的输出端连接所述第一比较模块的第一输入端，所述第一比较模块的第二输入端用于连接基准电压源，所述第一比较模块的输出端连接所述锁存模块的第三输入端；其中，所述电压调整模块基于所述DCDC的输出电压输出调整电压至所述第一比较模块；所述第一比较模块基于所述调整电压和所述基准电压源输出的基准电压，输出比较信号至所述锁存模块；所述锁存模块基于所述比较信号通过所述锁存模块的第一输出端输出第三指示信号，所述第三指示信号用于指示所述DCDC由低功耗模式切换至正常模式。
在一些实施例中，所述切换电路还包括第二比较模块；所述第二比较模块的第一输入端连接所述DCDC的输出端，所述第二比较模块的第二输入端用于连接基准电压源；其中，所述第二比较模块基于所述DCDC的输出电压和所述基准电压，输出同步管的控制信号。
第二方面，本申请实施例提供一种切换方法，应用于DCDC，所述切换方法包括：获取所述DCDC的开关管的开关周期和第一时间值；确定所述开关周期连续大于所述第一时间值的第一次数；若所述第一次数大于或等于第一数值，则控制所述DCDC由正常模式切换至低功耗模式。
在一些实施例中，所述方法还包括：获取第二时间值；若所述开关周期小于所述第二时间值，则控制所述DCDC由低功耗模式切换至正常模式。
在一些实施例中，所述若所述开关周期小于所述第二时间值，则控制所述DCDC由低功耗模式切换至正常模式，包括：确定所述开关周期小于所述第二时间值的第二次数；若所述第二次数大于或等于第二数值，则制所述DCDC由低功耗模式切换至正常模式。
在一些实施例中，所述方法还包括：获取所述DCDC的输出电压、跌落电压和基准电压；根据所述输出电压和所述跌落电压，得到调整电压；根据所述调整电压和所述基准电压，控制所述DCDC由正常模式切换至低功耗模式。
在一些实施例中，所述方法还包括：根据所述输出电压和所述基准电压，输出控制信号至同步管。
第三方面，本申请实施例提供一种控制装置，该控制装置包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如第二方面任意一项所述的方法。
第四方面，本申请实施例提供一种DCDC，该DCDC包括如第一方面任意一项所述的切换电路，或者，包括如第三方面所述的控制装置。
第五方面，本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如上第二方面任意一项所述的方法。
第六方面，本发明实施例还提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行如上第二方面任意一项所述的方法。
与现有技术相比，本申请的有益效果是：区别于现有技术的情况，本申请实施例提供一种切换电路及方法、DCDC，该切换电路包括：依次连接的第一延时模块、第一计数模块和锁存模块。第一延时模块用于获取DCDC的开关管的周期信号，并根据周期信号和第一时间值，产生第一延时信号，第一计数模块计算第一延时信号连续产生的第一次数，并在第一次数大于或等于第一数值时输出第一计数信号至锁存模块，以使锁存模块输出第一指示信号，指示DCDC由正常模式切换至低功耗模式。该电路中通过连续计算开关周期大于第一时间值的次数大于第一数值时才进入低功耗模式，可降低出现负载瞬态由重载变为轻载而误进入低功耗模式的情况，提高DCDC进入低功耗模式的准确性。
附图说明
一个或多个实施例中通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件/模块和步骤表示为类似的元件/模块和步骤，除非有特别申明，附图中的图不构成比例限制。
图1是本申请实施例提供的一种切换电路的结构框图；
图2是本申请实施例提供的一种切换电路的电路图；
图3是本申请实施例提供的一种输出电感电流随时间变化的曲线示意图；
图4是本申请实施例提供的另一种切换电路的结构框图；
图5是本申请实施例提供的又一种切换电路的结构框图；
图6是本申请实施例提供的一种切换电路的部分电路图；
图7是本申请实施例提供的一种控制装置的结构框图。
具体实施方式
下面结合具体实施例对本申请进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本申请，但不以任何形式限制本申请。应当指出的是，对本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进。这些都属于本申请的保护范围。
为了便于理解本申请，下面结合附图和具体实施例，对本申请进行更详细的说明。除非另有定义，本说明书所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本申请。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，如果不冲突，本申请实施例中的各个特征可以相互结合，均在本申请的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，但是在某些情况下，可以以不同于装置中的模块划分。此外，本文所采用的“第一”、“第二”等字样并不对数据和执行次序进行限定，仅是对功能和作用基本相同的相同项或相似项进行区分。
在可穿戴产品中的下级供电电源中，DCDC的待机功耗的控制尤为重要，在检测到负载电流较小时，DCDC首先进入DCM，接着，负载电流继续减小，开关周期将继续增大，此时需要切换到超低功耗模式下工作，在该模式下会关闭DCDC中大部分耗电模块，从而进入超低功耗工作，耗电可低至1uA以下，当负载电流增大到设定值后，则需要跳出低功耗模式，由于不知道负载电流的增大速度，可能缓慢变化，也可能快速重载，因此，如何实现超低功耗模式与正常模式的平滑切换，保证输出电源稳定，即输出波动较小，且不会在某个负载下反复切换模式，成为关键。
为了解决上述技术问题，本申请实施例提供一种切换电路及方法、DCDC，可在负载变轻时由正常模式切换进入低功耗模式，也可在负载缓慢变重时由低功耗模式切换进入正常模式，实现平滑切换，且保证稳定输出，减小输出纹波从而为下级电路提供稳定电源，另外再负载快速变重时，也可以保证输出跌落满足后级电路。
第一方面，本申请实施例提供一种切换电路，应用于DCDC，请参阅图1，该切换电路包括：第一延时模块10、第一计数模块20和锁存模块30。
第一计数模块20的输入端连接第一延时模块10的输出端，锁存模块30的第一输入端连接第一计数模块20的输出端。第一延时模块10用于获取DCDC的开关管的周期信号，并根据周期信号和第一时间值T1，产生第一延时信号。第一计数模块20用于计算第一延时信号连续产生的第一次数，并在第一次数大于或等于第一数值时输出第一计数信号。锁存模块30基于第一计数信号通过锁存模块30的第一输出端输出第一指示信号，第一指示信号用于指示DCDC由正常模式切换至低功耗模式。
DCDC，即直流转换器，其可将一个电压值的电能变为另一个电压值的电能。在正常模式下，内部电流源、基准源等所有的用于控制电路的比较器、环路都正常工作，消耗电流。在低功耗模式下，内部电流源、基准源等所有的用于控制电路的比较器、环路均处于休眠模式，不消耗电流，只留下低功耗模式必须工作的电路。
可以理解的是，在DCDC中，若负载变轻（负载阻抗变大），则DCDC首先进入DCM，接着，若负载继续变轻，则DCDC的开关周期将逐渐增大，在输入电压、输出电压/>和电感的电感值/>固定的条件下，DCDC的开关周期/>只与负载电流/>以及电感的峰值电流有关，其关系如下式：
；
；
；
；
其中，ton为DCDC的同步管的导通时间，toff为DCDC的同步管的关断时间，为DCDC的同步管的开关周期。
由于在恒定导通时间控制模式的降压DCDC中，DCDC的同步管的导通时间ton为恒定值，故电感的峰值电流恒定，那么此时在DCM下，DCDC的开关周期/>只与负载电流有关。另外，在峰值电流模控制模式的降压DCDC中，可以限定DCDC的最小峰值电流，这样当DCDC进入DCM模式时，电感的峰值电流/>也是恒定的，那么，DCDC的开关周期/>也只与负载电流/>有关。同理，恒定导通时间控制模式的升压DCDC、以及峰值电流模控制模式的升压DCDC中，DCDC的开关周期/>也只与负载电流/>有关，其关系式如下：
；
；
。
综上，在DCM下，外部的负载电流与开关周期/>具有一定关系，即开关周期可用于表征外部负载电流的大小，即开关周期越大，进入计时周期计数的负载电流越小，负载越轻，开关周期越小，进入计时周期计数的负载电流越大，负载越重。因此，可通过对开关周期进行计时，决定DCDC是否由正常模式切换至低功耗模式，或者决定是否由低功耗模式切换至正常模式。
在本实施例中，第一延时模块10可用于获取DCDC的开关管的周期信号，并基于周期信号确定DCDC的开关周期，即DCDC的同步管开启的周期，也即DCDC的工作周期，也为DCDC的工作频率对应的时间。具体的，第一延时模块10可同时获取整流管的控制信号Ison和同步管的控制信号hson，并按照如下方式比较开关周期和第一时间值：在一个周期内，采用整流管与同步管均关闭的时刻从0开始计时，即整流管的控制信号Ison与同步管的控制信号hson同时为低电平时从0开始计时，若当前负载电流减小，则在达到第一时间值T1后，整流管的控制信号Ison与同步管的控制信号hson仍然为低电平，则第一延时模块10输出第一延时信号至第一计数模块20，第一计数模块20将令第一次数加一。接着，按照上述方式计算下一个周期内的信号，直至第一计数模块20计算得到的第一次数大于或等于第一数值时，第一计数模块20将输出第一计数信号，即表明第一数值个连续周期下，DCDC的开关周期大于第一时间值T1，也表明第一数值个连续周期下负载较轻。然后，锁存模块30在接收到该第一计数信号将输出第一指示信号，以指示DCDC由正常模式切换至低功耗模式。
可以理解的是，若第一延时模块10未连续产生第一延时信号时，第一计数模块20将对第一次数置0。实际应用中，第一时间值T1和第一数值可以根据实际需要进行设置，例如，第一数值可以是2-9999中的任意一个数值。
在本实施例中，通过根据周期信号计算开关周期是否大于第一时间值T1，以确定当前负载情况，并且，通过连续计算开关周期大于第一时间值T1的次数大于第一数值时才进入低功耗模式，可降低出现负载瞬态由重载变为轻载而误进入低功耗模式的情况，提高DCDC进入低功耗模式的准确性，并且可实现超低功耗模式与正常模式的平滑切换，输出波动较小，提高DCDC输出电源的稳定性。
在其中一些实施例中，在进入超低功耗模式后，需要保证每次DCDC开关提供的能量略大于或等于在正常模式下DCM时，如图3所示，每次开关动作给输出提供的能量需满足以下条件：
；
其中，为超低功耗模式下每次开关带来的峰值电流；其中/>为DCDC正常在DCM模式下每次开关带来的峰值电流。即针对COT的DCDC需要保证进入低功耗模式下DCDC的同步管导通时间保持不变或者变大，针对峰值电流模式下的DCDC需要保证低功耗模式下峰值电流保持不变或者变大，从而实现超低功耗模式与正常模式的平滑切换，提高输出电源稳定，降低输出波动。
在其中一些实施例中，请参阅图2，锁存模块30包括锁存器U3、非门U4和非门U5，其中，锁存器U3的第一输入端连接第一计数模块20的输出端，锁存器U3的输出端连接非门U4的输入端，非门U4的输出端分别连接非门U5的输入端和第一计数模块20。
锁存器U3、非门U4和非门U5的具体电路结构可参照现有技术，在此不做限定。在该锁存模块30中，锁存器U3的第一输入端接收到高电平时，输出高电平至非门U4，非门U4将输出低电平至非门U5，非门U5输出高电平（第一指示信号）。实际应用中，锁存模块30的具体结构可根据实际需要进行设置，在此不需拘泥于本实施例中的限定。
在本实施例中，锁存器U3可在输入信号未发生变化时，保持上一个状态，减少DCDC频繁切换工作模式的情况，另外，非门U4和非门U5可提高输出信号的抗干扰能力和对后级的驱动能力。
在其中一些实施例中，请参阅图2，DCDC的开关管包括整流管和同步管，第一延时模块10包括与非门U1和第一延时单元。与非门U1的第一输入端用于接收整流管的控制信号Ison，与非门U1的第二输入端用于接收同步管的控制信号hson，与非门U1的输出端连接第一延时单元的输入端，第一延时单元的输出端连接第一计数模块20的输入端。
其中，与非门U1基于整流管的控制信号Ison和同步管的控制信号hson，输出逻辑信号至第一延时单元。第一延时单元用于基于逻辑信号和第一时间值T1，产生第一延时信号至第一计数模块20。
具体的，第一延时单元包括第二下降沿延时子单元11和非门U2，第二下降沿延时子单元11的输入端连接与非门U1的输出端，第二下降沿延时子单元11的输出端连接非门U2的输入端。
在该第一延时模块10中，与非门U1同时接收整流管的控制信号Ison和同步管的控制信号hson，并在整流管的控制信号Ison和同步管的控制信号hson中至少一个为低电平时，输出高电平至第二下降沿延时子单元11，在整流管的控制信号Ison和同步管的控制信号hson均为高电平时，输出低电平至第二下降沿延时子单元11。
第二下降沿延时子单元11用于对与非门U1输出的信号的下降沿进行延时，并输出延时后的信号至非门U2。例如，若与非门U1输出的信号下降沿来临时，由于经过了第二下降沿延时子单元11延时，第二下降沿延时子单元11的输出信号不会马上变为低电平，而是经过一段时间（第一时间值T1）后才会发生电平转换，使与非门U1输出的低电平持续时间小于第一时间值T1的信号不能通过第二下降沿延时子单元11。非门U2用于在第二下降沿延时子单元11的输出信号为高电平时输出低电平，以及在第二下降沿延时子单元11输出信号为低电平时输出高电平。
在本实施例中，通过上述电路，可在整流管的控制信号Ison和同步管的控制信号hson同时为低电平时，令第一延时模块10从0开始进行计时，若计时达到第一时间值T1，即整流管的控制信号Ison和同步管的控制信号hson仍然为低电平时输出一高电平至第一计数模块20，使第一计数模块20完成一次计数。
在其中一些实施例中，请参阅图2，第一计数模块20包括N个第一DFF。第一个第一DFF21的时钟输入端Clk连接第一延时模块10的输出端，第n个第一DFF的反向数据输出端Q—分别连接第n个第一DFF的数据输入端D和第（n+1）个第一DFF的时钟输入端Clk，第N个第一DFF2N的数据输出端Q连接锁存模块30的第一输入端，各第一DFF的置位端Set均连接锁存模块30的第二输出端。其中，锁存模块30基于第一计数信号通过锁存模块30的第二输出端输出清零信号至各第一DFF，以使各第一DFF清零。N与第一数值M1具有以下关系：
M1=2N-1；
N为大于或等于1的整数，1≤n＜N。
具体的，第N个第一DFF的数据输出端连接锁存器U3的第一输入端，各第一DFF的置位端均连接非门U4的输出端。
在本实施例中，第一计数模块20接收到第一延时模块10输出的第一延时信号时，将完成一次计数，当完成累计第一数值M1次数时，第N个第一DFF2N会输出高电平信号至锁存模块30，使非门U5将输出高电平信号（第一指示信号）。可见，该第一计数模块20可实现比较开关周期大于第一时间值T1的连续次数与第一数值的大小，并在大于第一数值时输出高电平信号；同时非门U4将输出低电平信号（清零信号）至各第一DFF，对各第一DFF进行置0，保证下一次计数的正常工作。关于第一DFF的具体结构可参照现有技术，在此不做限定。
在其中一些实施例中，请参阅图4，切换电路还包括第二延时模块40。第二延时模块40的第一输出端连接锁存模块30的第二输入端。其中，第二延时模块40用于获取周期信号，并根据周期信号和第二时间值，产生第二延时信号至锁存模块30。锁存模块30基于第二延时信号通过锁存模块30的第一输出端输出第二指示信号，第二指示信号用于指示DCDC由低功耗模式切换至正常模式。
在本实施例中，第二延时模块40可用于获取同步管的控制信号hson，并基于同步管的控制信号hson确定DCDC的开关周期。并且，第二延时模块40按照如下方式比较开关周期和第二时间值T2：在一个周期内，采用同步管关闭的时刻从0开始计时，即同步管的控制信号hson为低电平时从0开始计时，若当前负载电流增大，即负载变重，则同步管的控制信号hson为低电平的时间小于第二时间值T2，那么第二延时模块40输出第二延时信号至锁存模块30。然后，锁存模块30接收到该第二延时信号将输出第二指示信号，以指示DCDC由低功耗模式切换至正常模式。实际应用中，第二时间值T2可以根据实际需要进行设置。
可以理解的是，当DCDC输出的负载电流缓慢逐渐增大时，DCDC的开关周期将逐渐减小，因此，本实施例中通过对开关周期的计时比较，当开关周期小于第二时间值T2时，将输出第二指示信号，以指示DCDC退出低功耗模式。
另外，进入低功耗模式时的电流为：
；
退出低功耗模式的电流为：
；
其中，为进入低功耗模式时的峰值电流，T为DCDC的同步管的导通时间，为退出低功耗模式时的峰值电流。此时，可令第二时间值T2小于第一时间值T1，使得进入低功耗模式的电流小于退出低功耗模式的电流，从而实现进出低功耗模式的负载电流迟滞，保证电路在某一负载下不会反复进入和退出低功耗模式，提高电路的稳定性。
在其中一些实施例中，请参阅图5，切换电路还包括第二计数模块50。第二延时模块40的第一输出端连接第二计数模块50的输入端，第二计数模块50的输出端连接锁存模块30的第二输入端。其中，第二延时模块40用于根据周期信号和第二时间值，产生第二延时信号至第二计数模块50。第二计数模块50用于计算第二延时信号产生的第二次数，并在第二次数大于或等于第二数值时输出第二计数信号至锁存模块30。锁存模块30基于第二计数信号通过锁存模块30的第一输出端输出第二指示信号。
在本实施例中，第二延时模块40可用于获取DCDC的开关管的周期信号，并基于DCDC的开关管的周期判断是否小于第二时间值，若是，则第二延时模块40输出第二延时信号至第二计数模块50，以使第二计数模块50完成一次计数。
具体的，第二延时模块40可获取同步管的控制信号hson，并按照如下方式计时：在一个周期内，同步管的控制信号hson为低电平时从0开始计时，若达到第二时间值T2后，同步管的控制信号hson为高电平，则第二延时模块40输出第二延时信号至第二计数模块50，第二计数模块50将令第二次数加一。接着，按照上述方式计算下一个周期内的信号，直至第二计数模块50计算得到的第二次数大于或等于第二数值时，将输出第二计数信号，即表明第二数值个周期下，开关管的周期信号小于第二时间值T0，也表明当前负载较重。然后，锁存模块30在接收到该第二计数信号将输出第二指示信号，以指示DCDC由低功耗模式切换至正常模式。
可以理解的是，若第二延时模块40未连续产生第二延时信号时，第二计数模块50可不对第二次数置0。实际应用中，第二数值可以根据实际需要进行设置，例如，第二数值可以是2-9999中的任意一个数值。其中，第二时间值T2可与第一时间值T1相等。
在本实施例中，通过根据周期信号计算开关周期小于第二时间值T2的次数大于第二数值才进入正常模式，避免在低功耗模式下由于每次开关周期传递能量不足，导致需要多次开关，从而过早的退出低功耗模式导致效率的下降，提高DCDC进入正常模式的准确性，并且可实现超低功耗模式与正常模式的平滑切换，输出波动较小，提高DCDC输出电源的稳定性。
在其中一些实施例中，DCDC包括同步管，第二延时模块40包括第二延时单元和逻辑单元。第二延时单元的输入端和逻辑单元的第一输入端用于接收同步管的控制信号hson，第二延时单元的输出端连接逻辑单元的第二输入端，逻辑单元的第三输入端连接锁存模块30的第三输出端。其中，第二延时单元基于同步管的控制信号和第二时间值，产生第三延时信号至逻辑单元。逻辑单元用于根据同步管的控制信号、第三延时信号和锁存模块30的第三输出端的输出信号，输出第二延时信号至第二计数模块50，锁存模块30的第三输出端的输出信号和锁存模块30的第二输出端的输出信号电平相反。
具体的，请参阅图2，第二延时单元包括：上升沿延时子单元41、第一下降沿延时子单元42、非门U6和或非门U7。上升沿延时子单元41的输入端用于接收同步管的控制信号hson，上升沿延时子单元41的输出端分别连接第一下降沿延时子单元42的输入端和或非门U7的第一输入端，第一下降沿延时子单元42的输出端分别连接非门U6的输入端和第二计数模块50的置位端，非门U6的输出端连接或非门U7的第二输入端，或非门U7的输出端连接逻辑单元的第二输入端。
上升沿延时子单元41用于接收到上升沿后，延时第三时间值T3后输出上升沿，该第三时间值T3较小，主要用于产生计数的脉冲高电平。第一下降沿延时子单元42用于对上升沿延时子单元41输出的信号的下降沿进行延时，并输出延时后的信号至非门U6。例如，若上升沿延时子单元41输出的信号下降沿来临时，由于经过了第一下降沿延时子单元42延时，第一下降沿延时子单元42的输出信号不会马上变为低电平，而是经过一段时间（第二时间值T2）后才会发生电平转换，使上升沿延时子单元41输出的低电平持续时间小于第二时间值T2的信号不能通过第一下降沿延时子单元42。非门U6用于在上升沿延时子单元41输出的延时信号为高电平时输出低电平，以及在上升沿延时子单元41输出的延时信号为低电平时输出高电平。或非门U7用于在输入信号均为低电平时，输出高电平，在任一个输入信号为高电平时，输出低电平。
逻辑单元包括与门U8。与门U8的第一输入端用于接收同步管的控制信号hson，与门U8的第二输入端连接第二延时单元的输出端，与门U8的第三输入端连接锁存模块30的第三输出端，与门U8的输出端连接第二计数模块50的输入端。即与门U8的第二输入端连接或非门U7的输出端，与门U8的第三输入端连接锁存器U3的输出端。与门U8，在所有输入信号均为高电平时，输出高电平，否则输出低电平。
在该电路中，首先上升沿延时子单元41对同步管的控制信号hson进行上升沿延时，接着经第一下降沿延时子单元42进行下降沿延迟，若同步管的控制信号hson低电平持续时间小于第二时间值T2，则上升沿延时子单元输出低电平至第一下降沿延时子单元42和或非门U7、第一下降沿延时子单元42将输出高电平至非门U6，那么，非门U6将输出低电平至或非门U7，或非门U7将输出高电平至与门U8，且同步管的控制信号hson为高电平。同时，与门U8还接收锁存器U3的输出信号，由前述分析可知，DCDC进入低功耗模式后锁存器U3的输出端为高电平，那么，与门U8的三个输入端均为高电平，此时，与门U8将输出高电平（第二延时信号）至第二计数模块50。
可见，在本实施例中，通过上述电路，可在同步管的控制信号hson为低电平时，令第二延时模块从0开始进行计时，若达到第二时间值T2后，同步管的控制信号hson为高电平，则第二延时模块输出第二延时信号至第二计数模块50，同时，第二计数模块50将累计计算第二延时信号出现的第二次数，在开关周期小于第二时间值T2的次数大于第二数值才进入正常模式，避免在低功耗模式下由于每次开关周期传递能量不足，导致需要多次开关，从而过早的退出低功耗模式导致效率的下降，提高DCDC进入正常模式的准确性，并且可实现超低功耗模式与正常模式的平滑切换，输出波动较小，提高DCDC输出电源的稳定性。
另外，在该电路中，与门U8基于同步管的控制信号hson的电平、或非门U7输出的电平、锁存模块30输出的电平结合判定是否输出第二延时信号，提高输出第二延时信号的准确性，最终可提高输出第二指示信号的准确性。
在其中一些实施例中，请参阅图2，第二计数模块50包括K个第二DFF。第一个第二DFF51的时钟输入端Clk连接第二延时模块40的第一输出端，第k个第二DFF的反向数据输出端Q—分别连接第k个第二DFF的数据输入端D和第（k+1）个第二DFF的时钟输入端Clk，第K个第二DFF52K的数据输出端Q连接锁存模块30的第二输入端，各第二DFF的置位端Set均连接第二延时模块40的第二输出端。其中，K与第二数值M2具有以下关系：
M2=2K-1；
K为大于或等于1的整数，1≤k＜K。
具体的，第一下降沿延时子单元42的输出端分别连接各第二DFF的置位端Set。该第二计数模块50中，在接收到与门U8输出的高电平脉冲，将完成一次计数，由于各第二DFF的置位信号均采用第一下降沿延时子单元42的输出信号，那么，只有当连续完成K次开关周期均小于第二时间值T2时，退出逻辑中的最后一个DFF52K才能输出高电平至锁存器U3，使非门U5输出低电平，以指示DCDC由低功耗模式切换至正常模式，从而保证在电流缓慢变化时，降低出现输出电压的跌落情况。关于第二DFF的具体结构可参照现有技术，在此不做限定。
在其中一些实施例中，请结合参阅图6和图2，切换电路还包括第一比较模块U9、电压调整模块60。电压调整模块60的输入端连接DCDC的输出端VOUT，电压调整模块60的输出端连接第一比较模块U9的第一输入端，第一比较模块U9的第二输入端用于连接基准电压源VREF，第一比较模块U9的输出端连接锁存模块30的第三输入端。其中，电压调整模块60基于DCDC的输出电压输出调整电压至第一比较模块U9。第一比较模块U9基于调整电压和基准电压源VREF输出的基准电压，输出比较信号至锁存模块30。锁存模块30基于比较信号通过锁存模块30的第一输出端输出第三指示信号，第三指示信号用于指示DCDC由低功耗模式切换至正常模式。
具体的，第一比较模块U9为比较器，第一比较模块U9的第一输入端为比较器的负向输入端，第一比较模块U9的第二输入端为比较器的正向输入端，电压调整模块60包括电阻RO和电流源I0，其中，电流源I0分别连接电阻R0的第一端和第一比较模块U9的第一输入端，第一比较模块U9的第二输入端连接基准电压源VREF，第一比较模块U9的输出端连接锁存器U3的第三输入端。
可以理解的是，当负载迅速增大时，由于在超低功耗模式下，每次开关周期传递的能量有限，采用图4或图5所示的实施例所示的方式退出低功耗模式时，以计数两次为例：如果采用计数的方式将导致存在第二时间值T2的时间不能给输出提供能量，将导致输出产生一个较大的跌落，将导致输出跌落较大，输出跌落电压为Vdrop=Idrop*T2，其中，Idrop为跌落电流，T2为第二时间值。
为了解决跌落过大的问题，在本实施例中，通过设置第一比较模块U9、电压调整模块60和参考电压源VREF，使输出电压Vout与跌落电压Vo的差值小于基准电压Vref时直接输出比较信号至锁存模块30，以使锁存模块30输出第三指示信号，以指示DCDC快速由低功耗模式切换至正常模式，减小输出跌落，其中，跌落电压Vo=Ro*Io，其中，Ro电阻R0的阻值，Io为电流源I0的电流。
另外，在DCDC由低功耗模式切换至正常模式后，可以控制同步管打开，延长其导通时间，以增加切换后第一个周期的峰值电流（该峰值电流必须大于芯片的最大负载电流），以迅速对输出补充能量，从而减小输出的跌落，提高输出的稳定性。
在其中一些实施例中，请参阅图6，切换电路还包括第二比较模块U10。第二比较模块U10的第一输入端连接DCDC的输出端，第二比较模块U10的第二输入端用于连接基准电压源VREF。其中，第二比较模块U10基于DCDC的输出电压和基准电压，输出同步管的控制信号。
具体的，第二比较模块U10可以为第二比较器，第二比较模块U10的第一输入端为第二比较器的负向输入端，第二比较模块U10的第二输入端为第二比较器的正向输入端。
在该切换电路中，若基准电压源VREF大于DCDC的输出电压，则输出高电平，该高电平将指示DCDC打开同步管，即同步管的控制信号为高电平，若基准电压源VREF小于DCDC的输出电压，则输出低电平，该低电平将指示DCDC关闭同步管，即同步管的控制信号为低电平，这样，在输出电压跌落至设定值时，可快速打开功率开关为输出提供能量，从而保持输出稳定。
第二方面，本申请实施例还提供一种切换方法，应用于DCDC，该切换方法的执行主体为本申请实施例提供的控制装置，切换方法包括：
步骤S100：获取DCDC的开关管的开关周期和第一时间值。
DCDC的开关管的开关周期，即DCDC的同步管开启的周期，也即DCDC的工作周期，也为DCDC的工作频率对应的时间。控制装置可通过获取整流管的控制信号Ison和同步管的控制信号hson，并基于二者计算得到DCDC的开关管的开关周期。
第一时间值T1可以预先存储至控制装置，这样，控制装置可调用存储器获取第一时间值T1，又或者，可由人工输入至控制装置中，使控制装置获取第一时间值T1。
步骤S200：确定开关周期连续大于第一时间值的第一次数。
接着，控制装置在得到一个周期内的开关周期时，将与第一时间值T0进行比较，若开关周期大于第一时间值T1，则第一次数加一，并按照上述方式连续计算每个周期内的开关周期与第一时间值T0的大小。若开关周期小于第一时间值T1时，则第一次数置0。
步骤S300：若第一次数大于或等于第一数值，则控制DCDC由正常模式切换至低功耗模式。
控制装置在计算得到第一次数后，还会比较第一次数与第一数值的大小，并在第一次数大于或等于第一数值时，将控制DCDC由正常模式切换至低功耗模式，在第一次数小于第一数值时，重复执行步骤S100-S200。
在本实施例中，通过根据计算开关周期是否大于第一时间值T1，以确定当前负载情况，并且，通过连续计算开关周期大于第一时间值T1的次数大于第一数值时才进入低功耗模式，可降低出现负载瞬态由重载变为轻载而误进入低功耗模式的情况，提高DCDC进入低功耗模式的准确性，并且可实现超低功耗模式与正常模式的平滑切换，输出波动较小，提高DCDC输出电源的稳定性。
在其中一些实施例中，方法还包括：
步骤S400：获取第二时间值。
第二时间值T2可以预先存储至控制装置，这样，控制装置可调用存储器获取第二时间值T2，又或者，可由人工输入至控制装置中，使控制装置获取第二时间值T2。
步骤S500：若开关周期小于第二时间值，则控制DCDC由低功耗模式切换至正常模式。
接着，控制装置在得到一个周期内的开关周期时，将与第二时间值T2进行比较，若开关周期小于第二时间值T2，则控制DCDC由低功耗模式切换至正常模式。
在本实施例中，通过对开关周期的计时比较，当开关周期小于第二时间值T2时，可控制DCDC退出低功耗模式。
另外，在一些实施例中，第二时间值T2可小于第一时间值T1，可使进入低功耗模式的电流小于退出低功耗模式的电流，从而实现进出低功耗模式的负载电流迟滞，保证电路在某一负载下不会反复进入和退出低功耗模式，提高电路的稳定性。
在其中一些实施例中，步骤S500：包括：
步骤S510：确定开关周期小于第二时间值的第二次数。
具体的，控制装置在得到一个周期内的开关周期时，将与第二时间值T2进行比较，若开关周期大于第二时间值T2，则第二次数加一，并按照上述方式连续计算每个周期内的开关周期与第二时间值T2的大小。
步骤S520：若第二次数大于或等于第二数值，则制DCDC由低功耗模式切换至正常模式。
控制装置在计算得到第二次数后，还会比较第二次数与第二数值的大小，并在第二次数大于或等于第人数值时，将控制DCDC由低功耗模式切换至正常模式，在第二次数小于第二数值时，重复执行步骤S400-S510。
在本实施例中，第二时间值T2可等于第一时间值T1，或小于第一时间值T1。通过计算开关周期小于第二时间值T2的次数大于第二数值才进入正常模式，避免在低功耗模式下由于每次开关周期传递能量不足，导致需要多次开关，从而过早的退出低功耗模式导致效率的下降，提高DCDC进入正常模式的准确性，并且可实现超低功耗模式与正常模式的平滑切换，输出波动较小，提高DCDC输出电源的稳定性。
在其中一些实施例中，方法还包括：
步骤S600：获取DCDC的输出电压、跌落电压和基准电压。
具体的，控制装置可通过对DCDC的输出端进行电压采样，得到输出电压。跌落电压为DCDC进入低功耗模式后，当负载快速增大时，DCDC允许输出跌落的预设最大电压值。跌落电压和基准电压可预先存储，或由人工输入，以使控制装置获取得到。
步骤S700：根据输出电压和跌落电压，得到调整电压。
接着，控制装置将计算输出电压和跌落电压的差值，该差值即为调整电压。
步骤S800：根据调整电压和基准电压，控制DCDC由正常模式切换至低功耗模式。
最后，控制装置将对调整电压和基准电压进行比较，若调整电压小于基准电压，则控制装置将控制DCDC由正常模式切换至低功耗模式。
在本实施例中，控制装置可通过上述方式控制DCDC退出低功耗模式，可使DCDC快速由低功耗模式切换至正常模式，减小输出跌落。
在其中一些实施例中，方法还包括：
步骤S900：根据输出电压和基准电压，输出控制信号至同步管。
具体的，控制装置比较输出电压和基准电压的大小，并在输出电压大于基准电压时，控制同步管关闭，在输出电压小于基准电压时，控制同步管开启。这样，在输出电压跌落至设定值时，可快速打开功率开关为输出提供能量，从而保持输出稳定。
第三方面，本申请实施例还提供了一种控制装置100，请参见图7，其示出了能够执行本申请提供的切换方法的控制装置100的硬件结构。
控制装置100包括：至少一个处理器110；以及，与至少一个处理器110通信连接的存储器120，图7中以一个处理器110为例。存储器120存储有可被至少一个处理器110执行的指令，指令被至少一个处理器110执行，以使至少一个处理器110能够执行下述任意一项实施例的切换方法。处理器110和存储器120可以通过总线或者其他方式连接，图7中以通过总线连接为例。
存储器120作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的任意一项实施例所述的切换方法对应的程序指令/模块。处理器110通过运行存储在存储器120中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现下述任意一项实施例的切换方法。
存储器120可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据服务器的使用所创建的数据等。此外，存储器120可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在其中一些实施例中，存储器120可选包括相对于处理器110远程设置的存储器，这些远程存储器可以通过网络连接至服务器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个模块存储在存储器120中，当被一个或者多个处理器110执行时，执行上述第二方面任意一项实施例的切换方法。
上述产品可执行本申请实施例所提供的方法，具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，可参见本申请实施例所提供的方法。
第四方面，本申请实施例还提供一种DCDC，该DCDC包括如第一方面任意一项的切换电路，或者，包括如第三方面所述的控制装置。在本实施例中，切换电路具有与如第一方面任意一项所述的切换电路相同的结构与功能，控制装置具有与如第三方面任意一项所述的控制装置相同的结构与功能，在此不再赘述。
第五方面，本申请实施例还提供了一种非易失性计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，例如，执行以上描述的第二方面任意一项实施例所述的切换方法。
第六方面，本申请实施例还提供了一种计算机程序产品，包括存储在非易失性计算机可读存储介质上的计算程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时时，使所述计算机执行上述第二方面任意一项实施例所述的切换方法。
需要说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (19)

1.一种切换电路，其特征在于，应用于DCDC，所述切换电路包括：
第一延时模块，用于获取所述DCDC的开关管的周期信号，并根据所述周期信号和第一时间值，产生第一延时信号；
第一计数模块，所述第一计数模块的输入端连接所述第一延时模块的输出端，所述第一计数模块用于计算所述第一延时信号连续产生的第一次数，并在所述第一次数大于或等于第一数值时输出第一计数信号；
锁存模块，所述锁存模块的第一输入端连接所述第一计数模块的输出端，所述锁存模块基于所述第一计数信号通过所述锁存模块的第一输出端输出第一指示信号，所述第一指示信号用于指示所述DCDC由正常模式切换至低功耗模式。
2.根据权利要求1所述的切换电路，其特征在于，所述DCDC的开关管包括整流管和同步管，所述第一延时模块包括与非门和第一延时单元；
所述与非门的第一输入端用于接收所述整流管的控制信号，所述与非门的第二输入端用于接收所述同步管的控制信号，所述与非门的输出端连接所述第一延时单元的输入端，所述第一延时单元的输出端连接所述第一计数模块的输入端；
其中，所述与非门基于所述整流管的控制信号和所述同步管的控制信号，输出逻辑信号至所述第一延时单元；
所述第一延时单元用于基于所述逻辑信号和所述第一时间值，产生所述第一延时信号至所述第一计数模块。
3.根据权利要求1所述的切换电路，其特征在于，所述第一计数模块包括N个第一DFF；
第一个所述第一DFF的时钟输入端连接所述第一延时模块的输出端，第n个所述第一DFF的反向数据输出端分别连接第n个所述第一DFF的数据输入端和第（n+1）个所述第一DFF的时钟输入端，第N个所述第一DFF的数据输出端连接所述锁存模块的第一输入端，各所述第一DFF的置位端均连接所述锁存模块的第二输出端；
其中，所述锁存模块基于所述第一计数信号通过所述锁存模块的第二输出端输出清零信号至各所述第一DFF，以使各所述第一DFF清零；
N与所述第一数值M1具有以下关系：
M1=2N-1；
N为大于或等于1的整数，1≤n＜N。
4.根据权利要求1所述的切换电路，其特征在于，所述切换电路还包括第二延时模块；
所述第二延时模块的第一输出端连接所述锁存模块的第二输入端；
其中，所述第二延时模块用于获取所述周期信号，并根据所述周期信号和第二时间值，产生第二延时信号至所述锁存模块；
所述锁存模块基于所述第二延时信号通过所述锁存模块的第一输出端输出第二指示信号，所述第二指示信号用于指示所述DCDC由低功耗模式切换至正常模式。
5.根据权利要求4所述的切换电路，其特征在于，所述切换电路还包括第二计数模块；
所述第二延时模块的第一输出端连接所述第二计数模块的输入端，所述第二计数模块的输出端连接所述锁存模块的第二输入端；
其中，所述第二延时模块用于根据所述周期信号和所述第二时间值，产生所述第二延时信号至所述第二计数模块；
所述第二计数模块用于计算所述第二延时信号产生的第二次数，并在所述第二次数大于或等于第二数值时输出第二计数信号至所述锁存模块；
所述锁存模块基于所述第二计数信号通过所述锁存模块的第一输出端输出所述第二指示信号。
6.根据权利要求5所述的切换电路，其特征在于，所述DCDC包括同步管，所述第二延时模块包括第二延时单元和逻辑单元；
所述第二延时单元的输入端和所述逻辑单元的第一输入端用于接收所述同步管的控制信号，所述第二延时单元的输出端连接所述逻辑单元的第二输入端，所述逻辑单元的第三输入端连接所述锁存模块的第三输出端；
其中，所述第二延时单元基于所述同步管的控制信号和所述第二时间值，产生第三延时信号至所述逻辑单元；
所述逻辑单元用于根据所述同步管的控制信号、所述第三延时信号和所述锁存模块的第三输出端的输出信号，输出所述第二延时信号至所述第二计数模块，所述锁存模块的第三输出端的输出信号和所述锁存模块的第二输出端的输出信号电平相反。
7.根据权利要求6所述的切换电路，其特征在于，所述第二延时单元包括：上升沿延时子单元、第一下降沿延时子单元、非门和或非门；
所述上升沿延时子单元的输入端用于接收所述同步管的控制信号，所述上升沿延时子单元的输出端分别连接所述第一下降沿延时子单元的输入端和所述或非门的第一输入端，所述第一下降沿延时子单元的输出端连接所述非门的输入端，所述非门的输出端连接所述或非门的第二输入端，所述或非门的输出端连接所述逻辑单元的第二输入端。
8.根据权利要求6所述的切换电路，其特征在于，所述逻辑单元包括与门；
所述与门的第一输入端用于接收所述同步管的控制信号，所述与门的第二输入端连接所述第二延时单元的输出端，所述与门的第三输入端连接所述锁存模块的第三输出端，所述与门的输出端连接所述第二计数模块的输入端。
9.根据权利要求5所述的切换电路，其特征在于，所述第二计数模块包括K个第二DFF；
第一个所述第二DFF的时钟输入端连接所述第二延时模块的第一输出端，第k个所述第二DFF的反向数据输出端分别连接第k个所述第二DFF的数据输入端和第（k+1）个所述第二DFF的时钟输入端，第K个所述第二DFF的数据输出端连接所述锁存模块的第二输入端，各所述第二DFF的置位端均连接所述第二延时模块的第二输出端；
其中，K与所述第二数值M2具有以下关系：
M2=2K-1；
K为大于或等于1的整数，1≤k＜K。
10.根据权利要求1-9任意一项所述的切换电路，其特征在于，所述切换电路还包括第一比较模块、电压调整模块；
所述电压调整模块的输入端连接所述DCDC的输出端，所述电压调整模块的输出端连接所述第一比较模块的第一输入端，所述第一比较模块的第二输入端用于连接基准电压源，所述第一比较模块的输出端连接所述锁存模块的第三输入端；
其中，所述电压调整模块基于所述DCDC的输出电压输出调整电压至所述第一比较模块；
所述第一比较模块基于所述调整电压和所述基准电压源输出的基准电压，输出比较信号至所述锁存模块；
所述锁存模块基于所述比较信号通过所述锁存模块的第一输出端输出第三指示信号，所述第三指示信号用于指示所述DCDC由低功耗模式切换至正常模式。
11.根据权利要求1-9任意一项所述的切换电路，其特征在于，所述切换电路还包括第二比较模块；
所述第二比较模块的第一输入端连接所述DCDC的输出端，所述第二比较模块的第二输入端用于连接基准电压源；
其中，所述第二比较模块基于所述DCDC的输出电压和所述基准电压，输出同步管的控制信号。
12.一种切换方法，其特征在于，应用于DCDC，所述切换方法包括：
获取所述DCDC的开关管的开关周期和第一时间值；
确定所述开关周期连续大于所述第一时间值的第一次数；
若所述第一次数大于或等于第一数值，则控制所述DCDC由正常模式切换至低功耗模式。
13.根据权利要求12所述的切换方法，其特征在于，所述方法还包括：
获取第二时间值；
若所述开关周期小于所述第二时间值，则控制所述DCDC由低功耗模式切换至正常模式。
14.根据权利要求13所述的切换方法，其特征在于，所述若所述开关周期小于所述第二时间值，则控制所述DCDC由低功耗模式切换至正常模式，包括：
确定所述开关周期小于所述第二时间值的第二次数；
若所述第二次数大于或等于第二数值，则制所述DCDC由低功耗模式切换至正常模式。
15.根据权利要求12-14任意一项所述的切换方法，其特征在于，所述方法还包括：
获取所述DCDC的输出电压、跌落电压和基准电压；
根据所述输出电压和所述跌落电压，得到调整电压；
根据所述调整电压和所述基准电压，控制所述DCDC由正常模式切换至低功耗模式。
16.根据权利要求15所述的切换方法，其特征在于，所述方法还包括：
根据所述输出电压和所述基准电压，输出控制信号至同步管。
17.一种控制装置，其特征在于，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求12-16任意一项所述的方法。
18.一种DCDC，其特征在于，包括如权利要求1-11任意一项所述的切换电路，或者，包括如权利要求17所述的控制装置。
19.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求12-16任意一项所述的方法。
CN202311287177.XA 2023-10-08 2023-10-08 一种切换电路及方法、dcdc Active CN117040511B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202410038444.8A CN117879565A (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc
CN202410042496.2A CN117879566A (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc
CN202311287177.XA CN117040511B (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311287177.XA CN117040511B (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202410038444.8A Division CN117879565A (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc
CN202410042496.2A Division CN117879566A (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc

Publications (2)

Publication Number Publication Date
CN117040511A true CN117040511A (zh) 2023-11-10
CN117040511B CN117040511B (zh) 2024-02-02

Family

ID=88632192

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202410042496.2A Pending CN117879566A (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc
CN202410038444.8A Pending CN117879565A (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc
CN202311287177.XA Active CN117040511B (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202410042496.2A Pending CN117879566A (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc
CN202410038444.8A Pending CN117879565A (zh) 2023-10-08 2023-10-08 一种切换电路及方法、dcdc

Country Status (1)

Country Link
CN (3) CN117879566A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001601A1 (en) * 2009-03-18 2012-01-05 Tadahiro Motoyama Power supply system and power supply method
CN103368394A (zh) * 2013-07-26 2013-10-23 武汉大学 一种高效率降压型dc-dc变换器
CN103634997A (zh) * 2013-12-13 2014-03-12 灿瑞半导体(上海)有限公司 Led驱动芯片输出短路的检测保护电路及其方法
CN104181471A (zh) * 2013-05-28 2014-12-03 阳光电源股份有限公司 一种逆变电源功耗监控方法和装置
JP2016032322A (ja) * 2014-07-28 2016-03-07 ローム株式会社 スイッチング電源装置
CN116111840A (zh) * 2022-12-12 2023-05-12 浙江大学 一种高效率快速瞬态响应的双相Buck电路电源管理芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001601A1 (en) * 2009-03-18 2012-01-05 Tadahiro Motoyama Power supply system and power supply method
CN104181471A (zh) * 2013-05-28 2014-12-03 阳光电源股份有限公司 一种逆变电源功耗监控方法和装置
CN103368394A (zh) * 2013-07-26 2013-10-23 武汉大学 一种高效率降压型dc-dc变换器
CN103634997A (zh) * 2013-12-13 2014-03-12 灿瑞半导体(上海)有限公司 Led驱动芯片输出短路的检测保护电路及其方法
JP2016032322A (ja) * 2014-07-28 2016-03-07 ローム株式会社 スイッチング電源装置
CN116111840A (zh) * 2022-12-12 2023-05-12 浙江大学 一种高效率快速瞬态响应的双相Buck电路电源管理芯片

Also Published As

Publication number Publication date
CN117879566A (zh) 2024-04-12
CN117879565A (zh) 2024-04-12
CN117040511B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
US9966854B2 (en) Synchronous rectification control method and control circuit and switching voltage regulator
US7495419B1 (en) Apparatus and method for PFM buck-or-boost converter with smooth transition between modes
Su et al. Ultra fast fixed-frequency hysteretic buck converter with maximum charging current control and adaptive delay compensation for DVS applications
CN103001486B (zh) Dc/dc转换器以及基于输入电压提供输出电压的方法
EP2226699A2 (en) Apparatus and method for supplying power to electronic device
US9692296B1 (en) Single-input-multiple-output (SIMO) DC-DC converters and SIMO DC-DC converter control circuits
US20130088208A1 (en) Switching regulator and electronic device incorporating same
EP2893627A1 (en) Switching regulator and control method thereof
US11205962B2 (en) Real-time switching period estimation apparatus and method
CN104467389A (zh) 开关变换器及其控制器和控制方法
EP2804302A1 (en) Adaptive low-power zero-cross comparator for discontinuous current mode operated switching mode power supply
CN104201887A (zh) 降压型变换器的过零调节电路及方法
EP3338349A1 (en) Single inductor multiple ouput (simo) dc-dc converter
WO2021226978A1 (zh) 电源管理电路、芯片和设备
CN117040511B (zh) 一种切换电路及方法、dcdc
US9653989B2 (en) Suppying an output voltage using unsynchronized direct current to direct current converters
Lin et al. A 15 mV-input and 71%-efficiency boost converter with 22 mV output ripple for thermoelectric energy harvesting application
US9423811B2 (en) Method of automatic mode change in switching regulators
CN112994459A (zh) 供电电路及其控制方法
Bendaoud et al. Design and simulation DC-DC power converters buck and boost for mobile applications using Matlab/Simulink
WO2020034389A1 (zh) 快速充电方法、装置、设备及存储介质
KR20170093722A (ko) 스위칭 레귤레이터
Rahman et al. Digital pulse-frequency/pulse-amplitude modulator for improving efficiency of SMPS operating under light loads
Bi et al. Modeling and simulation of dual-mode DC/DC buck converter
CN204258607U (zh) 开关变换器及其控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant