CN204258607U - 开关变换器及其控制器 - Google Patents

Abstract

公开了包括主晶体管的开关变换器及其控制器。该控制器包括时钟产生电路和控制电路。时钟产生电路产生决定主晶体管开关频率的时钟信号。控制电路耦接至时钟产生电路，根据时钟信号和代表开关变换器输出信号的反馈信号产生控制信号以控制主晶体管。时钟产生电路还耦接至控制电路以接收控制信号，并根据控制信号判断主晶体管的导通时间是否小于时间阈值。若主晶体管的导通时间小于时间阈值，则时钟产生电路改变时钟信号的频率以将主晶体管的导通时间调节至等于时间阈值。

Description

开关变换器及其控制器

技术领域

本实用新型涉及电子电路，尤其涉及开关变换器及其控制器。

背景技术

定频峰值电流控制是一种常用的开关变换器控制方式。在定频峰值电流控制下，代表开关变换器输出信号的反馈信号与参考电压被送入误差放大器以产生补偿信号。主晶体管在时钟信号来临时被导通，在代表流过其电流的电流采样信号增大至补偿信号时被关断。由于控制电路的内部延迟，会存在一个最小导通时间，主晶体管在其导通时间达到最小导通时间之后方可被关断。

当开关变换器的输入电压增大，主晶体管的导通时间会减小。由于最小导通时间的存在，主晶体管的导通时间在减小至最小导通时间后将无法进一步减小。此时输出电压会上升，在输出电压上会出现较大纹波。

实用新型内容

本实用新型要解决的技术问题是提供开关变换器及其控制器，以消除主晶体管的导通时间达到最小导通时间后输出电压上可能出现的纹波。

根据本实用新型实施例的一种开关变换器，包括：包括主晶体管的开关电路，具有输入端和输出端，其中输入端接收输入电压，输出端提供输出电压；反馈电路，具有输入端和输出端，其中输入端耦接至开关电路的输出端，反馈电路采样开关电路的输出电压，在输出端产生代表输出电压的反馈信号；电流采样电路，采样流过主晶体管的电流，产生代表流过主晶体管电流的电流采样信号；时钟产生电路，产生时钟信号，其中若主晶体管的导通时间小于时间阈值，则时钟产生电路改变时钟信号的频率以将主晶体管的导通时间调节至等于时间阈值；误差放大电路，具有第一输入端、第二输入端和输出端，其中第一输入端接收第一参考电压，第二输入端耦接至反馈电路的输出端，误差放大电路根据第一参考电压与反馈信号之差，在输出端产生补偿信号；比较电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至电流采样电路以接收电流采样信号，第二输入端耦接至误差放大电路的输出端，比较电路将电流采样信号与补偿信号进行比较，在输出端产生重置信号；以及控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端接收时钟产生电路以接收时钟信号，第二输入端耦接至比较电路的输出端，控制电路根据时钟信号和重置信号，在输出端产生控制信号以控制主晶体管。

在一个实施例中，时钟产生电路包括：第一电流控制电路，具有输入端和输出端，其中输入端耦接至控制电路以接收控制信号，第一电流控制电路基于控制信号判断主晶体管的导通时间是否小于时间阈值，并根据判断结果在输出端产生第一电流控制信号；第一可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端耦接至第一电流控制电路的输出端；频率设置电路，提供设置电流；包括第一晶体管和第二晶体管的第一电流镜，具有供电端、第一端和第二端，其中供电端耦接至供电电压，第一端耦接至频率设置电路以及第一可控电流源的第二端；第一电容器，具有第一端和第二端，其中第一端耦接至第一电流镜的第二端，第二端耦接至参考地；第四晶体管，具有第一端，第二端和控制端，其中第一端耦接至第一电容器的第一端，第二端耦接至参考地；比较器，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至第一电容器的第一端，第二输入端接收阈值电压；以及第一单触发电路，具有输入端和输出端，其中输入端耦接至比较器的输出端，输出端耦接至第四晶体管的控制端并提供时钟信号。

在一个实施例中，频率设置电路包括：第三晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一可控电流源的第二端和第一电流镜的第一端；误差放大器，具有第一输入端、第二输入端和输出端，其中第一输入端接收第二参考电压，第二输入端耦接至第三晶体管的第二端，输出端耦接至第三晶体管的控制端；以及第一电阻器，具有第一端和第二端，其中第一端耦接至第三晶体管的第二端，第二端耦接至参考地。

在一个实施例中，第一电流控制电路包括：第二单触发电路，具有输入端和输出端，其中输入端耦接至控制电路以接收控制信号；触发器，具有时钟输入端、数据输入端和输出端，其中时钟输入端耦接至第二单触发电路的输出端，数据输入端耦接至控制电路以接收控制信号，输出端提供导通时间判断信号；逻辑电路，具有输入端、第一输出端和第二输出端，其中输入端耦接至触发器的输出端以接收导通时间判断信号，逻辑电路基于导通时间判断信号，分别在第一输出端和第二输出端产生第一逻辑信号和第二逻辑信号；第一电流源，具有第一端和第二端，其中第一端耦接至供电电压；第五晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一电流源的第二端，控制端耦接至逻辑电路的第一输出端以接收第一逻辑信号；第六晶体管，具有第一端、第二端和控制端，其中第一端耦接至第五晶体管的第二端，控制端耦接至逻辑电路的第二输出端以接收第二逻辑信号；第二电流源，具有第一端和第二端，其中第一端耦接至第六晶体管的第二端，第二端耦接至参考地；以及第二电容器，具有第一端和第二端，其中第一端耦接至第五晶体管的第二端和第六晶体管的第一端并提供第一电流控制信号，第二端耦接至参考地。

在一个实施例中，第一可控电流源包括：第七晶体管，具有第一端、第二端和控制端，其中控制端耦接至第一电流控制电路以接收第一电流控制信号；第二电阻器，具有第一端和第二端，其中第一端耦接至第七晶体管的第二端；第三电流源，具有第一端和第二端，其中第一端耦接至第二电阻器的第二端，第二端耦接至参考地；以及包括第八晶体管和第九晶体管的第二电流镜，具有供电端、第一端和第二端，其中供电端耦接至供电电压，第一端耦接至第七晶体管的第一端，第二端耦接至第一电流镜的第一端。

在一个实施例中，第一电流控制电路还包括：第四电流源，具有第一端和第二端，其中第一端耦接至供电电压；第十晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至第二电容器的第一端，控制端耦接至第四电流源的第二端；第十一晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十晶体管的控制端，第二端耦接至参考地，控制端耦接至第二电容器的第一端；多次检测电路，耦接至触发器的输出端以接收导通时间判断信号，基于导通时间判断信号判断主晶体管的导通时间是否在连续多个开关周期内均小于时间阈值，产生多次检测信号；以及第十二晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十晶体管的控制端，第二端耦接至参考地，控制端耦接至多次检测电路以接收多次检测信号。

在一个实施例中，第一电流控制电路包括：第十三晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端耦接至第一晶体管和第二晶体管的控制端；第十四晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十三晶体管的第二端；第十五晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十四晶体管的第二端，控制端耦接至控制电路以接收控制信号；第五电流源，具有第一端和第二端，其中第一端耦接至第十五晶体管的第二端，第二端耦接至参考地；以及第三电容器，具有第一端和第二端，其中第一端耦接至第十四晶体管的第二端和第十五晶体管的第一端并提供第一电流控制信号，第二端耦接至参考地。

在一个实施例中，时钟产生电路还包括：第二电流控制电路，检测开关变换器是否处于轻载状态，并根据检测结果产生第二电流控制信号；以及第二可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至第一电流镜的第一端，控制端耦接至第二电流控制电路以接收第二电流控制信号。

在一个实施例中，时钟产生电路还包括：第三可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端耦接至误差放大电路以接收补偿信号；第十六晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至参考地；第十七晶体管，具有第一端、第二端和控制端，其中第一端和控制端耦接至第三可控电流源的第二端；第十八晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一电流镜的第一端，第二端耦接至频率设置电路，控制端耦接至第十七晶体管的控制端；第十九晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至频率设置电路，控制端耦接至第十六晶体管的控制端；以及第六电流源，具有第一端和第二端，其中第一端耦接至第十六晶体管和第十七晶体管的第二端，第二端耦接至参考地。

根据本实用新型实施例的一种用于开关变换器的控制器，该开关变换器包括主晶体管，该控制器包括：时钟产生电路，产生决定主晶体管开关频率的时钟信号；以及控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至时钟产生电路以接收时钟信号，第二输入端接收代表开关变换器输出信号的反馈信号，控制电路根据时钟信号和反馈信号，在输出端产生控制信号以控制主晶体管；其中时钟产生电路还耦接至控制电路的输出端以接收控制信号，并根据控制信号判断主晶体管的导通时间是否小于时间阈值，若主晶体管的导通时间小于时间阈值，则时钟产生电路改变时钟信号的频率以将主晶体管的导通时间调节至等于时间阈值。

本实用新型的实施例设置一大于最小导通时间的时间阈值，并在主晶体管的导通时间小于该时间阈值时，改变时钟信号的频率以将主晶体管的导通时间调节至等于该时间阈值。这样，有效地防止了主晶体管的导通时间减小至最小导通时间，也从根本上消除了输出电压上可能因最小导通时间而产生的纹波。

附图说明

图1为根据本实用新型实施例的开关变换器100的框图；

图2A为根据本实用新型实施例的时钟产生电路102A的电路原理图；

图2B为图2A所示时钟产生电路102A的工作波形图；

图3为根据本实用新型实施例的时钟产生电路102B的电路原理图；

图4为根据本实用新型实施例的时钟产生电路102C的电路原理图；

图5为根据本实用新型实施例的时钟产生电路102D的电路原理图；

图6为根据本实用新型实施例的时钟产生电路102E的电路原理图；

图7为根据本实用新型实施例的开关变换器100A的电路原理图。

具体实施方式

下面将详细描述本实用新型的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本实用新型。在以下描述中，为了提供对本实用新型的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本实用新型。在其他实例中，为了避免混淆本实用新型，未具体描述公知的电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本实用新型至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

针对背景技术中指出的问题，本实用新型设置了一大于最小导通时间(例如50nS)的时间阈值(例如80nS)，并在主晶体管的导通时间小于该时间阈值时，改变时钟信号的频率以将主晶体管的导通时间调节至等于该时间阈值。这样有效地防止了主晶体管的导通时间减小至最小导通时间，也从根本上消除了输出电压上可能因最小导通时间而产生的纹波。

图1为根据本实用新型实施例的开关变换器100的框图。开关变换器100包括开关电路101、时钟产生电路102、控制电路103、反馈电路104、比较电路105、误差放大电路106以及电流采样电路107。开关电路101包括主晶体管，接收输入电压Vin，并将输入电压Vin转换为输出电压Vout。开关电路101可以采用任何合适的拓扑结构，例如降压电路、升压电路、升降压电路、反激电路等。反馈电路104耦接至开关电路，采样开关电路的输出信号并产生代表输出信号的反馈信号FB。开关电路的输出信号可以是如图1所示的输出电压Vout，也可以是输出电流或输出功率。

误差放大电路106耦接至反馈电路104，根据参考电压VREF1与反馈信号FB之差产生补偿信号COMP。电流采样电路107采样流过主晶体管的电流，产生代表流过主晶体管电流的电流采样信号ISENSE。比较电路105耦接至电流采样电路107和误差放大电路106，将电流采样信号ISENSE与补偿信号COMP进行比较，产生重置信号RST。时钟产生电路102产生决定主晶体管开关频率的时钟信号CLK。控制电路103耦接至时钟产生电路102和比较电路105，根据时钟信号CLK和重置信号RST产生控制信号CTRL以控制开关电路101中的主晶体管。

如图1所示，时钟产生电路102还耦接至控制电路103以接收控制信号CTRL，并根据控制信号CTRL判断主晶体管的导通时间Ton是否小于时间阈值Tth。若导通时间Ton小于时间阈值Tth，则时钟产生电路102改变时钟信号CLK的频率以将导通时间Ton调节至等于时间阈值Tth。在同等负载条件下，时钟频率增大将导致导通时间Ton减小，反之亦然。时间阈值Tth一般被设置为大于主晶体管的最小导通时间。当输入电压Vin增大导致导通时间Ton减小至小于时间阈值Tth后，导通时间Ton将被调节至等于时间阈值Tth。此时开关变换器通过改变开关频率来调节提供至负载的能量，输出电压Vout上可能因最小导通时间而产生的纹波被消除。

在一些实施例中，为了防止误判，时钟产生电路102在检测到主晶体管的导通时间Ton在连续多个开关周期内均小于时间阈值Tth后，方开始改变时钟信号CLK的频率。

图2A为根据本实用新型实施例的时钟产生电路102A的电路原理图。时钟产生电路102A包括第一电流控制电路221A、可控电流源222A、电流镜223A、频率设置电路224A、电容器C1、晶体管T4、比较器COM1以及单触发电路225A。第一电流控制电路221A具有输入端和输出端，其中输入端耦接至控制电路以接收控制信号CTRL。第一电流控制电路221A基于控制信号CTRL判断主晶体管的导通时间Ton是否小于时间阈值Tth，并根据判断结果在输出端产生第一电流控制信号CCS1。可控电流源222A具有第一端、第二端和控制端，其中第一端耦接至供电电压Vcc，控制端耦接至第一电流控制电路221A的输出端以接收第一电流控制信号CCS1，第二端提供电流I1。频率设置电路224A提供设置电流Iset。在图2A所示的实施例中，频率设置电路224A包括晶体管T3、电阻器R1以及误差放大器AMP1。但本领域技术人员可以理解，频率设置电路224A也可以具有其他合适的结构，例如由外部时钟信号控制的电流源。

电流镜223A包括图2所示的晶体管T1和T2，具有供电端、第一端和第二端，其中供电端耦接至供电电压Vcc，第一端耦接至频率设置电路224A以及可控电流源222A的第二端。电流镜223A在第二端输出的电流Ichg可以表示为：

I_chg＝I_set-I₁                (1.1)

电容器C1具有第一端和第二端，其中第一端耦接至电流镜223A的第二端，第二端耦接至参考地。晶体管T4具有第一端、第二端和控制端，其中第一端耦接至电容器C1的第一端，第二端耦接至参考地。比较器COM1具有同相输入端、反相输入端和输出端，其中同相输入端耦接至电容器C1的第一端，第二输入端接收阈值电压Vth。比较器COM1将电容器C1两端的电压Vc1与阈值电压Vth进行比较，在输出端提供比较信号CMPO。单触发电路225A具有输入端和输出端，其中输入端耦接至比较器COM1的输出端，输出端耦接至晶体管T4的控制端并提供时钟信号CLK。

图2B为图2A所示时钟产生电路102A的工作波形图。如图2B所示，当时钟信号CLK为低电平，晶体管T4关断，电流Ichg对电容器C1进行充电，电容器C1两端的电压Vc1逐渐增大。当电压Vc1增大至到达阈值电压Vth时，比较信号CMPO由低电平变为高电平，单触发电路225A被触发。时钟信号CLK上出现一个脉冲，使晶体管T4导通一段时间，以对电容器C1进行放电。以上步骤重复进行，以产生周期性的时钟信号CLK。

时钟信号CLK的频率fclk可以表示为：

$f_{\mathrm{clk}}=\frac{1}{t_{\mathrm{chg}}+t_{\mathrm{pulse}}}=\frac{1}{C_1\×\frac{V_{\mathrm{th}}}{I_{\mathrm{chg}}}+t_{\mathrm{pulse}}}---\left(1.2\right)$

其中tchg为电容器C1的充电时间，tpulse为时钟信号CLK的脉冲宽度。

将公式(1.1)代入公式(1.2)，可以得到：

$f_{\mathrm{clk}}=\frac{1}{C_1\×\frac{V_{\mathrm{th}}}{I_{\mathrm{set}}-I_t}+t_{\mathrm{pulse}}}---\left(1.3\right)$

由此公式(1.3)可知，时钟频率fclk受可控电流源222A提供的电流I1影响。当电流I1增大，时钟频率fclk减小，反之亦然。

当主晶体管的导通时间Ton小于时间阈值Tth时，电流I1在第一电流控制信号CCS1的作用下变化，从而将导通时间Ton调节至等于时间阈值Tth。当主晶体管的导通时间Ton大于时间阈值Tth时，电流I1等于零，时钟频率fclk为由设置电流Iset决定的恒定值。

图3为根据本实用新型实施例的时钟产生电路102B的电路原理图。在图3所示的实施例中，第一电流控制电路221B包括单触发电路3211、触发器FF1、逻辑电路3212、电流源IS1、IS2、晶体管T5、T6以及电容器C2。单触发电路3211具有输入端和输出端，其中输入端耦接至控制电路以接收控制信号CTRL。触发器FF1具有时钟输入端、数据输入端和输出端，其中时钟输入端耦接至单触发电路3211的输出端，数据输入端耦接至控制电路以接收控制信号CTRL，输出端提供导通时间判断信号DEC。逻辑电路3212具有输入端、第一输出端和第二输出端，其中输入端耦接至触发器FF1的输出端以接收导通时间判断信号DEC。逻辑电路3212基于第一电流控制信号CCS1，分别在第一输出端和第二输出端产生逻辑信号LOG1和LOG2。电流源IS1具有第一端和第二端，其中第一端耦接至供电电压Vcc。晶体管T5具有第一端、第二端和控制端，其中第一端耦接至电流源IS1的第二端，控制端耦接至逻辑电路3212的第一输出端以接收逻辑信号LOG1。晶体管T6具有第一端、第二端和控制端，其中第一端耦接至晶体管T5的第二端，控制端耦接至逻辑电路3212的第二输出端以接收逻辑信号LOG2。电流源IS2具有第一端和第二端，其中第一端耦接至晶体管T6的第二端，第二端耦接至参考地。电容器C2具有第一端和第二端，其中第一端耦接至晶体管T5的第二端和晶体管T6的第一端并提供第一电流控制信号CCS1，第二端耦接至参考地。

可控电流源222B包括电流镜3213、晶体管T7、电阻器R2以及电流源IS3。晶体管T7具有第一端、第二端和控制端，其中控制端耦接至第一电流控制电路221B以接收第一电流控制信号CCS1。电阻器R2具有第一端和第二端，其中第一端耦接至晶体管T7的第二端。电流源IS3具有第一端和第二端，其中第一端耦接至电阻器R2的第二端，第二端耦接至参考地。电流镜3212包括晶体管T8和T9，具有供电端、第一端和第二端，其中供电端耦接至供电电压Vcc，第一端耦接至T7晶体管的第一端，第二端提供电流I1。

当控制信号CTRL由低电平变为高电平时，单触发电路3211被触发以产生一脉冲宽度等于时间阈值Tth的脉冲信号。在该脉冲信号的下降沿，触发器FF1被触发以将数据输入端的信号提供至输出端。当主晶体管的导通时间Ton小于时间阈值Tth时，触发器FF1输出的导通时间判断信号DEC为低电平。在逻辑电路3212的作用下，晶体管T6被关断，晶体管T5被导通一段时间以使电流源IS1对电容器C2进行充电，第一电流控制信号CCS1(等于电容器C2两端的电压)增大。当第一电流控制信号CCS1大于晶体管T7的门槛电压，电流镜3123输出的电流I1大于零，并随第一电流控制信号CCS1增大而增大。电流I1的最大值由电流源IS3决定。

当主晶体管的导通时间Ton大于时间阈值Tth时，触发器FF1输出的导通时间判断信号DEC为高电平。在逻辑电路3212的作用下，晶体管T5被关断，晶体管T6被导通一段时间以使电流源IS2对电容器C2进行放电。第一电流控制信号CCS1减小，电流镜3123输出的电流I1也减小。当第一电流控制信号CCS1减小至小于晶体管T7的门槛电压，电流I1等于零，时钟频率fclk将恢复至前面提及的恒定值。

在一个实施例中，可控电流源222B进一步包括由电流源IS4、晶体管T10～T12和多次检测电路3214组成的快速启动电路。电流源IS4具有第一端和第二端，其中第一端耦接至供电电压Vcc。晶体管T10具有第一端、第二端和控制端，其中第一端耦接至供电电压Vcc，第二端耦接至电容器C2的第一端，控制端耦接至电流源IS4的第二端。晶体管T11具有第一端、第二端和控制端，其中第一端耦接至晶体管T10的控制端，第二端耦接至参考地，控制端耦接至电容器C2的第一端。多次检测电路3214耦接至触发器FF1的输出端以接收导通时间判断信号DEC，其基于导通时间判断信号DEC判断主晶体管的导通时间Ton是否在连续多个开关周期内均小于时间阈值Tth，并产生多次检测信号MTD。晶体管T12具有第一端、第二端和控制端，其中第一端耦接至晶体管T10的控制端，第二端耦接至参考地，控制端耦接至多次检测电路3214以接收多次检测信号MTD。

正常情况下，晶体管T12导通，晶体管T10关断，快速启动电路不工作。当多次检测电路3214检测到主晶体管的导通时间Ton在连续几个周期之内均小于时间阈值Tth，晶体管T12关断，快速启动电路开始工作。供电电压Vcc通过晶体管T10对电容器C2进行快速充电，直至流过晶体管T11的电流等于电流源IS4提供的电流。

图4为根据本实用新型实施例的时钟产生电路102C的电路原理图，其中第一电流控制电路221C包括晶体管T13～T15、电流镜IS5以及电容器C3。晶体管T13具有第一端、第二端和控制端，其中第一端耦接至供电电压Vcc，控制端耦接至晶体管T1和T2的控制端。晶体管T14具有第一端、第二端和控制端，其中第一端耦接至晶体管T13的第二端。晶体管T15具有第一端、第二端和控制端，其中第一端耦接至晶体管T14的第二端，控制端耦接至控制电路以接收控制信号CTRL。电流源IS5具有第一端和第二端，其中第一端耦接至晶体管T15的第二端，第二端耦接至参考地。电容器C3具有第一端和第二端，其中第一端耦接至晶体管T14的第二端和晶体管T15的第一端并提供第一电流控制信号CCS1，第二端耦接至参考地。

晶体管T14在电流连续模式下常通。晶体管T14在主晶体管导通时导通，在主晶体管关断时关断。时间阈值Tth可以表示为：

$T_{\mathrm{th}}=\frac{I_{\mathrm{chg}}}{I_{s5}\×f_{\mathrm{clk}}}---\left(1.4\right)$

当主晶体管的导通时间Ton大于如公式(1.4)所示的时间阈值Tth时，第一电流控制信号CCS1(等于电容器C3两端的电压)小于晶体管T7的门槛电压。晶体管T7关断，电流I1等于零。当主晶体管的导通时间Ton小于时间阈值Tth时，第一电流控制信号CCS1增大至大于晶体管T7的门槛电压。晶体管T7导通，电流I1大于零。

图5为根据本实用新型实施例的时钟产生电路102D的电路原理图。与图2所示的时钟产生电路102A相比，图5所示的实施例进一步包括第二电流控制电路525和可控电流源526。第二电流控制电路525检测开关变换器是否处于轻载状态，并基于检测结果产生第二电流控制信号CCS2。可控电流源526具有第一端、第二端和控制端，其中第一端耦接至供电电压Vcc，第二端耦接至电流镜223A的第一端以提供电流I2，控制端耦接至第二电流控制电路525以接收第二电流控制信号CCS2。此时，电流镜223A输出的电流Ichg可以表示为：

I_chg＝I_set-I₁-I₂        (1.5)

当第二电流控制电路525检测到开关变换器并非处于轻载状态，可控电流源526输出的电流I2为零。当第二电流控制电路525检测到开关变换器处于轻载状态，即开关变换器的输出电流或输出功率小于预设值时，可控电流源526输出的电流I2大于零。电流Ichg减小，因而时钟频率fclk也减小，这无疑降低了开关变换器的开关损耗并提高了开关变换器的轻载效率。

第二电流控制电路525和可控电流源526的功能可以通过如图6所示的电路627来实现。电路627包括可控电流源6271、晶体管T16～T19以及电流源IS6。可控电流源6271具有第一端、第二端和控制端，其中第一端耦接至供电电压Vcc，控制端耦接至误差放大电路以接收补偿信号COMP。可控电流源6271提供受补偿信号COMP控制的电流Icomp。晶体管T16具有第一端、第二端和控制端，其中第一端耦接至供电电压Vcc，第二端耦接至参考地。晶体管T17具有第一端、第二端和控制端，其中第一端和控制端耦接至可控电流源6271的第二端。晶体管T18具有第一端、第二端和控制端，其中第一端耦接至电流镜223A的第一端，第二端耦接至频率设置电路224A，控制端耦接至晶体管T17的控制端。晶体管T19具有第一端、第二端和控制端，其中第一端耦接至供电电压Vcc，第二端耦接至频率设置电路224A，控制端耦接至晶体管T16的控制端。电流源IS6具有第一端和第二端，其中第一端耦接至晶体管T16和T17的第二端，第二端耦接至参考地。

根据以上连接方式，可以得到：

I₁₆+I₁₇＝I_s6           (1.6)

I₁₈+I₁₉＝I_set           (1.7)

I₁₆×I₁₈＝I₁₇×I₁₉             (1.8)

I₁₇＝I_comp             (1.9)

I_chg＝I₁₈-I₁          (1.10)

其中I16～I19分别为流过晶体管T16～T19的电流。

当开关变换器未处于轻载状态，可控电流源6271输出的电流Icomp大于电流源Is6提供的电流，流过晶体管T16的电流I16和流过晶体管T19的电流I19均为零。此时电流镜223A输出的电流Ichg如公式(1.1)所示，不受电路627的影响。

当开关变换器处于轻载状态，可控电流源6271输出的电流Icomp小于电流源Is6提供的电流，电流镜223A输出的电流Ichg受可控电流源6271输出的电流Icomp影响，可以表示为：

$I_{\mathrm{chg}}=\frac{I_{\mathrm{comp}}\×I_{\mathrm{set}}}{I_{s6}}-I_1---\left(1.11\right)$

根据公式(1.11)可以看出，负载越轻，补偿信号COMP越小，电流Ichg和时钟频率fclk也越小。

图7为根据本实用新型实施例的开关变换器100A的电路原理图。开关变换器100A中的开关电路101A为同步降压电路，包括输入电容器Cin、晶体管S1、S2、电感器L以及输出电容器Cout，其连接如图7所示。反馈电路104A包括电阻器R3和R4组成的电阻分压器。误差放大电路106A包括误差放大器AMP2。比较电路105A包括比较器COM2，将电流采样信号ISENSE与斜坡信号RAMP之和同补偿信号COMP进行比较，产生重置信号RST。控制电路103A包括触发器FF2，具有置位端、复位端和输出端，其中置位端耦接至时钟产生电路102以接收时钟信号CLK，复位端耦接至比较电路105A以接收重置信号RST，输出端通过驱动电路708控制晶体管S1和S2。

虽然图1和图7所示的实施例均采用峰值电流控制，但本领域技术人员可以理解，误差放大电路、电流采样电路和比较电路并非必需，本实用新型也同样适用于其他合适的控制方式，例如单环PWM控制。为了描述简便，前述实施例中电流镜的输出电流均等于输入电流，但本领域技术人员可以理解，这并不用于限制本实用新型，电流镜的输出电流也可以与输入电流呈其他比例关系。

虽然已参照几个典型实施例描述了本实用新型，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本实用新型能够以多种形式具体实施而不脱离实用新型的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种开关变换器，其特征在于，包括：

包括主晶体管的开关电路，具有输入端和输出端，其中输入端接收输入电压，输出端提供输出电压；

反馈电路，具有输入端和输出端，其中输入端耦接至开关电路的输出端，反馈电路采样开关电路的输出电压，在输出端产生代表输出电压的反馈信号；

电流采样电路，采样流过主晶体管的电流，产生代表流过主晶体管电流的电流采样信号；

时钟产生电路，产生时钟信号，其中若主晶体管的导通时间小于时间阈值，则时钟产生电路改变时钟信号的频率以将主晶体管的导通时间调节至等于时间阈值；

误差放大电路，具有第一输入端、第二输入端和输出端，其中第一输入端接收第一参考电压，第二输入端耦接至反馈电路的输出端，误差放大电路根据第一参考电压与反馈信号之差，在输出端产生补偿信号；

比较电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至电流采样电路以接收电流采样信号，第二输入端耦接至误差放大电路的输出端，比较电路将电流采样信号与补偿信号进行比较，在输出端产生重置信号；以及

控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端接收时钟产生电路以接收时钟信号，第二输入端耦接至比较电路的输出端，控制电路根据时钟信号和重置信号，在输出端产生控制信号以控制主晶体管。

2.如权利要求1所述的开关变换器，其特征在于，时钟产生电路包括：

第一电流控制电路，具有输入端和输出端，其中输入端耦接至控制电路以接收控制信号，第一电流控制电路基于控制信号判断主晶体管的导通时间是否小于时间阈值，并根据判断结果在输出端产生第一电流控制信号；

第一可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端耦接至第一电流控制电路的输出端；

频率设置电路，提供设置电流；

包括第一晶体管和第二晶体管的第一电流镜，具有供电端、第一端和第二端，其中供电端耦接至供电电压，第一端耦接至频率设置电路以及第一可控电流源的第二端；

第一电容器，具有第一端和第二端，其中第一端耦接至第一电流镜的第二端，第二端耦接至参考地；

第四晶体管，具有第一端，第二端和控制端，其中第一端耦接至第一电容器的第一端，第二端耦接至参考地；

比较器，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至第一电容器的第一端，第二输入端接收阈值电压；以及

第一单触发电路，具有输入端和输出端，其中输入端耦接至比较器的输出端，输出端耦接至第四晶体管的控制端并提供时钟信号。

3.如权利要求2所述的开关变换器，其特征在于，频率设置电路包括：

第三晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一可控电流源的第二端和第一电流镜的第一端；

误差放大器，具有第一输入端、第二输入端和输出端，其中第一输入端接收第二参考电压，第二输入端耦接至第三晶体管的第二端，输出端耦接至第三晶体管的控制端；以及

第一电阻器，具有第一端和第二端，其中第一端耦接至第三晶体管的第二端，第二端耦接至参考地。

4.如权利要求2所述的开关变换器，其特征在于，第一电流控制电路包括：

第二单触发电路，具有输入端和输出端，其中输入端耦接至控制电路以接收控制信号；

触发器，具有时钟输入端、数据输入端和输出端，其中时钟输入端耦接至第二单触发电路的输出端，数据输入端耦接至控制电路以接收控制信号，输出端提供导通时间判断信号；

逻辑电路，具有输入端、第一输出端和第二输出端，其中输入端耦接至触发器的输出端以接收导通时间判断信号，逻辑电路基于导通时间判断信号，分别在第一输出端和第二输出端产生第一逻辑信号和第二逻辑信号；

第一电流源，具有第一端和第二端，其中第一端耦接至供电电压；

第五晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一电流源的第二端，控制端耦接至逻辑电路的第一输出端以接收第一逻辑信号；

第六晶体管，具有第一端、第二端和控制端，其中第一端耦接至第五晶体管的第二端，控制端耦接至逻辑电路的第二输出端以接收第二逻辑信号；

第二电流源，具有第一端和第二端，其中第一端耦接至第六晶体管的第二端，第二端耦接至参考地；以及

第二电容器，具有第一端和第二端，其中第一端耦接至第五晶体管的第二端和第六晶体管的第一端并提供第一电流控制信号，第二端耦接至参考地。

5.如权利要求2所述的开关变换器，其特征在于，第一可控电流源包括：

第七晶体管，具有第一端、第二端和控制端，其中控制端耦接至第一电流控制电路以接收第一电流控制信号；

第二电阻器，具有第一端和第二端，其中第一端耦接至第七晶体管的第二端；

第三电流源，具有第一端和第二端，其中第一端耦接至第二电阻器的第二端，第二端耦接至参考地；以及

包括第八晶体管和第九晶体管的第二电流镜，具有供电端、第一端和第二端，其中供电端耦接至供电电压，第一端耦接至第七晶体管的第一端，第二端耦接至第一电流镜的第一端。

6.如权利要求4所述的开关变换器，其特征在于，第一电流控制电路还包括：

第四电流源，具有第一端和第二端，其中第一端耦接至供电电压；

第十晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至第二电容器的第一端，控制端耦接至第四电流源的第二端；

第十一晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十晶体管的控制端，第二端耦接至参考地，控制端耦接至第二电容器的第一端；

多次检测电路，耦接至触发器的输出端以接收导通时间判断信号，基于导通时间判断信号判断主晶体管的导通时间是否在连续多个开关周期内均小于时间阈值，产生多次检测信号；以及

第十二晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十晶体管的控制端，第二端耦接至参考地，控制端耦接至多次检测电路以接收多次检测信号。

7.如权利要求2所述的开关变换器，其特征在于，第一电流控制电路包括：

第十三晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端耦接至第一晶体管和第二晶体管的控制端；

第十四晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十三晶体管的第二端；

第十五晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十四晶体管的第二端，控制端耦接至控制电路以接收控制信号；

第五电流源，具有第一端和第二端，其中第一端耦接至第十五晶体管的第二端，第二端耦接至参考地；以及

第三电容器，具有第一端和第二端，其中第一端耦接至第十四晶体管的第二端和第十五晶体管的第一端并提供第一电流控制信号，第二端耦接至参考地。

8.如权利要求2所述的开关变换器，其特征在于，时钟产生电路还包括：

第二电流控制电路，检测开关变换器是否处于轻载状态，并根据检测结果产生第二电流控制信号；以及

第二可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至第一电流镜的第一端，控制端耦接至第二电流控制电路以接收第二电流控制信号。

9.如权利要求2所述的开关变换器，其特征在于，时钟产生电路还包括：

第三可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端耦接至误差放大电路以接收补偿信号；

第十六晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至参考地；

第十七晶体管，具有第一端、第二端和控制端，其中第一端和控制端耦接至第三可控电流源的第二端；

第十八晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一电流镜的第一端，第二端耦接至频率设置电路，控制端耦接至第十七晶体管的控制端；

第十九晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至频率设置电路，控制端耦接至第十六晶体管的控制端；以及

第六电流源，具有第一端和第二端，其中第一端耦接至第十六晶体管和第十七晶体管的第二端，第二端耦接至参考地。

10.一种用于开关变换器的控制器，该开关变换器包括主晶体管，其特征在于，该控制器包括：

时钟产生电路，产生决定主晶体管开关频率的时钟信号；以及

控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至时钟产生电路以接收时钟信号，第二输入端接收代表开关变换器输出信号的反馈信号，控制电路根据时钟信号和反馈信号，在输出端产生控制信号以控制主晶体管；

其中时钟产生电路还耦接至控制电路的输出端以接收控制信号，并根据控制信号判断主晶体管的导通时间是否小于时间阈值，若主晶体管的导通时间小于时间阈值，则时钟产生电路改变时钟信号的频率以将主晶体管的导通时间调节至等于时间阈值。