CN117013993A - 门控时钟电路、电子设备和应用方法 - Google Patents

Abstract

本发明涉及电子电路领域，具体涉及一种门控时钟电路、电子设备和应用方法。门控时钟电路包括触发单元、门控单元和延时单元。触发单元接收外部输入的使能信号，产生门控使能信号，并将门控使能信号分别传输至门控单元以及延时单元；门控单元根据门控使能信号产生门控时钟信号，并将门控时钟信号传输至延时单元；延时单元根据门控使能信号和门控时钟信号产生延时信号，并将延时信号传输至触发单元；触发单元根据延时信号调节门控使能信号的宽度。通过触发单元、门控单元和延时单元，产生具有异步触发启动和延时关闭功能的门控时钟信号，在窄脉冲时能够启动时钟功能，并能够控制时钟信号的延时关闭。

Description

门控时钟电路、电子设备和应用方法

技术领域

本发明涉及电子电路领域，尤其涉及一种门控时钟电路、电子设备和应用方法。

背景技术

在数字电路处于工作状态时，需要依靠时钟信号进行驱动，当处于休眠状态时，系统中暂时用不上某些功能模块时，关闭该功能模块和对应的时钟，从而实现节省电流、控制功率的效果。门控时钟电路就是用来控制时钟开启和关闭的电路。

传统的门控时钟电路主要有三种：与门门控、锁存器门控和寄存器门控。但是传统门控时钟电路的共同缺陷是无法应用于异步窄脉冲触发信号且无法延时关闭，在一些宽度小于时钟的半周期的使能信号触发时，可能无法启动时钟，以至于电路无法开始工作。而且使能信号结束后的极短时间内，传统门控时钟电路就会将时钟关闭，应用场景受到一定限制。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提供一种门控时钟电路、电子设备和应用方法，旨在解决现有技术中门控时钟电路无法应用于异步窄脉冲触发信号以及没有延时关闭功能的问题。

为实现上述目的，本发明提供了一种门控时钟电路，包括：触发单元、门控单元和延时单元；

所述触发单元的输入端与外部输入连接，输出端同时与所述门控单元的第一端以及所述延时单元的第一端连接，控制端与所述延时单元的第二端连接，所述门控单元的第二端与所述延时单元的第三端连接；

所述触发单元，用于接收外部输入的使能信号，产生门控使能信号，并将所述门控使能信号分别传输至所述门控单元以及所述延时单元；

所述门控单元，用于接收所述门控使能信号，产生门控时钟信号，并将所述门控时钟信号传输至所述延时单元；

所述延时单元，用于接收所述门控使能信号和所述门控时钟信号，产生延时信号，并将所述延时信号传输至所述触发单元；

所述触发单元，还用于接收所述延时信号，调节所述门控使能信号的宽度。

可选地，所述触发单元包括：第一触发器；

所述第一触发器的输入端接收外部输入的使能信号，所述第一触发器的输出端同时与所述门控单元的第一端以及所述延时单元的第一端连接，所述第一触发器的控制端与所述延时单元的第二端连接。

可选地，所述第一触发器还通过置位端与所述外部输入连接；

所述第一触发器，用于在所述外部输入为高电平时，输出端输出高电平。

可选地，所述门控单元包括：第一与门芯片；

所述第一与门芯片的第一输入端与所述第一触发器的输出端连接，所述第一与门芯片的第二输入端与外部输入的时钟信号连接，所述第一与门芯片的输出端与所述延时单元连接。

可选地，所述延时单元包括：第一分频器；

所述第一分频器的第一输入端与所述第一触发器的输出端连接，所述第一分频器的第二输入端与所述第一与门芯片的输出端连接，所述第一分频器的输出端与所述第一触发器的控制端连接。

可选地，所述触发单元包括：与非门芯片和第二触发器；

所述与非门芯片的第一输入端接收外部输入的置位信号，所述与非门芯片的第二输入端接收外部输入的使能信号，所述与非门芯片的输出端与所述第二触发器的置位端连接，所述第二触发器的输入端接收外部输入的使能信号，所述第二触发器的控制端与所述延时单元的第三端连接，所述第二触发器的输出端与所述门控单元的第一端连接，所述第二触发器的复位端接收外部输入的置位信号。

可选地，所述门控单元包括：第二与门芯片和第三与门芯片；

所述第二与门芯片的第一输入端接收外部输入的置位信号，所述第二与门芯片的第二输入端同时与所述第二触发器的输出端以及所述第三与门芯片的第一输入端连接，所述第三与门芯片的第二输入端接收外部输入的时钟信号，所述第二与门芯片的输出端以及所述第三与门芯片的输出端同时与所述延时单元连接。

可选地，所述延时单元包括：第二分频器；

所述第二分频器的第一输入端与所述第三与门芯片的输出端连接，所述第二分频器的第二输入端与所述第二与门芯片的输出端连接，所述第二分频器的输出端与所述第二触发器的控制端连接。

此外，为实现上述目的，本发明还提供了一种电子设备，所述电子设备包括所述的门控时钟电路。

此外，为实现上述目的，本发明还提供了一种门控时钟电路应用方法，所述方法包括：

获取所述触发单元的门控使能信号和所述门控单元的门控时钟信号；

对所述门控使能信号和所述门控时钟信号进行处理，产生延时信号；

将所述延时信号传输至所述触发单元，以使所述触发单元基于所述延时信号，调节所述门控使能信号的宽度。

本发明技术方案通过提出一种门控时钟电路，所述门控时钟电路包括：触发单元、门控单元和延时单元。所述触发单元接收外部输入的使能信号，产生门控使能信号，并将所述门控使能信号分别传输至所述门控单元以及所述延时单元；所述门控单元根据所述门控使能信号产生门控时钟信号，并将所述门控时钟信号传输至所述延时单元；所述延时单元根据所述门控使能信号和所述门控时钟信号产生延时信号，并将所述延时信号传输至所述触发单元；所述触发单元根据所述延时信号调节所述门控使能信号的宽度。通过延时单元接收门控使能信号和门控时钟信号，产生延时信号，控制门控时钟信号延时关闭，因此即使输入使能信号是窄脉冲时也能够启动时钟功能，并能够控制时钟信号的延时关闭。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明门控时钟电路第一实施例的功能模块图；

图2为现有技术中传统门控时钟电路的电路结构图；

图3为本发明门控时钟电路第二实施例的电路结构图；

图4为本发明门控时钟电路第三实施例的电路结构图；

图5为本发明门控时钟电路应用方法第一实施例的流程示意图。

附图标号说明：

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

参照图1，图1为本发明门控时钟电路第一实施例的功能模块图。本发明提出门控时钟电路的第一实施例。

在本实施例中，所述门控时钟电路包括：触发单元10、门控单元20和延时单元30；

所述触发单元10的输入端与外部输入连接，输出端同时与所述门控单元20的第一端以及所述延时单元30的第一端连接，控制端与所述延时单元30的第二端连接，所述门控单元20的第二端与所述延时单元30的第三端连接。

在具体实施中，所述触发单元10接收外部输入的使能信号，产生门控使能信号，并将所述门控使能信号分别传输至所述门控单元20以及所述延时单元30。所述门控单元20接收所述门控使能信号，产生门控时钟信号，并将所述门控时钟信号传输至所述延时单元30。所述延时单元30接收所述门控使能信号和所述门控时钟信号，产生延时信号，并将所述延时信号传输至所述触发单元10。所述触发单元10接收所述延时信号，并根据所述延时信号调节所述门控使能信号的宽度。

需要说明的是，所述使能信号，可以是外部输入的控制数字电路启动的信号，在所述使能信号为高电平时，启用数字电路，在所述使能信号为低电平时，停用数字电路和时钟信号。在输入使能信号为高电平时，所述门控使能信号置为高电平，在所述触发单元10的控制端接收到来自所述延时单元30的延时信号时，所述门控使能信号置为低电平。所述门控时钟信号是控制数字电路启动的时钟信号，在所述门控单元20接收到置为高电平的所述门控使能信号时，所述门控时钟信号输出为外部输入的时钟信号，在所述门控单元20接收到置为低电平的所述门控使能信号时，所述门控时钟信号输出为低电平。所述延时单元30在接收到所述门控使能信号时，产生所述延时信号，将所述延时信号传输至所述触发单元10的控制端，在所述延时信号到达设置的延时时间后，控制所述触发单元10输出的所述门控使能信号置为低电平，所述延时时间可以设置为数字电路处理事件的最长时间，所述数字电路处理事件的最长时间可以是数字电路在执行功能处理各种事件中的最长时间。

可以理解的是，在高电平的外部输入的使能信号传输至所述触发单元10的输入端时，所述触发单元10输出端的门控使能信号置为高电平，控制所述门控单元20输出所述门控时钟信号，同时所述延时单元30输出延时信号至所述触发单元10的控制端，在经过所述延时时间后，控制所述门控使能信号置为低电平，此时所述门控单元20输出信号置为低电平，控制数字电路停止。

需要说明的是，参照图2，图2为现有技术中传统门控时钟电路的电路结构图。在现有技术中，传统门控时钟电路采用：与门门控、锁存器门控和寄存器门控。在与门门控中，当外部输入的使能信号高电平宽度小于外部输入时钟信号半个周期且刚好在外部输入时钟信号的低电平期间时，即使外部输入使能信号为高电平，门控时钟信号也无法启动；并且在外部输入的使能信号变为低电平时，门控时钟信号立即关闭。在锁存器门控中，当外部输入的使能信号高电平宽度小于外部输入时钟信号半个周期且刚好在外部输入时钟信号的高电平期间时，即使外部输入使能信号为高电平，门控时钟信号也无法启动；并且在外部输入的使能信号变为低电平时，外部输入时钟信号下一个低电平周期到来时，门控时钟信号就会关闭。在寄存器电路中，当外部输入的使能信号高电平宽度小于外部输入时钟信号半个周期且刚好不在外部输入时钟信号的下降沿期间时，即使外部输入使能信号为高电平，门控时钟信号也无法启动；并且在外部输入的使能信号变为低电平时，外部输入时钟信号下一个下降沿到来时，门控时钟信号就会关闭。时钟周期对应的时间极短，无法满足很多情况下数字电路处理事件的工作时间要长于使能信号的高电平时间。因此，传统门控时钟电路有外部输入的异步窄脉冲使能信号无法启动门控时钟信号，数字电路无法正常启动的问题。

在本实施例中，首先通过所述触发单元10接收外部输入的使能信号，产生门控使能信号，并将所述门控使能信号分别传输至所述门控单元20以及所述延时单元30；所述门控单元20根据所述门控使能信号产生门控时钟信号，并将所述门控时钟信号传输至所述延时单元30；所述延时单元30根据所述门控使能信号和所述门控时钟信号产生延时信号，并将所述延时信号传输至所述触发单元10；所述触发单元10根据所述延时信号调节所述门控使能信号的宽度。通过延时单元30产生延时时间可以设置的延时信号，控制门控使能信号延时关闭，控制数字电路启动的门控时钟信号也会延时停止，因此即使输入使能信号是窄脉冲时也能够启动时钟功能，并能够控制时钟信号的延时关闭，确保数字电路处理事件的完整性。

参照图3，图3为本发明门控时钟电路第二实施例的电路结构图，基于上述门控时钟电路的第一实施例提出本发明门控时钟电路的第二实施例。

在本实施例中，所述触发单元10包括：第一触发器D1；所述第一触发器DFF1的输入端接收外部输入的使能信号，所述第一触发器D1的输出端同时与所述门控单元20的第一端以及所述延时单元30的第一端连接，所述第一触发器DFF1的控制端与所述延时单元30的第二端连接。

进一步地，所述第一触发器DFF1还通过置位端与所述外部输入连接。

需要说明的是，所述第一触发器DFF1可以是具有置位功能的D边沿触发器，置位端接收到外部输入的高电平信号时，输出端会输出高电平信号；置位端接收到外部输入的低电平信号时，输出端输出的信号是控制端在接收到边沿触发前的输入端的信号，在控制端没有接收到边沿触发时，输出端输出的信号维持现态不变。

可以理解的是，所述第一触发器DFF1控制端接收的信号可以是延时单元30输出的延时信号，在所述延时信号的下降沿时控制所述第一触发器DFF1输出端输出的门控使能信号关闭。

进一步地，所述门控单元20包括：第一与门芯片G1；所述第一与门芯片G1的第一输入端与所述第一触发器DFF1的输出端连接，所述第一与门芯片G1的第二输入端与外部输入的时钟信号连接，所述第一与门芯片G1的输出端与所述延时单元30连接。

需要说明的是，所述第一与门芯片G1的功能是在所述第一输入端和第二输入端均为高电平时，所述输出端输出为高电平，在所述第一输入端和第二输入端任一端为低电平时，所述输出端输出为低电平。

可以理解的是，所述第一与门芯片G1的第一输入端接收所述第一触发器DFF1输出端的门控使能信号，在所述门控使能信号为高电平时，输出端输出的门控时钟信号即为外部输入的时钟信号。

进一步地，所述延时单元30包括：第一分频器DIV1；所述第一分频器DIV1的第一输入端与所述第一触发器DFF1的输出端连接，所述第一分频器DIV1的第二输入端与所述第一与门芯片G1的输出端连接，所述第一分频器DIV1的输出端与所述第一触发器DFF1的控制端连接。

需要说明的是，所述第一分频器DIV1可以对所述第一输入端接收的信号进行分频处理，产生一个新的延时信号。所述第一分频器DIV1第二输入端接收的信号作为复位信号，复位信号为低电平时，所述第一分频器DIV1的输出端置为低电平。

可以理解的是，所述第一分频器DIV1第一输入端接收所述第一与门芯片G1输出端输出的门控时钟信号，并将所述门控时钟信号分频在输出端产生延时信号，经过延时时间后，延时信号由高电平转至低电平，下降沿控制所述第一触发器DFF1关闭所述门控使能信号，置为低电平的门控使能信号传输至所述第一分频器DIV1的第二输入端，所述第一分频器DIV1的输出端被置为低电平。

在本实施例中，所述第一触发器DFF1的输入端和置位端接收到外部输入使能信号为高电平时，输出端的门控使能信号置为高电平，并将所述门控使能信号传输至所述第一与门芯片G1和所述第一分频器DIV1，所述第一与门芯片G1输出端的门控时钟信号为外部输入的时钟信号，所述第一分频器DIV1启动分频功能，将所述门控时钟信号分频得到延时信号，并将所述延时信号传输至所述第一触发器DFF1的控制端，在经过延时时间后延时信号由高电平转为低电平的下降沿控制第一触发器DFF1输出端的门控使能信号置为低电平，所述第一与门芯片G1输出端的门控时钟信号置为低电平，所述第一分频器DIV1输出端的延时信号置为低电平。通过所述第一分频器DIV1的延时信号，让所述第一与门芯片G1输出的门控时钟信号在外部输入的使能信号置为低电平后还能保持设定的延时时间。从而实现外部输入的使能信号是窄脉冲时也能够启动时钟功能，并能够控制时钟信号的延时关闭，确保数字电路处理事件的完整性。

参照图4，图4为本发明门控时钟电路第三实施例的电路结构图，基于上述门控时钟电路的第一实施例提出本发明门控时钟电路的第三实施例。

在本实施例中，所述触发单元10包括：与非门芯片A1和第二触发器DFF2；所述与非门芯片A1的第一输入端接收外部输入的置位信号，所述与非门芯片A1的第二输入端接收外部输入的使能信号，所述与非门芯片A1的输出端与所述第二触发器DFF2的置位端连接，所述第二触发器DFF2的输入端接收外部输入的使能信号，所述第二触发器DFF2的控制端与所述延时单元30的第三端连接，所述第二触发器DFF2的输出端与所述门控单元20的第一端连接，所述第二触发器DFF2的复位端接收外部输入的置位信号。

需要说明的是，所述与非门芯片A1的功能是在所述第一输入端和第二输入端均为高电平时，所述输出端输出为低电平，在所述第一输入端和第二输入端任一端为低电平时，所述输出端输出为高电平。所述第二触发器DFF2可以是具有置位和复位功能的D边沿触发器，置位端接收到外部输入的低电平信号时，输出端会输出低电平信号；复位端接收到外部输入的低电平信号时，输出端会输出高电平信号；置位端和复位端接收到外部输入的信号均为高电平时，所述第二触发器DFF2输出端输出的信号是控制端在接收到边沿触发前的输入端的信号，在控制端没有接收到边沿触发时，输出端输出的信号维持现态不变。

可以理解的是，所述第二触发器DFF2控制端接收的信号可以是延时单元30输出的延时信号，在所述延时信号的下降沿时，且所述置位端和所述复位端均接收到高电平信号时，控制所述第二触发器DFF2输出端输出的门控使能信号关闭。

进一步地，所述门控单元20包括：第二与门芯片G2和第三与门芯片G3；所述第二与门芯片G2的第一输入端接收外部输入的置位信号，所述第二与门芯片G2的第二输入端同时与所述第二触发器DFF2的输出端以及所述第三与门芯片G3的第一输入端连接，所述第三与门芯片G3的第二输入端接收外部输入的时钟信号，所述第二与门芯片G2的输出端以及所述第三与门芯片G3的输出端同时与所述延时单元30连接。

可以理解的是，所述第二与门芯片G2同时接收外部输入的置位信号和所述第二触发器DFF2输出端的门控使能信号，在所述置位信号和所述门控使能信号均为高电平时，所述第二与门芯片G2输出端输出分频置位信号为高电平，并将所述分频置位信号传输至所述延时单元30，所述第三与门芯片G3的第一输入端接收所述第二触发器DFF2输出端的门控使能信号，在所述门控使能信号为高电平时，输出端输出的门控时钟信号即为外部输入的时钟信号。

进一步地，所述延时单元30包括：第二分频器DIV2；所述第二分频器DIV2的第一输入端与所述第三与门芯片G3的输出端连接，所述第二分频器DIV2的第二输入端与所述第二与门芯片G2的输出端连接，所述第二分频器DIV2的输出端与所述第二触发器DFF2的控制端连接。

可以理解的是，所述第二分频器DIV2第一输入端接收所述第三与门芯片G3输出端输出的门控时钟信号，并将所述门控时钟信号分频，在输出端产生延时信号，经过延时时间后，延时信号由高电平转至低电平，下降沿控制所述第二触发器DFF2输出的分频置位信号置为低电平，置为低电平的所述分频置位信号传输至所述第二分频器DIV2的第二输入端，所述第二分频器DIV2的输出端被置为低电平。

在本实施例中，所述第二触发器DFF2的输入端、置位端和复位端接收到高电平时，输出端的门控使能信号置为高电平，并将所述门控使能信号传输至所述第二与门芯片G2和所述第三与门芯片G3，所述第二与门芯片G2输出端的分频置位信号为高电平，所述第三与门芯片G3输出端的门控时钟信号为外部输入的时钟信号，所述第二分频器DIV2启动分频功能，将所述门控时钟信号分频得到延时信号，并将所述延时信号传输至所述第二触发器DFF2的控制端，在经过延时时间后延时信号由高电平转为低电平的下降沿控制第二触发器DFF2输出端的门控使能信号置为低电平，所述第二与门芯片G2输出端的分频置位信号为低电平，所述第三与门芯片G3输出端的门控时钟信号置为低电平，所述第二分频器DIV2输出端的延时信号置为低电平。通过所述第二分频器DIV2的延时信号，让所述第三与门芯片G3输出的门控时钟信号在外部输入的使能信号置为低电平后还能保持设定的延时时间。从而实现外部输入的使能信号是窄脉冲时也能够启动时钟功能，并能够控制时钟信号的延时关闭，确保数字电路处理事件的完整性。

本发明实施例提供了一种门控时钟电路应用方法，参照图5，图5为本发明门控时钟电路应用方法第一实施例的流程示意图。

本实施例中，所述门控时钟电路应用方法包括以下步骤：

步骤S501:获取所述触发单元的门控使能信号和所述门控单元的门控时钟信号；

需要说明的是，本实施方法的执行主体可以是具有信号延时处理功能的设备(如时钟芯片、延时芯片和分频器等)，或者是能够实现相同或相似功能的电子设备，例如包含上述延时单元的电子设备。本实施例将以包含上述延时单元的电子设备为例进行说明。

步骤S502：对所述门控使能信号和所述门控时钟信号进行处理，产生延时信号；

步骤S503：将所述延时信号传输至所述触发单元，以使所述触发单元基于所述延时信号，调节所述门控使能信号的宽度。

本实施例通过获取所述触发单元的门控使能信号和所述门控单元的门控时钟信号；对所述门控使能信号和所述门控时钟信号做延时处理，产生延时信号；将所述延时信号传输至所述触发单元，以使所述触发单元基于所述延时信号，调节所述门控使能信号的宽度。从而实现外部输入的使能信号是窄脉冲时也能够启动时钟功能，并能够控制时钟信号的延时关闭，确保数字电路处理事件的完整性。

本发明还公开了一种电子设备，包括上述的门控时钟电路。

由于电子设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种门控时钟电路，其特征在于，所述门控时钟电路包括：触发单元、门控单元和延时单元；

所述触发单元的输入端与外部输入连接，输出端同时与所述门控单元的第一端以及所述延时单元的第一端连接，控制端与所述延时单元的第二端连接，所述门控单元的第二端与所述延时单元的第三端连接；

所述触发单元，用于接收外部输入的使能信号，产生门控使能信号，并将所述门控使能信号分别传输至所述门控单元以及所述延时单元；

所述门控单元，用于接收所述门控使能信号，产生门控时钟信号，并将所述门控时钟信号传输至所述延时单元；

所述延时单元，用于接收所述门控使能信号和所述门控时钟信号，产生延时信号，并将所述延时信号传输至所述触发单元；

所述触发单元，还用于接收所述延时信号，调节所述门控使能信号的宽度。

2.如权利要求1所述的门控时钟电路，其特征在于，所述触发单元包括：第一触发器；

所述第一触发器的输入端接收外部输入的使能信号，所述第一触发器的输出端同时与所述门控单元的第一端以及所述延时单元的第一端连接，所述第一触发器的控制端与所述延时单元的第二端连接。

3.如权利要求2所述的门控时钟电路，其特征在于，所述第一触发器还通过置位端与所述外部输入连接；

所述第一触发器，用于在所述外部输入为高电平时，输出端输出高电平。

4.如权利要求3所述的门控时钟电路，其特征在于，所述门控单元包括：第一与门芯片；

所述第一与门芯片的第一输入端与所述第一触发器的输出端连接，所述第一与门芯片的第二输入端与外部输入的时钟信号连接，所述第一与门芯片的输出端与所述延时单元连接。

5.如权利要求4所述的门控时钟电路，其特征在于，所述延时单元包括：第一分频器；

所述第一分频器的第一输入端与所述第一触发器的输出端连接，所述第一分频器的第二输入端与所述第一与门芯片的输出端连接，所述第一分频器的输出端与所述第一触发器的控制端连接。

6.如权利要求1所述的门控时钟电路，其特征在于，所述触发单元包括：与非门芯片和第二触发器；

所述与非门芯片的第一输入端接收外部输入的置位信号，所述与非门芯片的第二输入端接收外部输入的使能信号，所述与非门芯片的输出端与所述第二触发器的置位端连接，所述第二触发器的输入端接收外部输入的使能信号，所述第二触发器的控制端与所述延时单元的第三端连接，所述第二触发器的输出端与所述门控单元的第一端连接，所述第二触发器的复位端接收外部输入的置位信号。

7.如权利要求6所述的门控时钟电路，其特征在于，所述门控单元包括：第二与门芯片和第三与门芯片；

所述第二与门芯片的第一输入端接收外部输入的置位信号，所述第二与门芯片的第二输入端同时与所述第二触发器的输出端以及所述第三与门芯片的第一输入端连接，所述第三与门芯片的第二输入端接收外部输入的时钟信号，所述第二与门芯片的输出端以及所述第三与门芯片的输出端同时与所述延时单元连接。

8.如权利要求7所述的门控时钟电路，其特征在于，所述延时单元包括：第二分频器；

所述第二分频器的第一输入端与所述第三与门芯片的输出端连接，所述第二分频器的第二输入端与所述第二与门芯片的输出端连接，所述第二分频器的输出端与所述第二触发器的控制端连接。

9.一种电子设备，其特征在于，所述电子设备包括：如权利要求1至8任一项所述的门控时钟电路。

10.一种门控时钟电路应用方法，其特征在于，所述门控时钟电路应用方法包括：

获取所述触发单元的门控使能信号和所述门控单元的门控时钟信号；

对所述门控使能信号和所述门控时钟信号进行处理，产生延时信号；

将所述延时信号传输至所述触发单元，以使所述触发单元基于所述延时信号，调节所述门控使能信号的宽度。