CN117007951A - 一种基于二维扫描链结构的诊断方法 - Google Patents
一种基于二维扫描链结构的诊断方法 Download PDFInfo
- Publication number
- CN117007951A CN117007951A CN202311280314.7A CN202311280314A CN117007951A CN 117007951 A CN117007951 A CN 117007951A CN 202311280314 A CN202311280314 A CN 202311280314A CN 117007951 A CN117007951 A CN 117007951A
- Authority
- CN
- China
- Prior art keywords
- scan
- scanning
- dimensional
- scanning unit
- chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002405 diagnostic procedure Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000003745 diagnosis Methods 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000012360 testing method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种基于二维扫描链结构的诊断方法,部分或者全部采用二维标准扫描单元构成的扫描链,所述二维标准扫描单元在标准单元增加了一个输入数据和一个输入选择,形成一个X‑Y二维的扫描单元。所述基于二维扫描链结构的诊断方法,能够利用现有EDA技术准确的判断发生错误的位置,降低诊断难度和复杂度。
Description
技术领域
本发明涉及一种二维扫描链结构,尤其是涉及一种基于二维扫描链结构的诊断方法。
背景技术
扫描链/自动测试向量生成(Scan/ATPG)技术是目前一种比较成熟和广泛应用的测试技术。它是把电路中的正常功能(normal)时序单元(如DFF:D触发器)替换为一个scanmux
(扫描链选择器) 时序单元(SDFF:Scan mux DFF),简称为Scan DFF,作为一个扫描单元。扫描单元如图1所示,是在普通的时序寄存器的输入端增加了一个二输入选择单元,由信号SE选择数据信号D还是扫描输入信号SI,当SE为0时,数据信号D选通,当SE为1时,扫描输入信号SI选通。
使用时,其扫描使能(SE)端值为0时,电路工作在正常功能状态并能把D端的值锁存下来;当SE为1时,电路工作在所谓扫描模式(scan mode)并锁存扫描输入(SI)的值。之后把上一步中得到的Scan DFF的Q和SI连接在一起形成扫描链(scan chain)。在芯片的顶层有全局的SE信号,以及扫描链(scan chain)的输入输出信号:扫描输入SI和扫描输出SO。通过扫描链(scan chain)的连续动作,就可以把问题从对复杂时序电路的测试转化成测试组合电路。
目前的技术,芯片在进行扫描测试的时候,是按照如图1所示的一维结构的扫描单元进行设计的,即所谓的扫描链(Scan Chain),结构简单单一。但当芯片进行测试的阶段,很可能由于芯片流片(signoff)条件的改变或者测试条件的改变导致保持时间(holdtiming)问题。而扫描链(scan chain)因为逻辑简单,更容易发生保持(hold)时间问题。一旦发生问题,会导致整个Scan测试无法进行。另外也可能发生代工厂(foundry)因为工艺不稳定,导致有些scan chain 上的逻辑单元(cell)(芯片)的制造故障导致的scan chain问题。同样使得功能错误和Scan(扫描)测试异常。
具体案例:
案例1:三星65nm,DFF的制造缺陷使得信号的上升/下降(rising/failing)速度不一致,failing速度明显快于预期,使得时序问题(timing issue)。现象是普通功能(normalfunction)错误,且错误较多无法解释。同时发现Scan chain测试失效(fail)。
案例2:TSMC 16nm,CPU在高性能模式(turbo mode)电压超过芯片流片的时序(TIMING signoff)标准,导致良率(yield)不好,在Scan测试下诊断缺陷(defect)时候,发现扫描链失效比率(scan chain fail rate)也很高。
案例3:TSMC 16nm,FFC工艺切换到FFC+工艺,导致yield(产出)不好,在Scan测试下诊断defect(缺陷)时候,发现scan chain fail rate(扫描链失败率)也很高。
可见,在进行scan chain 诊断过程中,希望找到具体哪里发生故障点位置。但是目前的结构限制,是无法定位出具体哪里的问题。即使采用其他一些手段间接诊断(比如通过捕获(capture)方式分析方法),也是过程复杂且诊断精准度很低。有些电路甚至无法精准定位。
如图2所示,比如一旦图中第二行位置出现固定故障0,那么该条chain的输出全部是0(输入激励全部为1),即无法分辨故障发生在具体位置。该chain第一个坏点位置的故障后面的故障无法分辨,第二个扫描链的stuck At部分是否功能正确无法判断。
参考文献
[1] Tessent Shell Reference Manual Software Version 2022.2(TessentShell使用手册,其中,Tessent Shell是一个可以运行所有Tessent工具的平台。该平台包括共享的设计数据、公共数据库和强大的脚本工具,这些工具提供了一个完全自动化的DFT流程,也支持满足特定需求的定制化流程)。
发明内容
本发明提供了一种基于二维扫描链结构的诊断方法,解决了对于扫描链结构发生故障时的诊断问题,其技术方案如下所述:
一种基于二维扫描链结构的诊断方法,对于m条通过扫描单元组成的扫描链,至少有一对扫描单元采用二维扫描单元替代,其中一个扫描单元位于第p条扫描链的第i个,另一个扫描单元位于第q条扫描链的第j个,所述p和q均不大于m,通过两个二维扫描单元,能够定位的故障位置是第p条二维扫描单元之前的扫描单元,以及第q条二维扫描单元连接的第二输入数据端SI_Y的扫描链之后的所有扫描单元,所述p、q、m、i和j为自然数,所述二维扫描单元为嵌套的二输入选择器。
所述二维扫描单元,包括第一扫描单元,以及位于第一扫描单元内部的第二扫描单元,所述第一扫描单元包括第一输入数据端D、第一选择信号端SE、输出端Q,第二扫描单元包括第二输入信号端SI_X、第二输入数据端SI_Y和第二选择信号端SI_Sel,第二扫描单元的输出端作为第一扫描单元的第一输入信号端SI。
所述第一选择信号端SE值为0时,第一扫描单元能把第一输入数据端D的值锁存下来,输出端Q为第一输入数据端D的值;当第一选择信号端SE值为1时,第一扫描单元工作在扫描模式并锁存扫描第一输入信号端SI的值,输出端Q为第二扫描单元的输出信号;
所述第二选择信号端SI_Sel值为0时,第二扫描单元能把第二输入数据端SI_Y的值锁存下来,第一输入信号端SI为SI_Y;当第二选择信号端SI_Sel值为1时,第二扫描单元工作在扫描模式并锁存扫描第二输入信号端SI_X的值,第一输入信号端SI为SI_X。
所述第二输入信号端SI_X的前端与原有扫描链前一级扫描单元的输出端Q相连接;所述第二输入数据端SI_Y的前端与上一条扫描链的扫描单元的输出端Q连接,所述第二选择信号端SI_Sel的前端与系统的全局SI_Sel统一控制,是全局控制信号。
所述两个二维扫描单元位于同一扫描链时,将该扫描链后部的第二输入数据端SI_Y和同一扫描链前部的二维扫描单元的输出端Q相连。
所述扫描链中的扫描单元能够全部替换为二维扫描单元。
所述二维扫描单元的时序路径上增加一个第二扫描单元的单元延迟时间,采用保持时间检查的方法,所述保持时间检查的公式为:
Tlaunch+Tdp>Tcapture
其中Tlaunch 为触发时钟路径延迟;Tcapture为捕捉时钟路径延迟;Tdp为数据路径延迟。
所述基于二维扫描链结构的诊断方法,能够利用现有EDA技术准确的判断发生错误的位置,降低诊断难度和复杂度。
附图说明
图1是所述标准扫描单元和对应扫描链的示意图;
图2是所述多个标准扫描链的示意图;
图3是二维扫描单元的结构示意图;
图4是所述二维扫描链结构的实施例一的示意图;
图5是所述二维扫描链结构的实施例二的示意图。
具体实施方式
所述基于二维扫描链结构的诊断方法,采用一种新的二维扫描链设计,即部分或者全部采用二维扫描单元(2-D Scan DFF)构成的扫描链,所述二维扫描单元如图3所示,在扫描单元内部增加了一个新的扫描单元,所述新的扫描单元采用二输入选择器(MUX2),包括一个输入数据和一个输入选择,两者形成一个X-Y二维的扫描单元。外部的扫描单元称为第一扫描单元,内部新的扫描单元称为第二扫描单元。
所述二维扫描单元,位于第一扫描单元内部的第二扫描单元,所述第一扫描单元包括第一输入数据端D、第一选择信号端SE、输出端Q,第二扫描单元包括第二输入信号端SI_X、第二输入数据端SI_Y和第二选择信号端SI_Sel,第二扫描单元的输出端作为第一扫描单元的第一输入信号端SI。
所述第一选择信号端SE值为0时,第一扫描单元能把第一输入数据端D的值锁存下来,输出端Q为数据D;当第一选择信号端SE值为1时,第一扫描单元工作在扫描模式并锁存扫描第一输入信号端SI的值,输出端Q为第二扫描单元的输出信号(SI_Y或SI_X)。
相应的,当第二选择信号端SI_Sel值为0时,第二扫描单元能把第二输入数据端SI_Y的值锁存下来,第一输入信号端SI为SI_Y;当第二选择信号端SI_Sel值为1时,第二扫描单元工作在扫描模式并锁存扫描第二输入信号端SI_X的值,第一输入信号端SI为SI_X。
所述第二输入信号端SI_X的前端与原有扫描链前一级Scan DFF的输出端Q项连接。所述第二输入数据端SI_Y的前端与上一条扫描链的Scan DFF 的输出端Q连接。所述第二选择信号端SI_Sel的前端与系统的全局SI_Sel统一控制,和信号SE类似,都是全局控制信号。
如图4所示,在第二条和第三条扫描链上各替换了一个二维扫描单元2-D ScanDFF,即可对第二条原有扫描链的故障进行定位,可定位的故障位置是第二条二维扫描单元之前的ScanDFF及第三条二维扫描单元连接的第二输入数据端SI_Y的Scan DFF之后的所有Scan DFF。故二维扫描单元的替换必须成对出现,这样才能定位一个故障及其故障位置。如果扫描链上替换的二维扫描单元个数越多,那么可以定位的故障个数和位置就可以更精准。当全部替换为二维扫描单元后,如图5所示,那么就可以准确定位到某一个故障以其位置。
图4中替换的是不同行,同行进行替换也可以,只需将该扫描链后部的二维扫描单元的输入端SI_Y和同一扫描链前部的二维扫描单元的输出端Q相连。
上图可知,二维扫描单元因为增加了一级SI_Y和SI_X的第二扫描单元,所述第二扫描单元采用二输入选择器(MUX2)的结构,通过增加数据通路的延迟,最常用的修复是保持时间检查(hold violation)的方法。保持时间检查是指数据不能传输太快,导致下一次数据的锁存不到。
公式为:
Tlaunch+Tdp>Tcapture
其中Tlaunch 为触发时钟路径延迟;Tcapture为捕捉时钟路径延迟;Tdp为数据路径延迟。在没有增加这个SI_Y和SI_X的多路选择器的时候,上面的公式中的Tdp就只有一个MUX单元的延迟;二维的标准扫描单元,是2个MUX单元的延迟,增加了一个MUX的延迟,有利于满足保持时间检查的公式成立。
本专利通过增加一个二输入的多路选择器,增加了数据路径上的多路选择器的Tdp数据路径延迟,来解决保持时间违例问题。在扫描链上的逻辑只有一个MUX,发明中的二维标准扫描单元是有2个MUX。对于正常功能的时序路径上会增加一个MUX的单元延迟时间,影响很小,且可以选择不同的扇出能力的MUX单元进行优化,进一步降低影响。
如图4所示的实施例一中,在某些关键路径或者关注的路径替换为二维扫描单元节点。其中,关键路径可以根据以往经验,判断出现故障几率大的路径处。关注路径可以是重要功能的路径,或频率最高的路径,或容易出现故障的路径,或关注的功能的路径等。因为替换二维标准扫描单元必须成对出现。和没有被替换的单元不冲突,通过SI_Sel信号来使能替换扫描链的穿链结构,两个运算时间互相不影响。
通过控制第二选择信号端SI_Sel的选择(SI_Sel=0),每一个二维扫描单元节点(2-D Scan DFF)可以来自两个数据来源。使得每个二维扫描单元节点的数据来自Y方向的扫描链节点。那么一旦某个节点发生故障,也不会影响整个扫描链的正常行为,从而可以判断具体哪个节点发生错误。
比如数据通路通过走不同的通路,输出跟预期一致可以快速判断出故障发生的位置。下面将介绍下判断过程:首先按照原有扫描链功能测试,即所有二维标准扫描单元的选通信号SI_Sel为1时,如图2所示,第二条扫描链的输出全为000000,表明第二条扫描链有故障,但故障位置未知,本条扫描链的测试都将失效。
但采用本发明后,再利用所有二维扫描单元的选通信号 SI_Sel=0选择SI-Y的路径的构成的新的扫描链进行测试,如图4所示的虚线所示,此时,如果第二条扫描链的输出为110000,而第三条扫描链子的输出是111111。则证明故障在图中Stuck-AT的位置。如果第二条扫描链的输出是100000/000000,则说明故障在图中的位置后面还其他位置的故障;如果第三天扫描链的输出为000000,则说明故障在图中的位置之前也有其他位置的故障。
通过图5提供的实施例二可知,将所有扫描节点都换为二维扫描单元节点。通过控制输入选择(SI_Sel=0),每一个二维扫描单元节点(2-D Scan DFF)可以来自两个数据来源。使得每个二维扫描单元节点的数据来自上一行的扫描链节点,最终扫描链从X方向扫描链,变为Y方向扫描链。那么一旦某个节点发生故障,通过X和Y方向两类扫描链的数据,综合可以判断具体哪个节点发生错误。
图中X方向扫描链是实线通路,Y方向扫描链的数据通路通过走虚线通路,结合X/Y扫描链的输出跟预期不一致的首位数字,可以快速判断出故障发生在出现数值0的位置。
发生故障,扫描结果的表示:
因为扫描逻辑控制全部为数值1,只要结果发生0,就为故障;
当然扫描逻辑也可以全部控制为0,那么只要结果有1,就为故障;
示意图只展示了控制全部为1,结果的故障为0的情况。
本发明产生的有益效果主要有:
(1)明显提升了芯片诊断和定位故障的准确度。为提高芯片良率提供数据支撑。
(2)通用性好,可以较好的适用于当前的EDA工具和流程。
(3)对于扫描路径(scan path)增加了一个MUX电路,MUX电路的增加的时序,可以有效缓解保持时间违约(hold timing violation)的发生。
本发明采用的是平移扫描链,如实施例一;或者改变X-Y扫描链方向,如实施例二,但不局限于以上两种,其他扫描链的调整模式或者拓扑结构也同样适用。
所述基于二维扫描链结构的诊断方法,具有以下特点:
1)部分或者全部采用二维结构的扫描单元结构,能够大大提高芯片诊断的精准度。
2)并比较方便的应用于当前的EDA工具和DFT流程。
3)扫描链可以多种组合,其拓扑结构也可以根据设计灵活处理,减少带scan的DFF带来的面积和功耗代价。
4)二维扫描单元结构,因为增加了MUX逻辑,有助于解决DFT时序路径的保持时间(hold time)收敛。
Claims (7)
1.一种基于二维扫描链结构的诊断方法,其特征在于:对于m条通过扫描单元组成的扫描链,至少有一对扫描单元采用二维扫描单元替代,其中一个扫描单元位于第p条扫描链的第i个,另一个扫描单元位于第q条扫描链的第j个,所述p和q均不大于m,通过两个二维扫描单元,能够定位的故障位置是第p条二维扫描单元之前的扫描单元,以及第q条二维扫描单元连接的第二输入数据端SI_Y的扫描链之后的所有扫描单元,所述p、q、m、i和j为自然数,所述二维扫描单元为嵌套的二输入选择器。
2.根据权利要求1所述的基于二维扫描链结构的诊断方法,其特征在于:所述二维扫描单元,包括第一扫描单元,以及位于第一扫描单元内部的第二扫描单元,所述第一扫描单元包括第一输入数据端D、第一选择信号端SE、输出端Q,第二扫描单元包括第二输入信号端SI_X、第二输入数据端SI_Y和第二选择信号端SI_Sel,第二扫描单元的输出端作为第一扫描单元的第一输入信号端SI。
3.根据权利要求2所述的基于二维扫描链结构的诊断方法,其特征在于:所述第一选择信号端SE值为0时,第一扫描单元能把第一输入数据端D的值锁存下来,输出端Q为第一输入数据端D的值;当第一选择信号端SE值为1时,第一扫描单元工作在扫描模式并锁存扫描第一输入信号端SI的值,输出端Q为第二扫描单元的输出信号;
所述第二选择信号端SI_Sel值为0时,第二扫描单元能把第二输入数据端SI_Y的值锁存下来,第一输入信号端SI为SI_Y;当第二选择信号端SI_Sel值为1时,第二扫描单元工作在扫描模式并锁存扫描第二输入信号端SI_X的值,第一输入信号端SI为SI_X。
4.根据权利要求3所述的基于二维扫描链结构的诊断方法,其特征在于:所述第二输入信号端SI_X的前端与原有扫描链前一级扫描单元的输出端Q项连接;所述第二输入数据端SI_Y的前端与上一条扫描链的扫描单元的输出端Q连接,所述第二选择信号端SI_Sel的前端与系统的全局SI_Sel统一控制,是全局控制信号。
5.根据权利要求1所述的基于二维扫描链结构的诊断方法,其特征在于:所述两个二维扫描单元位于同一扫描链时,将该扫描链后部的第二输入数据端SI_Y和同一扫描链前部的二维扫描单元输出端Q相连。
6.根据权利要求1所述的基于二维扫描链结构的诊断方法,其特征在于:所述扫描链中的扫描单元能够全部替换为二维扫描单元。
7.根据权利要求1所述的基于二维扫描链结构的诊断方法,其特征在于:所述二维扫描单元的时序路径上增加一个第二扫描单元的单元延迟时间,采用保持时间检查的方法,所述保持时间检查的公式为:
Tlaunch+Tdp>Tcapture
其中Tlaunch 为触发时钟路径延迟;Tcapture为捕捉时钟路径延迟;Tdp为数据路径延迟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311280314.7A CN117007951A (zh) | 2023-10-07 | 2023-10-07 | 一种基于二维扫描链结构的诊断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311280314.7A CN117007951A (zh) | 2023-10-07 | 2023-10-07 | 一种基于二维扫描链结构的诊断方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117007951A true CN117007951A (zh) | 2023-11-07 |
Family
ID=88569357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311280314.7A Pending CN117007951A (zh) | 2023-10-07 | 2023-10-07 | 一种基于二维扫描链结构的诊断方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117007951A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104375078A (zh) * | 2014-11-06 | 2015-02-25 | 北京时代民芯科技有限公司 | 一种扫描测试锁存器宏单元及扫描测试方法 |
CN107462828A (zh) * | 2016-06-03 | 2017-12-12 | 龙芯中科技术有限公司 | 网状扫描链结构及扫描触发器 |
US20200333398A1 (en) * | 2019-04-19 | 2020-10-22 | Mentor Graphics Corporation | Optimized Scan Chain Diagnostic Pattern Generation for Reversible Scan Architecture |
KR102273138B1 (ko) * | 2020-02-28 | 2021-07-02 | 연세대학교 산학협력단 | 스캔 체인 내 다중 고장을 진단하기 위한 장치 및 방법 |
-
2023
- 2023-10-07 CN CN202311280314.7A patent/CN117007951A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104375078A (zh) * | 2014-11-06 | 2015-02-25 | 北京时代民芯科技有限公司 | 一种扫描测试锁存器宏单元及扫描测试方法 |
CN107462828A (zh) * | 2016-06-03 | 2017-12-12 | 龙芯中科技术有限公司 | 网状扫描链结构及扫描触发器 |
US20200333398A1 (en) * | 2019-04-19 | 2020-10-22 | Mentor Graphics Corporation | Optimized Scan Chain Diagnostic Pattern Generation for Reversible Scan Architecture |
KR102273138B1 (ko) * | 2020-02-28 | 2021-07-02 | 연세대학교 산학협력단 | 스캔 체인 내 다중 고장을 진단하기 위한 장치 및 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7853846B2 (en) | Locating hold time violations in scan chains by generating patterns on ATE | |
US9562945B2 (en) | Modifying a scan chain for improved fault diagnosis of integrated circuits | |
US7761751B1 (en) | Test and diagnosis of semiconductors | |
KR102273138B1 (ko) | 스캔 체인 내 다중 고장을 진단하기 위한 장치 및 방법 | |
JP3996055B2 (ja) | 内部中間スキャンテスト故障をデバッグするテストアクセスポート(tap)コントローラシステムおよび方法 | |
US20040267480A1 (en) | Selective control of test-access ports in integrated circuits | |
JP2003084036A (ja) | 診断システム及び診断方法 | |
CN102841307A (zh) | 一种逻辑故障定位的方法 | |
US6662328B1 (en) | Method of making logic devices | |
CN101315412A (zh) | 一种扫描链故障诊断方法及系统 | |
CN110717307B (zh) | 一种基于边界扫描电路的sip器件可测试性方法 | |
CN117007951A (zh) | 一种基于二维扫描链结构的诊断方法 | |
US8441277B2 (en) | Semiconductor testing device, semiconductor device, and testing method | |
CN114781304A (zh) | 一种芯片的引脚状态控制方法、系统、芯片以及上位机 | |
Singh | A self-timed structural test methodology for timing anomalies due to defects and process variations | |
US7484150B2 (en) | Semiconductor integrated circuit design apparatus and semiconductor integrated circuit design method | |
Li et al. | IEEE standard 1500 compatible interconnect diagnosis for delay and crosstalk faults | |
US7370257B2 (en) | Test vehicle data analysis | |
WO2024067035A1 (zh) | 故障定位电路、方法、芯片及计算机可读存储介质 | |
Ouyang et al. | A Methdology for Testing Scan Chain with Diagnostic Enhanced Structure | |
Mark et al. | Localizing open interconnect defects using targeted routing in FPGA's | |
Tang et al. | Diagnosis of multiple faults based on fault-tuple equivalence tree | |
JPH0777562A (ja) | ショート故障診断データ生成方法 | |
JP3970088B2 (ja) | テスト回路 | |
Patil et al. | A Technique of X-PROP Verification of Power-Aware Debug Logic Integration Using Formal Verification Techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |