CN116998009A - 用于改进的配电网络（pdn）性能的在衬底之间包括无源组件的封装件 - Google Patents

用于改进的配电网络（pdn）性能的在衬底之间包括无源组件的封装件 Download PDF

Info

Publication number
CN116998009A
CN116998009A CN202280022785.5A CN202280022785A CN116998009A CN 116998009 A CN116998009 A CN 116998009A CN 202280022785 A CN202280022785 A CN 202280022785A CN 116998009 A CN116998009 A CN 116998009A
Authority
CN
China
Prior art keywords
substrate
interconnects
pillar
coupled
passive component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280022785.5A
Other languages
English (en)
Inventor
A·帕蒂尔
卫洪博
J·R·V·鲍特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116998009A publication Critical patent/CN116998009A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Power Conversion In General (AREA)

Abstract

一种器件包括：第一衬底，包括第一多个柱互连件；第二衬底，包括第二多个柱互连件，其中第二多个柱互连件通过多个焊料互连件被耦合到第一多个柱互连件；无源组件，位于第一衬底与第二衬底之间的；以及集成器件，被耦合到第一衬底。

Description

用于改进的配电网络(PDN)性能的在衬底之间包括无源组件 的封装件
相关申请的交叉引用
本申请要求于2021年4月8日在美国专利局提交的非临时申请序列号17/225，949的优先权和利益，其全部内容通过引用并入本文，就好像在以下完整地列出并用于所有适用目的一样。
技术领域
各种特征涉及封装件和衬底。
背景技术
图1图示了封装件100，封装件100包括衬底102和集成器件105。衬底102包括至少一个介电层120、多个互连件122和多个焊料互连件124。多个焊料互连件154被耦合到衬底102的第一表面和集成器件105。封装件100通过多个焊料互连件124被耦合到板106。存在改进封装件100的整体性能的持续需求。
发明内容
各种特征涉及封装件和衬底。
一个示例提供了一种器件，该器件包括：第一衬底，包括第一多个柱互连件；第二衬底，包括第二多个柱互连件，其中第二多个柱互连件通过多个焊料互连件被耦合到第一多个柱互连件；位于第一衬底与第二衬底之间的无源组件；以及耦合到第一衬底的集成器件。
另一示例提供了一种装置，该装置包括：具有用于第一柱互连的部件的第一衬底；具有用于第二柱互连的部件的第二衬底，其中用于第二柱互连的部件通过多个焊料互连件耦合到用于第一柱互连的部件；位于第一衬底与第二衬底之间的无源组件；以及耦合到第一衬底的集成器件。
另一示例提供了一种用于制造器件的方法。该方法提供包括第一多个柱互连件的第一衬底。该方法将无源组件耦合到第一衬底。该方法将包括第二多个柱互连件的第二衬底耦合到第一衬底。将第二衬底耦合到第一衬底包括通过多个焊料互连件，将第二多个柱互连件耦合到第一多个柱互连件。第二衬底被耦合到第一衬底，使得无源组件位于第一衬底与第二衬底之间。该方法将集成器件耦合到第一衬底。
附图说明
各种特征、性质和优点可以从以下结合附图阐述的详细描述中变得显而易见，其中相同的附图标记始终对应地标识。
图1图示了耦合到板的封装件的剖面图。
图2图示了封装件的剖面图，该封装件包括两个衬底和位于两个衬底之间的无源组件。
图3图示了封装件的特写剖面图，该封装件包括两个衬底和位于两个衬底之间的无源组件。
图4图示了封装件的特写剖面图，该封装件包括两个衬底和位于两个衬底之间的无源组件。
图5图示了封装件的特写剖面图，该封装件包括两个衬底和位于两个衬底之间的无源组件。
图6A-图6D图示了用于制造封装件的示例性序列，该封装件包括两个衬底和位于两个衬底之间的无源组件。
图7图示了用于制造封装件的方法的示例性流程图，该封装件包括两个衬底和位于两个衬底之间的无源组件。
图8A-图8C图示了用于制造衬底的示例性序列。
图9图示了用于制造衬底的方法的示例性流程图。
图10图示了包括三个衬底和位于两个衬底之间的无源组件的封装件的剖面图。
图11图示了包括三个衬底的封装件的剖面图。
图12图示了包括两个衬底的封装件的剖面图。
图13图示了可以集成裸片、电子电路、集成器件、集成无源器件(IPD)、无源组件、封装件和/或本文描述的器件封装件的各种电子器件。
具体实施方式
在以下描述中，给出了具体细节来提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，这些方面可以在没有这些具体细节的情况下进行实践。例如，电路可以在框图中示出，以避免在不必要的细节中掩盖各方面。在其他情况下，为了不掩盖本公开的各方面，可能未详细示出公知的电路、结构和技术。
本公开描述了一种器件，该器件包括：包括第一多个柱互连件的第一衬底、包括第二多个柱互连件的第二衬底、位于第一衬底与第二衬底之间的无源组件以及与第一衬底耦合的集成器件。第二多个柱互连件通过多个焊料互连件耦合到第一多个柱互连件。集成器件被配置为被电耦合到无源组件，作为配电网络(PDN)的一部分。器件还可以包括位于第一衬底和第二衬底之间的包封层，其中包封层至少部分地包封了无源组件、第一多个柱互连件、第二多个柱互连件和多个焊料互连件。无源组件在第一衬底与第二衬底之间的位置可以有助于改进封装件的PDN性能。
在衬底之间包括无源组件的示例性封装件
图2图示了封装件200的剖面图，封装件200包括两个衬底之间的无源组件。封装件200可以被实现为器件的一部分。封装件200包括集成器件201、衬底202、衬底204、集成器件203、集成器件205、包封层208、无源组件211、无源组件213、无源组件215、多个焊料互连件226和包封层260。封装件200通过多个焊料互连件226耦合到板209(例如，印刷电路板)。如下文将进一步描述的，无源组件(例如，213、215)中的至少一个无源组件位于衬底202和衬底204之间，这可以有助于改进封装件200的配电网络(PDN)性能。
衬底202可以是第一衬底。衬底202包括至少一个介电层220和多个互连件222。衬底202还可以包括多个柱互连件261。多个柱互连件261可以包括用于柱互连的部件(例如，用于第一柱互连的部件)。不同的衬底可以具有不同数目的金属层。在一些实现方式中，衬底202可以包括7个或少于7个的金属层。不同的实现方式可以针对衬底202使用不同的衬底。衬底202可以包括嵌入式迹线衬底(ETS)、层压衬底和/或无芯衬底。衬底202可以使用不同的工艺制造，包括ETS工艺、半加成工艺(SAP)和修改的半加成工艺(mSAP)。
衬底204可以是第二衬底。衬底204包括至少一个介电层240和多个互连件242。衬底204还可以包括多个柱互连件263。多个柱互连件263可以包括用于柱互连的部件(例如，用于第二柱互连件的部件)。不同的衬底可以具有不同数目的金属层。在一些实现方式中，衬底204可以包括4个或更少的金属层。不同的实现方式可以针对衬底204使用不同的衬底。衬底204可以包括嵌入式迹线衬底(ETS)、层压衬底和/或无芯衬底。衬底204可以使用不同的工艺制造，包括ETS工艺、半加成工艺(SAP)和修改的半加成工艺(mSAP)。
使用具有经组合的11个或少于11个金属层的两个衬底，可以有助于在衬底和/或封装件的制造工艺期间改进封装件的总体产率。同样，使用两个衬底而不是一个衬底允许无源组件(例如，213、215)中的至少一个无源组件位于更靠近集成器件的位置。例如，如果用单个衬底替换衬底202和衬底204，该单个衬底具有与衬底202和衬底204的金属层组合数目类似的数目的金属层，则无源组件213和215可以必须位于与无源组件211类似的表面上，这将使得无源组件213和215远离集成器件201。将无源组件213和/或215定位为远离集成器件201，可能导致封装件200的PDN性能下降。
集成器件203、集成器件205和无源组件211被耦合到衬底202的第一表面(例如，顶部表面)。例如，集成器件203通过多个焊料互连件234耦合到衬底202。类似地，集成器件205通过多个焊料互连件254耦合到衬底202。无源组件211通过多个焊料互连件231耦合到衬底202。包封层208形成并位于衬底202(例如，衬底202的第一表面)、集成器件203、集成器件205和/或无源组件211之上。包封层208可以包括模制件、树脂和/或环氧树脂。包封层208可以是用于包封的部件。
无源组件213、无源组件215和包封层260位于衬底202与衬底204之间。衬底202和衬底204各自被耦合到包封层260。包封层260可以包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。包封层260可以是用于包封的部件。衬底202通过多个柱互连件261、多个焊料互连件264和多个柱互连件263耦合到衬底204。包封层260可以包封无源组件213、无源组件215、多个柱互连件261、多个焊料互连件264和多个柱互连件263。
集成器件201通过多个焊料互连件214耦合到衬底204的第二表面(例如，底部表面)。集成器件201可以被横向定位到多个焊料互连件226。
封装件200包括配电网络(PDN)。在一些实现方式中，集成器件201、无源组件213、无源组件215、无源组件211、集成器件203和/或集成器件205可以是封装件200的PDN的一部分和/或被配置为被电耦合到封装件200的PDN。在一个示例中，集成器件201和无源组件213被配置为电耦合到封装件200的PDN。在另一示例中，集成器件203和无源组件213被配置为电耦合到封装件200的PDN。在集成器件201和无源组件213是封装件的PDN的一部分的示例中，无源组件213靠近集成器件201的事实有助于改进封装件200的PDN性能。如果无源组件213与无源组件211位于同一平面上，则由于无源组件213与集成器件201之间的距离和/或间隔增加，封装件200的PDN性能将不那么好。在一些实现方式中，无源组件213和集成器件201之间的竖直距离可以是4个金属层或更小。本领域普通技术人员可以使用(一个或多个)集成器件和(一个或多个)无源组件的任意组合作为封装件的PDN的一部分。注意，无源组件213和/或215可以位于封装件200的不同位置中。例如，无源组件213和/或215可以被耦合到衬底202的顶部表面。还注意，在一些实现方式中，衬底202与衬底204之间可以不存在无源组件。注意，封装件200可以包括两个或更多个衬底。例如，封装件200可以包括衬底202、衬底204和第三衬底。第三衬底可以类似于衬底202和/或衬底204。以下进一步描述的图10图示了包括多于两个衬底的封装件的示例。
图3-图5图示了无源组件可以如何被定位并且被耦合在两个衬底之间的各种示例。图3-图5中所示的配置可以适用于图2的封装件200。
图3图示了与衬底202和衬底204耦合的无源组件215的示例。无源组件215的顶部部分被耦合(例如，机械耦合)到衬底202的底部表面。包封层260可以帮助将无源组件215耦合到衬底202。在一些实现方式中，粘合剂可以被用于将无源组件215耦合到衬底202。无源组件215的底部部分通过焊料互连件366b耦合(例如，机械耦合、电耦合)到衬底204的顶部表面。无源组件215可以通过焊料互连件366b耦合到互连件242b。在一些实现方式中，通过封装件的PDN的电流可以穿过无源组件215、焊料互连件366b、互连件242b、互连件242a、柱互连件263a、焊料互连件264a、柱互连件261a和互连件222a。注意，穿过封装件的PDN的电流可以穿过其他互连件和/或不同的方向。
图4图示了耦合到衬底202和衬底204无源组件215的另一示例。无源组件215的底部部分被耦合(例如，机械耦合)到衬底204的顶部表面。包封层260可以帮助将无源组件215耦合到衬底204。在一些实现方式中，粘合剂可以被用于将无源组件215耦合到衬底204。无源组件215的顶部部分通过焊料互连件364b耦合(例如，机械耦合、电耦合)到衬底202的底部表面。无源组件215可以通过焊料互连件364b耦合到互连件222b。在一些实现方式中，穿过封装件的PDN的电流可以穿过互连件242a、柱互连件263a、焊料互连件264a、柱互连件261a、互连件222a、互连件222b、焊料互连件364b和无源组件215。注意，穿过封装件的PDN的电流可以穿过其他互连件和/或不同的方向。
图5图示了耦合到衬底202和衬底204的无源组件215的另一示例。无源组件215的底部部分通过焊料互连件366b耦合(例如，机械耦合、电耦合)到衬底204的底部表面。无源组件215可以通过焊料互连件366b耦合到互连件242b。无源组件215的顶部部分通过焊料互连件364b耦合(例如，机械耦合、电耦合)到衬底202的底部表面。无源组件215可以通过焊料互连件364b耦合到互连件222b。
注意，无源组件213可以以图3-图5中描述的方式和/或配置类似地耦合(例如，电耦合、机械耦合)到衬底202和衬底204。不同的实现方式可以在衬底202和衬底204之间具有不同的间隔(例如，最小间隔)。在一些实现方式中，衬底202的底部表面和衬底204的顶部表面之间的最小间隔可以是约120微米。在一些实现方式中，包封层260可以具有120微米的最小厚度。在一些实现方式中，位于衬底202和衬底204之间的无源组件可以具有100微米或更小的厚度。在一些实现方式中，多个柱互连件261可以具有60微米或更小的厚度(例如，约50微米)。在一些实现方式中，多个柱互连件263可以具有60微米或更小的厚度(例如，约50微米)。
集成器件(例如，201、203、205)可以包括裸片(例如，半导体裸芯片)。集成器件可以包括射频(RF)器件、无源器件、滤波器、电容器、电感器、天线、发射器、接收器、基于GaAs的集成器件、表面声波(SAW)滤波器、体声波(BAW)滤波器、发光二极管(LED)集成器件、基于硅(Si)的集成器件、基于碳化硅(SiC)的集成器件、处理器、存储器、功率管理集成器件和/或其组合。集成器件(例如，201、203、205)可以包括至少一个电子电路(例如，第一电子电路、第二电子电路等)。无源组件(例如，211、213、215)可以包括表面安装器件(SMD)。无源组件可以包括分立无源组件。无源组件可以包括集成无源器件(IPD)。无源组件可以包括电容器或电阻器。
由于至少一个无源组件可以物理地靠近至少一些集成器件的事实，封装件200的配置和设计提供了具有改进的PDN性能的封装件。此外，使用具有较少金属层数的衬底可以有助于改进衬底的产率，这有助于降低衬底的成本。在一些实现方式中，可以在第一衬底和第二衬底之间使用不同的衬底组合。例如，第一衬底可以具有较低密度的互连件，而第二衬底可以具有较高密度的互连件。
在描述了各种封装件之后，现在将在以下描述用于制造封装件的序列。
用于制造在衬底之间包括无源组件的封装件的示例性序列
图6A-图6D图示了用于提供或制造封装件的示例性序列，封装件包括衬底之间的无源组件。在一些实现方式中，图6A-图6D的序列可以被用于提供或制造图2的封装件200或本公开中描述的任何封装件。
应当注意，图6A-图6D的序列可以将一个或多个阶段组合来简化和/或阐明用于提供或制造封装件的序列。在一些实现方式中，的顺序可以被更改或修改。在一些实现方式中，一个或多个工艺可以在不脱离本公开的精神的情况下被替换或更换。不同的实现方式可以以不同的方式来制造封装件。
如图6A所示，阶段1图示了衬底202被提供之后的状态。衬底202包括至少一个介电层220和多个互连件222。衬底202可以包括不同数目的金属层。衬底202可以包括层压衬底和/或无芯衬底(例如，ETS)。衬底202可以是第一衬底。
阶段2图示了在衬底202之上形成多个柱互连件261之后的状态。镀覆工艺可以被用于形成多个互连件261。多个柱互连件261可以被视为衬底202的一部分。
阶段3图示了无源组件213和无源组件215被耦合到衬底202之后的状态。拾取和放置工艺可以被用于将无源组件放置在衬底202之上。在一些实现方式中，粘合剂可以被用于将无源组件耦合到衬底202。在一些实现方式中，焊料回流工艺可以被用于将无源组件耦合到衬底202。
阶段4图示了在多个柱互连件261之上形成多个焊料互连件264之后的状态。焊料回流工艺可以被用于在多个柱互连件261之上形成多个焊料互连件264。
如图6B所示，阶段5图示了在提供衬底204之后的状态。衬底204包括至少一个介电层240和多个互连件242。衬底204可以包括不同数目的金属层。衬底204可以包括层压衬底和/或无芯衬底(例如，ETS)。衬底204可以是第二衬底。
阶段6图示了在衬底204之上形成多个柱互连件263之后的状态。镀覆工艺可以被用于形成多个互连件263。多个柱互连件263可以被视为衬底204的一部分。
阶段7图示了衬底202被耦合到衬底204之后的状态，使得无源组件213和无源组件215位于衬底202与衬底204之间。衬底202通过多个柱互连件261、多个焊料互连件264和多个柱互连件263耦合到衬底204。包封层260可以在将衬底202和衬底204耦合的工艺期间，或者在衬底202和衬底202的耦合之后，在衬底202和衬底202之间形成。质量回流工艺、倒装附接工艺和/或热压缩倒装(TCFC)工艺可以被用于耦合衬底202和衬底204。包封层260可以包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。在一些实现方式中，压缩和传递成型工艺、片状成型工艺或液体成型工艺可以被用来形成包封层260。
阶段8，如图6C所示，图示了集成器件201被耦合到衬底202的第二表面(例如，底部表面)之后的状态。集成器件201可以通过多个焊料互连件214耦合到衬底204。焊料回流工艺可以被用于将集成器件201耦合到衬底204。
阶段9图示了集成器件203、集成器件205和无源组件211被耦合到衬底202的第一表面(例如，顶部表面)之后的状态。集成器件203可以通过多个焊料互连件234耦合到衬底202。集成器件205可以通过多个焊料互连件254耦合到衬底202。无源组件211可以通过多个焊料互连件231耦合到衬底202。一个或多个焊料回流工艺可以被用于将多个焊料互连件(例如，231、234、254)耦合到衬底202。
阶段10，如图6D所示，图示了在衬底202、集成器件203、集成器件205和/或无源组件211之上形成包封层208之后的状态。包封层208可以包封集成器件203、集成器件205和/或无源组件211。压缩和传递成型工艺、片状成型工艺或液体成型工艺可以被用来形成包封层208。
阶段11图示了多个焊料互连件226被耦合到衬底204的底部表面的状态。焊料回流工艺可以被用于将多个焊料互连件226耦合到衬底204。多个焊料互连件226可以从多个互连件242耦合到焊盘互连件。多个焊料互连件226可以横向地定位到集成器件201。阶段11可以图示封装件200，封装件200包括位于两个衬底之间的至少一个无源组件。
用于制造在衬底之间包括无源组件的封装件的方法的示例流程图
在一些实现方式中，制造封装件包括若干工艺。图7图示了用于提供或制造封装件的方法700的示例性流程图，封装件包括位于两个衬底之间的至少一个无源组件。在一些实现方式中，图7的方法700可以被用于提供或制造图2的封装件200。然而，图7的方法700可以被用于制造本公开中的任何封装件。
应当注意，图7的方法可以组合一个或多个工艺，以简化和/或阐明用于提供或制造封装件的方法。在某些实现方式中，工艺的顺序可以被更改或修改。
方法提供(在705处)第一衬底(例如，衬底202)，在第一衬底之上形成柱互连件并将至少一个无源组件(例如，213、215)耦合到第一衬底。衬底202包括至少一个介电层220和多个互连件222。衬底202可以包括不同数目的金属层。衬底202可以包括层压衬底和/或无芯衬底(例如，ETS)。图6A的阶段1图示并描述了提供衬底的示例。在衬底之上形成多个柱互连件可以包括使用镀覆工艺。图6A的阶段2图示并描述了形成柱互连件的示例。(一个或多个)无源组件可以被耦合到衬底的表面。图6A的阶段3图示并描述了将至少一个无源组件耦合到衬底的示例。在一些实现方式中，多个焊料互连件(例如，264)可以在多个柱互连件之上形成。图6A的阶段4图示并描述了形成焊料互连件的示例。
方法提供(在710处)第二衬底(例如，衬底204)并在第二衬底之上形成柱互连件。衬底204包括至少一个介电层240和多个互连件242。衬底204可以包括不同数目的金属层。衬底204可以包括层压衬底和/或无芯衬底(例如，ETS)。图6B的阶段5图示并描述了提供衬底的示例。在衬底之上形成多个柱互连件可以包括使用镀覆工艺。图6B的阶段6图示并描述了形成柱互连件的示例。
方法将第二衬底(例如，衬底204)耦合(在715处)到第一衬底(例如，202)。第二衬底可以通过包封层(例如，260)耦合到第一衬底。在将第一衬底和第二衬底耦合的工艺期间，或在第一衬底和第二衬底的耦合之后，包封层260可以被形成在第一衬底与第二衬底之间。包封层260可以包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。在一些实现方式中，压缩和传递成型工艺、片状成型工艺或液体成型工艺可以被用于形成包封层260。第二衬底被耦合到第一衬底，使得至少一个无源组件(例如，213、215)位于第一衬底和第二衬底之间。第一衬底通过多个柱互连件(例如，261)、多个焊料互连件(例如，264)和多个柱互连件(例如，263)被耦合到第二衬底。图6B的阶段7图示并描述了将第二衬底耦合到第一衬底的示例。
该方法将(一个或多个)集成器件和/或(一个或多个)无源组件耦合(在720处)到第一衬底和第二衬底。例如，集成器件201可以被耦合到第二衬底(例如，衬底204)并且集成器件203和无源组件211可以被耦合到第一衬底(例如，衬底202)。将(一个或多个)集成器件和/或(一个或多个)无源组件耦合可以包括使用焊料回流工艺。图6C的阶段8和9图示并描述了将集成器件和无源组件耦合到衬底的示例。
方法在第一衬底之上形成(在725处)包封层(例如，208)。包封层208可以在衬底202、集成器件203、集成器件205和/或无源组件211之上形成。包封层208可以包封集成器件203、集成器件205和/或无源组件211。压缩和传递成型工艺、片状成型工艺或液体成型工艺可以被用于形成包封层208。图6D的阶段10图示并描述了形成包封层的示例。
该方法将焊料互连件(例如，226)耦合(在730处)到第二衬底(例如，衬底204)。多个焊料互连件226可以被耦合到衬底204的底部表面。焊料回流工艺可以被用于将多个焊料互连件226耦合到衬底204。多个焊料互连件226可以从多个互连件242耦合到焊盘互连件。图6D的阶段11图示并描述了将焊料互连件耦合到衬底的示例。
用于制造衬底的示例性序列
在一些实现方式中，制造衬底包括若干工艺。图8A-图8C图示了用于提供或制造衬底的示例性序列。在一些实现方式中，图8A-图8C的序列可以被用于提供或制造图2的衬底202和/或衬底204。然而，图8A-图8C的方法可以被用于制造本公开中描述的任何衬底。
应当注意，图8A-图8C的序列可以组合一个或多个阶段，以简化和/或阐明用于提供或制造衬底的序列。在某些实现方式中，工艺的顺序可以被更改或修改。在一些实现方式中，一个或多个工艺可以在不脱离本公开的范围的情况下被替换或更换。
如图8A所示，阶段1图示了提供载体800并在载体800之上形成金属层之后的状态。金属层可以被图案化来形成互连件802。镀覆工艺和蚀刻工艺可以被用于形成金属层和互连件。在一些实现方式中，载体800可以被提供有金属层，金属层被图案化而形成互连件802。
阶段2图示了在载体800和互连件802之上形成介电层820之后的状态。介电层820可以包括聚酰亚胺。然而，不同的实现方式可以针对介电层使用不同的材料。
阶段3图示了在介电层820中形成多个腔810之后的状态。多个腔810可以使用蚀刻工艺(例如，光蚀刻工艺)或激光工艺形成。
阶段4图示了在介电层820中和之上、包括在多个腔810中和之上形成互连件812之后的状态。例如，可以形成过孔、焊盘和/或迹线。镀覆工艺可以被用于形成互连件。
阶段5图示了在介质层820之上形成另一介电层822之后的状态。介电层822可以与介电层820的材料相同。然而，不同的实现方式可以针对介电层使用不同的材料。
如图8B所示，阶段6图示了在介电层822中形成多个腔830之后的状态。蚀刻工艺或激光工艺可以被用于形成腔830。
阶段7图示了在介电层822中和之上、包括在多个腔830中和之上形成互连件814之后的状态。例如，可以形成过孔、焊盘和/或迹线。镀覆工艺可以被用于形成互连件。
阶段8图示了在介质层822之上形成另一介电层824之后的状态。介电层824可以与介电层820的材料相同。然而，不同的实现方式可以针对介电层使用不同的材料。
阶段9图示了在介电层824中形成多个腔840之后的状态。蚀刻工艺或激光工艺可以被用于形成腔840。
阶段10，如图8C所示，图示了在介电层824中和之上、包括在多个腔840中和之上形成互连件816之后的状态。例如，可以形成过孔、焊盘和/或迹线。镀覆工艺可以被用于形成互连件。
部分或全部互连件802、812、814和/或816可以限定衬底801的多个互连件852。介电层820、822、824可以由至少一个介电层850表示。
阶段11图示了载体800从介电层850解耦(例如，移除、研磨掉)，留下衬底801之后的状态，衬底801包括至少一个介电层850和多个互连件852。衬底801可以表示衬底202和/或衬底204。
阶段12图示了在衬底801之上形成第一阻焊层860和第二阻焊层862之后的状态。沉积工艺可以被用于形成第一阻焊层860和第二阻焊层862。在一些实现方式中，在至少一个介电层850之上可以不形成或形成一个阻焊层。
不同的实现方式可以使用不同的工艺来形成(一个或多个)金属层。在一些实现方式中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺用于形成(一个或多个)金属层。例如，溅射工艺、喷涂工艺和/或镀覆工艺可以被用于形成(一个或多个)金属层。用于衬底制造的方法的示例性流程图
在一些实现方式中，制造衬底包括若干工艺。图9图示了用于提供或制造衬底的方法900的示例性流程图。在一些实现方式中，图9的方法900可以被用于提供或制造图2的(一个或多个)衬底。例如，图9的方法可以被用于制造衬底202和/或衬底204。
注意，图9的方法可以组合一种或多种工艺，以简化和/或阐明用于提供或制造衬底的方法。在某些实现方式中，工艺的顺序可以被更改或修改。
该方法提供(在905处)载体800。不同的实现方式可以针对载体使用不同的材料。载体可以包括衬底、玻璃、石英和/或载带。图8A的阶段1图示并描述了所提供的载体的示例。
该方法在载体800之上形成(在910处)金属层。金属层可以被图案化来形成互连件。镀覆工艺可以被用于形成金属层和互连件。在一些实现方式中，载体可以包括金属层。载体之上的金属层可以被图案化而形成互连件(例如，802)。图8A的阶段1图示并描述了在载体之上形成的金属层和互连件的示例。
该方法在载体800和互连件802之上形成(在915处)介电层820。介电层820可以包括聚酰亚胺。形成介电层还可以包括在介电层820中形成多个腔(例如810)。多个腔可以使用蚀刻工艺(例如，光蚀刻)或激光工艺形成。图8A的阶段2-3图示并描述了在介电层中形成介电层和腔的示例。
方法在介电层中和之上形成(在920处)互连件。例如，互连件812可以在介电层820中和之上形成。镀覆工艺可以被用于形成互连件。形成互连件可以包括在介电层之上和/或在介电层中提供经图案化的金属层。形成互连件还可以包括在介电层的腔中形成互连件。图8A的阶段4图示并描述了在介电层中和之上形成互连件的示例。
该方法在介电层820和互连件之上形成(在925处)介电层822。介电层822可以包括聚酰亚胺。形成介电层还可以包括在介电层822中形成多个腔(例如830)。多个腔可以使用蚀刻工艺或激光工艺形成。图8A-图8B的阶段5-6图示并描述了在介电层中形成介电层和腔的示例。
该方法在介电层中和/或之上形成(在930处)互连件。例如，可以形成互连件814。镀覆工艺可以被用于形成互连件。形成互连件可以包括在介电层之上提供经图案化的金属层。形成互连件还可以包括在介电层的腔中形成互连件。图8B的阶段7图示并描述了在介电层中和之上形成互连件的示例。
该方法可以形成如925和930处所述的附加互连件和(一个或多个)附加介电层。图8B-图8C的阶段8-10图示并描述了在介电层中和之上形成附加介电层和互连件的示例。
一旦所有(一个或多个)介电层和附加互连件形成，该方法可以将载体从介电层820解耦(例如，去除、研磨掉)，留下衬底。在一些实现方式中，该方法可以在衬底之上形成阻焊层(例如，860、862)。
不同的实现方式可以使用不同的工艺来形成(一个或多个)金属层。在一些实现方式中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺被用于形成(一个或多个)金属层。例如，溅射工艺、喷涂工艺和/或镀覆工艺可以被用于形成(一个或多个)金属层。
包括无源组件的示例性封装件
如上所述，封装件可以包括多于三个的衬底。图10图示了封装件1000的剖面图，封装件1000包括三个衬底和位于两个衬底之间的无源组件。封装件1000可以被实现为器件的一部分。封装件1000可以类似于封装件200。封装件1000包括集成器件201、衬底202、衬底204、衬底1002、集成器件203、集成器件205、包封层208、无源组件211、无源组件213、无源组件215、多个焊料互连件226、包封层260和包封层1060。封装件1000通过多个焊料互连件226耦合到板209(例如，印刷电路板)。如下文将进一步描述的，至少一个无源组件(例如，213、215)位于衬底1002和衬底204之间，出于与上述封装件200类似的原因，这可以有助于改进封装件1000的配电网络(PDN)的性能。
衬底1002可以是第三衬底。衬底1002包括至少一个介电层1020和多个互连件1022。衬底1002还可以包括多个柱互连件1061和多个柱互连件1063。多个柱互连件1061和/或多个柱互连件1063可以包括用于柱互连的部件(例如，用于第一柱互连的部件)。不同的衬底可以具有不同数目的金属层。不同的实现方式可以针对衬底1002使用不同的衬底。衬底1002可以包括嵌入的嵌入式迹线衬底(ETS)、层压衬底和/或无芯衬底。衬底1002可以使用不同的工艺制造，包括ETS工艺、半加成工艺(SAP)和修改的半加成工艺(mSAP)。
衬底202被耦合到衬底1002。例如，衬底202通过多个柱互连件261、多个焊料互连件1064和多个柱互连件1063耦合到衬底1002。多个柱互连件1063或多个柱互连件261可以是可选的。因此，例如，衬底202可以通过多个柱互连件261和多个焊料互连件1064耦合到衬底1002。多个焊料互连件1064可以从衬底1002耦合到多个互连件1022中的互连件(例如，焊盘)。包封层1060可以位于衬底202与衬底1002之间。包封层1060可以与包封层260相似或不同。包封层1060可以是用于包封的装置。
衬底1002被耦合到衬底204。例如，衬底1002通过多个柱互连件1061、多个焊料互连件264和多个柱互连件263耦合到衬底204。包封层260可以位于衬底1002和衬底204之间。注意，衬底202、衬底204和衬底1002中的任一者可以是第一衬底、第二衬底或第三衬底。
无源组件213和215可以以与图2-图5中描述的类似的方式被耦合到衬底1002和衬底204。无源组件213和215可以是针对封装件1000的PDN的一部分。在一些实现方式中，一个或多个无源组件可以位于衬底202和衬底1002之间。一个或多个无源组件可以是针对封装件1000的PDN的一部分。注意，无源组件213和/或215可以位于封装件1000的不同位置中。例如，无源组件213和/或215可以被耦合到衬底202的顶部表面。还需注意，在一些实现方式中，(1)衬底1002和衬底204之间以及(2)衬底202和衬底1002之间可以不存在无源组件。
图11图示了包括三个衬底的封装件1100的剖面图。封装件1100类似于图10的封装件1000并且因此包括与封装件1000相同和/或相似的组件。封装件1100图示了在(1)衬底1002与衬底204之间以及(2)衬底202与衬底1002之间没有无源组件的配置。无源组件213和215被耦合到衬底202的顶部表面。无源组件213和215可以位于更靠近集成器件203和/或集成器件205的位置。如果集成器件203、集成器件205、无源组件213和/或215是针对封装件1100的PDN的一部分，则这可能有益于封装件1100的整体性能。
图12图示了包括两个衬底的封装件1200的剖面图。封装件1200类似于图2的封装件200并且因此包括与封装件200相同和/或相似的组件。封装件1200图示了其中在衬底202和衬底204之间不存在无源组件的配置。无源组件213和215被耦合到衬底202的顶部表面。无源组件213和215可以位于更靠近集成器件203和/或集成器件205的位置。如果集成器件203、集成器件205、无源组件213和/或215是针对封装件1200的PDN的一部分，则这可能有益于封装件1200的整体性能。
注意，对于封装件200、1000、1100和/或1200中的每个封装件，针对所有衬底的金属层的组合总数可以大致相同。例如，封装件200、1000、1100和/或1200中的每个封装件可以组合总共具有约10或11个金属层。但是，不同的封装件可以具有不同数目的金属层。
示例性电子设备
图13图示了可以与任何前述器件、集成器件、集成电路(IC)封装件、集成电路(IC)器件、半导体器件、集成电路、裸片、中介层、封装件、叠层封装(PoP)、系统级封装(SiP)或片上系统(SoC)集成的各种电子设备。例如，移动电话设备1302、膝上型计算机设备1304、固定位置终端设备1306、可穿戴设备1308或机动车辆1310可以包括本文所述的设备1300。设备1300可以是例如本文描述的器件和/或集成电路(IC)封装件中的任一者。图13中所图示的设备1302、1304、1306和1308以及车辆1310仅是示例性的。其它电子设备还可以具有设备1300的特征，包括但不限于设备组(例如电子设备)，包括移动设备、手持式个人通信系统(PCS)单元、诸如个人数字助理的便携式数据单元、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表设备的固定位置数据单元、通信设备、智能电话、平板电脑、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、在机动车辆(例如，自主车辆)中实现的电子设备或者存储或检索数据或计算机指令的任何其他设备，或其任何组合。
图2-图5、图6A-图6D、图7、图8A-图8C和/或图9-图13中图示的一个或多个组件、工艺、特征和/或功能可以被重新布置和/或组合为单个组件、工艺、特征或功能或者体现在若干组件、工艺或功能中。还可以在不脱离本公开的情况下添加附加元件、组件、工艺和/或功能。还应注意，图2-图5、图6A-图6D、图7、图8A-图8C和/或图9-图13及其在本公开中的对应描述不限于裸片和/或IC。在一些实现方式中，图2-图5、图6A-图6D、图7、图8A-图8C和/或图9-图13及其对应的描述可以被用于制造、创建、提供和/或生产器件和/或集成器件。在一些实现方式中，器件可以包括裸片、集成器件、集成无源器件(IPD)、裸片封装件、集成电路(IC)器件、器件封装件、集成电路(IC)封装件、晶片、半导体器件、叠层封装(PoP)器件、散热器件和/或中介层。
注意，本公开中的附图可以表示各种部件、组件、对象、器件、封装件、集成器件、集成电路和/或晶体管的实际表示和/或概念表示。在某些情况下，附图可能不按比例缩放。在某些情况下，为了清楚起见，并非所有组件和/或部件均可以被示出。在某些情况下，图中各种部件和/或组件的定位、位置、尺寸和/或形状可能是示例性的。在某些实现方式中，图中的各种组件和/或部件可以是可选的。
词语“示例性”在本文中用于表示“作为示例、实例或图示”。本文中被描述为“示例性”的任何实现方式或方面不一定被解释为比本公开的其他方面更优选或有利。同样，术语“方面”并不要求本公开的所有方面都包括所讨论的特征、优点或操作方式。术语“耦合”在本文中用于指代两个对象之间的直接或间接耦合(例如，机械耦合)。例如，如果对象A在物理上接触对象B，而对象B接触对象C，则对象A和C仍可以被视为彼此耦合，即使它们不直接物理接触。术语“电耦合”可以意味着两个对象直接或间接耦合在一起，使得电流(例如，信号、功率、接地)可以在两个对象之间传播。电耦合的两个对象可以具有、也可以不具有在两个对象之间行进的电流。术语“第一”、“第二”、“第三”和“第四”(和/或第四以上的任何内容)的使用是任意的。所描述的任何组件可以是第一组件、第二组件、第三组件或第四组件。例如，被称为第二组件的组件可以是第一组件、第二组件、第三组件或第四组件。术语“包封”是指该对象可以部分包封或完全包封另一对象。术语“顶部”和“底部”是任意的。位于顶部的组件可以位于底部的组件之上。顶部组件可以被视为底部组件，反之亦然。如本公开中所述，根据如何任意定义底部或顶部，位于第二组件“之上”的第一组件可能意味着第一组件位于第二组件的上方或下方。在另一示例中，第一组件可以位于第二组件的第一表面之上(例如，上方)，并且第三组件可以位于第二组件的第二表面之上(例如，下方)，其中第二表面与第一表面相对。需要进一步注意，在本申请中，在一个组件位于另一组件之上的上下文中使用的术语“之上”可以被用于表示位于另一组件上和/或另一组件中的组件(例如，在组件的表面上或嵌入在组件中)。因此，例如，位于第二组件之上的第一组件可能意味着(1)第一组件在第二组件之上，但不直接接触第二组件，(2)第一组件在第二组件上(例如，在第二组件的表面上)，和/或(3)第一组件在第二组件中(例如被嵌入在第二组件中)。位于第二组件“中”的第一组件可以部分位于第二组件中或完全位于第二组件中。本公开中使用的术语“约值X”或“近似值X”是指“值X”的10％以内。例如，约为1或近似1的值表示在0.9-1.1范围内的值。
在一些实现方式中，互连件是器件或封装件中允许或促进两个点、元件和/或组件之间的电连接的元件或组件。在某些实现方式中，互连件可以包括迹线、过孔、焊盘、柱、再分布金属层和/或凸块下金属化(UBM)层。互连件可以包括一个或多个金属组件(例如，晶种层+金属层)。在某些实现方式中，互连件是导电材料，可以被配置为针对信号(例如，数据信号、接地或功率)提供电路径。互连件可以是电路的一部分。互连件可以包括多于一个元件或组件。互连件可以由一个或多个互连件来定义。不同的实现方式可以使用相似或不同的工艺来形成互连件。在某些实现方式中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺用于形成互连件。例如，溅射工艺、喷涂和/或镀覆工艺可以被用于形成互连件。
同样，注意，本文中包含的各种公开内容可以被描述为被描绘为流程图表、流程图、结构图或框图的工艺。尽管流程图可以将操作描述为顺序工艺，但许多操作可以并行或并发执行。附加地，操作的顺序可以被重新布置。工艺在其操作完成时终止。
以下提供本公开的各方面的概述：
方面1：一种器件，包括：第一衬底，包括第一多个柱互连件；第二衬底，包括第二多个柱互连件；无源组件，位于第一衬底与第二衬底之间；以及集成器件，被耦合到第一衬底。第二多个柱互连件通过多个焊料互连件被耦合到第一多个柱互连件。
方面2：根据方面1所述的器件，其中集成器件被配置为被电耦合到无源组件，作为配电网络(PDN)的一部分。
方面3：根据方面1至2所述的器件，还包括位于第一衬底与第二衬底之间的包封层，其中包封层至少部分地包封了无源组件、第一多个柱互连件、第二多个柱互连件和多个焊料互连件。
方面4：根据方面3所述的器件，其中包封层包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。
方面5：根据方面1至4所述的器件，其中第一衬底和第二衬底被约为120微米的最小间距分开。
方面6：根据方面1至5所述的情况，还包括被耦合到第二衬底的第二集成器件。
方面7：根据方面6所述的器件，其中第二集成器件被配置为被电耦合到无源组件。
方面8：根据方面1至7所述的器件，其中第一衬底包括7个或少于7个的金属层，并且其中第二衬底包括4个或少于4个的金属层。
方面9：根据方面1至8所述的器件，其中第一多个柱互连件包括约60微米或更小的高度，并且其中第二多个柱互连件包括约60微米或更小的高度。
方面10：根据方面9所述的器件，其中无源组件包括约为100微米或更小的高度。
方面11：一种装置，包括：第一衬底，包括用于第一柱互连的部件；第二衬底，包括用于第二柱互连的部件；无源组件，位于第一衬底与第二衬底之间；以及集成器件，耦合到第一衬底。用于第二柱互连的部件通过多个焊料互连件耦合到用于第一柱互连的部件。
方面12：根据方面11所述的装置，其中集成器件被配置为电耦合到无源组件，作为配电网络(PDN)的一部分。
方面13：根据方面11至12所述的装置，还包括用于位于第一衬底与第二衬底之间的包封的部件，其中用于包封的部件至少部分包封无源组件、用于第一柱互连的部件、用于第二柱互连的部件和多个焊料互连件。
方面14：根据方面13所述的装置，其中用于包封的部件包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。
方面15：根据方面11至14所述的装置，其中第一衬底和第二衬底被约为120微米的最小间距分开。
方面16：根据方面11至15所述的装置，还包括被耦合到第二衬底的第二集成器件。
方面17：根据方面16所述的装置，其中第二集成器件被配置为被电耦合到无源组件。
方面18：根据方面11至17所述的装置，其中第一衬底包括7个或少于7个的金属层，并且其中第二衬底包括4个或少于4个的金属层。
方面19：根据方面11至18所述的装置，其中用于第一柱互连的部件包括约60微米或更小的高度，并且其中用于第二柱互连的部件包括约60微米或更小的高度。
方面20：根据方面19所述的装置，其中无源组件包括约为100微米或更小的高度。
方面21：根据方面11至20所述的装置，其中设备被选自由以下项组成的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板电脑、计算机、可穿戴设备、笔记本电脑、服务器、物联网(IoT)设备和汽车中的设备。
方面22：一种用于制造器件的方法。方法提供包括第一多个柱互连件的第一衬底。方法将无源组件耦合到第一衬底。方法将包括第二多个柱互连件的第二衬底耦合到第一衬底。将第二衬底耦合到第一衬底包括通过多个焊料互连件，将第二多个柱互连件耦合到第一多个柱互连件。第二衬底被耦合到第一衬底，使得无源组件位于第一衬底与第二衬底之间。方法将集成器件耦合到第一衬底。
方面23：根据方面22所述的方法，其中集成器件被配置为被电耦合到无源组件，作为配电网络(PDN)的一部分。
方面24：根据方面22至23所述的方法，还包括在第一衬底与第二衬底之间形成包封层，其中包封层至少部分包封无源组件、第一多个柱互连件、第二多个柱互连件和多个焊料互连件。
方面25：根据方面24所述的方法，其中包封层包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。
方面26：根据方面22至25所述的方法，其中第一衬底和第二衬底被约为120微米的最小间距分开。
方面27：根据方面22至26所述的方法，还包括将第二集成器件耦合到第二衬底。
方面28：根据方面27所述的方法，其中第二集成器件被配置为电被耦合到无源组件。
方面29：根据方面22至28所述的方法，其中第一衬底包括7个或少于7个的金属层，并且其中第二衬底包括4个或少于4个的金属层。
方面30：根据方面29所述的方法，其中第一多个柱互连件包括约60微米或更小的高度，其中第二多个柱互连件包括约60微米或更小的高度，并且其中无源组件包括约100微米或更小的高度。
方面31：根据方面22至30所述的方法，还包括将第三衬底耦合到第二衬底，其中第三衬底包括多个第三柱互连件。
方面32：根据方面1至10所述的器件，还包括与第二衬底耦合的第三衬底，其中第三衬底包括第三多个柱互连件。
方面33：根据方面11至21所述的设备，还包括与第二衬底耦合的第三衬底，其中第三衬底包括第三多个柱互连件。
方面34：一种器件，包括：第一衬底，包括第一多个柱互连件；第二衬底，包括第二多个柱互连件；无源组件，耦合到第二衬底；以及集成器件，耦合到第一衬底。第二多个柱互连件通过多个焊料互连件被耦合到第一多个柱互连件。
方面35：根据方面34所述的器件，其中集成器件被配置为被电耦合到无源组件，作为配电网络(PDN)的一部分。
方面36：根据方面34至35所述的器件，还包括位于第一衬底与第二衬底之间的包封层，其中包封层至少部分地包封了第一多个柱互连件、第二多个柱互连件和多个焊料互连件。
方面37：根据方面36所述的器件，其中包封层包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。
方面38：根据方面34至37所述的器件，其中第一衬底和第二衬底被约为120微米的最小间距分开。
方面39：根据方面34至38所述的器件，还包括被耦合到第二衬底的第二集成器件。
方面40：根据方面39所述的器件，其中第二集成器件被配置为被电耦合到无源组件。
方面41：根据方面34至40所述的器件，其中第一衬底包括7个或少于7个的金属层，并且其中第二衬底包括4个或少于4个的金属层。
方面42：根据方面34至41所述的器件，还包括被耦合到第二衬底的第三衬底，其中第三衬底包括第三多个柱互连件。
本文描述的公开内容的各种特征可以在不脱离本公开情况下在不同系统中实现。应注意，本公开的上述方面仅是示例，并且不应被解释为限制本公开。对本公开各方面的描述旨在是说明性的，而不是限制权利要求的范围。因此，本教导可以容易地应用于其他类型的设备，并且许多备选、修改和变型对于本领域技术人员是显而易见的。

Claims (30)

1.一种器件，包括：
第一衬底，包括第一多个柱互连件；
第二衬底，包括第二多个柱互连件，其中所述第二多个柱互连件通过多个焊料互连件被耦合到所述第一多个柱互连件；
无源组件，位于所述第一衬底与所述第二衬底之间；以及
集成器件，被耦合到所述第一衬底。
2.根据权利要求1所述的器件，其中所述集成器件被配置为被电耦合到所述无源组件，作为配电网络(PDN)的一部分。
3.根据权利要求1所述的器件，还包括位于所述第一衬底与所述第二衬底之间的包封层，其中所述包封层至少部分地包封所述无源组件、所述第一多个柱互连件、所述第二多个柱互连件以及所述多个焊料互连件。
4.根据权利要求3所述的器件，其中所述包封层包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。
5.根据权利要求1所述的器件，其中所述第一衬底和所述第二衬底被约为120微米的最小间距分开。
6.根据权利要求1所述的器件，还包括被耦合到所述第二衬底的第二集成器件。
7.根据权利要求6所述的器件，其中所述第二集成器件被配置为被电耦合到所述无源组件。
8.根据权利要求1所述的器件，
其中所述第一衬底包括7个或少于7个的金属层，并且
其中所述第二衬底包括4个或少于4个的金属层。
9.根据权利要求1所述的器件，
其中所述第一多个柱互连件包括约60微米或更小的高度，并且
其中所述第二多个柱互连件包括约60微米或更小的高度。
10.根据权利要求9所述的器件，其中所述无源组件包括约100微米或更小的高度。
11.一种装置，包括：
第一衬底，包括用于第一柱互连的部件；
第二衬底，包括用于第二柱互连的部件，其中用于第二柱互连的所述部件通过多个焊料互连件被耦合到用于第一柱互连的所述部件；
无源组件，位于所述第一衬底与所述第二衬底之间；以及
集成器件，被耦合到所述第一衬底。
12.根据权利要求11所述的装置，其中所述集成器件被配置为电耦合到所述无源组件，作为配电网络(PDN)的一部分。
13.根据权利要求11所述的装置，还包括用于位于所述第一衬底与所述第二衬底之间的包封的部件，其中用于包封的所述部件至少部分地包封了所述无源组件、用于第一柱互连的所述部件、用于第二柱互连的所述部件和所述多个焊料互连件。
14.根据权利要求13所述的装置，其中用于包封的所述部件包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。
15.根据权利要求11所述的装置，其中所述第一衬底和所述第二衬底被约为120微米的最小间距分开。
16.根据权利要求11所述的装置，还包括被耦合到所述第二衬底的第二集成器件。
17.根据权利要求16所述的装置，其中所述第二集成器件被配置为被电耦合到所述无源组件。
18.根据权利要求11所述的装置，
其中所述第一衬底包括7个或少于7个的金属层，并且
其中所述第二衬底包括4个或少于4个的金属层。
19.根据权利要求11所述的装置，
其中用于第一柱互连的所述部件包括约60微米或更小的高度，并且
其中用于第二柱互连的所述部件包括约60微米或更小的高度。
20.根据权利要求19所述的装置，其中所述无源组件包括约100微米或更小的高度。
21.根据权利要求11所述的装置，其中所述装置被选自由以下项组成的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板电脑、计算机、可穿戴设备、膝上型计算机、服务器、物联网(IoT)设备和机动车辆中的设备。
22.一种用于制造器件的方法，包括：
提供包括第一多个柱互连件的第一衬底；
将无源组件耦合到所述第一衬底；
将包括第二多个柱互连件的第二衬底耦合到所述第一衬底，
其中将所述第二衬底耦合到所述第一衬底包括通过多个焊料互连件，将所述第二多个柱互连件耦合到所述第一多个柱互连件，并且
其中所述第二衬底被耦合到所述第一衬底，使得所述无源组件位于所述第一衬底与所述第二衬底之间；以及
将集成器件耦合到所述第一衬底。
23.根据权利要求22所述的方法，其中所述集成器件被配置为被电耦合到所述无源组件，作为配电网络(PDN)的一部分。
24.根据权利要求22所述的方法，还包括在所述第一衬底与所述第二衬底之间形成包封层，其中所述包封层至少部分地包封了所述无源组件、所述第一多个柱互连件、所述第二多个柱互连件和所述多个焊料互连件。
25.根据权利要求24所述的方法，其中所述包封层包括模制件、底部填料、粘合剂、非导电膏(NCP)和/或非导电膜(NCF)。
26.根据权利要求22所述的方法，其中所述第一衬底和所述第二衬底被约为120微米的最小间距分开。
27.根据权利要求22所述的方法，还包括将第二集成器件耦合到所述第二衬底。
28.根据权利要求27所述的方法，其中所述第二集成器件被配置为被电耦合到所述无源组件。
29.根据权利要求22所述的方法，
其中所述第一衬底包括7个或少于7个的金属层，并且其中所述第二衬底包括4个或少于4个的金属层。
30.根据权利要求29所述的方法，
其中所述第一多个柱互连件包括约60微米或更小的高度，
其中所述第二多个柱互连件包括约60微米或更小的高度，并且其中所述无源组件包括约100微米或更小的高度。
CN202280022785.5A 2021-04-08 2022-03-04 用于改进的配电网络（pdn）性能的在衬底之间包括无源组件的封装件 Pending CN116998009A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/225,949 2021-04-08
US17/225,949 US11791276B2 (en) 2021-04-08 2021-04-08 Package comprising passive component between substrates for improved power distribution network (PDN) performance
PCT/US2022/018955 WO2022216389A1 (en) 2021-04-08 2022-03-04 Package comprising passive component between substrates for improved power distribution network (pdn) performance

Publications (1)

Publication Number Publication Date
CN116998009A true CN116998009A (zh) 2023-11-03

Family

ID=81307415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280022785.5A Pending CN116998009A (zh) 2021-04-08 2022-03-04 用于改进的配电网络（pdn）性能的在衬底之间包括无源组件的封装件

Country Status (7)

Country Link
US (1) US11791276B2 (zh)
EP (1) EP4320641A1 (zh)
KR (1) KR20230167361A (zh)
CN (1) CN116998009A (zh)
BR (1) BR112023019888A2 (zh)
TW (1) TW202240831A (zh)
WO (1) WO2022216389A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682607B2 (en) * 2021-02-01 2023-06-20 Qualcomm Incorporated Package having a substrate comprising surface interconnects aligned with a surface of the substrate
US20240276739A1 (en) * 2023-02-13 2024-08-15 Qualcomm Incorporated Discrete device interconnections between stacked substrates

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
TW201517240A (zh) 2013-10-16 2015-05-01 矽品精密工業股份有限公司 封裝結構及其製法
US9941207B2 (en) * 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield
JP6342794B2 (ja) 2014-12-25 2018-06-13 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9768108B2 (en) * 2015-02-20 2017-09-19 Qualcomm Incorporated Conductive post protection for integrated circuit packages
WO2017039581A1 (en) * 2015-08-28 2017-03-09 Intel IP Corporation Microelectronic packages with high integration microelectronic dice stack
US10468384B2 (en) * 2017-09-15 2019-11-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same
US11984439B2 (en) * 2018-09-14 2024-05-14 Intel Corporation Microelectronic assemblies

Also Published As

Publication number Publication date
US20220328417A1 (en) 2022-10-13
EP4320641A1 (en) 2024-02-14
BR112023019888A2 (pt) 2023-11-07
KR20230167361A (ko) 2023-12-08
US11791276B2 (en) 2023-10-17
WO2022216389A1 (en) 2022-10-13
TW202240831A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
US20210280507A1 (en) Package comprising dummy interconnects
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
US11452246B2 (en) Patch substrate configured as a shield located over a cavity of a board
US11682607B2 (en) Package having a substrate comprising surface interconnects aligned with a surface of the substrate
US11444019B2 (en) Package comprising a substrate with interconnect routing over solder resist layer and an integrated device coupled to the substrate and method for manufacturing the package
CN116998009A (zh) 用于改进的配电网络（pdn）性能的在衬底之间包括无源组件的封装件
CN115210867A (zh) 包括衬底和与其耦接的高密度互连结构的半导体封装
CN116918060A (zh) 包括耦合到集成器件的引线键合的封装件
CN117413358A (zh) 包括集成器件和耦合集成器件的顶侧的桥的封装
CN116508151A (zh) 包括基板间梯度互连结构的封装
KR20230044192A (ko) 열 확산기로서 구성된 와이어 본드들을 포함하는 패키지
US11749611B2 (en) Package with a substrate comprising periphery interconnects
US20230019333A1 (en) Package comprising stacked integrated devices with overhang
CN117256043A (zh) 包括通过金属化层耦合的集成器件的封装件
KR20240057411A (ko) 고밀도 상호연결부들을 갖는 기판을 포함하는 패키지
KR20240035464A (ko) 차폐체를 갖는 블록 디바이스를 포함하는 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination