CN115210867A - 包括衬底和与其耦接的高密度互连结构的半导体封装 - Google Patents

包括衬底和与其耦接的高密度互连结构的半导体封装 Download PDF

Info

Publication number
CN115210867A
CN115210867A CN202180016934.2A CN202180016934A CN115210867A CN 115210867 A CN115210867 A CN 115210867A CN 202180016934 A CN202180016934 A CN 202180016934A CN 115210867 A CN115210867 A CN 115210867A
Authority
CN
China
Prior art keywords
substrate
interconnect structure
interconnects
integrated device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180016934.2A
Other languages
English (en)
Inventor
A·帕蒂尔
Z·王
卫洪博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN115210867A publication Critical patent/CN115210867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种封装包括衬底、集成器件和互连结构。衬底包括第一表面和第二表面。衬底进一步包括用于提供到板的至少一个电连接的多个互连。集成器件耦接至衬底的第一表面。互连结构耦接至衬底的第一表面。集成器件、互连结构和衬底以如下方式耦接在一起，即当第一电信号在集成器件和板之间行进时，第一电信号至少行进通过衬底，然后通过互连结构并返回通过衬底。

Description

包括衬底和与其耦接的高密度互连结构的半导体封装
在35 U.S.C. §119下对优先权的要求
本专利申请要求非临时申请号16/803,804的优先权，该申请于2020年2月27日提交，标题为“包括衬底和与衬底耦接的高密度互连结构的封装”，已转让给本受让人并通过引用并入本文。
技术领域
各种特征涉及包括集成器件的封装，但更具体地，涉及包括集成器件、衬底和耦接至衬底的高密度互连结构的封装。
背景技术
图1展示了封装100，其包括衬底102、集成器件104和包封层108。衬底102包括多个介电层120、多个互连线122和多个焊接互连124。多个焊接互连144耦接至衬底102和集成器件104。包封层108包封了集成器件104和多个焊接互连144。制造包括具有高密度互连的衬底的小型封装可能是有挑战的。目前需要提供可适应高密度互连和/或高引脚数的更紧凑的封装。
发明内容
各种特征涉及包括集成器件的封装，但更具体地，涉及包括集成器件、衬底和耦接至衬底的高密度互连结构的封装。
一个示例提供了包括衬底、集成器件和互连结构的封装。衬底包括第一表面和第二表面。衬底进一步包括多个互连。集成器件耦接至衬底。互连结构耦接至衬底的表面。集成器件、互连结构和衬底以如下方式耦接在一起：集成器件的第一电信号被配置为至少行进通过衬底、然后通过互连结构并返回通过衬底。
另一个示例提供了设备，其包括衬底、集成器件和用于互连再分布的部件。衬底包括第一表面和第二表面。衬底进一步包括多个互连。集成器件耦接至衬底。用于互连再分布的部件耦接至衬底的表面。集成器件、用于互连再分布的部件和衬底以如下方式耦接在一起，即集成器件的第一电信号被配置为至少行进通过衬底，然后通过用于互连再分布的部件并返回通过衬底。
另一个示例提供了用于制造封装的方法。该方法提供了包括第一表面和第二表面的衬底，其中该衬底进一步包括多个互连。该方法将集成器件耦接至衬底。该方法将互连结构耦接至衬底的表面。集成器件、互连结构和衬底以如下方式耦接在一起，即集成器件的第一电信号被配置为至少行进通过衬底，然后通过互连结构并返回通过衬底。
附图说明
当结合附图时，从下面的详细描述中可以看出各种特征、性质和优点，在附图中相似的参考字符在整个附图中对应地识别。
图1展示了包括集成器件和衬底的封装的侧视图。
图2展示了包括耦接至衬底的高密度互连结构的封装的侧视图。
图3展示了在包括耦接至衬底的高密度互连结构的封装中的可能的电气路径的视图。
图4展示了在包括耦接至衬底的高密度互连结构的封装中的可能的电气路径的视图。
图5展示了在包括耦接至衬底的高密度互连结构的封装中的可能的电气路径的视图。
图6展示了包括耦接至衬底的高密度互连结构的封装上封装(PoP)的侧视图。
图7展示了包括耦接至衬底的高密度互连结构的封装的侧视图。
图8(包括图8A至图8D)展示了用于制造高密度互连结构的示例性顺序。
图9展示了用于制造高密度互连结构的方法的示例性流程图。
图10(包括图10A至图10C)展示了用于制造衬底的示例性顺序。
图11展示了用于制造衬底的方法的示例性流程图。
图12(包括图12A至图12B)展示了用于制造封装的示例性顺序，该封装包括耦接至衬底的高密度互连结构。
图13展示了用于制造封装的方法的示例性流程图，该封装包括耦接至衬底的高密度互连结构。
图14展示了各种电子装置，这些电子装置可以集成本文中描述的管芯、电子电路、集成器件、集成无源装置(IPD)、无源部件、封装和/或装置封装。
具体实施方式
在下面的描述中，给出了具体的细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，这些方面可以在没有这些具体细节的情况下实践。例如，电路可以以框图示出以便避免以不必要的细节模糊各个方面。在其他情况下，众所周知的电路、结构和技术可以不详细示出以便避免模糊本公开的各个方面。
本公开描述了封装，该封装包括衬底、电子电路(其可形成于集成器件中)和互连结构。衬底包括第一表面和第二表面。衬底进一步包括用于提供到板的电连接的多个互连。集成器件耦接至衬底的第一表面(或第二表面)。互连结构耦接至衬底的第一表面(或第二表面)。集成器件、互连结构和衬底以如下方式耦接在一起，即集成器件的第一电信号被配置为行进通过衬底，然后通过互连结构，并且返回通过衬底。互连结构可以在耦接至衬底的两个集成器件之间提供至少一个电连接。互连结构可以是包括介电层和多个再分布互连的衬底。互连结构可以是高密度互连结构，其被配置为具有比来自衬底的互连的最小间距更小的最小间距的互连。互连结构可使封装具有小且紧凑的形状因数，同时还提供高输入/输出(I/O)引脚数。
包括耦接至衬底的高密度互连结构的示例性封装
图2展示了包括高密度互连结构的封装200的侧视图。封装200通过多个焊接互连280耦接至板290(例如，印刷电路板(PCB))。封装200提供了具有紧凑的小形状因数的封装，同时还具有高输入/输出引脚数。
如图2所示，封装200包括衬底202、第一集成器件204、第二集成器件206、包封层208、第一互连结构210和第二互连结构230。衬底202可以被认为是封装200的主衬底(例如，第一衬底)。如下文将进一步描述，集成器件(例如204、206)、互连结构(例如210、230)和衬底202以如下方式耦接在一起，即当电信号(例如第一电信号、第二电信号)在集成器件和板(例如290)之间行进时，电信号行进通过至少衬底202，然后通过互连结构(例如210、230)，并且返回通过衬底202。这可以由互连结构(例如210、230)在由衬底202提供的第一电触点和由衬底202提供的第二电触点之间提供至少一个电路径来实现，其中第一触点电连接到集成器件(例如204、206)，并且其中第二触点连接到互连中的一个或多个。
衬底202包括第一表面(例如底表面)和第二表面(例如顶表面)。衬底202包括至少一个介电层220、多个互连222、第一阻焊层224和第二阻焊层226。多个互连222可被配置为提供至少一个到板(例如，290)的电连接和/或来自板(例如，290)的电连接。多个互连222可具有第一最小间距与第一最小线距(L/S)。在一些实施方案中，多个互连222的第一最小间距在大约100-200微米(μm)的范围内。在一些实施方案中，多个互连222的第一最小线距(L/S)在大约5/5-20/20微米(μm)的范围内。不同的实施方案可以使用不同的衬底。衬底202可以是层压衬底、无芯衬底、包括芯层的衬底。在一些实施方案中，至少一个介电层220可以包括芯层和/或预浸层。至少一个介电层220可以具有在大约3.5-3.7的范围内的介电常数。至少一个介电层220可以包括用于加强衬底202的玻璃织物。下面在图10A至图10C中进一步描述了制造衬底的示例。如下文将进一步描述的，在一些实施方案中，衬底202可以使用修改的半加成工艺(mSAP)或半加成工艺(SAP)来制造。
第一集成器件204耦接至衬底202的第一表面(例如，底表面)。第一集成器件204通过多个互连240耦接至衬底。多个互连240可以包括铜柱和/或焊接互连。底部填充物242位于衬底202和第一集成器件204之间。底部填充物242可以围绕多个互连装置240。第一互连结构210耦接至衬底202的第一表面。如下文将进一步描述，第一互连结构210可以是高密度互连结构。第一互连结构210可以通过多个焊接互连250和/或支柱互连(例如，铜柱互连)耦接至衬底202。当封装200耦接至板290时，第一集成器件204和第一互连结构210位于衬底202和板290之间。第一集成器件204和第一互连结构210可位于多个焊接互连280的侧向。该配置将第一集成器件204和第一互连结构210放置在与多个焊接互连280的同一侧上，这通过减少衬底202的金属层数量和/或减少衬底202中的布线拥挤，节省了空间并帮助减少封装200的整体高度和占地面积。最终的结果是具有更紧凑形状因数的封装。此外，第一互连结构210可以帮助降低衬底202(例如，主衬底)的成本，因为衬底202的互连不需要靠得那么近(例如，较低的L/S)来实现管芯断开，这是由于第一互连结构210的互连将帮助近管芯断开。如下文将进一步描述的，至少一个互连结构可以位于衬底202的另一个表面上方。在一些实施方案中，互连结构可以集成或嵌入在衬底202内部。
第二集成器件206耦接至衬底202的第二表面(例如，顶表面)。第二集成器件206通过多个互连260耦接至衬底。多个互连结构260可以包括铜柱和/或焊接互连。第二互连结构230耦接至衬底202的第二表面。第二互连结构230可以通过多个焊接互连270耦接至衬底202。
包封层208位于衬底202的第二表面(例如，顶表面)上方，使得包封层208包封第二集成器件206和第二互连结构230。包封层208可以包括模具、树脂、环氧树脂和/或聚合物。包封层208可以是用于包封的手段。
集成器件(例如，204、206)可以包括管芯(例如，半导体裸管芯)。集成器件可包括射频(RF)装置、无源装置、滤波器、电容器、电感器、天线、发射器、接收器、基于GaAs的集成器件、表面声波(SAW)滤波器、体声波(BAW)滤波器、发光二极管(LED)集成器件、基于碳化硅(SiC)的集成器件、存储器和/或其组合。集成器件(例如，204，206)可以包括至少一个电子电路(例如，第一电子电路，第二电子电路等...)。
不同的实施方案可以将不同的部件耦接至衬底202。可以耦接至衬底202的其他部件(例如，表面安装的部件)包括无源装置(例如，电容器)。可耦接至衬底202的其他部件的示例在下面的图7中展示和描述。
第一互连结构210和第二互连结构230可以是高密度互连结构，其具有第二最小间距和第二最小线距(L/S)。在一些实施方案中，用于互连结构(例如，210、230)的互连的第二最小间距在大约100-200微米(μm)的范围内。在一些实施方案中，用于互连结构(例如210、230)的互连的第二最小线距(L/S)在大约5/5-20/20微米(μm)的范围内(例如，最小线宽为大约5-20微米(μm)，最小间隔为大约5-20微米(μm))。第一互连结构210和第二互连结构230可以各自具有互连，其具有小于衬底202的第一最小间距的相应第二最小间距。类似地，第一互连结构210和第二互连结构230可以各自具有互连，其具有小于衬底202的第一最小线距(L/S)的相应最小间距。互连结构(例如，210、230)可以被认为是次要衬底(例如，第二衬底)，其包括比衬底202(例如，主衬底)的互连具有更高密度的互连。互连结构(例如，210、230)是被配置为放置在集成器件附近区域中的局部装置和/或结构。互连结构的大小可随不同的实施方案而变化。然而，互连结构的占地面积将小于衬底202的占地面积。例如，在一些实施方案中，互连结构(例如210、230)所占的面积可以是衬底202面积的25％或更小。
如下文将进一步描述的，去往和来自集成器件(例如204、206)的一些电信号(例如第一电信号、第二电信号)可以被配置为行进通过第一互连结构210和/或第二互连结构230。具有更高密度互连的互连结构允许封装200提供更高的I/O引脚数，而不必增加封装200的大小。例如，使用互连结构(例如210、230)可允许衬底202具有较少数量的金属层，这可帮助降低封装200的整体高度。一个或多个互连结构(例如210、230)可帮助减少衬底202的某些区域(例如接近集成器件的区域)中因引脚数量多和/或网表数量多而出现的拥挤和/或纠缠。
图2展示了第一互连结构210包括至少一个介电层211、多个互连212、阻焊层214和阻焊层216。多个互连212可以是再分布互连。再分布互连可以是使用再分布层(RDL)制造工艺制造的互连。第一互连结构210可以被配置为包括多个再分布层(例如，再分布金属层)的衬底(例如，无芯衬底)。如上所述，互连结构的互连可以比衬底202的互连具有更高的密度(例如，更低的最小间距和/或更低的最小L/S)。阻焊层214位于第一互连结构210的第一表面上方。阻焊层216位于第一互连结构210的第二表面上方。多个焊接互连250耦接至第一互连结构210的第一表面。
第二互连结构230类似于第一互连结构210。第二互连结构230可以包括与第一互连结构210相同的部件和/或材料。第二互连结构230可以包括与第一互连结构210不同数量的金属层(例如，再分布层)。互连结构可用于在两个或更多个集成器件之间提供至少一个电连接。例如，第一集成器件和第二集成器件之间的电信号可以通过衬底(例如，通过衬底的第一多个互连)、通过互连结构(例如，通过互连结构的多个互连)，并返回通过衬底(例如，通过衬底的第二多个互连)。第一集成器件和第二集成器件可以位于衬底的同一表面上方，或位于衬底的不同表面上方。衬底的术语“第一表面”和“第二表面”是任意的并且可以指衬底的任何表面。例如，衬底的第一表面可以是衬底的底表面，并且衬底的第二表面可以是衬底的顶表面。在另一个示例中，衬底的第一表面可以是衬底的顶表面，并且衬底的第二表面可以是衬底的底表面。互连结构(例如，210、230)可以是用于互连再分布的手段。下面在图8A至图8D中展示和描述了用于制造互连结构的方法的示例。
如上所述，互连结构是耦接至衬底202的部件，使得封装200可以提供更高的I/O引脚数而不必增加封装200的整体大小。在一些实施方案中，去往和来自一个或多个集成器件的一个或多个电信号可以行进通过一个或多个互连结构。一个或多个互连结构(例如，210、230)可以帮助减少由于引脚数量多和/或网表数量多引起的在衬底的某些区域中的拥堵和/或纠缠。网表是电路部件的布置以及部件如何电耦接在一起。
在一些实施方案中，至少一个介电层211可以包括预浸层和/或可光成像的介电层。至少一个介电层211可以具有在大约3.3-4.0的范围内的介电常数。在一些实施方案中，互连结构的至少一个介电层211可以包括玻璃织物。然而，玻璃织物将比衬底202的至少一个介电层220中的玻璃织物更细。
图3展示了电信号如何在概念上可被配置为在封装中行进的视图。如图3所示，第一电信号302可被配置为行进去往和来自第一集成器件204。第一电信号302的路径(当从第一集成器件204开始时)包括行进通过(i)来自多个互连240的(多个)第一互连，(ii)来自衬底202的多个互连222的(多个)第一互连，(iii)来自多个焊接互连250的(多个)第一焊接互连，(iv)来自第一互连结构210的(多个)第一互连(例如212)，(v)来自多个焊接互连250的(多个)第二焊接互连，(vi)来自衬底202的多个互连222的(多个)第二互连，(vii)来自多个焊接互连280的第一焊接互连，以及(viii)板290的互连。在一些实施方案中，第一电信号302可被配置为以与上述相反的顺序从板290行进到第一集成器件204。因此，如上所述，第一集成器件204、第一互连结构210和衬底202可以耦接在一起，使得第一集成器件204和板290之间的第一电信号302可以被配置为行进通过衬底202，然后通过第一互连结构210并返回通过衬底202。
图3展示了第二电信号304，其可被配置为行进去往和来自第一集成器件204。第二电信号304的路径(当从第一集成器件204开始时)包括行进通过(i)来自多个互连240的(多个)第二互连，(ii)来自衬底202的多个互连222的(多个)第三互连，(iii)来自多个焊接互连250的(多个)第三焊接互连，(iv)来自第一互连结构210的(多个)第二互连(例如212)，(v)来自多个焊接互连250的(多个)第四焊接互连，(vi)来自衬底202的多个互连222的(多个)第四互连，(vii)来自多个焊接互连280的第二焊接互连，以及(viii)板290的互连。在一些实施方案中，第二电信号304可被配置为以与上述相反的顺序从板290行进到第一集成器件204。
图3展示了第三电信号306，其可被配置为行进去往和来自第一集成器件204。第三电信号306的路径(当从第一集成器件204开始时)包括行进通过(i)来自多个互连240的(多个)第三互连，(ii)来自衬底202的多个互连222的(多个)第五互连，(iii)来自多个焊接互连280的第三焊接互连，以及(iv)板290的互连。在一些实施方案中，第三电信号306可被配置为以与上述相反的顺序从板290行进到第一集成器件204。
图3展示了第四电信号308，其可被配置为行进前往和来自第二集成器件206。第四电信号308的路径(当从第二集成器件206开始时)包括行进通过(i)来自多个互连260的(多个)第一互连，(ii)来自衬底202的多个互连222的(多个)第六互连，(iii)来自多个焊接互连270的(多个)第一焊接互连，(iv)来自第二互连结构230的(多个)第一互连，(v)来自多个焊接互连270的(多个)第二焊接互连，(vi)来自衬底202的多个互连222的(多个)第七互连，(vii)来自多个焊接互连280的第四焊接互连，以及(viii)板290的互连。在一些实施方案中，第四电信号308可被配置为以与上述相反的顺序从板290行进到第二集成器件206。
要注意的是，多个焊接互连280可以代表封装200的引脚。因此，所示的电信号和/或电路径可以代表集成器件和封装的引脚之间的电信号路径，其中引脚由来自多个焊接互连280的焊接互连代表。要注意的是，引脚可由其他部件代表，诸如支柱(例如铜柱)。不同的实施方案可具有行进去往和来自不同的集成器件的不同数量的电信号。这些电信号的路径可能不同。电信号可包括I/O信号。代替I/O信号，本公开所示的示例性路径也可以适用于电源和/或接地。
图4展示了电信号如何可在概念上行进通过封装的另一个视图。图4展示了衬底402、耦接至衬底402的第一集成器件204、耦接至衬底402的第一互连结构210、耦接至衬底402的第二互连结构410a、耦接至衬底402的第三互连结构410b和耦接至衬底402的多个焊接互连280。多个焊接互连280可以代表衬底402的引脚和/或包括衬底402的封装的引脚。衬底402可以在本公开中描述的封装中的任一个中实施。
第一集成器件204可以被配置为执行各种功能，这些功能在概念上由第一功能420、第二功能430、第三功能440、第四功能450和第五功能460代表。不同的集成器件可以被配置为执行不同的功能和/或不同数量的功能。功能的示例包括处理功能、计算功能、过滤功能、传输功能、接收功能、压缩功能等。在一些实施方案中，每个功能可以与封装的特定网表相关联。
如图4所示，去往和来自第一集成器件204的第一功能420的电信号422可以行进通过衬底402、第一互连结构210，并返回通过衬底402(以与图3中描述类似的方式)。去往和来自第一功能420的另一个电信号424可以行进通过衬底402，绕过互连结构。
高密度互连结构的一个优点是高密度互连结构能够处理和处置封装的布线纠缠和/或布线拥挤。在一些实施方案中，互连的复杂、紧密和/或困难的布线可以在互连结构(例如210)中完成。例如，不同信号的互连的布线纠缠和/或交叉可以在互连结构(例如210)中完成。图4展示了去往和来自第一集成器件204的第二功能430的电信号432，该电信号可行进通过衬底402、第一互连结构210，并返回通过衬底402。电信号432可行进通过第一互连结构210，使得电信号432与行进通过第一互连结构210中的互连的电信号422交叉(例如，垂直交叉和/或水平交叉)。要注意的是，封装的其他电信号可以在互连结构(例如210、230)中交叉(例如垂直交叉和/或水平交叉)。
去往和来自第一集成器件204的第三功能440的电信号442可以行进通过衬底402、第二互连结构410a，并返回通过衬底402。类似地，去往和来自第一集成器件204的第三功能440的电信号444可以行进通过衬底402、第二互连结构410a，并返回通过衬底402。
去往和来自第一集成器件204的第四功能450的电信号452可以行进通过衬底402，绕过互连结构。去往和来自第一集成器件204的第四功能450的电信号454可以行进通过衬底402、第三互连结构410b，并返回通过衬底402。类似地，去往和来自第一集成器件204的第四功能450的电信号456可以行进通过衬底402、第三互连结构410b，并返回通过衬底402。
去往和来自第一集成器件204的第五功能460的电信号462可以行进通过衬底402、第三互连结构410b，并返回通过衬底402。去往和来自第五功能460的电信号464可以行进通过衬底402，绕过互连结构。去往和来自第五功能460的电信号466可以行进通过衬底402，绕过互连结构。
图5展示了电信号如何可在概念上行进通过封装的另一个视图。图5展示了衬底502、耦接至衬底502的第一集成器件204、耦接至衬底502的第二集成器件504、耦接至衬底502的第一互连结构510、耦接至衬底502的第三互连结构410b以及耦接至衬底502的多个焊接互连。
第二集成器件504可以被配置为执行各种功能，这些功能在概念上由第一功能570、第二功能580和第三功能590代表。
如图5所示，去往和来自第一集成器件204的第一功能420的电信号522可以行进通过衬底402、第一互连结构510，并返回穿过衬底502(以与图3中描述类似的方式)。去往和来自第二功能430的电信号532可以行进通过衬底502，绕过互连结构。
去往和来自第二集成器件504的第一功能570的电信号572可以被配置为行进通过衬底402、第一互连结构510，并返回通过衬底502(以与图3中描述类似的方式)。
第二集成器件504的第一功能570与第一集成器件204的第一功能420之间的电信号574可以被配置为行进通过衬底402、第一互连结构510，并返回通过衬底502(以与图3中描述类似的方式)。
去往和来自第二集成器件504的第二功能580的电信号582可被配置为行进通过衬底502，绕过互连结构。去往和来自第二集成器件504的第三功能590的电信号592可被配置为行进通过衬底502，绕过互连结构。要注意的是，图3至图5所示的各种信号的电路径只是示例性的。不同的实施方案可为集成器件的不同功能提供不同的电路径。在一些实施方案中，集成器件的一个或多个功能可耦接至(i)经过互连结构的电路径和/或(ii)绕过互连结构的电路径。
图6展示了包括具有互连结构的封装的封装上封装(PoP)。PoP601包括封装200和封装600。封装600可以是第一封装，并且封装200可以是第二封装。封装600通过多个焊接互连680耦接至板290。封装200耦接至封装600，使得封装200位于封装600上方，并且使得封装600位于板290和封装200之间。
封装600类似于封装200，但可以包括与封装200不同的部件。封装600包括衬底602、第一集成器件604、第二集成器件606、第三集成器件605、第四集成器件607、包封层608和第一互连结构610。衬底602包括至少一个介电层620、多个互连622、阻焊层624和阻焊层626。
图6展示了至少一个电流(例如，至少一个电信号、至少一个功率)在PoP 600中可能采取的各种示例性和/或概念性路径。例如，电信号640可以通过第一互连结构210在第一集成器件204和第二集成器件206之间行进。电信号640可以被配置为行进通过衬底202(例如，衬底202的第一多个互连)，通过第一互连结构210(例如，第一互连结构210的多个互连)，并返回通过衬底202(例如，衬底202的第二多个互连)。
在另一个示例中，电信号642可以被配置为通过第二互连结构230在第一集成器件204和第二集成器件206之间行进。电信号642可以被配置为行进通过衬底202(例如，衬底202的第一多个互连)，通过第二互连结构230(例如，第二互连结构230的多个互连)，并返回通过衬底202(例如，衬底202的第二多个互连)。
在另一个示例中，电信号644可以被配置为通过第二互连结构230在第一集成器件204和焊接互连280之间行进。电信号644可以被配置为行进通过衬底202(例如，衬底202的第一多个互连)，通过第二互连结构230(例如，第二互连结构230的多个互连)，并返回通过衬底202(例如，衬底202的第二多个互连)。
在另一个示例中，电信号646可以被配置为通过第一互连结构610在第二集成器件606和焊接互连680之间行进。电信号646可以被配置为行进通过衬底602(例如，衬底602的第一多个互连)，通过第一互连结构610(例如，第一互连结构610的多个互连)，并返回通过衬底602(例如，衬底602的第二多个互连)。
在另一个示例中，电信号648可以被配置为通过第一互连结构610在第一集成器件604和第二集成器件606之间行进。电信号648可被配置为行进通过衬底602(例如，衬底602的第一多个互连)，通过第一互连结构610(例如，第一互连结构610的多个互连)，并返回通过衬底602(例如，衬底602的第二多个互连)。
各种电信号所采取的路径可能与图3中描述的电路径类似。然而，要注意的是，本公开所示的电信号的路径是示例性的和/或概念性的。不同的实施方案可以为电信号使用不同的路径。此外，电信号和/或电路径可以行进通过不同类型的互连(例如通孔、迹线、焊盘、支柱)、焊接互连和/或部件(例如无源装置)。因此，例如，在集成器件和互连结构之间行进的电信号可以行进通过集成器件和互连结构之间的至少一个干预部件(例如，无源装置、电容器)。用于电信号的所示路径也可以应用于电源和/或接地。
如上所述，封装可以包括不同的部件和/或不同数量的部件，这些部件位于衬底的不同部分上方。图7展示了包括互连结构的封装700。封装700与图2的封装200类似并包括与封装200类似的部件。
封装700包括第一集成器件204、第二集成器件206、第三集成器件704、第一互连结构710、第二互连结构230和无源装置706。
封装700通过多个支柱(例如，铜柱)780耦接至板290。多个焊接互连760可用于将多个支柱780耦接至衬底202。多个焊接互连770可用于将多个支柱780耦接至板290。第一集成器件204、第三集成器件704和第一互连结构710耦接至衬底202的第一表面。第一集成器件204、第三集成器件704和第一互连结构210位于与多个支柱780的同一侧上。
封装700包括第一互连结构710。第一互连结构710可以与第一互连结构210类似。图7展示了第一互连结构710包括至少一个介电层711、多个再分布互连712、阻焊层214和阻焊层216。多个再分布互连712可以使用再分布层工艺(例如，非SAP工艺、非SAP工艺)来制造。如图7所示，多个再分布互连712可以具有与互连212的形状不同的形状。例如，多个再分布互连712中的至少一些可以包括U形或V形。术语“U形”和“V形”应是可互换的。多个再分布互连712可具有与多个互连212的最小间距和/或线距(L/S)类似的最小间距和/或类似的L/S。类似地，至少一个介电层711可以包括与至少一个介电层211类似的材料。
第一互连结构710和/或多个支柱780可以在本公开中描述的封装中的任一个中实施。在描述了具有互连结构的各种封装、用于制造互连结构、衬底和封装的工艺之后。
用于制造高密度互连结构的示例性顺序
图8(其包括图8A至图8D)展示了用于提供或制造高密度互连结构的示例性顺序。在一些实施方案中，图8A至图8D的顺序可用于提供或制造图2的第一互连结构210，或本公开中描述的互连结构中的任一个。
应该注意的是，图8A至图8D的顺序可以组合一个或多个阶段，以便简化和/或明确用于提供或制造互连结构的顺序。在一些实施方案中，工艺的次序可以改变或修改。在一些实施方案中，工艺中的一个或多个可以被替换或替代而不偏离本公开的精神。不同的实施方案可以以不同的方式制造互连结构。
如图8A所示，阶段1展示了提供载体800之后的状态。载体800可以是衬底和/或晶圆。载体800可以包括玻璃和/或硅。载体800可以是第一载体。
阶段2展示了在粘合剂层810被设置(例如，形成)在载体800上方之后的状态。粘合剂层810可以是粘合剂膜。
阶段3展示了在粘合剂层810上设置了介电层820之后的状态。介电层820可以包括聚合物材料。然而，不同的实施方案可以包括不同的材料。介电层820可以是钝化层。介电层820可以被沉积和/或涂覆在粘合剂层810上方。不同的实施方案可以使用不同类型的钝化层。钝化层可以包括PSR、SR、PID和/或ABF。
阶段4展示了在介电层820上方形成多个互连822之后的状态。多个互连822可以包括迹线和/或焊盘。形成多个互连822可以包括形成种子层、执行光刻工艺、电镀工艺、剥离工艺和/或蚀刻工艺。阶段4可以展示为高密度互连结构形成再分布层(例如，再分布金属层)的示例。多个互连822可以是多个互连212的一部分。
阶段5展示了在多个互连822和介电层820上方形成介电层830之后的状态。介电层830可以被沉积和/或涂覆在多个互连822和介电层820上方。介电层830可以包括聚合物。介电层830可以与介电层820类似。
如图8B所示，阶段6展示了在介电层830中形成空腔831之后的状态。可以使用蚀刻工艺来形成空腔831。
阶段7展示了在介电层830上方形成多个互连832之后的状态。多个互连832可以包括通孔、迹线和/或焊盘。形成多个互连832可包括形成种子层、执行光刻工艺、电镀工艺、剥离工艺和/或蚀刻工艺。阶段7可以展示为高密度互连结构形成再分布层(例如，再分布金属层)的示例。多个互连832可以是多个互连212的一部分。
阶段8展示了在多个互连832和介电层830上方形成介电层840之后的状态。介电层840可以被沉积和/或涂覆在多个互连832和介电层830上方。介电层840可以包括聚合物。介电层840可以与介电层830类似。
阶段9展示了在介电层840中形成空腔841之后的状态。可以使用蚀刻工艺来形成空腔841。
阶段10展示了在介电层840上方形成多个互连842之后的状态。多个互连842可以包括通孔、迹线和/或焊盘。形成多个互连842可以包括形成种子层、执行光刻工艺、电镀工艺、剥离工艺和/或蚀刻工艺。阶段10可以展示为高密度互连结构形成再分布层(例如，再分布金属层)的示例。多个互连842可以是多个互连212的一部分。
如图8C所示，阶段11展示了在多个互连842和介电层840上方形成介电层850之后的状态。介电层850可以沉积和/或涂覆在多个互连842和介电层840上方。介电层850可以包括聚合物。介电层850可以与介电层840类似。
阶段12展示了在介电层850中形成空腔851之后的状态。可以使用蚀刻工艺来形成空腔851。
阶段13展示了在介电层850上方形成多个互连852之后的状态。多个互连852可以包括通孔、迹线和/或焊盘。形成多个互连852可以包括形成种子层、执行光刻工艺、电镀工艺、剥离工艺和/或蚀刻工艺。阶段13可以展示为高密度互连结构形成再分布层(例如，再分布金属层)的示例。多个互连852可以是多个互连212的一部分。
阶段14展示了在载体800和粘合剂801与介电层211解耦(例如，移除)之后的状态。介电层211可以代表介电层820、介电层830、介电层840和/或介电层850。多个互连212可以代表多个互连822、832、842和/或852。
如图8D所示，阶段15展示了在第一阻焊层214和第二阻焊层216在第一互连结构210(例如，高密度互连结构)上方形成之后的状态。
阶段16展示了多个焊接互连250耦接至第一互连结构210之后的状态。阶段15和16可以展示如图2所描述的第一互连结构210的示例。在一些实施方案中，第一互连结构210是晶圆的一部分，并且可以执行切单以将晶圆切割成单独的互连结构。当使用SAP工艺或mSAP工艺制造互连结构(例如210)时，介电层(例如820、830、840)中的每个的厚度可大约为20-25微米(μm)，并且金属层(在其上形成互连)中的每个的厚度可大约为15微米(μm)。在一些实施方案中，多个互连212可以包括再分布互连，其包括U形互连或V形互连。在一些实施方案中，图8A至图8D的顺序可用于制造包括多个再分布互连712的第一互连结构710，其中再分布互连中的至少一些包括U形互连或V形互连。术语“U形”和“V形”可以指互连和/或再分布互连的侧面轮廓形状。U形互连和V形互连可具有顶部部分和底部部分。U形互连(或V形互连)的底部部分可耦接至另一个U形互连(或V形互连)的顶部部分。当使用再分布层(RDL)制造工艺来制造互连结构(例如710)时，介电层(例如820、830、840)中的每个的厚度可大约为5-10微米(μm)，并且金属层(在其上形成再分布互连)中的每个的厚度可大约为5-10微米(μm)。用于制造高密度互连结构的方法的示例性流程图
在一些实施方案中，制造包括高密度互连结构的封装包括几个过程。图9展示了用于提供或制造高密度互连结构的方法900的示例性流程图。在一些实施方案中，图9的方法900可用于提供或制造本公开中描述的图2和/或图7的高密度互连结构(例如，210、230、710)。然而，方法900可用于提供或制造本公开中描述的互连结构中的任一个。
应该注意，图9的方法可以组合一个或多个过程，以便简化和/或明确用于提供或制造互连结构的方法。在一些实施方案中，可以改变或修改过程的次序。图9将以制造再分布互连的方式来描述。然而，图9的方法可用于制造任何类型的互连。
该方法提供(在905)载体(例如800)。载体可包括设置在载体上方的粘合剂层810。载体800可以是衬底和/或晶圆。载体800可以包括玻璃和/或硅。粘合剂层810可以是粘合剂膜。图8A的阶段1和2展示了在载体上方设置有粘合剂层的载体的示例。
该方法通过在载体和粘合剂上方形成介电层(例如820)和多个互连822，形成(在910)第一再分布层。介电层可包括聚合物。形成介电层和多个互连可以包括在粘合剂层810上方设置(例如沉积、涂覆)介电层820、形成种子层、执行光刻工艺、执行电镀工艺、执行剥离工艺和/或执行蚀刻工艺。图8A的阶段3-4展示了为高密度互连结构形成第一再分布层(例如，再分布金属层)的示例。
该方法通过在第一再分布层上方形成介电层(例如830)和多个互连832，形成(在915)第二再分布层。介电层可包括聚合物。形成介电层和多个互连可以包括在介电层820和互连822上方设置介电层830、形成种子层、执行光刻工艺、执行电镀工艺、执行剥离工艺和/或执行蚀刻工艺。图8A至图8B的阶段5-7展示了为高密度互连结构形成第二再分布层(例如，再分布金属层)的示例。
该方法通过在第二再分布层上方形成一个或多个介电层(例如840、850)和多个互连(例如842、852)，形成(在920)(多个)额外的再分布层。该介电层可包括聚合物。形成介电层和多个互连可以包括在介电层830和互连832上方设置一个或多个介电层(例如840、850)、形成种子层、执行光刻工艺、执行电镀工艺、执行剥离工艺和/或执行蚀刻工艺。图8B至图8C的阶段8-13展示了为高密度互连结构形成额外的再分布层(例如，再分布金属层)的示例。
该方法将载体(例如800)和粘合剂(例如810)与介电层(例如820)解耦(在925)。图8C的阶段14展示了载体和粘合剂与介电层解耦的示例。
该方法在互连结构(例如210)的介电层上方形成(在930)第一阻焊层(例如214)和第二阻焊层(例如216)。图8D的阶段15展示了在互连结构的介电层上方形成阻焊层的示例。
该方法将多个焊接互连(例如250)耦接至(在935)互连结构(例如，210)。图8D的阶段16可以展示将焊接互连耦接至互连结构的示例。
在一些实施方案中，第一互连结构210是晶圆的一部分，并且可以执行切单以将晶圆切割成单独的互连结构。方法900可用于制造包括多个互连结构212和/或多个再分布互连结构712的互连结构。
用于制造衬底的示例性顺序
在一些实施方案中，制造衬底包括几个过程。图10(包括图10A至图10C)展示了用于提供或制造衬底的示例性顺序。在一些实施方案中，图10A至图10C的顺序可用于提供或制造图2的衬底202。然而，图10的过程可用于制造本公开中描述的衬底中的任一个。
应该注意的是，图10A至图10C的顺序可以组合一个或多个阶段，以便简化和/或明确用于提供或制造衬底的顺序。在一些实施方案中，过程的次序可以改变或修改。在一些实施方案中，过程中的一个或多个可以被替换或替代而不偏离本公开的精神。
如图10A所示，阶段1展示了在提供载体1000并在载体1000上方形成金属层之后的状态。金属层可被图案化以形成互连1002。可以使用电镀工艺和蚀刻工艺来形成金属层和互连。
阶段2展示了在载体1000和互连1002上方形成介电层1020之后的状态。介电层1020可以包括聚酰亚胺。然而，不同的实施方案可以为介电层使用不同的材料。
阶段3展示了在介电层1020中形成多个空腔1010之后的状态。多个空腔1010可以使用蚀刻工艺(例如，光蚀刻工艺)或激光工艺形成。
阶段4展示了在介电层1020中和上方形成互连1012之后的状态。例如，可以形成通孔、焊盘和/或迹线。可以使用电镀工艺来形成互连。
阶段5展示了在介电层1020上方形成另一个介电层1022之后的状态。介电层1022可以是与介电层1020相同的材料。然而，不同的实施方案可以为介电层使用不同的材料。
如图10B所示，阶段6展示了在介电层1022中形成多个空腔1030之后的状态。可以使用蚀刻工艺或激光工艺来形成空腔1030。
阶段7展示了在介电层1022中和上方形成互连1014之后的状态。例如，可以形成通孔、焊盘和/或迹线。可以使用电镀工艺来形成互连。
阶段8展示了在介电层1022上方形成另一个介电层1024之后的状态。介电层1024可以是与介电层1020相同的材料。然而，不同的实施方案可以为介电层使用不同的材料。
阶段9展示了在介电层1024中形成多个空腔1040之后的状态。可以使用蚀刻工艺或激光工艺来形成空腔1040。
如图10C所示，阶段10展示了在介电层1024中和上方形成互连1016之后的状态。例如，可以形成通孔、焊盘和/或迹线。可以使用电镀工艺来形成互连。
互连1002、1012、1014和/或1016中的一些或全部可以定义衬底202的多个互连222。介电层1020、1022、1024可由至少一个介电层220代表。
阶段11展示了在载体1000与介电层220解耦(例如，移除、磨掉)，离开衬底202之后的状态。
阶段12展示了在衬底202上方形成第一阻焊层224和第二阻焊层226之后的状态。
不同的实施方案可以使用不同的工艺来形成(多个)金属层。在一些实施方案中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺用于形成(多个)金属层。例如，可以使用溅射工艺、喷涂工艺和/或电镀工艺来形成(多个)金属层。
用于制造衬底的方法的示例性流程图
在一些实施方案中，制造衬底包括几个过程。图11展示了用于提供或制造衬底的方法1100的示例性流程图。在一些实施方案中，图11的方法1100可用于提供或制造图2的衬底。例如，图11的方法可用于制造衬底202。
应该注意的是，图11的方法可以组合一个或多个过程，以便简化和/或明确用于提供或制造衬底的方法。在一些实施方案中，可以改变或修改过程的次序。
该方法提供(在1105)载体1000。不同的实施方案可以为载体使用不同的材料。载体可以包括衬底、玻璃、石英和/或载体带。图10A的阶段1展示了提供载体之后的状态。
该方法在载体1000上方形成(在1110)金属层。该金属层可以被图案化以形成互连。可以使用电镀工艺来形成金属层和互连。图10A的阶段1展示了金属层和互连1002形成后的状态。
该方法在载体1000和互连1002上方形成(在1115)介电层1020。介电层1020可以包括聚酰亚胺。形成介电层还可以包括在介电层1020中形成多个空腔(例如1010)。多个空腔可以使用蚀刻工艺(例如，光蚀刻)或激光工艺形成。图10A的阶段2-3展示了形成介电层和介电层中的空腔。
该方法在介电层中和上方形成(在1120)互连。例如，互连1012可以在介电层1020中和上方形成。可以使用电镀工艺来形成互连。形成互连可包括在介电层上方和/或在介电层中提供图案化的金属层。图10A的阶段4展示了在介电层中和上方形成互连的示例。
该方法(在1125)在介电层1020和互连上方形成介电层1022。介电层1022可以包括聚酰亚胺。形成介电层还可以包括在介电层1022中形成多个空腔(例如，1030)。该多个空腔可使用蚀刻工艺或激光工艺形成。图10A至图10B的第5-6阶段展示了形成介电层和介电层中的空腔。
该方法(在1130)在介电层中和/或上方形成互连。例如，可以形成互连1014。可以使用电镀工艺来形成互连。形成互连可包括在介电层上方和介电层中提供图案化的金属层。图10B的阶段7展示了在介电层中和上方形成互连的示例。
该方法可以形成(多个)额外的介电层和额外的互连，如在1125和1130描述的。图10B至图10C的阶段8-10展示了在介电层中和上方形成互连的示例。
一旦所有的(多个)介电层和额外的互连形成，则该方法可以将载体(例如1000)与介电层1020解耦(例如，移除、磨掉)，留下衬底。在一些实施方案中，该方法可以在衬底上方形成阻焊层(例如224、226)。
不同的实施方案可以使用不同的工艺来形成(多个)金属层。在一些实施方案中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺用于形成(多个)金属层。例如，可以使用溅射工艺、喷涂工艺和/或电镀工艺来形成(多个)金属层。
用于制造包括耦接至衬底的高密度互连结构的封装的示例性顺序
图12(其包括图12A至图12B)展示了用于提供或制造包括耦接至衬底的高密度互连结构的封装的示例性顺序。在一些实施方案中，图12A至图12B的顺序可用于提供或制造包括图2的衬底202和第一互连结构210的封装200，或本公开中描述的封装中的任一个。
应该注意的是，图12A至图12B的顺序可以组合一个或多个阶段，以便简化和/或明确用于提供或制造封装的顺序。在一些实施方案中，过程的次序可以改变或修改。在一些实施方案中，过程中的一个或多个可以被替换或替代而不偏离本公开的精神。图12A至图12B的顺序可用于一次制造一个封装或几个封装(作为晶圆的一部分)。
如图12A所示，阶段1展示了提供衬底202之后的状态。衬底202可以由供应商提供或制造。与图10A至图10C所示的工艺类似的工艺可用于制造衬底202。然而，不同的实施方案可以使用不同的工艺来制造衬底202。可用于制造衬底202的工艺的示例包括半加成工艺(SAP)和修改的半加成工艺(mSAP)。衬底202包括至少一个介电层220，以及多个互连222。
阶段2展示了第一集成器件204耦接至衬底202的第一表面(例如底表面)之后的状态。第一集成器件204通过多个互连240耦接至衬底202。多个互连240可耦接至来自衬底202的多个互连222的互连。第一集成器件204可以耦接至衬底202，使得第一集成器件204的前侧(例如，有源侧)面向衬底202。
阶段3展示了在衬底202和第一集成器件204之间提供底层填充物242之后的状态。
阶段4展示了在第一互连结构210耦接至衬底202的第一表面之后的状态。第一互连结构210可以通过多个焊接互连来耦接至衬底202。
阶段5展示了在多个焊接互连280耦接至衬底202的第一表面之后的状态。多个焊接互连280可以耦接至来自衬底202的多个互连222的互连。
如图12B所示，阶段6展示了具有第一集成器件204、第一互连结构210和多个焊接互连280的衬底202被翻转之后的状态。
阶段7展示了几个部件耦接至衬底202的第二表面(例如，顶表面)之后的状态。例如，第二集成器件206和第二互连结构230耦接至衬底202的第二表面。
阶段8展示了包封层208在衬底202的第二表面上方形成，使得包封层208包封了第二集成器件206和第二互连结构230之后的状态。形成和/或设置包封层208的工艺可以包括使用压缩和转移成型工艺、片状成型工艺或液体成型工艺。阶段8可以展示封装200，其包括衬底202、第一集成器件204、第一互连结构210、第二集成器件206、第二互连结构230和包封层208。
本公开中描述的封装(例如200、600、700)可以一次制造一个，或者可以作为一个或多个晶圆的一部分一起制造，并然后切单成单独的封装。
用于制造包括耦接至衬底的高密度互连结构的封装的方法的示例性流程图
在一些实施方案中，制造包括耦接至衬底的高密度互连结构的封装包括几个过程。图13展示了用于提供或制造包括耦接至衬底的高密度互连结构的封装的方法1300的示例性流程图。在一些实施方案中，图13的方法1300可用于提供或制造本公开中描述的图2的封装200。然而，方法1300可用于提供或制造本公开中描述的封装中的任一个。
应该注意到，图13的方法可以组合一个或多个过程，以便简化和/或明确用于提供或制造包括耦接至衬底的高密度互连结构的封装的方法。在一些实施方案中，可以改变或修改过程的次序。
该方法提供(在1305)衬底(例如，202)。衬底202可以由供应商提供或制造。衬底202包括第一表面和第二表面。衬底202包括至少一个介电层220和多个互连222。不同的实施方案可以提供不同的衬底。与图10A至图10C所示的工艺类似的工艺可用于制造衬底202。然而，不同的实施方案可以使用不同的工艺来制造衬底202。图12A的阶段1展示并描述了提供衬底的示例。
该方法(在1310)将第一集成器件(例如204)和第一互连结构(例如210)耦接至衬底(例如202)的第一表面。第一集成器件204可以通过多个互连240耦接至衬底202。多个互连240可耦接至来自衬底202的多个互连222的互连。第一集成器件204可以耦接至衬底202，使得第一集成器件204的前侧(例如，有源侧)面向衬底202。作为示例，集成器件204和互连结构210可以耦接至衬底202，使得集成器件、互连结构和衬底以如下方式耦接在一起，即当第一电信号在集成器件和板(例如290)之间行进时，第一电信号行进通过衬底202，然后通过互连结构210并返回通过衬底202。图12A的阶段2-4展示并描述了集成器件和互连结构耦接至衬底的示例。将集成器件耦接至衬底还可以包括在第一集成器件204和衬底202之间提供底部填充物(例如，242)。图12A的阶段3展示并描述了正在提供的底部填充物。
该方法将多个焊接互连(例如280)耦接至(在1315)衬底(例如202)的第一表面。图12A的阶段5展示并描述了将焊接互连耦接至衬底的示例。
该方法将部件耦接至(在1320)衬底202的第二表面。不同的实施方案可以耦接不同的部件和/或不同数量的部件。部件可以包括第二集成器件206、第二互连结构230和无源装置706。在一些实施方案中，在部件耦接至衬底之前，衬底可以被翻转。图12B的阶段7展示并描述了各种部件耦接至衬底的第二表面。
该方法在衬底(例如202)的第二表面上方形成(在1325)封装层(例如208)，使得包封层208包封第二集成器件206和第二互连结构230。形成和/或设置包封层208的工艺可以包括使用压缩和转移成型工艺、片状成型工艺或液体成型工艺。图12B的阶段8展示并描述了包封层的示例，该包封层位于衬底上方并包封集成器件。
示例性电子装置
图14展示了各种电子装置，这些装置可以与以下中的任一个集成：上述装置、集成器件、集成电路(IC)封装、集成电路(IC)装置、半导体装置、集成电路、管芯、插接器、封装、封装上封装(PoP)、封装中系统(SiP)或片上系统(SoC)。例如，移动电话装置1402、膝上计算机装置1404、固定位置终端装置1406、可穿戴装置1408或汽车1410可以包括如本文中描述的装置1400。装置1400可以是例如本文中描述的装置和/或集成电路(IC)封装中的任一个。图14所展示的装置1402、1404、1406和1408以及车辆1410只是示例性的。其他电子装置也可以以装置1400为特征，包括但不限于一组装置(例如，电子装置)，其包括移动装置、手持式个人通信系统(PCS)单元、便携式数据单元诸如个人数字助理、支持全球定位系统(GPS)的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元诸如抄表装备、通信装置、智能手机、平板计算机、计算机、可穿戴装置(例如手表、眼镜)、物联网(IoT)装置、服务器、路由器、在汽车(例如自动驾驶汽车)中实施的电子装置，或存储或检索数据或计算机指令的任何其他装置，或其任何组合。
图2至图7、图8A至图8D、图9、图10A至图10C、图11、图12A至图12B和/或图13至图14所展示的部件、过程、特征和/或功能中的一个或多个可以被重新布置和/或组合成单个部件、过程、特征或功能，或体现在几个部件、过程或功能中。在不偏离本公开的情况下，也可以添加额外的元件、部件、过程和/或功能。还应该注意图2至图7、图8A至图8D、图9、图10A至图10C、图11、图12A至图12B和/或图13至图14及其在本公开中的对应描述不限于管芯和/或IC。在一些实施方案中，图2至图7、图8A至图8D、图9、图10A至图10C、图11、图12A至图12B和/或图13至图14及其对应描述可用于制造、创造、提供和/或生产装置和/或集成器件。在一些实施方案中，装置可包括管芯、集成器件、集成无源装置(IPD)、管芯封装、集成电路(IC)装置、装置封装、集成电路(IC)封装、晶圆、半导体装置、封装上封装(PoP)装置、散热装置和/或插接器。
要注意的是，本公开中的附图可以代表各种零件、部件、物体、装置、封装、集成器件、集成电路和/或晶体管的实际表示和/或概念性表示。在一些情况下，这些附图可能不按比例绘制。在一些情况下，为了清晰起见，可能没有示出所有的部件和/或零件。在一些情况下，附图中各种零件和/或部件的定位、位置、大小和/或形状可以是示例性的。在一些实施方案中，附图中的各种部件和/或零件可以是可选的。
单词“示例性”在本文中用于指“用作示例、实例或说明”。本文中描述为“示例性”的任何实施方案或方面不一定被解释为比本公开的其他方面优选或有利。同样，术语“方面”不要求公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦接”在本文中用于指两个物体之间的直接或间接耦接。例如，如果物体A物理上接触到物体B，并且物体B接触到物体C，那么物体A和C仍然可以被认为是彼此耦接的——即使它们没有直接物理上彼此接触。术语“电耦接”可以指两个物体直接或间接地耦接在一起，使得电流(例如，信号、电源、接地)可以在两个物体之间行进。被电耦接的两个物体之间可具有也可以没有电流行进。术语“包封”是指物体可以部分包封或完全包封另一个物体。需要进一步注意的是，本申请中在一个部件位于另一个部件上方的上下文中使用的术语“上方”，可以用于指部件在另一个部件上和/或在另一个部件中(例如，在部件的表面上或嵌入部件中)。因此，例如，在第二部件上方的第一部件可能意味着：(1)第一部件在第二部件上方，但不直接接触第二部件，(2)第一部件在第二部件上(例如，在其表面上)，和/或(3)第一部件在第二部件中(例如，嵌入)。术语“约为‘值X’“，或“大约为值X”，如在本公开中使用，意味着与“值X”相差10％以内。例如，约为1或大约为1的值将意味着在0.9-1.1的范围内的值。
在一些实施方案中，互连是装置或封装的元件或部件，其允许或促进两点、元件和/或部件之间的电连接。在一些实施方案中，互连可以包括迹线、通孔、焊盘、支柱、再分布金属层和/或凸点下金属化(UBM)层。互连可以包括一个或多个金属部件(例如，种子层+金属层)。在一些实施方案中，互连是导电材料，其可以被配置成为信号(例如，数据信号、接地或电源)提供电路径。互连可以是电路的一部分。互连可以包括一个以上的元件或部件。互连可以由一个或多个互连来定义。不同的实施方案可以使用类似或不同的工艺来形成互连。在一些实施方案中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺用于形成互连。例如，可使用溅射工艺、喷涂和/或电镀工艺来形成互连。
而且，要注意的是，本文中包含的各种公开内容可以被描述为过程，该过程被描绘为流程图、流程图示、结构图或框图。尽管流程图可以将操作描述为顺序过程，但许多操作可以平行或并发地执行。此外，操作的次序可以被重新布置。当过程的操作完成后，该过程被终止。
在不脱离本公开的情况下，本文中描述的本公开的各种特征可以在不同的系统中实施。应该注意的是，本公开的前述方面仅仅是示例，并且不应理解为对本公开的限制。对本公开各方面的描述意图是例示性的，并且不意图限制权利要求的范围。因此，本公开的教导可以容易地应用于其他类型的设备，并且对于本领域技术人员来说，许多替代方案、修改和变化都将是显而易见的。
在下文中，为了便于理解本公开，给出了几个非限制性示例。
一种封装包括衬底，其包括第一表面和第二表面，其中衬底进一步包括用于提供到板的电连接的多个互连；耦接至衬底的第一表面或第二表面或集成到衬底中的电子电路(其可以包括集成器件和/或在集成器件中形成)；以及耦接至衬底的第一表面的互连结构，其中电子电路、互连结构和衬底以如下方式耦接在一起，即当第一电信号在电子电路和板之间行进时，第一电信号至少行进通过衬底，然后通过互连结构并返回通过衬底。互连结构可以在衬底提供的第一电触点和衬底提供的第二电触点之间提供至少一个电路径(或电连接)，其中第一触点电连接到电子电路，并且其中第二触点电连接到互连中的一个或多个。
一种封装包括衬底，其包括第一表面和第二表面，其中衬底进一步包括用于提供在两个集成电路之间的电连接的多个互连；耦接至衬底的第一表面或第二表面或集成到衬底中的第一电子电路(其可以包括集成器件和/或在集成器件中形成)；第二电子电路(其可以包括集成器件和/或在集成器件中形成)；以及耦接至衬底的第一表面的互连结构，其中电子电路、互连结构和衬底以如下方式耦接在一起，即当第一电信号在电子电路(例如第一集成器件)和另一个电子电路(例如第二集成器件)之间行进时，第一电信号至少行进通过衬底，然后通过互连结构并返回通过衬底。互连结构可以在衬底提供的第一电触点和衬底提供的第二电触点之间提供至少一个电路径(或电连接)，其中第一触点电连接到电子电路，并且其中第二触点电连接到互连中的一个或多个。
一种设备包括衬底，其包括第一表面和第二表面，其中衬底进一步包括用于提供到板的电连接的多个互连；耦接至衬底的第一表面或第二表面或集成到衬底中的电子电路(其可以包括集成器件和/或在集成器件中形成)；以及耦接至衬底的第一表面的用于互连再分布的部件，其中电子电路、用于互连再分布的部件和衬底以如下方式耦接在一起，即当第一电信号在电子电路和板之间行进时，第一电信号至少行进通过衬底，然后通过用于互连再分布的部件并返回通过衬底。互连结构可以在衬底提供的第一电触点和衬底提供的第二电触点之间提供至少一个电路径(或电连接)，其中第一触点电连接到电子电路，并且其中第二触点电连接到互连中的一个或多个。
一种用于制造封装的方法包括提供衬底，其包括第一表面和第二表面，其中衬底进一步包括用于提供到板的电连接的多个互连；将电子电路耦接至衬底的第一表面或第二表面，或集成到衬底中；以及将互连结构耦接至衬底的第一表面，其中电子电路、互连结构和衬底以如下方式耦接在一起，即当第一电信号在电子电路和板之间行进时，第一电信号至少行进通过衬底，然后通过互连结构并返回通过衬底。互连结构可以在衬底提供的第一电触点和衬底提供的第二电触点之间提供至少一个电路径(或电连接)，其中第一触点电连接到电子电路，并且其中第二触点电连接到互连中的一个或多个。

Claims (27)

1.一种封装，包括：
衬底，包括多个互连；
集成器件，耦接至所述衬底；以及
互连结构，耦接至所述衬底的表面，
其中所述集成器件、所述互连结构和所述衬底以如下方式耦接在一起：所述集成器件的第一电信号被配置为至少行进通过所述衬底、然后通过所述互连结构并返回通过所述衬底。
2.根据权利要求1所述的封装，
其中所述衬底的所述多个互连包括第一最小间距，以及
其中所述互连结构包括具有小于所述第一最小间距的第二最小间距的多个互连。
3.根据权利要求1所述的封装，其中所述互连结构包括至少一个介电层和多个再分布互连。
4.根据权利要求1所述的封装，其中所述互连结构包括第二衬底，所述第二衬底具有多个互连。
5.根据权利要求1所述的封装，
其中所述集成器件被配置为执行第一功能和第二功能，以及
其中所述第一功能被配置为发送所述第一电信号，所述第一电信号从所述集成器件行进通过所述衬底、然后通过所述互连结构、并返回通过所述衬底。
6.根据权利要求5所述的封装，其中所述第二功能被配置为发送第二电信号，所述第二电信号从所述集成器件、通过所述衬底、然后通过所述互连结构、并返回通过所述衬底。
7.根据权利要求5所述的封装，
其中所述第二功能被配置为发送第二电信号，使所述第二电信号从所述集成器件、通过所述衬底，以及
其中所述第二电信号绕过所述互连结构。
8.根据权利要求1所述的封装，其中所述封装耦接至板，使得所述集成器件和所述互连结构位于所述衬底与所述板之间。
9.根据权利要求8所述的封装，其中所述封装是层叠封装(PoP)的部分。
10.根据权利要求1所述的封装，
其中所述至少一个集成器件耦接至所述衬底的第一表面，以及
其中所述至少一个互连结构耦接至所述衬底的所述第一表面。
11.根据权利要求1所述的封装，
其中所述至少一个集成器件耦接至所述衬底的第二表面，以及
其中所述至少一个互连结构耦接至所述衬底的第一表面。
12.根据权利要求1所述的封装，其中所述封装结合到选自以下项所构成的组的设备中：音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、移动装置、移动电话、智能手机、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴装置、膝上计算机、服务器、物联网(IoT)装置和汽车中的装置。
13.一种装置，包括：
衬底，包括多个互连；
集成器件，耦接至所述衬底；以及
用于互连再分布的部件，耦接至所述衬底的表面，
其中所述集成器件、所述用于互连再分布的部件和所述衬底以如下方式耦接在一起，即所述集成器件的第一电信号被配置为至少行进通过所述衬底、然后通过所述用于互连再分布的部件并返回通过所述衬底。
14.根据权利要求13所述的装置，
其中所述衬底的所述多个互连包括第一最小间距，以及
其中所述用于互连再分布的部件包括具有小于所述第一最小间距的第二最小间距的多个互连。
15.根据权利要求13所述的装置，其中所述用于互连再分布的部件包括至少一个介电层和多个再分布互连。
16.根据权利要求13所述的装置，其中所述用于互连再分布的部件包括具有多个互连的第二衬底。
17.根据权利要求13所述的装置，
其中所述集成器件被配置为执行第一功能和第二功能，以及
其中所述第一功能被配置为发送所述第一电信号，所述第一电信号从所述集成器件行进通过所述衬底、然后通过所述用于互连再分布的部件、并返回通过所述衬底。
18.根据权利要求17所述的装置，其中所述第二功能被配置为发送第二电信号，所述第二电信号从所述集成器件行进通过所述衬底、然后通过所述用于互连再分布的部件、并返回通过所述衬底。
19.根据权利要求17所述的装置，
其中所述第二功能被配置为发送第二电信号，所述第二电信号从所述集成器件行进通过所述衬底，以及
其中所述第二电信号绕过所述用于互连再分布的部件。
20.根据权利要求11所述的装置，其中所述设备结合到选自以下项所构成的组的设备中：音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、移动装置、移动电话、智能手机、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴装置、膝上计算机、服务器、物联网(IoT)装置和汽车中的装置。
21.一种用于制造封装的方法，包括：
提供包括多个互连的衬底；
将集成器件耦接至所述衬底；以及
将互连结构耦接至所述衬底的表面，
其中所述集成器件、所述互连结构和所述衬底以如下方式耦接在一起：所述集成器件的第一电信号被配置为至少行进通过所述衬底、然后通过所述互连结构并返回通过所述衬底。
22.根据权利要求21所述的方法，
其中所述衬底的所述多个互连包括第一最小间距，以及
其中所述互连结构包括具有小于所述第一最小间距的第二最小间距的多个互连。
23.根据权利要求21所述的方法，其中所述互连结构包括至少一个介电层和多个再分布互连。
24.根据权利要求21所述的方法，其中所述互连结构包括第二衬底，所述第二衬底具有多个互连。
25.根据权利要求21所述的方法，
其中所述集成器件被配置为执行第一功能和第二功能，以及
其中所述第一功能被配置为发送第一电信号，所述第一电信号从所述集成器件行进通过所述衬底、然后通过所述互连结构并返回通过所述衬底。
26.根据权利要求25所述的方法，其中所述第二功能被配置为发送第二电信号，所述第二电信号从所述集成器件行进通过所述衬底、然后通过所述互连结构、并返回通过所述衬底。
27.根据权利要求25所述的方法，
其中所述第二功能被配置为发送第二电信号，所述第二电信号从所述集成器件行进通过所述衬底，以及
其中所述第二电信号绕过所述互连结构。
CN202180016934.2A 2020-02-27 2021-02-25 包括衬底和与其耦接的高密度互连结构的半导体封装 Pending CN115210867A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/803,804 US11289453B2 (en) 2020-02-27 2020-02-27 Package comprising a substrate and a high-density interconnect structure coupled to the substrate
US16/803,804 2020-02-27
PCT/US2021/019654 WO2021173825A1 (en) 2020-02-27 2021-02-25 Semiconductor package comprising a substrate and a high-density interconnect structure coupled thereto

Publications (1)

Publication Number Publication Date
CN115210867A true CN115210867A (zh) 2022-10-18

Family

ID=75108857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180016934.2A Pending CN115210867A (zh) 2020-02-27 2021-02-25 包括衬底和与其耦接的高密度互连结构的半导体封装

Country Status (7)

Country Link
US (1) US11289453B2 (zh)
EP (1) EP4111498A1 (zh)
KR (1) KR20220147585A (zh)
CN (1) CN115210867A (zh)
BR (1) BR112022016578A2 (zh)
TW (1) TW202201687A (zh)
WO (1) WO2021173825A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605594B2 (en) * 2020-03-23 2023-03-14 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US20220256722A1 (en) * 2021-02-05 2022-08-11 Advanced Semiconductor Engineering, Inc. Electronic device package and method of manufacturing the same
US11856708B2 (en) * 2021-03-22 2023-12-26 Carnegie Mellon University Stretchable 3D-printed circuit boards

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011320A1 (ja) 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
US8922005B2 (en) * 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US9502390B2 (en) * 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9685350B2 (en) 2013-03-08 2017-06-20 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming embedded conductive layer for power/ground planes in Fo-eWLB
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9153560B2 (en) 2014-01-22 2015-10-06 Qualcomm Incorporated Package on package (PoP) integrated device comprising a redistribution layer
US20160141234A1 (en) 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising silicon bridge in photo imageable layer
US9443824B1 (en) * 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US10181457B2 (en) * 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
WO2017111957A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with through bridge die connections
US9831148B2 (en) * 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
WO2017160235A1 (en) 2016-03-16 2017-09-21 Agency For Science, Technology And Research Electrical connection structure, semiconductor package and method of forming the same
SG10201913140RA (en) 2016-03-21 2020-03-30 Agency Science Tech & Res Semiconductor package and method of forming the same
US10181456B2 (en) 2017-03-16 2019-01-15 Intel Corporation Multi-package integrated circuit assembly with package on package interconnects
US10468374B2 (en) * 2017-03-31 2019-11-05 Intel Corporation Die interconnect substrates, a semiconductor device and a method for forming a die interconnect substrate
US10950568B2 (en) 2017-05-23 2021-03-16 Micron Technology, Inc. Semiconductor device assembly with surface-mount die support structures
US10217720B2 (en) * 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10630296B2 (en) * 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10483156B2 (en) * 2017-11-29 2019-11-19 International Business Machines Corporation Non-embedded silicon bridge chip for multi-chip module
EP3738146A4 (en) * 2018-01-12 2021-08-25 INTEL Corporation PROCESS OF A FIRST LAYER JOIN FIRST ON CARRIER FOR EMIB PATCH
US10388631B1 (en) 2018-01-29 2019-08-20 Globalfoundries Inc. 3D IC package with RDL interposer and related method
KR102491103B1 (ko) * 2018-02-06 2023-01-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10535608B1 (en) * 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate

Also Published As

Publication number Publication date
TW202201687A (zh) 2022-01-01
BR112022016578A2 (pt) 2022-10-11
US20210272931A1 (en) 2021-09-02
EP4111498A1 (en) 2023-01-04
KR20220147585A (ko) 2022-11-03
WO2021173825A1 (en) 2021-09-02
US11289453B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
CN115210867A (zh) 包括衬底和与其耦接的高密度互连结构的半导体封装
EP4133521B1 (en) Package comprising a substrate with interconnect routing over solder resist layer
US11682607B2 (en) Package having a substrate comprising surface interconnects aligned with a surface of the substrate
US11452246B2 (en) Patch substrate configured as a shield located over a cavity of a board
CN116998009A (zh) 用于改进的配电网络（pdn）性能的在衬底之间包括无源组件的封装件
KR20230159429A (ko) 패드-온-패드 인터커넥트들을 포함하는 기판을 갖는 패키지
WO2022154905A1 (en) Package comprising a substrate and interconnect device configured for diagonal routing
US11605594B2 (en) Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US20220375838A1 (en) Package comprising integrated devices coupled through a bridge
CN117413358A (zh) 包括集成器件和耦合集成器件的顶侧的桥的封装
US11749611B2 (en) Package with a substrate comprising periphery interconnects
US11784157B2 (en) Package comprising integrated devices coupled through a metallization layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination