CN116996045A - 信号产生器和存储器 - Google Patents

信号产生器和存储器 Download PDF

Info

Publication number
CN116996045A
CN116996045A CN202210451913.XA CN202210451913A CN116996045A CN 116996045 A CN116996045 A CN 116996045A CN 202210451913 A CN202210451913 A CN 202210451913A CN 116996045 A CN116996045 A CN 116996045A
Authority
CN
China
Prior art keywords
signal
transistor
pull
tube
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210451913.XA
Other languages
English (en)
Inventor
秦建勇
李简妮
刘忠来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210451913.XA priority Critical patent/CN116996045A/zh
Priority to PCT/CN2022/093713 priority patent/WO2023206658A1/zh
Priority to US17/937,404 priority patent/US20230026826A1/en
Publication of CN116996045A publication Critical patent/CN116996045A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/10—Combined modulation, e.g. rate modulation and amplitude modulation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本公开涉及半导体电路设计领域，特别涉及一种信号产生器和存储器，包括：振荡产生模块，被配置为，基于振荡控制信号产生初始振荡信号，振荡控制信号用于调整产生的初始振荡信号的频率；占空比修正模块，连接振荡产生模块的输出端，被配置为，基于占空比控制信号对初始振荡信号的占空比进行调整，以生成调整振荡信号；输出接口，连接占空比修正模块的输出端，用于将调整振荡信号输出到外部测试系统，外部测试系统用于测试调整振荡信号是否满足预设条件；振幅调整模块，连接占空比修正模块的输出端，被配置为，基于振幅控制信号对调整振荡信号的振幅进行调整，以生成测试信号，从而用于产生占空比满足存储器需求的高速时钟信号。

Description

信号产生器和存储器
技术领域
本公开涉及半导体电路设计领域，特别涉及一种信号产生器和存储器。
背景技术
随着技术的进步，高科技产品不断更新换代，产品性能更是不断提升，而高科技产品的工作离不开存储器对于数据的存储；因此，对存储器的数据存取速率和数据存取稳定性的提升，是当下迫在眉睫的问题。
存储器的对数据的处理都会用到时钟信号，而时钟信号的传输频率决定了存储器在相同时间内执行操作的次数，即决定了存储器处理数据的快慢；即存储器基于高速时钟信号进行数据处理，对存储器的性能提升具有重大意义。
如何测试高速时钟信号的占空比是否满足要求，如何保证高速时钟信号测试的准确性，以及如何基于高速时钟信号产生等距并行的时钟信号，是当下亟待解决的问题。
发明内容
本公开实施例提供一种信号产生器，以产生占空比满足存储器需求的高速时钟信号。
本公开实施例提供了一种信号产生器，包括：振荡产生模块，被配置为，基于振荡控制信号产生初始振荡信号，振荡控制信号用于调整产生的初始振荡信号的频率；占空比修正模块，连接振荡产生模块的输出端，被配置为，基于占空比控制信号对初始振荡信号的占空比进行调整，以生成调整振荡信号；输出接口，连接占空比修正模块的输出端，用于将调整振荡信号输出到外部测试系统，外部测试系统用于测试调整振荡信号是否满足预设条件；振幅调整模块，连接占空比修正模块的输出端，被配置为，基于振幅控制信号对调整振荡信号的振幅进行调整，以生成测试信号。
振荡产生模块基于振荡控制信号产生初始振荡信号，且振荡控制信号用于调整产生的初始振荡信号的频率；占空比修正模块基于占空比控制信号，对初始振荡信号的占空比进行调整，以生成调整振荡信号，且占空比控制信号用于调整对初始振荡信号的占空比调整大小；通过将调整振荡信号输出至外部测试系统进行信号检测，并根据检测结果改变振荡控制信号和占空比控制信号的值，从而使得调整振荡信号满足预设条件，即存储器所需的高速时钟信号；然后通过振幅调整模块，基于振幅控制信号对调整振荡信号的振幅进行调整，以生成存储器可以使用且进行测试的测试信号，其中，振幅控制信号用于调整对调整振荡信号的幅值调整大小。
另外，振荡产生模块包括环形振荡器，环形振荡器用于根据振荡控制信号产生初始振荡信号，且振荡控制信号用于调整接入环形振荡器的反相器的数量。
另外，振荡产生模块包括四面体振荡器；四面体振荡器包括内圈反相器和外圈反相器；其中，外圈反相器的驱动能力相同，内圈反相器的驱动能力相同，且内圈反相器的驱动能力为外圈反相器的驱动能力的0.3～0.8倍。
另外，四面体振荡器用于根据振荡控制信号产生初始振荡信号，且振荡控制信号用于调节内圈反相器的驱动能力。
另外，占空比修正模块包括：第一调整单元，连接振荡产生模块，被配置为，增大初始振荡信号的占空比以生成第一调节信号；第二调整单元，连接振荡产生模块，被配置为，减小初始振荡信号的占空比以生成第二调节信号；校正单元，连接第一调整单元和第二调整单元，被配置为，根据占空比控制信号、第一调节信号和第二调节信号，生成调整振荡信号，占空比控制信号用于调整生成的调整振荡信号中第一调节信号的信号占比和第二调节信号的信号占比。
另外，校正单元，包括：相互并联设置的多个第一驱动子单元，输入端连接第一调整单元，还用于接收占空比控制信号；相互并联设置的多个第二驱动子单元，输入端连接第二调整单元，还用于接收占空比控制信号；其中，占空比控制信号用于对多个第一驱动子单元和多个第二驱动子单元进行选择导通；第三驱动子单元，输入端连接第一驱动子单元的输出端和第二驱动子单元的输出端，输出端用于输出调整振荡信号。
另外，包括：第一反相器组，用于接收占空比控制信号；第一反相器组中包括并联的多个第一调节反相器，每一第一调节反相器作为一第一驱动子单元，占空比控制信号用于对第一反相器组中的第一调节反相器进行选择导通；第二反相器组，用于接收占空比控制信号；第二反相器组中包括并联的多个第二调节反相器，每一第二调节反相器作为一第二驱动子单元，占空比控制信号用于对第二反相器组中的第二调节反相器进行选择导通；第三驱动子单元包括：第三调节反相器，输入端分别连接于第一反相器组的输出端和第二反相器组的输出端，输出端用于输出调整振荡信号。
另外，第一调整单元包括：第一开关P管、第一开关N管、第二开关P管和第二开关N管；其中，第一开关P管的栅极和第一开关N管的栅极相连，用于接收初始振荡信号，第一开关P管的源极连接第一上拉晶体管的漏极，第一上拉晶体管的源极用于接收高电平，第一开关N管的源极连接第一下拉晶体管的漏极，第一下拉晶体管的源极用于接收低电平，第一开关P管的漏极和第一开关N管的漏极相连，且连接第二开关P管的栅极和第二开关N管的栅极，第二开关P管的源极连接第二上拉晶体管的漏极，第二上拉晶体管的源极用于接收高电平，第二开关N管的源极连接第二下拉晶体管的漏极，第二下拉晶体管的源极用于接收低电平，第二开关P管的漏极和第二开关N管的漏极相连，用于输出第一调节信号；第一上拉晶体管和第一下拉晶体管基于占空比控制信号导通，且第一下拉晶体管的驱动能力大于第一上拉晶体管的驱动能力，第二上拉晶体管和第二下拉晶体管基于占空比控制信号导通，且第二下拉晶体管的驱动能力小于第二上拉晶体管的驱动能力；第二调整单元包括：第三开关P管、第三开关N管、第四开关P管和第四开关N管；其中，第三开关P管的栅极和第三开关N管的栅极相连，用于接收初始振荡信号，第三开关P管的源极连接第三上拉晶体管的漏极，第三上拉晶体管的源极用于接收高电平，第三开关N管的源极连接第三下拉晶体管的漏极，第三下拉晶体管的源极用于接收低电平，第三开关P管的漏极和第三开关N管的漏极相连，且连接第四开关P管的栅极和第四开关N管的栅极，第四开关P管的源极连接第四上拉晶体管的漏极，第四上拉晶体管的源极用于接收高电平，第四开关N管的源极连接第四下拉晶体管的漏极，第四下拉晶体管的源极用于接收低电平，第四开关P管的漏极和第四开关N管的漏极相连，用于输出第二调节信号；第三上拉晶体管和第三下拉晶体管基于占空比控制信号导通，且第三下拉晶体管的驱动能力小于第三上拉晶体管的驱动能力，第四上拉晶体管和第四下拉晶体管基于占空比控制信号导通，且第四下拉晶体管的驱动能力大于第四上拉晶体管的驱动能力。
另外，第一上拉晶体管的驱动能力、第二下拉晶体管的驱动能力、第三下拉晶体管的驱动能力和第四上拉晶体管的驱动能力相同；第一下拉晶体管的驱动能力、第二上拉晶体管的驱动能力、第三上拉晶体管的驱动能力和第四下拉晶体管的驱动能力相同；通过相同晶体管控制第一调整单元对上升沿调节能力和第二调整单元对下降沿的调节能力相同，通过相同晶体管控制第一调整单元对下降沿调节能力和第二调整单元对上升沿的调节能力相同，从而简易获取第一调节信号和第二调节信号的占空比差异；另外，第一调整单元对上升沿和下降沿的调节总延时和第二调节单元对上升沿和下降沿的总延时一致，以确保第一调节信号和第二调节信号的周期相同，从而提高校正模块根据第一调节信号和第二调节信号进行占空比调整的准确性。
另外，第一调整单元和第二调整单元还包括：修正管组；修正管组包括：并联设置的x个修正晶体管，x个修正晶体管中，第n个修正晶体管的驱动能力是第n-1个修正晶体管的驱动能力的两倍，其中，x为大于等于2的整数，n为小于等于x，且大于等于2的任意整数；占空比控制信号还用于选择导通修正管组中的修正晶体管；修正管组分别与第一上拉晶体管、第一下拉晶体管、第二上拉晶体管、第二下拉晶体管、第三上拉晶体管、第三下拉晶体管、第四上拉晶体管和第四下拉晶体管并联设置；其中，修正管组中的修正晶体管的类型与所并联的晶体管的类型相同。
另外，振幅调整模块包括：第一信号产生单元，被配置为，基于调整振荡信号Osc1上拉输出信号，基于反相振荡信号下拉输出信号，以生成与调整振荡信号相位相同的测试信号；第二信号产生单元，被配置为，基于反相振荡信号上拉输出信号，基于调整振荡信号下拉输出信号，以生成与反相振荡信号相位相同的反相测试信号；其中，调整振荡信号和反相振荡信号幅值相同，相位相反。
另外，第一信号产生单元，包括：第一驱动管和第二驱动管；其中，第一驱动管的栅极用于接收调整振荡信号，漏极用于接收高电平，第二驱动管的栅极用于接收反相振荡信号，源极用于接收低电平，第一驱动管的源极与第二驱动管的漏极相连，用于输出测试信号；且振幅控制信号用于调节第一驱动管的驱动能力；第二信号产生单元，包括：第三驱动管和第四驱动管；其中，第三驱动管的栅极用于接收反相振荡信号，漏极用于接收高电平，第四驱动管的栅极用于接收调整振荡信号，源极用于接收低电平，第三驱动管的源极与第四驱动管的漏极相连，用于输出反相测试信号；且振幅控制信号用于调节第三驱动管的驱动能力。
另外，第一信号产生单元，还包括：第一开关晶体管、第二开关晶体管和第一抗干扰晶体管；其中，第一开关晶体管的源极耦合电源节点，漏极连接第一驱动管的漏极，栅极用于接收振幅控制信号，第二开关晶体管的源极耦合地线节点，漏极连接第二驱动管的漏极，栅极用于接收振幅控制信号，第一抗干扰晶体管与第二驱动管并联，栅极用于接收振幅控制信号；且振幅控制信号用于调节第一抗干扰晶体管的驱动能力；第二信号产生单元，还包括：第三开关晶体管、第四开关晶体管和第二抗干扰晶体管；其中，第三开关晶体管的源极耦合电源节点，漏极连接第三驱动管的漏极，栅极用于接收振幅控制信号，第四开关晶体管的源极耦合地线节点，漏极连接第四驱动管的漏极，栅极用于接收振幅控制信号，第二抗干扰晶体管与第四驱动管并联，栅极用于接收振幅控制信号；且振幅控制信号用于调节第二抗干扰晶体管的驱动能力。
另外，还包括：第一驱动单元，用于接收振幅控制信号和调整振荡信号，被配置为，若同时接收到振幅控制信号和调整振荡信号，输出调整振荡信号或反相振荡信号的其中一者；第二驱动单元，用于接收振幅控制信号和反相振荡信号，被配置为，若同时接收到振幅控制信号和反相振荡信号，输出调整振荡信号或反相振荡信号的另一者。
另外，振幅调整模块，还包括：第一输入调节单元，连接第一信号产生单元，被配置为，驱动向第一信号产生单元提供的调整振荡信号；第二输入调节单元，连接第二信号产生单元，被配置为，驱动向第二信号产生单元提供的调整振荡信号；第三输入调节单元，连接第一信号产生单元，被配置为，驱动向第一信号产生单元提供的反相振荡信号；第四输入调节单元，连接第二信号产生单元，被配置为，驱动向第二信号产生单元提供的反相振荡信号。
另外，还包括：信号生成单元，连接振幅调整模块和占空比修正模块，被配置为，基于调整振荡信号，生成反相振荡信号。
另外，信号产生器还包括：振幅控制单元，连接振幅调整模块，被配置为，当输出到外部的调整振荡信号满足预设条件，向振幅调整模块提供振幅控制信号。当调整振荡信号的频率和占空比满足存储器需求，通过振幅控制模块实现测试信号的自动化生成。
本公开实施例还提供了一种存储器，基于上述实施例提供的信号产生器，产生占空比满足预设条件的测试信号。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领缺普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的信号产生器的结构示意图；
图2为本公开一实施例提供的环形振荡器的结构示意图；
图3为本公开一实施例提供的四面体振荡器的结构示意图；
图4为本公开一实施例提供的占空比修正模块的结构示意图；
图5为本公开一实施例提供的第一调整单元和第二调整单元的修正原理示意图；
图6为本公开一实施例提供的第一调整单元和第二调整单元的结构示意图；
图7为本公开一实施例提供的校正单元的结构示意图；
图8为本公开一实施例提供的校正单元的校正原理示意图；
图9为本公开一实施例提供的振幅调整模块的结构示意图；
图10为本公开一实施例提供的振幅调整模块的调整原理示意图。
具体实施方式
如何测试高速时钟信号的占空比是否满足要求，如何保证高速时钟信号测试的准确性，以及如何基于高速时钟信号产生等距并行的时钟信号，是当下亟待解决的问题。
本公开一实施例提供一种信号产生器和存储器，以产生占空比满足存储器需求的高速时钟信号。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1为本实施例提供的信号产生器的结构示意图，图2为本实施例提供的环形振荡器的结构示意图，图3为本实施例提供的四面体振荡器的结构示意图，图4为本实施例提供的占空比修正模块的结构示意图，图5为本实施例提供的第一调整单元和第二调整单元的修正原理示意图，图6为本实施例提供的第一调整单元和第二调整单元的结构示意图，图7为本实施例提供的校正单元的结构示意图，图8为本实施例提供的校正单元的校正原理示意图，图9为本实施例提供的振幅调整模块的结构示意图，图10为本实施例提供的振幅调整模块的调整原理示意图，以下结合附图对本公开提供的信号产生器进行详细说明，具体如下：
参考图1，信号产生器100，包括：
振荡产生模块101，被配置为，基于振荡控制信号OscAdj产生初始振荡信号Osc0，振荡控制信号OscAdj用于调整产生的初始振荡信号Osc0的频率。
占空比修正模块102，连接振荡产生模块101的输出端；占空比修正模块102被配置为：基于占空比控制信号Duty对初始振荡信号Osc0的占空比进行调整，以生成调整振荡信号Osc1。
输出接口11，连接占空比修正模块102的输出端，用于将调整调整信号Osc1输出到外部测试系统10，外部测试系统10用于测试调整振荡信号Osc1是否满足预设条件；
振幅调整模块103，连接占空比修正模102的输出端，振幅调整模块103被配置为，基于振幅调整信号OBControl对调整振荡信号Osc1的振幅进行调整，以生成测试信号AltWck。
其中，预设条件包括调整振荡信号Osc1的的占空比是否满足预设占空比，从而生成占空比满足要求的调整振荡信号Osc1；在其他实施例中，预设条件还包括调整震荡信号的频率是否满足预设频率，从而生成占空比和频率满足要求的调整震荡信号。
振荡产生模块101基于振荡控制信号OscAdj产生初始振荡信号Osc0，且振荡控制信号OscAdj用于调整产生的初始振荡信号Osc0的频率；占空比修正模块102基于占空比控制信号Duty，对初始振荡信号Osc0的占空比进行调整，以生成调整振荡信号Osc1，且占空比控制信号Duty用于调整对初始振荡信号Osc0的占空比调整大小；通过将调整振荡信号Osc1输出至外部测试系统10进行信号检测，并根据检测结果改变振荡控制信号OscAdj和占空比控制信号Duty的值，从而使得调整振荡信号Osc1满足预设条件，即存储器所需的高速时钟信号；然后通过振幅调整模块103，基于振幅控制信号OBControl对调整振荡信号Osc1的振幅进行调整，以生成存储器可以使用且进行测试的测试信号AltWck，其中，振幅控制信号OBControl用于调整对调整振荡信号Osc1的幅值调整大小。
需要说明的是，在一些实施例中，将调整振荡信号Osc1输出到外部测试系统的过程中，还用于对调整振荡信号Osc1进行分频，以便于外部测试系统10对调整振荡信号Osc1的频率进行检测，降低外部测试系统10对于信号频率所需的检测精度要求。
在一个例子中，信号产生器100还包括振幅控制单元，连接振幅调整模块103，振幅控制单元被配置为，当输出到外部的调整振荡信号Osc1满足预设条件，向振幅调整模块103提供振幅控制信号OBControl，使能振幅调整模块103并进行对应的振幅调整，也就是说，当调整振荡信号Osc1的频率和占空比满足存储器需求时，通过振幅控制模块103实现测试信号AltWck的自动化生成。
参考图2，在一些实施例中，振荡产生模块101包括环形振荡器，环形振荡器用于根据振荡控制信号OscAdj产生初始振荡信号Osc0，且振荡控制信号OscAdj用于调整接入环形振荡器的反相器的数量。可以理解的是，接入环形振荡器的反相器的数量与初始振荡信号Osc0的振荡频率相关，具体地，接入环形振荡器的反相器的数量越多，初始振荡信号Osc0的振荡频率越低。
参考图3，在一些实施例中，振荡产生模块101包括四面体振荡器，四面体振荡器包括内圈反相器和外圈反相器，其中，外圈反相器的驱动能力相同，内圈反相器的驱动能力相同，且内圈反相器的驱动能力为外圈反相器的驱动能力的0.3～0.8倍。
对于四面体振荡器，四面体振荡器用于根据振荡控制信号OscAdj产生初始振荡信号Osc0，且振荡控制信号OscAdj用于调节内圈反相器的驱动能力；在一个例子中，振荡控制信号OscAdj用于调节构成内圈反相器的晶体管的驱动能力以调节内圈反相器的驱动能力。可以理解的是，四面体振荡器中内圈反相器的驱动能力越强，反相器所造成的延时越小，振荡产生模块101产生的生的初始振荡信号Osc0的频率越大；在实际应用中，可以通过改变内圈反相器的驱动能力与外圈反相器的驱动能力的比值，从而控制通过振荡产生模块101产生的生的初始振荡信号Osc0的频率。
在一个例子中，内圈反相器的驱动能力可以设置在外圈反相器驱动能力的0.4倍、0.5倍、0.6倍或0.7倍；优选地，内圈反相器的驱动能力设置为外圈反相器驱动能力0.7倍，以增大振荡产生模块101产生的初始振荡信号Osc0的频率。
继续参考图3，在一个具体的示例中，外圈反相器包括：第一反相器1、第二反相器2、第三反相器3和第四反相器4；内圈反相器包括：第五反相器5、第六反相器6、第七反相器7和第八反相器8。
其中，第一反相器1的输出端连接第二反相器2的输入端；第二反相器2的输出端连接第三反相器3的输入端；第三反相器3的输出端连接第四反相器4的输入端；第四反相器4的输出端连接第一反相器1的输入端；第五反相器5的输入端连接第一反相器1的输出端，输出端连接第四反相器4的输入端；第六反相器6的输入端连接第二反相器2的输出端，输出端连接第一反相器1的输入端；第七反相器7的输入端连接第三反相器3的输出端，输出端连接第二反相器2的输入端；第八反相器8的输入端连接第四反相器4的输出端，输出端连接第三反相器3的输入端。
对于占空比修正模块102，参考图4，占空比修正模块102包括：
第一调整单元112，连接振荡产生模块101，第一调整单元112被配置为，增大初始振荡信号Osc0的占空比以生成第一调节信号T1。
第二调整单元122，连接振荡产生模块101，第二调整单元122被配置为，减小初始振荡信号Osc0的占空比以生成第二调节信号T2。
校正单元132，连接第一调整单元112和第二调整单元122，校正单元132被配置为，根据占空比控制信号Duty、第一调节信号T1和第二调节信号T2，生成调整振荡信号Osc1；其中，占空比控制信号Duty用于调整生成的调整振荡信号Osc1中第一调节信号T1的信号占比和第二调节信号T2的信号占比。
参考图5，第一调整单元T1和第二调整单元T2通过对信号的上升沿和下降沿进行不同程度的延时，从而调整信号的占空比；例如，对初始信号上升沿的延时为t1，对初始信号下降沿的延时为t2；当t1＞t2时，延时后的信号上升沿至下降沿的间距缩短，信号的占空比下降，当t1小于t2时，延时后的信号上升沿至下降沿的间距延长，信号的占空比上升。
在一个具体的示例中，参考图6，第一调整单元112包括：第一开关P管<KP1>、第一开关N管<KN1>、第二开关P管<KP2>和第二开关N管<KN2>。其中，第一开关P管<KP1>的栅极和第一开关N管<KN1>的栅极相连，用于接收初始振荡信号Osc0，第一开关P管<KP1>的源极连接第一上拉晶体管<LP1>的漏极，第一上拉晶体管<LP1>的源极用于接收高电平，第一开关N管<KN1>的源极连接第一下拉晶体管<LN1>的漏极，第一下拉晶体管<LN1>的源极用于接收低电平，第一开关P管<KP1>的漏极和第一开关N管<KN1>漏极相连，且连接第二开关P管<KP2>的栅极和第二开关N管<KN2>的栅极，第二开关P管<KP2>的源极连接第二上拉晶体管<LP2>的漏极，第二上拉晶体管<LP2>的源极用于接收高电平，第二开关N管<KN2>的源极连接第二下拉晶体管<LN2>的漏极，第二下拉晶体管<LN2>的源极用于接收低电平，第二开关P管<KP2>和第二开关N管<KN2>的漏极相连，用于输出第一调节信号T1。
第一上拉晶体管<LP1>和第一下拉晶体管<LN1>基于占空比控制信号Duty导通，且第一下拉晶体管<LN1>的驱动能力大于第一上拉晶体管<LP1>的驱动能力；第二上拉晶体管<LP2>和第二下拉晶体管<LN2>基于占空比控制信号Duty导通，且第二下拉晶体管<LN2>的驱动能力小于第二上拉晶体管<LP2>的驱动能力。
第二调整单元122包括：第三开关P管<KP3>、第三开关N管<KN3>、第四开关P管<KP4>和第四开关N管<KN4>。其中，第三开关P管<KP3>的栅极和第三开关N管<KN3>的栅极相连，用于接收初始振荡信号Osc0，第三开关P管<KP3>的源极连接第三上拉晶体管<LP3>的漏极，第三上拉晶体管<LP3>的源极用于接收高电平，第三开关N管<KN3>的源极连接第三下拉晶体管<LN3>的漏极，第三下拉晶体管<LN3>的源极用于接收低电平，第三开关P管<KP3>的漏极和第三开关N管<KN3>漏极相连，且连接第四开关P管<KP4>栅极和第四开关N管<KN4>的栅极，第四开关P管<KP4>的源极连接第四上拉晶体管<LP4>的漏极，第四上拉晶体管<LP4>的源极用于接收高电平，第四开关N管<KN4>的源极连接第四下拉晶体管<LN4>的漏极，第四下拉晶体管<LN4>的源极用于接收低电平，第四开关P管<KP4>和第四开关N管<KN4>的漏极相连，用于输出第二调节信号T2。
第三上拉晶体管<LP3>和第三下拉晶体管<LN3>基于占空比控制信号Duty导通，且第三下拉晶体管<LN3>的驱动能力大于第三上拉晶体管<LP3>的驱动能力；第四上拉晶体管<LP4>和第四下拉晶体管<LN4>基于占空比控制信号Duty导通，且第四下拉晶体管<LN4>的驱动能力小于第四上拉晶体管<LP4>的驱动能力。
需要说明的是，第一上拉晶体管<LP1>、第一下拉晶体管<LN1>、第二上拉晶体管<LP2>、第二下拉晶体管<LN2>、第三上拉晶体管<LP3>、第三下拉晶体管<LN3>、第四上拉晶体管<LP4>和第四下拉晶体管<LN4>可以直接根据占空比控制信号Duty导通，也可以根据占空比使能信号导通，占空比使能信号基于占空比控制信号Duty产生。
对于第一调整单元112，由于第二上拉晶体管<LP2>的导通能力大于第二下拉晶体管<LN2>的导通能力，使得第一调整信号T1容易被上拉，难以被下拉；因此，第一调整信号T1相对于初始振荡信号Osc0而言，上升沿延时较小，下降沿延时较大。对于第二调整单元122，由于第四上拉晶体管<LP4>的导通能力小于第四下拉晶体管<LN2>的导通能力，使得第二调整信号T2容易被下拉，难以被上拉；因此，第二调整信号T2相对于初始振荡信号Osc0而言，上升沿延时较大，下降沿延时较小。
在一些实施例中，第一上拉晶体管<LP1>的驱动能力、第二下拉晶体管<LN2>的驱动能力、第三下拉晶体管<LN3>的驱动能力和第四上拉晶体管<LP4>的驱动能力相同；第一下拉晶体管<LN1>的驱动能力、第二上拉晶体管<LP2>的驱动能力、第三上拉晶体管<LP3>的驱动能力和第四下拉晶体管<LN4>的驱动能力相同。
具体地，参考图6，第一上拉晶体管<LP1>的驱动能力、第二下拉晶体管<LN2>的驱动能力、第三下拉晶体管<LN3>的驱动能力和第四上拉晶体管<LP4>的驱动能力为B；第一下拉晶体管<LN1>的驱动能力、第二上拉晶体管<LP2>的驱动能力、第三上拉晶体管<LP3>的驱动能力和第四下拉晶体管<LN4>的驱动能力为A；其中，A所表征的驱动能力大于B所表征的驱动能力。
通过设置第一上拉晶体管<LP1>的驱动能力、第二下拉晶体管<LN2>的驱动能力、第三下拉晶体管<LN3>的驱动能力和第四上拉晶体管<LP4>的驱动能力相同，且设置第一下拉晶体管<LN1>的驱动能力、第二上拉晶体管<LP2>的驱动能力、第三上拉晶体管<LP3>的驱动能力和第四下拉晶体管<LN4>的驱动能力相同，通过相同晶体管控制第一调整单元112对上升沿调节能力和第二调整单元122对下降沿的调节能力相同，通过相同晶体管控制第一调整单元112对下降沿调节能力和第二调整单元122对上升沿的调节能力相同，从而使得第一调整单元112对上升沿和下降沿的调节总延时和第二调节单元122对上升沿和下降沿的总延时一致，以确保第一调节信号T1和第二调节信号T2的周期相同，从而便于校正模块132根据第一调节信号T1和第二调节信号T2进行占空比调整。
在一些实施例中，第一调整单元112和第二调整单元122还包括修正管组142。
修正管组142包括：并联设置的x个修正晶体管，x个修正晶体管中，第n个修正晶体管的驱动能力是第n-1个修正晶体管的驱动能力的两倍，其中，x为大于等于2的整数，n为小于等于x，且大于等于2的任意整数；进一步地，占空比控制信号Duty还用于选择导通修正管组142中的修正晶体管；此时，修正晶体管组142的驱动能力指被导通的多个修正晶体管的等效驱动能力。
其中，修正管组142分别与第一上拉晶体管<LP1>、第一下拉晶体管<LN1>、第二上拉晶体管<LP2>、第二下拉晶体管<LN2>、第三上拉晶体管<LP3>、第三下拉晶体管<LN3>、第四上拉晶体管<LP4>和第四下拉晶体管<LN4>并联设置，且修正管组142中的修正晶体管的类型与所并联的晶体管的类型相同。
在一个具体的示例中，继续参考图6，修正管组142包括第一修正晶体管、第二修正晶体管、第三修正晶体管、第四修正晶体管和第五修正晶体管；其中，第一修正晶体管的驱动能能力为C，第二修正晶体管的驱动能力为2C，第三修正晶体管的驱动能力为4C，第四修正晶体管的驱动能力为8C，第五修正晶体管的驱动能力为16C；第一驱动晶体管、第二驱动晶体管、第三驱动晶体管、第四驱动晶体管和第五驱动晶体管基于占空比控制信号Duty进行选择导通，从而控制第一调整单元112和第二调整单元122对初始振荡信号Osc0进行不同程度的信号延时。
需要说明的是，上述提到的“C”表征一个预设单位值，在具体应用中可以根据电路设计进行相应设计，上述说明仅为了体现修正晶体管之间驱动能力的倍数关系。
需要说明的是，本实施例中修正管组142中的多个修正晶体管为并联设置，在其他实施例中，修正管组中的多个修正晶体管也可以采用串联设置，或者采用串联+并联组合的形式设置。
参考图7，校正单元132包括：
相互并联设置的多个第一驱动子单元，输入端连接所述第一调整单元112，还用于接收占空比控制信号Duty。
相互并联设置的多个第二驱动子单元，输入端连接所述第二调整单元122，还用于接收占空比控制信号Duty。
其中，占空比控制信号Duty用于对多个第一驱动子单元和多个第二驱动子单元进行选择导通。
第三驱动子单元213，输入端连接第一驱动子单元的输出端和第二驱动子单元的输出端，输出端用于输出调整振荡信号Osc1。
具体地，当多个第一驱动子单元的驱动能力大于多个第二驱动子单元的驱动能力，通过第三驱动子单元213输出的调整振荡信号Osc1的占空比更偏向于第一调节信号T1，即根据第一调节信号T1和第二调节信号T2生成的调整振荡信号Osc1中，第一调节信号T1的占比更大；当多个第二驱动子单元的导通能力大于多个第一驱动子单元的导通能力，通过第三驱动子单元213输出的调整振荡信号Osc1的占空比更偏向于第二调节信号T2，即根据第一调节信号T1和第二调节信号T2生成的调整振荡信号Osc1中，第二调节信号T2的占比更大。可以理解的是，多个第一驱动子单元的驱动能力指的是多个第一驱动子单元中被导通的第一驱动子单元的等效驱动能力，同理的，多个第二驱动子单元的驱动能力指的是多个第二驱动子单元中被导通的第二驱动子单元的等效驱动能力。
在一些实施例中，继续参考图7，信号产生器100包括：
第一反相器组211，用于接收占空比控制信号Duty；第一反相器组211中包括并联的多个第一调节反相器201，每一第一调节反相器201作为一个第一驱动子单元，占空比控制信号Duty用于对第一反相器组211中的第一调节反相器201进行选择导通。
第二反相器组212，输入端连接第二调整单元122，还用于接收占空比控制信号Duty；第二反相器组212中包括并联的多个第二调节反相器202，每一第二调节反相器202作为一个第二驱动子单元，占空比控制信号Duty用于对第二反相器组212中的第二调节反相器202进行选择导通。
第三驱动子单元213包括：第三调节反相器203，输入端分别连接第一反相器组211的输出端和第二反相器组212的输出端，输出端用于输出调整振荡信号Osc1。
由于第一反相器组211中包括多个并联的第一反相器201，第二反相器组212中包括多个并联的第二反相器202，并联的反相器导通的个数越多，作为整体的第一反相器201或第二反相器202的导通能力越好，即通过控制第一反相器组211和第二反相器组212中第一反相器201和第二反相器202的导通数量，从而调整调整振荡信号Osc1的占空比。
在一个具体的示例中，参考图8，假设第一反相器组211中包括三个第一反相器201，第二反相器组212中包括三个第二反相器202，即校正单元包括三个第一驱动子单元和三个第二驱动子单元，此时第一驱动子单元和第二驱动子单元的导通情况可分为：
(1)导通3个第一驱动子单元和0个第二驱动子单元，此时调整振荡信号Osc1与第一调整信号T1的占空比相同，高电平信号的时长为tpH3；
(2)导通2个第一驱动子单元和1个第二驱动子单元，此时调整振荡信号Osc1偏向于第一调整信号T1，高电平信号的时长为tpH2；
(3)导通1个第一驱动子单元和2个第二驱动子单元，此时调整振荡信号Osc1偏向于第二调整信号T2，高电平信号的时长为tpH1；
(4)导通0个第一驱动子单元和3个第二驱动子单元，此时调整振荡信号Osc1与第二调整信号T2的占空比相同，高电平信号的时长为tpH0。
对于振幅调整模块103，参考图9，振幅调整模块103，包括：
第一信号产生单元113，被配置为，基于调整振荡信号Osc1上拉输出信号，基于反相振荡信号Osc2下拉输出信号，以生成与调整振荡信号Osc1相位相同的测试信号AltWck。
第二信号产生单元123，被配置为，基于反相振荡信号Osc2上拉输出信号，基于调整振荡信号Osc1下拉输出信号，以生成与反相振荡信号Osc2相位相同的反向测试信号AltWck-。
其中，调整振荡信号Osc1和反相振荡信号Osc2幅值相同，相位相反。
具体地，在一些实施例中，还包括：信号生成单元300，连接振幅调整模块103和占空比修正模块102，被配置为，基于调整振荡信号Osc1生成反相振荡信号Osc2。
继续参考图9，在一个具体的示例中，
第一信号产生单元113包括：第一驱动管<QN1>和第二驱动管<QN2>。
第一驱动管<QN1>的栅极用于接收调整振荡信号Osc1，漏极用于接收高电平，第二驱动管<QN2>的栅极用于接收反相振荡信号Osc2，源极用于接收低电平，第一驱动管<QN1>的源极与第二驱动管<QN2>的漏极相连，用于输出测试信号AltWck。其中，振幅控制信号OBControl用于调节第一驱动管<QN1>的驱动能力。
需要说明的是，在本实施例中，振幅控制信号OBControl通过调节第一驱动管<QN1>的驱动能力来改变第一信号产生单元113的驱动能力；在其他实施例中，可以设置为振幅控制信号通过调节第二驱动管的驱动能力或者共同调整第一驱动管和第二驱动管来改变第一信号产生单元的驱动能力。
第二信号产生单元123包括：第三驱动管和第四驱动管。
第三驱动管<QN3>的栅极用于接收调整振荡信号Osc1，漏极用于接收高电平，第四驱动管<QN4>的栅极用于接收反相振荡信号Osc2，源极用于接收低电平，第三驱动管<QN3>的源极与第四驱动管<QN4>的漏极相连，用于输出反相测试信号AltWck-。其中，振幅控制信号OBControl用于调节第三驱动管<QN3>的驱动能力。
需要说明的是，在本实施例中，振幅控制信号OBControl通过调节第三驱动管<QN3>的驱动能力来改变第二信号产生单元123的驱动能力；在其他实施例中，可以设置为振幅控制信号通过调节第四驱动管的驱动能力或者共同调整第三驱动管和第四驱动管来改变第二信号产生单元的驱动能力。
在一个例子中，振幅控制信号OBControl可以通过改变第一驱动管<QN1>和第三驱动管<QN3>的宽长比或衬底电压，以调节第一驱动管<QN1>和第三驱动管<QN3>的驱动能力，同理，第二驱动管和第四驱动管的驱动能力可以通过类似的方式进行调整。
进一步地，第一信号产生单元113还包括：第一开关晶体管<B1>、第二开关晶体管<B2>和第一抗干扰晶体管<B3>。
第一开关晶体管<B1>的源极耦合电源节点、漏极连接第一驱动管<QN1>的漏极，栅极用于接收振幅控制信号OBControl，第二开关晶体管<B2>的源极耦合地线节点，漏极连接第二驱动管<QN2>的漏极，栅极用于接收振幅控制信号OBControl，以在接收到振幅控制信号OBControl之后导通，从而降低第一信号产生单元113在闲时的功耗；此外，第一抗干扰晶体管<B3>与第二驱动管<QN2>并联，栅极用于接收振幅控制信号OBControl。其中，振幅控制信号OBControl还用于调节第一抗干扰晶体管<B3>的驱动能力，进而调整第一抗干扰晶体管<B3>的抗干扰能力。
由于第一驱动管<QN1>的驱动能力可基于振幅控制信号OBControl调整，即当第一驱动管<QN1>的驱动能力大，输出的测试信号AltWck的幅值较大，需要的抗干扰的能力强；当第一驱动管<QN1>的驱动能力小，输出的测试信号AltWck的幅值较小，需要的抗干扰的能力弱；因此，通过振幅控制信号OBControl相应调节第一抗干扰晶体管<B3>的抗干扰能力，以确保第一信号产生单元113产生的测试信号AltWck的准确性，以及降低第一抗干扰晶体管<B3>的功耗。
在本实施例中，振幅控制信号OBControl还用于使能第一开关晶体管<B1>、第二开关晶体管<B2>和第一抗干扰晶体管<B3>，并同时调节第一抗干扰晶体管<B3>驱动能力；在其他实施例中，可以设置为第一开关晶体管、第二开关晶体管和第一抗干扰晶体管基于振幅使能信号导通，其中振幅使能信号基于振幅控制信号生成。
第二信号产生单元123还包括：第三开关晶体管<B4>、第四开关晶体管<B5>和第二抗干扰晶体管<B6>。
第三开关晶体管<B4>的源极耦合电源节点、漏极连接第四驱动管<QN4>的漏极，栅极用于接收振幅控制信号OBControl，第四开关晶体管<B5>的源极耦合地线节点，漏极连接第五驱动管<QN5>的漏极，栅极用于接收振幅控制信号OBControl，以在接收到振幅控制信号OBControl之后导通，从而降低第二信号产生单元123在闲时的功耗；此外，第二抗干扰晶体管<B6>与第五驱动管<QN5>并联，栅极用于接收振幅控制信号OBControl。其中，振幅控制信号OBControl用于调节第二抗干扰晶体管<B6>的驱动能力，进而调整第一抗干扰晶体管<B3>的抗干扰能力。
由于第三驱动管<QN3>的驱动能力可基于振幅控制信号OBControl调整，即当第三驱动管<QN3>的驱动能力大，输出的反相测试信号AltWck-的幅值较大，需要的抗干扰的能力强；当第三驱动管<QN3>的驱动能力小，输出的反相测试信号AltWck-的幅值较小，需要的抗干扰的能力弱；因此，通过振幅控制信号OBControl相应调节第二抗干扰晶体管<B6>的抗干扰能力，以确保第二信号产生单元123产生的反相测试信号AltWck-的准确性，以及降低第一抗干扰晶体管<B3>的功耗。
在本实施例中，振幅控制信号OBControl还用于使能第三开关晶体管<B4>、第四开关晶体管<B5>和第二抗干扰晶体管<B6>，并同时调节第二抗干扰晶体管<B6>驱动能力；在其他实施例中，可以设置为第三开关晶体管、第四开关晶体管和第二抗干扰晶体管基于振幅使能信号导通，其中振幅使能信号基于振幅控制信号生成。
需要说明的是，本实施例以第一信号产生单元113产生测试信号AltWck，第二信号产生单元123产生反相测试信号AltWck-为例进行详细说明，并不构成对本实施例的限定，在其他实施例中，可以设置为以第一信号产生单元产生反相测试信号，以第二信号产生单元产生测试信号。
在一些实施例中，振幅控制信号OBControl还用于控制调整振荡信号Osc1和反相振荡信号Osc2的输入。
具体地，信号产生器100还包括：第一驱动单元301和第二驱动单元302。
第一驱动单元301，用于接收振幅控制OBControl和调整振荡信号Osc1，第一驱动单元301被配置为，若同时接收到振幅控制信号OBControl和调整振荡信号Osc1，输出调整振荡信号Osc1或反相振荡信号Osc2的其中一者；
第二驱动单元302，用于接收振幅控制OBControl和反相振荡信号Osc2，第二驱动单元302被配置为，若同时接收到振幅控制信号OBControl和反相振荡信号Osc2，输出调整振荡信号Osc1或反相振荡信号Osc2的另一者。
具体地，若第一驱动单元301基于与非门设计，此时若同时接收到振幅控制信号OBControl和调整振荡信号Osc1，输出反相振荡信号Osc2；若第一驱动单元301基于与门设计，此时若同时接收到振幅控制信号OBControl和调整振荡信号Osc1，输出调整振荡信号Osc1；若第二驱动单元302基于与非门设计，此时若同时接收到振幅控制信号OBControl和反相振荡信号Osc2，输出调整振荡信号Osc1；若第二驱动单元302基于与门设计，此时若同时接收到振幅控制信号OBControl和反相振荡信号Osc2，输出反相振荡信号Osc2。
需要说明的是，在本实施例中，振幅控制信号OBControl还用于使能第一驱动单元301和第二驱动单元302；在其他实施例中，可以设置为第一驱动单元和驱动单元基于振幅使能信号导通，其中振幅使能信号基于振幅控制信号生成。
继续参考图9，由于第一驱动单元301和第二驱动单元302与第一信号产生单元113和第二信号产生单元123之间的器件距离较远，输出的调整振荡信号Osc1和反相振荡信号Osc2可能会出现信号衰减的现象，为了避免这一现象的发生，在一些实施例中，振幅调整模块103还包括：第一输入调节单元310、第二输入调节单元320、第三输入调节单元330和第四输入调节单元340。
其中，第一输入调节单元310，连接第一信号产生单元113，被配置为，驱动向第一信号产生单元113提供的调整振荡信号Osc1；第二输入调节单元320，连接第二信号产生单元123，被配置为，驱动向第二信号产生单元123提供的调整振荡信号Osc1；第三输入调节单元330，连接第一信号产生单元113，被配置为，驱动向第一信号产生单元113提供的反相振荡信号Osc2；第四输入调节单元340，连接第二信号产生单元123，被配置为，驱动向第二信号产生单元123提供的反相振荡信号Osc2。
在一个例子中，第一输入调节单元310、第二输入调节单元320、第三输入调节单元330和第四输入调节单元340中包括偶数个反相器。
在另一个例子中，第一输入调节单元310、第二输入调节单元320、第三输入调节单元330和第四输入调节单元340包括奇数个反相器，此时，第一输入调节单元310用于向第一信号产生单元113提供反相振荡信号Osc2；第二输入调节单元320用于向第二信号产生单元123提供反相振荡信号Osc1；第三输入调节单元330用于向第一信号产生单元113提供调整振荡信号Osc2；第四输入调节单元340用于向第二信号产生单元123提供调整振荡信号Osc1。
参考图10，调整振荡信号Osc1和反相振荡信号Osc2经过振幅调整模块103后生成的测试信号AltWck和反相测试信号AltWck-，相位相同，幅值由V1变更到V2，以满足后续的使用需求。
需要说明的是，本公开实施例中提到的“导通能力”，指晶体管在栅极开启程度相同的情况下，晶体管源漏电流的导通能力。
振荡产生模块101基于振荡控制信号OscAdj产生初始振荡信号Osc0，且振荡控制信号OscAdj用于调整产生的初始振荡信号Osc0的频率；占空比修正模块102基于占空比控制信号Duty，对初始振荡信号Osc0的占空比进行调整，以生成调整振荡信号Osc1，且占空比控制信号Duty用于调整对初始振荡信号Osc0的占空比调整大小；通过将调整振荡信号Osc1输出至外部测试系统10进行信号检测，并根据检测结果改变振荡控制信号OscAdj和占空比控制信号Duty的值，从而使得调整振荡信号Osc1满足预设条件，即存储器所需的高速时钟信号；然后通过振幅调整模块103，基于振幅控制信号OBControl对调整振荡信号Osc1的振幅进行调整，以生成存储器可以使用且进行测试的测试信号AltWck，其中，振幅控制信号OBControl用于调整对调整振荡信号Osc1的幅值调整大小。
本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
需要说明的是，上述实施例所提供的信号产生器中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的信号产生器实施例。
本公开又一实施例提供一种存储器，基于上述实施例提供的信号产生器，产生信号占空比满足预设条件的测试信号。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR2内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR3内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR4内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR5内存规格。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (18)

1.一种信号产生器，其特征在于，包括：
振荡产生模块，被配置为，基于振荡控制信号产生初始振荡信号，所述振荡控制信号用于调整产生的所述初始振荡信号的频率；
占空比修正模块，连接所述振荡产生模块的输出端，被配置为，基于占空比控制信号对所述初始振荡信号的占空比进行调整，以生成调整振荡信号；
输出接口，连接所述占空比修正模块的输出端，用于将所述调整振荡信号输出到外部测试系统，所述外部测试系统用于测试所述调整振荡信号是否满足预设条件；
振幅调整模块，连接所述占空比修正模块的输出端，被配置为，基于振幅控制信号对所述调整振荡信号的振幅进行调整，以生成测试信号。
2.根据权利要求1所述的信号产生器，其特征在于，所述振荡产生模块包括环形振荡器，所述环形振荡器用于根据所述振荡控制信号产生所述初始振荡信号，且所述振荡控制信号用于调整接入所述环形振荡器的反相器的数量。
3.根据权利要求1所述的信号产生器，其特征在于，所述振荡产生模块包括四面体振荡器；
所述四面体振荡器包括内圈反相器和外圈反相器；
其中，所述外圈反相器的驱动能力相同，所述内圈反相器的驱动能力相同，且所述内圈反相器的驱动能力为所述外圈反相器的驱动能力的0.3～0.8倍。
4.根据权利要求3所述的信号产生器，其特征在于，包括：所述四面体振荡器用于根据所述振荡控制信号产生所述初始振荡信号，且所述振荡控制信号用于调节所述内圈反相器的驱动能力。
5.根据权利要求1所述的信号产生器，其特征在于，所述占空比修正模块包括：
第一调整单元，连接所述振荡产生模块，被配置为，增大所述初始振荡信号的占空比以生成第一调节信号；
第二调整单元，连接所述振荡产生模块，被配置为，减小所述初始振荡信号的占空比以生成第二调节信号；
校正单元，连接所述第一调整单元和所述第二调整单元，被配置为，根据所述占空比控制信号、所述第一调节信号和所述第二调节信号，生成所述调整振荡信号，所述占空比控制信号用于调整生成的所述调整振荡信号中所述第一调节信号的信号占比和所述第二调节信号的信号占比。
6.根据权利要求5所述的信号产生器，其特征在于，所述校正单元，包括：
相互并联设置的多个第一驱动子单元，输入端连接所述第一调整单元，还用于接收所述占空比控制信号；
相互并联设置的多个第二驱动子单元，输入端连接所述第二调整单元，还用于接收所述占空比控制信号；
其中，所述占空比控制信号用于对多个所述第一驱动子单元和多个所述第二驱动子单元进行选择导通；
第三驱动子单元，输入端连接所述第一驱动子单元的输出端和所述第二驱动子单元的输出端，输出端用于输出所述调整振荡信号。
7.根据权利要求5所述的信号产生器，其特征在于，包括：
第一反相器组，用于接收所述占空比控制信号；
所述第一反相器组中包括并联的多个第一调节反相器，每一所述第一调节反相器作为一所述第一驱动子单元，所述占空比控制信号用于对所述第一反相器组中的所述第一调节反相器进行选择导通；
第二反相器组，用于接收所述占空比控制信号；
所述第二反相器组中包括并联的多个第二调节反相器，每一所述第二调节反相器作为一所述第二驱动子单元，所述占空比控制信号用于对所述第二反相器组中的所述第二调节反相器进行选择导通；
所述第三驱动子单元包括：第三调节反相器，输入端分别连接于所述第一反相器组的输出端和所述第二反相器组的输出端，输出端用于输出所述调整振荡信号。
8.根据权利要求5所述的信号产生器，其特征在于，包括：
所述第一调整单元包括：第一开关P管、第一开关N管、第二开关P管和第二开关N管；
其中，所述第一开关P管的栅极和所述第一开关N管的栅极相连，用于接收所述初始振荡信号，所述第一开关P管的源极连接第一上拉晶体管的漏极，所述第一上拉晶体管的源极用于接收高电平，所述第一开关N管的源极连接第一下拉晶体管的漏极，所述第一下拉晶体管的源极用于接收低电平，所述第一开关P管的漏极和所述第一开关N管的漏极相连，且连接所述第二开关P管的栅极和所述第二开关N管的栅极，所述第二开关P管的源极连接第二上拉晶体管的漏极，所述第二上拉晶体管的源极用于接收高电平，所述第二开关N管的源极连接第二下拉晶体管的漏极，所述第二下拉晶体管的源极用于接收低电平，所述第二开关P管的漏极和所述第二开关N管的漏极相连，用于输出所述第一调节信号；
所述第一上拉晶体管和所述第一下拉晶体管基于所述占空比控制信号导通，且所述第一下拉晶体管的驱动能力大于所述第一上拉晶体管的驱动能力，所述第二上拉晶体管和所述第二下拉晶体管基于所述占空比控制信号导通，且所述第二下拉晶体管的驱动能力小于所述第二上拉晶体管的驱动能力；
所述第二调整单元包括：第三开关P管、第三开关N管、第四开关P管和第四开关N管；
其中，所述第三开关P管的栅极和所述第三开关N管的栅极相连，用于接收所述初始振荡信号，所述第三开关P管的源极连接第三上拉晶体管的漏极，所述第三上拉晶体管的源极用于接收高电平，所述第三开关N管的源极连接第三下拉晶体管的漏极，所述第三下拉晶体管的源极用于接收低电平，所述第三开关P管的漏极和所述第三开关N管的漏极相连，且连接所述第四开关P管的栅极和所述第四开关N管的栅极，所述第四开关P管的源极连接第四上拉晶体管的漏极，所述第四上拉晶体管的源极用于接收高电平，所述第四开关N管的源极连接第四下拉晶体管的漏极，所述第四下拉晶体管的源极用于接收低电平，所述第四开关P管的漏极和所述第四开关N管的漏极相连，用于输出所述第二调节信号；
所述第三上拉晶体管和所述第三下拉晶体管基于所述占空比控制信号导通，且所述第三下拉晶体管的驱动能力小于所述第三上拉晶体管的驱动能力，所述第四上拉晶体管和所述第四下拉晶体管基于所述占空比控制信号导通，且所述第四下拉晶体管的驱动能力大于所述第四上拉晶体管的驱动能力。
9.根据权利要求8所述的信号产生器，其特征在于，包括：
所述第一上拉晶体管的驱动能力、所述第二下拉晶体管的驱动能力、所述第三下拉晶体管的驱动能力和所述第四上拉晶体管的驱动能力相同；
所述第一下拉晶体管的驱动能力、所述第二上拉晶体管的驱动能力、所述第三上拉晶体管的驱动能力和所述第四下拉晶体管的驱动能力相同。
10.根据权利要求8所述的信号产生器，其特征在于，所述第一调整单元和所述第二调整单元还包括：修正管组；
所述修正管组包括：并联设置的x个修正晶体管，x个所述修正晶体管中，第n个所述修正晶体管的驱动能力是第n-1个所述修正晶体管的驱动能力的两倍，其中，所述x为大于等于2的整数，所述n为小于等于所述x，且大于等于2的任意整数；
所述占空比控制信号还用于选择导通所述修正管组中的修正晶体管；
所述修正管组分别与所述第一上拉晶体管、所述第一下拉晶体管、所述第二上拉晶体管、所述第二下拉晶体管、所述第三上拉晶体管、所述第三下拉晶体管、所述第四上拉晶体管和所述第四下拉晶体管并联设置；
其中，所述修正管组中的所述修正晶体管的类型与所并联的晶体管的类型相同。
11.根据权利要求1所述的信号产生器，其特征在于，所述振幅调整模块包括：
第一信号产生单元，被配置为，基于所述调整振荡信号上拉输出信号，基于反相振荡信号下拉输出信号，以生成与所述调整振荡信号相位相同的所述测试信号；
第二信号产生单元，被配置为，基于所述反相振荡信号上拉输出信号，基于所述调整振荡信号下拉输出信号，以生成与所述反相振荡信号相位相同的反相测试信号；
其中，所述调整振荡信号和所述反相振荡信号幅值相同，相位相反。
12.根据权利要求11所述的信号产生器，其特征在于，包括：
所述第一信号产生单元，包括：第一驱动管和第二驱动管；
其中，所述第一驱动管的栅极用于接收所述调整振荡信号，漏极用于接收高电平，所述第二驱动管的栅极用于接收所述反相振荡信号，源极用于接收低电平，所述第一驱动管的源极与所述第二驱动管的漏极相连，用于输出所述测试信号；
且所述振幅控制信号用于调节所述第一驱动管的驱动能力；
所述第二信号产生单元，包括：第三驱动管和第四驱动管；
其中，所述第三驱动管的栅极用于接收所述反相振荡信号，漏极用于接收高电平，所述第四驱动管的栅极用于接收所述调整振荡信号，源极用于接收低电平，所述第三驱动管的源极与所述第四驱动管的漏极相连，用于输出所述反相测试信号；
且所述振幅控制信号用于调节所述第三驱动管的驱动能力。
13.根据权利要求12所述的信号产生器，其特征在于，包括：
所述第一信号产生单元，还包括：第一开关晶体管、第二开关晶体管和第一抗干扰晶体管；
其中，所述第一开关晶体管的源极耦合电源节点，漏极连接所述第一驱动管的漏极，栅极用于接收所述振幅控制信号，所述第二开关晶体管的源极耦合地线节点，漏极连接所述第二驱动管的漏极，栅极用于接收所述振幅控制信号，所述第一抗干扰晶体管与所述第二驱动管并联，栅极用于接收所述振幅控制信号；
且所述振幅控制信号用于调节所述第一抗干扰晶体管的驱动能力；
所述第二信号产生单元，还包括：第三开关晶体管、第四开关晶体管和第二抗干扰晶体管；
其中，所述第三开关晶体管的源极耦合电源节点，漏极连接所述第三驱动管的漏极，栅极用于接收所述振幅控制信号，所述第四开关晶体管的源极耦合地线节点，漏极连接所述第四驱动管的漏极，栅极用于接收所述振幅控制信号，所述第二抗干扰晶体管与所述第四驱动管并联，栅极用于接收所述振幅控制信号；
且所述振幅控制信号用于调节所述第二抗干扰晶体管的驱动能力。
14.根据权利要求11所述的信号产生器，其特征在于，还包括：
第一驱动单元，用于接收所述振幅控制信号和所述调整振荡信号，被配置为，若同时接收到所述振幅控制信号和所述调整振荡信号，输出所述调整振荡信号或所述反相振荡信号的其中一者；
第二驱动单元，用于接收所述振幅控制信号和所述反相振荡信号，被配置为，若同时接收到所述振幅控制信号和所述反相振荡信号，输出所述调整振荡信号或所述反相振荡信号的另一者。
15.根据权利要求11所述的信号产生器，其特征在于，所述振幅调整模块，还包括：
第一输入调节单元，连接所述第一信号产生单元，被配置为，驱动向所述第一信号产生单元提供的所述调整振荡信号；
第二输入调节单元，连接所述第二信号产生单元，被配置为，驱动向所述第二信号产生单元提供的所述调整振荡信号；
第三输入调节单元，连接所述第一信号产生单元，被配置为，驱动向所述第一信号产生单元提供的所述反相振荡信号；
第四输入调节单元，连接所述第二信号产生单元，被配置为，驱动向所述第二信号产生单元提供的所述反相振荡信号。
16.根据权利要求11所述的信号产生器，其特征在于，还包括：信号生成单元，连接所述振幅调整模块和所述占空比修正模块，被配置为，基于所述调整振荡信号，生成所述反相振荡信号。
17.根据权利要求1所述的信号产生器，其特征在于，还包括：振幅控制单元，连接所述振幅调整模块，被配置为，当输出到外部的所述调整振荡信号满足预设条件，向所述振幅调整模块提供所述振幅控制信号。
18.一种存储器，其特征在于，基于权利要求1～17中任一项所述的信号产生器，产生占空比满足预设条件的测试信号。
CN202210451913.XA 2022-04-26 2022-04-26 信号产生器和存储器 Pending CN116996045A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210451913.XA CN116996045A (zh) 2022-04-26 2022-04-26 信号产生器和存储器
PCT/CN2022/093713 WO2023206658A1 (zh) 2022-04-26 2022-05-19 信号产生器和存储器
US17/937,404 US20230026826A1 (en) 2022-04-26 2022-09-30 Signal generator and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210451913.XA CN116996045A (zh) 2022-04-26 2022-04-26 信号产生器和存储器

Publications (1)

Publication Number Publication Date
CN116996045A true CN116996045A (zh) 2023-11-03

Family

ID=88517098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210451913.XA Pending CN116996045A (zh) 2022-04-26 2022-04-26 信号产生器和存储器

Country Status (2)

Country Link
CN (1) CN116996045A (zh)
WO (1) WO2023206658A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338710A (ja) * 2001-11-02 2003-11-28 Seiko Epson Corp 発振器およびこれを用いた電子機器
CN102638247B (zh) * 2012-03-16 2014-11-26 安徽大学 无晶振cmos时钟产生方法及电路
JP6153828B2 (ja) * 2013-09-10 2017-06-28 日立オートモティブシステムズ株式会社 発振回路、それを用いた半導体集積回路装置および回転角検出装置
CN103997317B (zh) * 2014-05-21 2016-07-06 东南大学 一种显著提高控制电流—输出频率线性度的张弛振荡器
US10164572B2 (en) * 2016-08-18 2018-12-25 M2Communication Inc. Method of monitoring clock and oscillator module thereof
CN111161771A (zh) * 2018-11-08 2020-05-15 长鑫存储技术有限公司 高频时钟占空比校准电路、校准方法和存储器
CN111193498A (zh) * 2018-11-14 2020-05-22 长鑫存储技术有限公司 时钟占空比校准电路及校准方法

Also Published As

Publication number Publication date
WO2023206658A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
US7863957B2 (en) Duty cycle correction circuit and semiconductor integrated circuit apparatus including the same
US7233186B2 (en) Clock generation circuit capable of setting or controlling duty ratio of clock signal and system including clock generation circuit
US6198327B1 (en) Pulse generator with improved high speed performance for generating a constant pulse width
US20090058483A1 (en) Duty cycle correcting circuit and method
US9966934B2 (en) Duty correction device and semiconductor device including the same
US8625380B2 (en) Internal voltage generating circuit of phase change random access memory device and method thereof
US20180302073A1 (en) Duty cycle calibration circuit and frequency synthesizer using the same
US11444619B2 (en) Driving circuit
CN109787614B (zh) 一种单脉冲产生电路和双向电平转换电路
US7474580B2 (en) Apparatus and method for controlling refresh operation of semiconductor integrated circuit
US20210072785A1 (en) Synchronization circuit and cascaded synchronization circuit for converting asynchronous signal into synchronous signal
CN116996045A (zh) 信号产生器和存储器
US11290104B2 (en) Driving circuit
CN114155893B (zh) 驱动电路
US20070165476A1 (en) Clock signal generating circuit
CN117352021A (zh) 一种占空比校正方法及电路、存储装置
US8350613B2 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same
US20100060332A1 (en) Semiconductor integrated circuit
US20230026826A1 (en) Signal generator and memory
US11855636B2 (en) Oscillator and clock generation circuit
KR100933799B1 (ko) 듀티 사이클 보정 회로와 그의 구동 방법
KR100240877B1 (ko) 반도체 장치의 디코더 회로
TWI501552B (zh) 環形震盪器
CN115691602A (zh) 一种电压生成电路及存储器
CN116990594A (zh) 信号检测系统和存储器检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination