CN116978439A - 一种测试方法、系统、装置及计算机可读存储介质 - Google Patents
一种测试方法、系统、装置及计算机可读存储介质 Download PDFInfo
- Publication number
- CN116978439A CN116978439A CN202310938360.5A CN202310938360A CN116978439A CN 116978439 A CN116978439 A CN 116978439A CN 202310938360 A CN202310938360 A CN 202310938360A CN 116978439 A CN116978439 A CN 116978439A
- Authority
- CN
- China
- Prior art keywords
- test
- tested
- testing
- random access
- abnormal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims description 28
- 238000012360 testing method Methods 0.000 claims abstract description 320
- 238000000034 method Methods 0.000 claims abstract description 67
- 238000012549 training Methods 0.000 claims abstract description 59
- 230000002159 abnormal effect Effects 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 36
- 230000001960 triggered effect Effects 0.000 claims abstract description 32
- 238000004590 computer program Methods 0.000 claims description 10
- 230000006870 function Effects 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 abstract description 8
- 230000005856 abnormality Effects 0.000 abstract description 6
- 239000002699 waste material Substances 0.000 abstract description 5
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本申请公开了一种测试方法、系统、装置及计算机可读存储介质,涉及电子器件测试领域,用于解决无法主动对待测试器件进行测试的问题。该方案应用于测试装置,在测试条件被触发时,驱动待测试器件对应的控制器;触发控制器控制待测试器件进行测试训练,以测试待测试器件是否异常。可见,本申请中通过测试装置可以主动测试待测试器件,而不是只依赖于自检过程,可以更早地发现待测试器件的异常,进而避免在之后的处理步骤中浪费时间和资源;将其应用在DRAM中时,可以确保DRAM能够正常工作,从而提高硬盘的读写性能和可靠性。
Description
技术领域
本申请涉及电子器件测试领域,特别涉及一种测试方法、系统、装置及计算机可读存储介质。
背景技术
DDR(Double Data Rate,双倍速率)控制器是一种硬件设备,用于管理DRAM(Dynamic Random Access Memory,动态随机存取存储器)的读取和写入操作。DRAM作为一种常见的计算机内存,广泛应用于各种电子设备。硬盘中的DDR训练是对DRAM进行初始化和校准的重要过程,旨在确保DRAM能够正常工作并提高硬盘的读写性能和可靠性。然而,目前DDR训练只能在芯片贴片后通过自检过程进行,无法主动测试,并且在通过DDR训练发现问题之后的处理步骤繁琐。
发明内容
本申请的目的是提供一种测试方法、系统、装置及计算机可读存储介质,通过测试装置可以主动测试待测试器件,而不是只依赖于自检过程,可以更早地发现待测试器件的异常,进而避免在之后的处理步骤中浪费时间和资源;将其应用在DRAM中时,可以确保DRAM能够正常工作,从而提高硬盘的读写性能和可靠性。
为解决上述技术问题,本申请提供了一种测试方法,应用于测试装置,包括:
在测试条件被触发时,驱动待测试器件对应的控制器,所述待测试器件为固态硬盘中的动态随机存取存储器;
触发所述控制器控制所述待测试器件进行测试训练,以测试所述待测试器件是否异常。
在一个实施例中,在测试条件被触发时,驱动待测试器件对应的控制器,包括:
在识别到所述待测试器件存在上电操作时,驱动待测试器件对应的控制器。
在一个实施例中,还包括:
预先设定预设测试次数;
触发所述控制器控制所述待测试器件进行测试训练,以测试所述待测试器件是否异常之后,还包括:
若判定所述待测试器件异常,则停止对所述待测试器件测试;
否则,判断所述待测试器件的测试次数是否达到所述预设测试次数,若未达到所述预设测试次数,则重新进入在测试条件被触发时,驱动待测试器件对应的控制器的步骤。
在一个实施例中,在测试条件被触发时,驱动待测试器件对应的控制器,包括:
在当前测试过程为非首次测试时,若当前时间与上次测试结束的时间之间的时间间隔达到预设时间时,驱动待测试器件对应的控制器。
在一个实施例中,所述待测试器件为动态随机存取器时,所述待测试器件进行测试训练的过程包括:
向所述动态随机存取器中发送若干个不同的时钟信号,确定时钟边缘;
根据所述时钟信号和确定的时钟边缘进行时钟延迟校准和时钟相位校准。
在一个实施例中,所述待测试器件为动态随机存取器时,所述待测试器件进行测试训练的过程包括:
向所述动态随机存取器中发送若干个不同的数据信号,确定数据边缘;
根据所述数据信号和确定的数据边缘进行数据延迟校准和数据相位校准。
在一个实施例中,所述待测试器件进行测试训练的过程包括:
向所述待测试器件发送预设电信号;
读取并分析所述待测试器件基于所述预设电信号产生的电气特性;
判断所述电气特征是否符合预期,若不符合,则对所述待测试器件进行电气校准。
在一个实施例中,所述待测试器件为动态随机存取器时,所述待测试器件进行测试训练的过程包括:
将预设码字写入所述动态随机存取器中;
读取所述动态随机存取器中写入的预设码字;
根据读取出来的预设码字与预期码字的匹配程度确定所述待测试器件的码字功能是否故障。
在一个实施例中,控制所述待测试器件进行测试训练之前,还包括:
对所述待测试器件初始化。
在一个实施例中,触发所述控制器控制所述待测试器件进行测试训练,以测试所述待测试器件是否异常,包括:
触发所述控制器控制所述待测试器件进行测试训练,打印并输出测试日志,根据所述测试日志确定所述待测试器件是否异常。
在一个实施例中,测试所述待测试器件是否异常之后,还包括:
将异常的待测试器件分类为故障器件,将正常的待测试器件分类为非故障器件。
为解决上述技术问题,本申请还提供了一种测试系统,包括:
驱动单元,用于在测试条件被触发时,驱动待测试器件对应的控制器,所述待测试器件为固态硬盘中的动态随机存取存储器;
测试单元,用于触发所述控制器控制所述待测试器件进行测试训练,以测试所述待测试器件是否异常。
在一个实施例中,驱动单元,具体用于在识别到所述待测试器件存在上电操作时,驱动待测试器件对应的控制器。
在一个实施例中,还包括:
次数设定单元,用于预先设定预设测试次数;
判定单元,用于在判定所述待测试器件异常时,停止对所述待测试器件测试;否则,判断所述待测试器件的测试次数是否达到所述预设测试次数,若未达到所述预设测试次数,则重新进入在测试条件被触发时,驱动待测试器件对应的控制器的步骤。
在一个实施例中,驱动单元,具体用于在当前测试过程为非首次测试时,若当前时间与上次测试结束的时间之间的时间间隔达到预设时间时,驱动待测试器件对应的控制器。
在一个实施例中,所述待测试器件为动态随机存取器时,还包括:
时钟边缘确定单元,应用于向所述动态随机存取器中发送若干个不同的时钟信号,确定时钟边缘;
时钟校准单元,用于根据所述时钟信号和确定的时钟边缘进行时钟延迟校准和时钟相位校准。
在一个实施例中,所述待测试器件为动态随机存取器时,还包括:
数据边缘确定单元,用于向所述动态随机存取器中发送若干个不同的数据信号,确定数据边缘;
数据校准单元,用于根据所述数据信号和确定的数据边缘进行数据延迟校准和数据相位校准。
在一个实施例中,还包括:
电信号发送单元,用于向所述待测试器件发送预设电信号;
读取单元,用于读取并分析所述待测试器件基于所述预设电信号产生的电气特性;
电气校准单元,用于判断所述电气特征是否符合预期,若不符合,则对所述待测试器件进行电气校准。
在一个实施例中,所述待测试器件为动态随机存取器时,还包括:
写入单元,用于将预设码字写入所述动态随机存取器中;
码字读取单元,用于读取所述动态随机存取器中写入的预设码字;
故障确定单元,应用于根据读取出来的预设码字与预期码字的匹配程度确定所述待测试器件的码字功能是否故障。
在一个实施例中,还包括:
初始化单元,用于对所述待测试器件初始化。
在一个实施例中,测试单元,具体用于触发所述控制器控制所述待测试器件进行测试训练,打印并输出测试日志,根据所述测试日志确定所述待测试器件是否异常。
在一个实施例中,还包括:
分类单元,用于将异常的待测试器件分类为故障器件,将正常的待测试器件分类为非故障器件。
为解决上述技术问题,本申请还提供了一种测试装置,包括:
存储器,用于存储计算机程序;
处理器,用于在存储计算机程序时,实现如上述所述的测试方法的步骤。
为解决上述技术问题,本申请还提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上述所述的测试方法的步骤。
本申请提供了一种测试方法,涉及电子器件测试领域。该方案应用于测试装置,在测试条件被触发时,驱动待测试器件对应的控制器;触发控制器控制待测试器件进行测试训练,以测试待测试器件是否异常。可见,本申请中通过测试装置可以主动测试待测试器件,而不是只依赖于自检过程,可以更早地发现待测试器件的异常,进而避免在之后的处理步骤中浪费时间和资源;将其应用在DRAM中时,可以确保DRAM能够正常工作,从而提高硬盘的读写性能和可靠性。
本申请还提供了一种测试系统、装置及计算机可读存储介质,与上述描述的测试方法具有相同的有益效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请提供的一种测试方法的流程示意图;
图2为本申请提供的一种测试系统的结构框图;
图3为本申请提供的一种测试装置的结构框图;
图4为本申请提供的一种计算机可读存储介质的结构框图。
具体实施方式
本申请的核心是提供一种测试方法、系统、装置及计算机可读存储介质,通过测试装置可以主动测试待测试器件,而不是只依赖于自检过程,可以更早地发现待测试器件的异常,进而避免在之后的处理步骤中浪费时间和资源;将其应用在DRAM中时,可以确保DRAM能够正常工作,从而提高硬盘的读写性能和可靠性。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在描述本实施例之前,首先需要说明的是,待测试器件可以是任意只能在无法完成主动测试的电子器件,可以但不限于为DRAM。以下实施例中,以待测试器件为DRAM为例进行说明。
具体地,目前DDR训练仅能由于目前DDR训练只能在芯片贴片后通过自检过程进行,无法主动测试,并且在发现问题后处理步骤繁琐(如在完成贴片之后若通过测试发现故障,还需要进行拆片等操作),这种方法存在着延迟发现问题的风险。因此,需要一种测试方法来解决这些问题,提高测试效率和准确性。
请参照图1,图1为本申请提供的一种测试方法的流程示意图,该方法应用于测试装置;具体地,测试装置中存储有驱动程序,该驱动程序用于驱动待测试器件对应的控制器。通过存储驱动程序,可以实现对待测试器件的主动测试,以提高异常检测的准确性和及时性。
其中,驱动程序可以是提前下载至测试装置内,可通过以下两种方法下载驱动程序至测试装置。(1)JTAG下载方法:连接调试器,保证调试器可以连接上测试装置;执行makerun_aic命令,该命令会将编译好的驱动程序,通过调试器下载到测试装置中。(2)UART下载方法:使用mem_write下载B版的mpt工具,之后使用exec跳转到对应的地址执行mpt,mpt中已支持所有的SPI操作命令,通过优化修改后的mpt将驱动程序下载到SPI FLASH中。
方法包括:
S11:在测试条件被触发时,驱动待测试器件对应的控制器,待测试器件为固态硬盘中的动态随机存取存储器;
S12:触发控制器控制待测试器件进行测试训练,以测试待测试器件是否异常。
本实施例基于上述问题,提出了一种测试方法,利用测试装置主动测试待测试器件。该方法可以在测试条件被触发时,主动控制待测试器件对应的控制器,以触发控制器,从而开始对待测试器件进行测试训练,以测试待测试器件是否异常。通过这一步骤,可以检测待测试器件是否存在异常情况,从而及早发现问题并采取相应的措施进行修复。
在待测试器件为动态随机存取存储器时,测试训练可以包括对动态随机存取存储器进行初始化和校准,以确保其正常工作并提高读写性能和可靠性。
例如,在一台计算机中存在一个测试装置,该测试装置能够根据触发条件触发待测试器件的控制器进行测试训练。通过使用该测试装置,可以对计算机中的各个组件进行主动测试,以发现潜在的问题,提高计算机的整体性能和稳定性。该测试方法还可以扩展应用于其他领域,如电子设备、通信设备等的测试中。
综上,本实施例中的测试方法通过测试装置可以主动测试待测试器件,而不是只依赖于自检过程,可以更早地发现待测试器件的异常,进而避免在之后的处理步骤中浪费时间和资源;将其应用在DRAM中时,可以确保DRAM能够正常工作,从而提高硬盘的读写性能和可靠性。
在上述实施例的基础上:
在一个实施例中,在测试条件被触发时,驱动待测试器件对应的控制器,包括:
在识别到待测试器件存在上电操作时,驱动待测试器件对应的控制器。
本实施例中,利用待测试器件上电时的电源状态变化来作为触发测试条件的信号。通过监测电源状态变化,可以准确地判断何时启动测试训练,以及待测试器件的工作状态。
具体地,测试条件被触发的具体实现方式可以是识别到待测试器件进行上电操作时。这种实现方式可以通过监测待测试器件的电源状态来实现。一旦检测到待测试器件的电源被打开,测试条件就会被触发,从而会开始控制待测试器件对应的控制器。这种实现方式可以保证在待测试器件启动时及时进行测试训练,以便快速发现待测试器件是否存在异常。例如,可以在测试装置中嵌入电源状态监测模块,该模块可以实时检测待测试器件的电源状态。一旦检测到待测试器件的电源被打开,测试条件就会被触发,从而启动测试训练。
若预设测试次数为多次时,可以是在每次重新进入测试之前,控制所述待测试器件下电并重新上电。
例如在一个芯片测试装置中,待测试芯片的电源接口与测试装置中的电源状态监测模块相连。当待测试芯片上电时,电源状态监测模块可以即时感知到电源状态的变化,从而触发测试条件,开始对待测试芯片进行控制和测试训练。
此外,还可以是通过监测其他待测试器件的信号变化来触发测试条件,而不仅仅局限于对待测试器件的电源状态变化进行监测。例如,可以监测器件的引脚状态变化、通信接口传输数据等。
综上,本实施例提供了一种灵活、自动化的测试方法,能够提高测试的准确性和效率。通过监测待测试器件的电源状态变化来触发测试条件,可以及时发现待测试器件是否存在异常,从而提前采取相应的措施,减少故障的风险和降低测试成本。同时,该方法可以适用于不同类型的测试装置和待测试器件,具有一定的通用性和适应性。
在一个实施例中,还包括:
预先设定预设测试次数;
触发控制器控制待测试器件进行测试训练,以测试待测试器件是否异常之后,还包括:
若判定待测试器件异常,则停止对待测试器件测试;
否则,判断待测试器件的测试次数是否达到预设测试次数,若未达到预设测试次数,则重新进入在测试条件被触发时,驱动待测试器件对应的控制器的步骤。
在一个实施例中,测试方法还涉及预先设定预设测试次数。一旦触发了待测试器件的控制器进行测试训练,并测试了待测试器件是否异常,测试方法会根据测试结果采取相应的操作。如果待测试器件被判定为异常,则测试方法会立即停止对其进行更多的测试。然而,如果待测试器件没有异常,则测试方法会判断待测试器件已经进行的测试次数是否达到预设测试次数。如果测试次数没有达到预设值,测试方法将重新开始在测试条件被触发时驱动待测试器件对应的控制器的步骤,以进行进一步的测试。这种设置可以确保待测试器件得到充分的测试训练,并提高测试的准确性和可靠性。
其中,测试方法可以根据预设测试次数来控制测试的持续时间和范围,从而提高测试的效率和可控性。
通过这种方式,测试装置可以对待测试器件进行多次测试训练,以确保其稳定性和可靠性。
在一个实施例中,在测试条件被触发时,驱动待测试器件对应的控制器,包括:
在当前测试过程为非首次测试时,若当前时间与上次测试结束的时间之间的时间间隔达到预设时间时,驱动待测试器件对应的控制器。
本实施例旨在限定:在测试装置中,如何根据预设的时间间隔来触发待测试器件的控制器进行测试。具体地,在测试条件被触发时,驱动待测试器件对应的控制器来实现。在当前测试过程为非首次测试时,若要进入下一次测试过程,则可以通过判断当前时间与上次测试结束的时间之间的时间间隔是否达到预设时间,然后驱动待测试器件对应的控制器来触发测试。
具体步骤可以包括:首先,设置预设时间间隔。在测试条件被触发时,获取当前时间和上次测试结束的时间。判断当前时间与上次测试结束的时间之间的时间间隔是否达到预设时间。如果时间间隔达到预设时间,则触发待测试器件对应的控制器进行下一轮的测试。如果时间间隔未达到预设时间,等待直到时间间隔达到预设时间后再触发下一轮测试。
通过该方式,可以根据预设的时间间隔来自动触发待测试器件的控制器进行多次测试。这样可以保证待测试器件的定期测试,并通过测试次数的增加,更保证了待测试器件的可靠性。
在一个实施例中,待测试器件为动态随机存取器时,待测试器件进行测试训练的过程包括:
向动态随机存取器中发送若干个不同的时钟信号,确定时钟边缘;
根据时钟信号和确定的时钟边缘进行时钟延迟校准和时钟相位校准。
本实施例进一步提供了该测试方法在待测试器件为动态随机存取器时的具体实施步骤。在这个实施例中,待测试器件进行测试训练的过程包括以下步骤:(1)向动态随机存取器中发送若干个不同的时钟信号,以确定时钟边缘。(2)根据确定的时钟边缘和时钟信号,进行时钟延迟校准(以确保时钟信号在正确的时间到达存储器)和时钟相位校准(以确保时钟信号与数据信号同步)。
根据以上内容,本实施例的测试方法可以应用于测试动态随机存取器的正常工作。通过发送不同的时钟信号并确定时钟边缘,可以实现时钟边沿的准确确定。随后,通过进行时钟延迟校准和时钟相位校准,可以进一步确保动态随机存取器在测试训练过程中的准确性和稳定性。这样,该测试方法可以有效地检测出动态随机存取器中的异常情况,并提供精准的测试结果。
在一个实施例中,待测试器件为动态随机存取器时,待测试器件进行测试训练的过程包括:
向动态随机存取器中发送若干个不同的数据信号,确定数据边缘;
根据数据信号和确定的数据边缘进行数据延迟校准和数据相位校准。
在一个实施例中,待测试器件为动态随机存取器时,待测试器件进行测试训练的过程包括以下步骤:向动态随机存取器中发送若干个不同的数据信号,以确定数据边缘;根据数据信号和确定的数据边缘进行数据延迟校准和数据相位校准。在执行测试训练过程时,通过发送不同的数据信号,可以确定动态随机存取器中的数据边缘,即确定数据的上升沿和下降沿。然后,根据这些确定的数据边缘,进行数据延迟校准和数据相位校准。数据延迟校准的目的是调整数据信号的延迟时间,使其能够与控制信号同步,以确保数据信号在正确的时间到达存储器。数据相位校准的目的是调整数据信号的相位,以确保数据信号与时钟信号同步。
通过以上测试训练过程,可以对动态随机存取器进行全面的测试,并判断其是否异常。这种测试方法可以有效地检测待测试器件的性能和质量,提高测试的准确性和可靠性。
在一个实施例中,待测试器件进行测试训练的过程包括:
向待测试器件发送预设电信号;
读取并分析待测试器件基于预设电信号产生的电气特性;
判断电气特征是否符合预期,若不符合,则对待测试器件进行电气校准。
本实施例中,通过驱动待测试器件对应的控制器,确保测试条件被触发。控制器被触发后,对待测试器件进行测试训练,以验证其是否存在异常情况。具体方式可以为:向待测试器件发送预设电信号,以模拟实际工作环境中可能遇到的输入信号。读取并分析待测试器件基于预设电信号产生的电气特性,包括电压、电流、功率等参数的测量。判断电气特征是否符合预期,如果不符合预期,则说明待测试器件存在异常情况,需要进行电气校准来修正。
其中,电气校正的步骤可以但不限于包括预充电校准:校准存储器的预充电电压,以确保存储器能够正确地读取和写入数据。等化器校准:校准存储器的等化器电路,以确保存储器能够正确地读取和写入数据。
通过以上步骤,可以有效地测试待测试器件,并根据测试结果进行必要的电气校准,确保待测试器件的正常运行和性能符合预期。
在一个实施例中,待测试器件为动态随机存取器时,待测试器件进行测试训练的过程包括:
将预设码字写入动态随机存取器中;
读取动态随机存取器中写入的预设码字;
根据读取出来的预设码字与预期码字的匹配程度确定待测试器件的码字功能是否故障。
针对测试动态随机存取器(DRAM)的场景,测试过程可以包括以下步骤:在测试条件被触发时,驱动待测试的DRAM对应的控制器。测试条件可以是预设的时间间隔、外部信号触发或其他预设条件。触发控制器控制待测试的DRAM进行测试训练。测试训练可以是将预设码字写入DRAM中,从DRAM中读取写入的预设码字,并根据读取出来的码字与预期码字的匹配程度来确定DRAM的功能是否故障。测试训练的目的是确定DRAM是否存在任何异常。如果测试结果显示待测试的DRAM功能正常,则认为该器件没有故障。如果测试结果显示待测试的DRAM功能异常,则可以进一步诊断和修复故障。
本实施例通过测试训练过程,可以确定DRAM的功能是否正常,以确保存储器中的数据正确无误,从而及早发现和解决潜在的故障问题,提高制造和使用DRAM的效率和可靠性。
在一个实施例中,控制待测试器件进行测试训练之前,还包括:
对待测试器件初始化。
在本实施例中,在控制待测试器件进行测试训练之前,还包括对待测试器件进行初始化步骤。这意味着在对待测试器件进行测试之前,需要先对其进行初始化,以确保测试的准确性和可靠性。。
在一个实施例中,触发控制器控制待测试器件进行测试训练,以测试待测试器件是否异常,包括:
触发控制器控制待测试器件进行测试训练,打印并输出测试日志,根据测试日志确定待测试器件是否异常。
具体而言,触发控制器控制待测试器件进行测试训练之后,可以打印并输出测试日志。然后根据测试日志的内容,可以确定待测试器件是否异常。通过分析和评估测试日志,可以进一步识别任何异常情况,并采取相应的处理措施。
本实施例中的测试装置包括控制器,其中控制器用于触发和控制待测试器件的测试训练,并记录和输出测试日志。通过控制器的操作和测试日志的分析,可以准确判断待测试器件是否存在异常。
综上,本实施例中,通过在测试装置在触发测试条件,以驱动并控制待测试器件进行测试训练,进一步通过测试日志的打印和输出来确定待测试器件是否异常。该方法可提高测试效率和准确性,有助于及时发现和解决待测试器件的异常情况。
在一个实施例中,测试待测试器件是否异常之后,还包括:
将异常的待测试器件分类为故障器件,将正常的待测试器件分类为非故障器件。
本实施例中,在测试待测试器件是否异常之后,还包括将异常的待测试器件分类为故障器件,将正常的待测试器件分类为非故障器件。在测试过程中,通过驱动待测试器件对应的控制器,触发控制器控制待测试器件进行测试训练,以测试待测试器件是否异常。一旦测试完成,根据测试结果将待测试器件进行分类。如果待测试器件异常,则被归类为故障器件;如果待测试器件正常,则被归类为非故障器件。该分类的目的是为了进一步分析和处理测试结果。故障器件可以被送往维修或更换,以确保系统的正常运行。非故障器件则可以继续使用或放置在仓库中备用。
其中,分类的具体实现方式可以通过机械臂来实现,从而减少人力浪费。
需要注意的是,在不同的实施例中,将待测试器件分类的具体方式和标准可以有所不同。这取决于具体的测试要求和系统需求。因此,在进行测试和分类之前,需要明确定义分类的准则和流程,以确保分类结果的准确性和一致性。
综上,通过将测试结果进行分类,可以更好地管理待测试器件,提高测试效率和资源利用率。此外,分类结果还可以被记录和报告,用于后续的数据分析和故障排除,以改进系统性能和稳定性。
为解决上述技术问题,本申请还提供了一种测试系统,请参照图2,图2为本申请提供的一种测试系统的结构框图,该系统应用于测试装置,系统包括:
驱动单元21,用于在测试条件被触发时,驱动待测试器件对应的控制器,待测试器件为固态硬盘中的动态随机存取存储器;
测试单元22,用于触发控制器控制待测试器件进行测试训练,以测试待测试器件是否异常。
在一个实施例中,驱动单元,具体用于在识别到待测试器件存在上电操作时,驱动待测试器件对应的控制器。
在一个实施例中,还包括:
次数设定单元,用于预先设定预设测试次数;
判定单元,用于在判定待测试器件异常时,停止对待测试器件测试;否则,判断待测试器件的测试次数是否达到预设测试次数,若未达到预设测试次数,则重新进入在测试条件被触发时,驱动待测试器件对应的控制器的步骤。
在一个实施例中,驱动单元,具体用于在当前测试过程为非首次测试时,若当前时间与上次测试结束的时间之间的时间间隔达到预设时间时,驱动待测试器件对应的控制器。
在一个实施例中,待测试器件为动态随机存取器时,还包括:
时钟边缘确定单元,应用于向动态随机存取器中发送若干个不同的时钟信号,确定时钟边缘;
时钟校准单元,用于根据时钟信号和确定的时钟边缘进行时钟延迟校准和时钟相位校准。
在一个实施例中,待测试器件为动态随机存取器时,还包括:
数据边缘确定单元,用于向动态随机存取器中发送若干个不同的数据信号,确定数据边缘;
数据校准单元,用于根据数据信号和确定的数据边缘进行数据延迟校准和数据相位校准。
在一个实施例中,还包括:
电信号发送单元,用于向待测试器件发送预设电信号;
读取单元,用于读取并分析待测试器件基于预设电信号产生的电气特性;
电气校准单元,用于判断电气特征是否符合预期,若不符合,则对待测试器件进行电气校准。
在一个实施例中,待测试器件为动态随机存取器时,还包括:
写入单元,用于将预设码字写入动态随机存取器中;
码字读取单元,用于读取动态随机存取器中写入的预设码字;
故障确定单元,应用于根据读取出来的预设码字与预期码字的匹配程度确定待测试器件的码字功能是否故障。
在一个实施例中,还包括:
初始化单元,用于对待测试器件初始化。
在一个实施例中,测试单元,具体用于触发控制器控制待测试器件进行测试训练,打印并输出测试日志,根据测试日志确定待测试器件是否异常。
在一个实施例中,还包括:
分类单元,用于将异常的待测试器件分类为故障器件,将正常的待测试器件分类为非故障器件。
对于测试系统的介绍请参照上述实施例,本申请在此不再赘述。
为解决上述技术问题,本申请还提供了一种测试装置,请参照图3,图3为本申请提供的一种测试装置的结构框图,该装置包括:
存储器31,用于存储计算机程序;
处理器32,用于在存储计算机程序时,实现如上述的测试方法的步骤。
对于测试装置的介绍请参照上述实施例,本申请在此不再赘述。
为解决上述技术问题,本申请还提供了一种计算机可读存储介质40,请参照图4,图4为本申请提供的一种计算机可读存储介质的结构框图,该计算机可读存储介质40上存储有计算机程序41,计算机程序41被处理器32执行时实现如上述的测试方法的步骤。对于计算机可读存储介质41的介绍请参照上述实施例,本申请在此不再赘述。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其他实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (14)
1.一种测试方法,其特征在于,应用于测试装置,包括:
在测试条件被触发时,驱动待测试器件对应的控制器,所述待测试器件为固态硬盘中的动态随机存取存储器;
触发所述控制器控制所述待测试器件进行测试训练,以测试所述待测试器件是否异常。
2.如权利要求1所述的测试方法,其特征在于,在测试条件被触发时,驱动待测试器件对应的控制器,包括:
在识别到所述待测试器件存在上电操作时,驱动所述待测试器件对应的控制器。
3.如权利要求1所述的测试方法,其特征在于,还包括:
预先设定预设测试次数;
触发所述控制器控制所述待测试器件进行测试训练,以测试所述待测试器件是否异常之后,还包括:
若判定所述待测试器件异常,则停止对所述待测试器件测试;
否则,判断所述待测试器件的测试次数是否达到所述预设测试次数,若未达到所述预设测试次数,则重新进入在测试条件被触发时,驱动待测试器件对应的控制器的步骤。
4.如权利要求3所述的测试方法,其特征在于,在测试条件被触发时,驱动待测试器件对应的控制器,包括:
在当前测试过程为非首次测试时,若当前时间与上次测试结束的时间之间的时间间隔达到预设时间时,驱动待测试器件对应的控制器。
5.如权利要求1所述的测试方法,其特征在于,所述待测试器件为动态随机存取器时,所述待测试器件进行测试训练的过程包括:
向所述动态随机存取器中发送若干个不同的时钟信号,确定时钟边缘;
根据所述时钟信号和确定的时钟边缘进行时钟延迟校准和时钟相位校准。
6.如权利要求1所述的测试方法,其特征在于,所述待测试器件为动态随机存取器时,所述待测试器件进行测试训练的过程包括:
向所述动态随机存取器中发送若干个不同的数据信号,确定数据边缘;
根据所述数据信号和确定的数据边缘进行数据延迟校准和数据相位校准。
7.如权利要求1所述的测试方法,其特征在于,所述待测试器件进行测试训练的过程包括:
向所述待测试器件发送预设电信号;
读取并分析所述待测试器件基于所述预设电信号产生的电气特性;
判断所述电气特征是否符合预期,若不符合,则对所述待测试器件进行电气校准。
8.如权利要求1所述的测试方法,其特征在于,所述待测试器件为动态随机存取器时,所述待测试器件进行测试训练的过程包括:
将预设码字写入所述动态随机存取器中;
读取所述动态随机存取器中写入的预设码字;
根据读取出来的预设码字与预期码字的匹配程度确定所述待测试器件的码字功能是否故障。
9.如权利要求1所述的测试方法,其特征在于,控制所述待测试器件进行测试训练之前,还包括:
对所述待测试器件初始化。
10.如权利要求1-9任一项所述的测试方法,其特征在于,触发所述控制器控制所述待测试器件进行测试训练,以测试所述待测试器件是否异常,包括:
触发所述控制器控制所述待测试器件进行测试训练,打印并输出测试日志,根据所述测试日志确定所述待测试器件是否异常。
11.如权利要求1-9任一项所述的测试方法,其特征在于,测试所述待测试器件是否异常之后,还包括:
将异常的待测试器件分类为故障器件,将正常的待测试器件分类为非故障器件。
12.一种测试系统,其特征在于,应用于测试装置,包括:
驱动单元,用于在测试条件被触发时,驱动待测试器件对应的控制器,所述待测试器件为固态硬盘中的动态随机存取存储器;
测试单元,用于触发所述控制器控制所述待测试器件进行测试训练,以测试所述待测试器件是否异常。
13.一种测试装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于在存储计算机程序时,实现如权利要求1-11任一项所述的测试方法的步骤。
14.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1-11任一项所述的测试方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310938360.5A CN116978439A (zh) | 2023-07-28 | 2023-07-28 | 一种测试方法、系统、装置及计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310938360.5A CN116978439A (zh) | 2023-07-28 | 2023-07-28 | 一种测试方法、系统、装置及计算机可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116978439A true CN116978439A (zh) | 2023-10-31 |
Family
ID=88470805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310938360.5A Pending CN116978439A (zh) | 2023-07-28 | 2023-07-28 | 一种测试方法、系统、装置及计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116978439A (zh) |
-
2023
- 2023-07-28 CN CN202310938360.5A patent/CN116978439A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8458526B2 (en) | Data storage device tester | |
US10877700B1 (en) | Flash memory controller and method capable of efficiently reporting debug information to host device | |
US9542304B1 (en) | Automated operating system installation | |
US8117430B2 (en) | Boot test system and method thereof | |
CN1754154A (zh) | 在非易失性存储器中存储插针校准数据、命令和其他数据的半导体测试系统 | |
CN112241346B (zh) | 对bios内存故障检测能力的测试方法、装置及系统 | |
CN106908711A (zh) | 一种应用于ic测试的高低温测试装置 | |
CN117572217A (zh) | 一种集成电路测试激励方法、装置、设备及存储介质 | |
CN116994635B (zh) | 闪存掉电测试方法和系统、电子设备、存储介质 | |
CN117608883A (zh) | 原型验证中计算机系统启动故障的检测方法及系统 | |
CN115602242B (zh) | 一种存储装置及其测试方法 | |
CN116978439A (zh) | 一种测试方法、系统、装置及计算机可读存储介质 | |
CN110688268A (zh) | Nvme ssd的故障定位方法、装置、设备及介质 | |
CN116049011A (zh) | 一种测试环境的部署方法、装置、电子设备及存储介质 | |
CN113094221B (zh) | 故障注入方法、装置、计算机设备以及可读存储介质 | |
US8131531B2 (en) | System and method for simulating a semiconductor wafer prober and a class memory test handler | |
CN114496053A (zh) | 数据异常检测方法、装置、设备及计算机可读存储介质 | |
WO2021222460A1 (en) | Memory test engine with fully programmable patterns | |
CN105551527A (zh) | Cam的测试电路、测试方法和装置 | |
CN112000537A (zh) | 计算机装置的内建内存检测方法 | |
CN110704255B (zh) | 一种掉电保护功能可靠性的检测方法、装置及设备 | |
CN118337648B (zh) | 一种基于can总线的车载诊断自动化测试方法 | |
CN113407372B (zh) | 一种独立于操作系统的计算机系统内存检测方法及系统 | |
CN110718263B (zh) | 芯片访存通路的高效分段测试系统、方法 | |
US6883113B2 (en) | System and method for temporally isolating environmentally sensitive integrated circuit faults |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |