CN116973734A - 一种芯片及其电流测试电路 - Google Patents

Abstract

本申请提供一种芯片及其电流测试电路。在该电流测试电路运行一段时间后，可以近似认为其达到平衡，从而根据电荷守恒定律可推知：该待检电流的精度取决于辅助电流源的输出电流与该电流测试电路的运行时间的比值，因此该电流测试电路的电流测试的精度得到提高；又由于模‑数‑模转换模块的分辨率大于预设值，即模‑数‑模转换模块的精度较低，所以该电流测试电路利用低精度的模‑数‑模转换模块实现了更高精度的电流测试，因此该电流测试电路在保证芯片的电流测试的精度的同时，提高了芯片的电流测试的经济性。

Description

一种芯片及其电流测试电路

技术领域

本发明涉及电力电子技术领域，特别是涉及一种芯片及其电流测试电路。

背景技术

目前，电流测试作为芯片尤为重要的一个环节，是不能忽略的；在传统的电流测试方法中，一种是：先利用片内DFT将电流引至片外，之后再利用PMU(precisionmeasurementunit，精密测试单元)进行检测，另一种是：利用高精度的ADC(analog todigital converter，模拟数字转换器)进行检测。

但是，PMU和高精度的ADC价格昂贵，从而上述两种电流测试方法使得电流测试的经济性降低。

因此，如何在保证芯片的电流测试的精度的同时，提高芯片的电流测试的经济性，是亟待解决的技术问题。

发明内容

有鉴于此，本发明提供了一种芯片及其电流测试电路，以在保证芯片的电流测试的精度的同时，提高芯片的电流测试的经济性。

为实现上述目的，本发明实施例提供如下技术方案：

本申请一方面提供一种芯片的电流测试电路，包括：比较模块、计时模块、模-数-模转换模块以及辅助电流源；其中：

所述模-数-模转换模块的输入端接收芯片的待检电流；

所述模-数-模转换模块的输出端与所述辅助电流源的输出端并联连接，形成的并联支路与所述比较模块相连；

所述比较模块还接收所述待检电流，所述比较模块的输出端与所述辅助电流源的控制端相连，所述比较模块用于在所述待检电流大于所述模-数-模转换模块和所述辅助电流源的总输出电流时控制所述辅助电流源输出，在所述待检电流小于所述总输出电流时禁止所述辅助电流源输出；

所述计时模块的输入端与所述比较模块的输出端相连，所述计时模块的输出端与所述芯片中的存储模块相连，所述计时模块用于计算所述辅助电流源的输出时间；

所述辅助电流源的输出电流等于所述模-数-模转换模块的分辨率，所述模-数-模转换模块的分辨率大于预设值。

可选的，所述比较模块包括：电压比较器和调制电容支路；其中：

所述模-数-模转换模块的输出端的高电势端口接收所述待检电流，所述模-数-模转换模块的输出端的低电势端口接地；

所述调制电容支路设置在所述模-数-模转换模块的输出端的两个端口之间；

所述电压比较器的比较输入端与所述模-数-模转换模块的输出端的高电势端口相连，所述电压比较器的参考输入端接收参考电位，所述电压比较器用于在自身比较输入端的电位大于自身参考输入端的电位时控制所述辅助电流源输出，在自身比较输入端的电位小于自身参考输入端的电位时禁止所述辅助电流源输出；

所述参考电位为：当所述待检电流等于所述总输出电流时，所述模-数-模转换模块的输出端的高电势端口的电位。

可选的，所述调制电容支路，包括：至少一个调制电容；其中：

若所述调制电容的个数等于1，则所述调制电容的两端分别作为所述调制电容支路的两端；

若所述调制电容的个数大于1，则全部所述调制电容串并联连接，形成的支路的两端分别作为所述调制电容支路的两端。

可选的，所述计时模块，包括：同步器和数字计数器；其中：

所述同步器的输入端与所述比较模块的输出端相连，所述同步器的输出端与所述数字计数器的输入端相连，所述数字计数器、所述同步器接收同一时钟信号；

所述数字计数器用于在所述时钟信号出现上升沿且所述比较模块控制所述辅助电流源输出时进行一次计数。

可选的，所述同步器，包括：两个D触发器；其中：

第一D触发器的信号输入端与所述比较模块的输出端相连，所述第一D触发器的同向输出端与第二D触发器的信号输入端相连；

所述第二D触发器的同向输出端与所述数字计数器的输入端相连；

两个D触发器的时钟输入端用于接收所述时钟信号。

可选的，所述模-数-模转换模块，包括：模数转换器ADC和数模转换器DAC；其中：

所述ADC的输入端接收所述待检电流，所述ADC的输出端与所述DAC的输入端相连；

所述DAC的输出端作为所述模-数-模转换模块的输出端。

可选的，所述ADC采用逐次逼近的转换方式。

可选的，还包括：使能模块：其中：

所述使能模块设置在所述比较模块的输出端与所述辅助电流源的控制端之间；

所述使能模块用于在未接收到使能信号时禁止所述比较模块对所述辅助电流源的控制，在接收到使能信号时使能所述比较模块对所述辅助电流源的控制。

可选的，所述使能模块，包括：与门；其中：

所述与门的一个输入端与所述比较模块的输出端相连，所述与门的另一个输入端用于接收所述使能信号；

所述与门的输出端与所述辅助电流源的控制端相连。

本申请另一方面提供一种芯片，包括：存储模块和如本申请上一方面任一项所述的电流测试电路。

由上述技术方案可知，本发明提供了一种芯片的电流测试电路。由于模-数-模转换模块存在分辨率，所以模-数-模转换模块的输出电流未超过但最接近芯片的待检电流，再加上辅助电流源的输出电流等于该分辨率，因此当辅助电流源输出时，芯片的待检电流小于模-数-模转换模块和辅助电流源的总输出电流，即比较模块禁止辅助电流源输出，当辅助电流源不输出时，芯片的待检电流大于模-数-模转换模块和辅助电流源的总输出电流，即比较模块控制辅助电流源输出，从而运行一段时间后，可以近似认为该电流测试电路达到平衡，进而根据电荷守恒定律可推知：该待检电流的精度取决于辅助电流源的输出电流与该电流测试电路的运行时间的比值，因此该电流测试电路的电流测试的精度得到提高；又由于模-数-模转换模块的分辨率大于预设值，即模-数-模转换模块的精度较低，所以该电流测试电路利用低精度的模-数-模转换模块实现了更高精度的电流测试，因此该电流测试电路在保证芯片的电流测试的精度的同时，提高了芯片的电流测试的经济性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1-图7分别为本申请实施例提供的芯片的电流测试电路的七种实施方式的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

为了在保证芯片的电流测试的精度的同时，提高芯片的电流测试的经济性，本申请实施例提供一种芯片的电流测试电路，其具体结构如图1或图2所示，具体包括：比较模块10、计时模块20、模-数-模转换模块30以及辅助电流源40。

模-数-模转换模块30的输入端接收芯片的待检电流；

模-数-模转换模块30的输出端与辅助电流源40的输出端并联连接，形成的并联支路与比较模块10相连

具体而言，如图2所示，模-数-模转换模块30，包括：模数转换器ADC 31和数模转换器DAC 32；ADC 31的输入端接收所述待检电流，ADC 31的输出端与DAC 32的输入端相连；DAC 32的输出端作为所述模-数-模转换模块30的输出端。

可选的，ADC 31可以采用逐次逼近的转换方式，在实际应用中，包括但不限于此，此处不做具体限定，可视具体情况而定，均在本申请的保护范围内。

需要说明的是，DAC 32已经是现有技术中十分成熟的技术，此处不再对其进行详细说明；另外，ADC 31的各种实施方式也已经是现有技术中十分成熟的技术，此处不再对其进行详细说明。

辅助电流源40的输出电流等于模-数-模转换模块30的分辨率，模-数-模转换模块30的分辨率大于预设值。

模-数-模转换模块30的分辨率即模-数-模转换模块30的输出电流的最小值；比如，模-数-模转换模块30的输出电流的最小值为0.1A，则其分辨率即为0.1A。

其中，预设值为模-数-模转换模块30的精度是否为高精度的临界值，即若模-数-模转换模块30的分辨率大于预设值，则表明模-数-模转换模块30的精度为低精度，若模-数-模转换模块30的分辨率小于预设值，则表明模-数-模转换模块30的精度为高精度。

由于模-数-模转换模块30存在分辨率，所以模-数-模转换模块30的输出电流未超过但最接近芯片的待检电流；比如，假设模-数-模转换模块30的分辨率为0.02A、芯片的待检电流为1.25A，则模-数-模转换模块30的输出电流为1.24A。

比较模块10还接收待检电流，比较模块10的输出端与辅助电流源40的控制端相连；比较模块10用于在大于模-数-模转换模块30和辅助电流源40的总输出电流时控制辅助电流源40输出，在芯片的待检电流小于模-数-模转换模块30和辅助电流源40的总输出电流时禁止辅助电流源40输出。

计时模块20的输入端与比较模块10的输出端相连，计时模块20的输出端与芯片中的存储模块01相连，计时模块20用于计算辅助电流源40的输出时间。

由上述可知，模-数-模转换模块30的输出电流未超过但最接近芯片的待检电流，再加上辅助电流源40的输出电流等于该分辨率，因此当辅助电流源40输出时，芯片的待检电流小于模-数-模转换模块30和辅助电流源40的总输出电流，即比较模块10禁止辅助电流源40输出，当辅助电流源40不输出时，芯片的待检电流大于模-数-模转换模块30和辅助电流源40的总输出电流，即比较模块10控制辅助电流源40输出，从而运行一段时间后，可以近似认为该电流测试电路达到平衡。

根据电荷守恒定律，得到如下公式：

Idut×Ty＝Iref×Ty+If×Ts

其中，Idut为芯片的待检电流；Iref为模-数-模转换模块30的输出电流；If为辅助电流源40的输出电流；Ty为该电流测试电路的运行时间，换言之，电流测试时间；Ts为辅助电流源40的输出时间，即辅助电流源40进行输出的时间。

对上述公式进行化简，得到Idut＝Iref+If×Ts/Ty，其中Iref、If、Ts和Ty均会存储在芯片的存储器中，因此只要从上述存储器中获得Iref、If、Ts和Ty就可以确定出Idut。

由Idut＝Iref+If×Ts/Ty可知，芯片的待检电流的精度取决于辅助电流源40的输出电流与该电流测试电路的运行时间的比值，因此该电流测试电路的电流测试的精度得到提高；又由于模-数-模转换模块30的精度为低精度，所以该电流测试电路利用低精度的模-数-模转换模块30实现了更高精度的电流测试，因此该电流测试电路在保证芯片的电流测试的精度的同时，提高了芯片的电流测试的经济性。

本申请另一实施例提供比较模块10的一种实施方式，其具体结构如图3所示；此实施方式具体包括：电压比较器11和调制电容支路12。

模-数-模转换模块30的输出端的高电势端口接收芯片的待检电流，模-数-模转换模块30的输出端的低电势端口接地GND；调制电容支路12设置在模-数-模转换模块30的输出端的两个端口之间。

电压比较器11的比较输入端与模-数-模转换模块30的输出端的高电势端口相连，电压比较器11的参考输入端接收参考电位Vref。

电压比较器11用于在自身比较输入端的电位大于自身参考输入端的电位时控制辅助电流源40输出，在自身比较输入端的电位小于自身参考输入端的电位时禁止辅助电流源40输出。

其中，参考电位指的是：在芯片的待检电流等于模-数-模转换模块30和辅助电流源40的总输出电流时，模-数-模转换模块30的输出端的高电势端口的电位；因此比较器的较输入端的电位大于自身参考输入端的电位，表明芯片的待检电流大于模-数-模转换模块30和辅助电流源40的总输出电流，比较器的较输入端的电位小于自身参考输入端的电位，表明芯片的待检电流小于模-数-模转换模块30和辅助电流源40的总输出电流，从而电压比较器11在芯片的待检电流大于模-数-模转换模块30和辅助电流源40的总输出电流时控制辅助电流源40输出，在芯片的待检电流小于模-数-模转换模块30和辅助电流源40的总输出电流时禁止辅助电流源40输出。

调制电容支路12，包括：至少一个调制电容Ct；若调制电容Ct的个数等于1，如图4(图4仅以一个调制电容Ct为例进行展示)所示，则调制电容Ct的两端分别作为调制电容支路12的两端；若调制电容Ct的个数大于1，则全部调制电容Ct串并联连接，形成的支路的两端分别作为调制电容支路12的两端。

需要说明的是，电压比较器11已经是现有技术中比较成熟的技术，此处不再赘述。

上述仅为比较模块10的一种具体实施方式，在实际应用中，包括但不限与此，此处不做具体限定，可视具体情况而定，均在本申请的保护范围内。

本申请另一实施例提供计时模块20的一种具体实施方式，其具体结构可参见图5(图5仅在图4的基础上进行展示)，具体包括：同步器21和数字计数器22。

同步器21的输入端与比较模块10的输出端相连，同步器21的输出端与数字计数器22的输入端相连，数字计数器22、同步器21接收同一时钟信号。

数字计数器22用于在时钟信号出现上升沿且比较模块10控制辅助电流源40输出时进行一次计数。

在计时模块20采用此实施方式时，上述公式中的Ts＝b×Tcycle，其中，b为数字计数器22的输出，Tcycle为时钟周期。

需要注意的是，在计时模块20采用此实施方式时，该电流测试电路的运行时间，即电流测试时间，是以上述时钟信号的时钟周期来计算的，比如10个时钟周期；因此上述公式中的Ty＝B×Tcycle，其中，B为时钟周期的个数，Tcycle为时钟周期。

上述仅为计时模块20的一种具体实施方式，在实际应用中，包括但不限与此，此处不做具体限定，可视具体情况而定，均在本申请的保护范围内。

本实施例还提供同步器21的一种具体实施方式，其具体结构可参见图6(图6仅在图5的基础上进行展示)，具体包括：两个D触发器。

第一D触发器211的信号输入端D与比较模块10的输出端相连，第一D触发器211的同向输出端Q与第二D触发器212的信号输入端D相连；第二D触发器212的同向输出端Q与数字计数器22的输入端相连；两个D触发器的时钟输入端CLK用于接收上述时钟信号。

需要说明的是，两个D触发器构成的同步器21已经是现有技术中比较成熟的技术，此处不再赘述。

上述仅为同步器21的一种具体实施方式，在实际应用中，包括但不限与此，此处不做具体限定，可视具体情况而定，均在本申请的保护范围内。

本申请实施例提供电流测试电路的另一种实施方式，其具体结构可参见图7(图7仅在图6的基础上进行展示)，在上述实施方式的基础上，还包括：使能模块50。

使能模块50设置在比较模块10的输出端与辅助电流源40的控制端之间；使能模块50用于在未接收到使能信号EN时禁止比较模块10对辅助电流源40的控制，在接收到使能信号EN时使能比较模块10对辅助电流源40的控制。

其中，禁止比较模块10对辅助电流源40的控制，指的是：辅助电流源40接收不到比较模块10的控制信号；使能比较模块10对辅助电流源40的控制，指的是：辅助电流源40可以接收到比较模块10的控制信号。

需要说明的是，当辅助电流源40接收不到比较模块10的控制信号时，辅助电流源40不输出。

本实施例还提供使能模块50的一种具体实施方式，其具体结构如图7所示，包括：与门51。

与门51的一个输入端与比较模块10的输出端相连，与门51的另一个输入端用于接收使能信号EN；与门51的输出端与辅助电流源40的控制端相连。

当接收到使能信号EN时，与门51的一个输入端为1，因此与门51的输出由自身的另一个输入端所决定，从而使能比较模块10对辅助电流源40的控制；当未接收到使能信号EN时，与门51的一个输入端为0，因此与门51的输出由该个输入端所决定，从而禁止比较模块10对辅助电流源40的控制。

上述仅为使能模块50的一种具体实施方式，在实际应用中，包括但不限与此，此处不做具体限定，可视具体情况而定，均在本申请的保护范围内。

本申请另一实施例提供一种芯片，其具体包括：存储模块和如上述实施方式提供的电流测试电路。

需要说明的是，存储模块与电流测试电路之间的连接关系已经在上述进行说明，此处不再赘述；另外，除上述器件外，芯片还包括其他器件，不过这些器件之间的连接关系均与现有技术相同，此处不再对其进行详细说明。

对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或者组合，使本领域专业技术人员能够实现或使用本申请。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种芯片的电流测试电路，其特征在于，包括：比较模块、计时模块、模-数-模转换模块以及辅助电流源；其中：

所述模-数-模转换模块的输入端接收芯片的待检电流；

所述模-数-模转换模块的输出端与所述辅助电流源的输出端并联连接，形成的并联支路与所述比较模块相连；

所述比较模块还接收所述待检电流，所述比较模块的输出端与所述辅助电流源的控制端相连，所述比较模块用于在所述待检电流大于所述模-数-模转换模块和所述辅助电流源的总输出电流时控制所述辅助电流源输出，在所述待检电流小于所述总输出电流时禁止所述辅助电流源输出；

所述计时模块的输入端与所述比较模块的输出端相连，所述计时模块的输出端与所述芯片中的存储模块相连，所述计时模块用于计算所述辅助电流源的输出时间；

所述辅助电流源的输出电流等于所述模-数-模转换模块的分辨率，所述模-数-模转换模块的分辨率大于预设值。

2.根据权利要求1所述的电流测试电路，其特征在于，所述比较模块包括：电压比较器和调制电容支路；其中：

所述模-数-模转换模块的输出端的高电势端口接收所述待检电流，所述模-数-模转换模块的输出端的低电势端口接地；

所述调制电容支路设置在所述模-数-模转换模块的输出端的两个端口之间；

所述电压比较器的比较输入端与所述模-数-模转换模块的输出端的高电势端口相连，所述电压比较器的参考输入端接收参考电位，所述电压比较器用于在自身比较输入端的电位大于自身参考输入端的电位时控制所述辅助电流源输出，在自身比较输入端的电位小于自身参考输入端的电位时禁止所述辅助电流源输出；

所述参考电位为：当所述待检电流等于所述总输出电流时，所述模-数-模转换模块的输出端的高电势端口的电位。

3.根据权利要求2所述的电流测试电路，其特征在于，所述调制电容支路，包括：至少一个调制电容；其中：

若所述调制电容的个数等于1，则所述调制电容的两端分别作为所述调制电容支路的两端；

若所述调制电容的个数大于1，则全部所述调制电容串并联连接，形成的支路的两端分别作为所述调制电容支路的两端。

4.根据权利要求1所述的电流测试电路，其特征在于，所述计时模块，包括：同步器和数字计数器；其中：

所述同步器的输入端与所述比较模块的输出端相连，所述同步器的输出端与所述数字计数器的输入端相连，所述数字计数器、所述同步器接收同一时钟信号；

所述数字计数器用于在所述时钟信号出现上升沿且所述比较模块控制所述辅助电流源输出时进行一次计数。

5.根据权利要求4所述的电流测试电路，其特征在于，所述同步器，包括：两个D触发器；其中：

第一D触发器的信号输入端与所述比较模块的输出端相连，所述第一D触发器的同向输出端与第二D触发器的信号输入端相连；

所述第二D触发器的同向输出端与所述数字计数器的输入端相连；

两个D触发器的时钟输入端用于接收所述时钟信号。

6.根据权利要求1所述的电流测试电路，其特征在于，所述模-数-模转换模块，包括：模数转换器ADC和数模转换器DAC；其中：

所述ADC的输入端接收所述待检电流，所述ADC的输出端与所述DAC的输入端相连；

所述DAC的输出端作为所述模-数-模转换模块的输出端。

7.根据权利要求6所述的电流测试电路，其特征在于，所述ADC采用逐次逼近的转换方式。

8.根据权利要求1至7任一项所述的电流测试电路，其特征在于，还包括：使能模块：其中：

所述使能模块设置在所述比较模块的输出端与所述辅助电流源的控制端之间；

所述使能模块用于在未接收到使能信号时禁止所述比较模块对所述辅助电流源的控制，在接收到使能信号时使能所述比较模块对所述辅助电流源的控制。

9.根据权利要求8所述的电流测试电路，其特征在于，所述使能模块，包括：与门；其中：

所述与门的一个输入端与所述比较模块的输出端相连，所述与门的另一个输入端用于接收所述使能信号；

所述与门的输出端与所述辅助电流源的控制端相连。

10.一种芯片，其特征在于，包括：存储模块和如权利要求1至9任一项所述的电流测试电路。