TWI475452B - 單端電極電容值至數位轉換器 - Google Patents

Description

單端電極電容值至數位轉換器

本發明係有關於一種電容值至數位轉換器，尤其是可量測具單端電極應用方式的待測電容。

隨著電子技術的普及化，尤其是對於電子裝置，具有能與使用者高度互動的功能已成為現今電子產品必備之功能，而最為直接提供人機互動的技術首推觸控面板技術。

以觸控裝置為例，觸控裝置一般可以分為電阻式觸控裝置、電容式觸控裝置以及投影式觸控裝置。以電容式觸控裝置為範例，係包括積分器或震盪器，用以連接並偵測多數個觸控電容的電容值變化。然而，以積分器或振盪器進行電容測量時，會有高耗電(不適用於手持式電子裝置)或者低速度(偵測速度慢、反應遲鈍)之缺點，因此在實際產品設計應用上，造成極度不方便。

另外，目前使用電荷重分佈型之電容數位轉換器架構，主要方法為電容比較方式，其中在比較時需要電容之兩個電極均連接到轉換器，如此會造成應用上之限制，而無法量測只能單端電極連接到轉換器的應用，因此限制了應用之範圍。因此，需要一種單端電極電容值至數位轉換器，以解決上述習用技術的問題。

本發明之主要目的在提供一種單端電極電容值至數位轉換器，包括比較電容陣列、第一、第二、第三、第四電容開關陣列、開關信號產生器、電壓比較器以及比較結果暫存器，其中開關信號產生器依據比較處理程序以產生控制第一、第二、第三、第四電容開關陣列的開關信號，第一電容開關陣列連接比較電容陣列至第一、第二電壓或正輸入端，第二電容開關陣列連接比較電容陣列至第二電壓或負輸入端，第三電容開關陣列連接第四電容開關陣列至第二電壓或負輸入端，而待測電容陣列係連接第四電容開關陣列及單端電壓。

比較電容陣列包括多個比較電容，且該等電容的電容值係為標準參考電容之電容值的2次方排列。第一、第二、第四電容開關陣列分別包括多個第一、第二、第四電容開關，而第三電容開關陣列可包括一第三電容開關。第一電壓及第二電壓係不相同的固定電壓，且每個待測電容所連接的單端電壓可為相同或不相同。

電壓比較器係用以比較正輸入端的正輸入電壓及負輸入端的負輸入電壓而產生數位數值，亦即位元值，並儲存至比較結果暫存器，同時藉比較處理程序而依序產生待測電容之電容值所對應的所有位元值，藉以完成待測電容陣列中每個待測電容的電容值轉換成數位數值的功能。

開關信號產生器的比較處理程序主要包括起始歸零步驟、目標比較電容選取步驟、取樣預充電步驟、比較步驟、比較結果儲存步驟、最終比較判斷步驟及電壓選取步驟。由於本發明亦可在進行每個位元轉換的比較步驟之前，便先進行初始化的起始歸零步驟，並在初始化後進行取樣及比較，因此可將誤差降至極小，進而降低最低操作速度，同時可降低待機模式下之最低耗電。

以下配合圖式及元件符號對本發明之實施方法式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。

參閱第一圖，本發明單端電極電容值至數位轉換器之示意圖。如第一圖所示，本發明單端電極電容值至數位轉換器包括比較電容陣列CX、第一電容開關陣列S1、第二電容開關陣列S2、第三電容開關陣列S3、第四電容開關陣列S4、開關信號產生器10、電壓比較器20以及比較結果暫存器30，用以將多個待測電容CF₀ ~CF_M 所構成待測電容陣列CF中每個待測電容的電容值轉換成相對應的數位數值，且數位數值係包括至少一位元值，其中M為一正整數。

開關信號產生器10、電壓比較器20以及比較結果暫存器30係接收外部輸入的時脈信號CLK而操作。

比較電容陣列CX包含多個比較電容CX₀ ~CX_N-1 ，N為一正整數，且每個比較電容的電容值係互不相同。較佳的是，比較電容之電容值可選取為2^N-1 C，而C為標準參考電容的電容值，亦即依序為標準參考電容之電容值的2次方排列。

第一電容開關陣列S1包含多個第一電容開關S1₀ ~S1_N-1 ，且第一電容開關陣列S1係連接比較電容陣列CX至第一電壓V1、第二電壓V2或正輸入端P。第二電容開關陣列S2包含多個第二電容開關S2₀ ~S2_N-1 ，且第二電容開關陣列S2係連接比較電容陣列CX至第二電壓V2或負輸入端N。

為方便說明，本實施例係假設V1>V2。

第三電容開關陣列S3可為只包含第三電容開關S3₀ ，第四電容開關陣列S4可包含多個第四電容開關S4₀ ~S4_M ，且每個待測電容CF₀ ~CF_M 的第一端連接至相對應的單端電壓V3₀ ~V3_M ，而該等單端電壓V3₀ ~V3_M 可為相同或不相同，其中第四電容開關陣列S4是將每個待測電容CF₀ ~CF_M 的的第二端經第三電容開關陣列S3而連接至第二電壓V2或負輸入端N。亦即，經由第四電容開關陣列S4在該等待測電容CF₀ ~CF_M 中選取其中之一當作需要量測的目標待測電容，且由第三電容開關陣列S3控制目標待測電容的第二端連接至第二電壓V2或負輸入端N。

控制第一電容開關陣列S1、第二電容開關陣列S2、第三電容開關陣列S3以及第四電容開關陣列S4所需的控制信號是由開關信號產生器10依據比較處理程序而產生。

電壓比較器20接收正輸入端P的正輸入電壓VP以及負輸入端N的負輸入電壓VN，並進行比較而產生單一位元值，且該位元值係包含於所需的數位數值中，亦即數位數值係包含至少一位元值，且每一位元值至係由電壓比較器20產生。比較結果暫存器30可用以接收並儲存電壓比較器20所產生的數位數值(位元值)。

為進一步說明本發明中開關信號產生器10的比較處理程序之操作，請參閱第二圖，本發明比較處理程序之流程圖。如第二圖所示，比較處理程序係由起始歸零步驟SS1開始，其中每個比較電容CX₀ ~CX_N-1 的第一端及第二端連接第二電壓V2，且待測電容陣列CF藉第四電容開關陣列S4而連接至第二電壓V2，使得該等比較電容CX₀ ~CX_N-1 的端電壓歸零，且待測電容陣列CF的待測電容CF₀ ~CF_M 具有起始端電壓，如第三圖所示，而為了清楚了解本發明的特徵，圖示中是以待測電容CF_M 表是目標待測電容，並以元件符號C1代表CX₀ ~CX_N-1 。因此，待測電容CF_M 的端電壓VCF_M =V2-V3_M ，且比較電容的端電壓VC1=0V。

接著進入目標比較電容選取步驟SS2，選取比較電容陣列CX中具最大電容值的比較電容當作目標比較電容，並以元件符號C1代表，在此目標比較電容C1為比較電容CX_N-1 ，且目標比較電容C1具有第一端及第二端。

然後，在取樣預充電步驟SS3中，將目標比較電容C1的第一端藉第一電容開關陣列S1而連接至第一電壓V1，並藉第二電容開關陣列S2而將目標比較電容C1的第二端連接至負輸入端N，同時待測電容CF_M 係藉第四電容開關陣列S4而連接至負輸入端N，如第四圖所示。因此，

VCF_M =(V2-V3_M )+(V1-V2)*C1/(C1+CF_M )

VC1=(V1-V2)*CF_M /(C1+CF_M )。

在比較步驟SS4中，將目標比較電容C1的第一端藉第一電容開關陣列S1而連接至正輸入端P，且藉第二電容開關陣列S2而將目標比較電容C1的第二端連接至第二電壓V2，同時電壓比較器20產生所需的位元值，在此為所需數位數值的最高有效位元值(Most Significant Bit，MSB)，因為所選取的目標比較電容C1具有最大電容值，如第五圖所示。因此，

VP=VC1+V2=V2+(V1-V2)*CF_M /(C1+CF_M )

VN=V3_M +VCF_M =V2+(V1-V2)*C1/(C1+CF_M )

VP-VN=(V1-V2)*(CF_M -C1)/(CF_M +C1)。

如果VP>VN，則CF_M >C1，而此位元設為“1”。如果VP<VN，則CF_M <C1，而此位元設為“0”。

進入比較結果儲存步驟SS5，比較結果暫存器30接收並儲存電壓比較器20所產生的位元值，接著在最終比較判斷步驟SS6中，判斷電壓比較器20所產生的位元值是否為所需數位數值的最低有效位元值(Least Significant Bit，LSB)，如果電壓比較器20的位元值不是LSB，則進入電壓選取步驟SS7，而如果電壓比較器20的位元值是LSB，則進入結束SS8，以終止比較處理程序。

在電壓選取步驟SS7中，由開關信號產生器10依據電壓比較器20所產生的位元值以選取適當的電壓，並經第一電容開關陣列S1及第二電容開關陣列S2而連接至目標比較電容C1，其中第二電容開關陣列S2連接負輸入端N，且第一電容開關陣列S1是在電壓比較器20所產生的位元值為1時連接第一電壓V1，而在位元值為0時連接第二電壓V2，同時，選取具下一次大電容值的比較電容當作新的目標比較電容C1，比如比較電容CX_N-2 ，並回到取樣預充電步驟SS3，重複上述操作，直到決定LSB為止。

因此，本發明可實現二元搜尋法以決定待測電容CF_M 的每一位元值，亦即逐次依序找出數位數值的所有位元值。要注意的是，對於只需量測單一待測電容的應用，本發明也可捨棄第四電容開關陣列S4，而直接將待測電容的第二端連接至第三電容開關陣列S3，藉以進一步連接至第二電壓V2或負輸入端N。

由於本發明亦可在進行每個位元轉換的比較步驟之前，便先進行初始化的起始歸零步驟，並在初始化後進行取樣及比較，因此可將誤差降至極小，進而降低最低操作速度，同時可降低待機模式下之最低耗電。

以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明做任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。

C1．．．目標比較電容

CLK．．．時脈信號

CF．．．待測電容陣列

CF₀ ~CF_M ．．．待測電容

CX．．．比較電容陣列

CX₀ ~CX_N-1 ．．．比較電容

N．．．負輸入端

P．．．正輸入端

S1₀ ~S1_N-1 ．．．第一電容開關

S2₀ ~S2_N-1 ．．．第二電容開關

S3₀ ．．．第三電容開關

S4₀ ~S4_M ．．．第四電容開關

S1．．．第一電容開關陣列

S2．．．第二電容開關陣列

S3．．．第三電容開關陣列

S4．．．第四電容開關陣列

SS1．．．起始歸零步驟

SS2．．．目標比較電容選取步驟

SS3．．．取樣預充電步驟

SS4．．．比較步驟

SS5．．．比較結果儲存步驟

SS6．．．最終比較判斷步驟

SS7．．．電壓選取步驟

SS8．．．結束

V1．．．第一電壓

V2．．．第二電壓

V3₀ ~V3_M ．．．單端電壓

VC1．．．端電壓

VCF．．．端電壓

VO．．．比較輸出電壓

VP．．．正端輸入電壓

VN．．．負端輸入電壓

10．．．開關信號產生器

20．．．電壓比較器

30．．．比較結果暫存器

第一圖顯示本發明單端電極電容值至數位轉換器之示意圖。

第二圖為本發明比較處理程序之流程圖。

第三圖為本發明比較處理程序中起始歸零步驟之示意圖。

第四圖為本發明比較處理程序中取樣預充電步驟之示意圖。

第五圖為本發明比較處理程序中比較步驟之示意圖。

CLK．．．時脈信號

CF．．．待測電容陣列

CF₀ ~CF_M ．．．待測電容

CX．．．比較電容陣列

CX₀ ~CX_N-1 ．．．比較電容

N．．．負輸入端

P．．．正輸入端

S1₀ ~S1_N-1 ．．．第一電容開關

S2₀ ~S2_N-1 ．．．第二電容開關

S3₀ ．．．第三電容開關

S4₀ ~S4_M ．．．第四電容開關

S1．．．第一電容開關陣列

S2．．．第二電容開關陣列

S3．．．第三電容開關陣列

S4．．．第四電容開關陣列

V1．．．第一電壓

V2．．．第二電壓

V3₀ ~V3_M ．．．單端電壓

VO．．．比較輸出電壓

VP．．．正端輸入電壓

VN．．．負端輸入電壓

10．．．開關信號產生器

20．．．電壓比較器

30．．．比較結果暫存器

Claims (6)

1. 一種單端電極電容值至數位轉換器，用以將多個待測電容所構成之一待測電容陣列中每個待測電容的電容值轉換成數位數值，該單端電極電容值至數位轉換器包括：一比較電容陣列，係包含多個比較電容，且每個比較電容的電容值係互不相同；一第一電容開關陣列，係連接該比較電容陣列至一第一電壓、一第二電壓或一正輸入端，且該第一電容開關陣列包含多個第一電容開關；一第二電容開關陣列，係連接該比較電容陣列至該第二電壓或一負輸入端，且該第二電容開關陣列包含多個第二電容開關；一第三電容開關陣列，係包含一第三電容開關；一第四電容開關陣列，係包含多個第四電容開關，該每個待測電容的一第一端係連接相對應的一單端電壓，且該等單端電壓係為相同或不相同，該每個待測電容的一第二端係經該第四電容開關陣列而連接至該第三電容開關陣列，並進一步連接至該第二電壓或該負輸入端；一開關信號產生器，產生分別用以控制該第一、第二、第三、第四電容開關陣列的多個第一、第二、第三、第四電容開關信號，且每個第一、第二、第三、第四電容開關信號係分別對應於該第一、第二、第三、第四電容開關陣列的其中一第一、 第二、第三、第四電容開關；一電壓比較器，係用以比較該正輸入端的一正輸入電壓以及該負輸入端的一負輸入電壓而產生該數位數值，且該數位數值係包含至少一位元值；以及一比較結果暫存器，係接收並儲存該電壓比較器所產生的數位數值。
2. 依據申請專利範圍第1項所述之單端電極電容值至數位轉換器，其中該比較電容陣列中的每個比較電容之電容值係為2^N-1 C，且N為一正整數，而C為一標準參考電容的電容值。
3. 依據申請專利範圍第1項所述之單端電極電容值至數位轉換器，其中該開關信號產生器係依據一比較處理程序以產生分別用以控制該第一、第二、第三、第四電容開關陣列的多個第一、第二、第三、第四電容開關信號，該比較處理程序主要包括：一起始歸零步驟，係將每個比較電容的一第一端及一第二端連接該第二電壓，且該待測電容陣列係藉該第四、第三電容開關陣列而連接至第二電壓，藉以使該等比較電容的端電壓歸零，且該待測電容具有一起始端電壓；一目標比較電容選取步驟，係選取該比較電容陣列中具最大電容值的比較電容當作一目標比較電容，該目標比較電容具有一第一端及一第二端；一取樣預充電步驟，係將目標比較電容的第一端藉該第一電容開關陣列而連接至該第一電壓，且藉該第二電容開關陣列 而將目標比較電容的的第二端連接至該負輸入端，同時該待測電容係藉該第四、第三電容開關陣列而連接至該負輸入端；一比較步驟，係將該目標比較電容的第一端藉該第一電容開關陣列而連接至該正輸入端，且藉該第二電容開關陣列而將該目標比較電容的第二端連接至該第二電壓，而該電壓比較器產生該位元值；一比較結果儲存步驟，係由該比較結果暫存器接收並儲存該電壓比較器所產生的位元值；一最終比較判斷步驟，係判斷該電壓比較器所產生的位元值是否為一最低有效位元值(Least Significant Bit，LSB)，且在為該最低有效位元值時，結束該比較處理程序；以及一電壓選取步驟，係由該開關信號產生器依據該電壓比較器所產生的位元值以選取適當的電壓，並經該第一電容開關陣列及該第二電容開關陣列而連接至該目標比較電容，該第二電容開關陣列連接負輸入端，且該第一電容開關陣列是在該電壓比較器所產生的位元值為1時連接該第一電壓，而在該位元值為0時連接該第二電壓，同時選取具下一次大電容值的比較電容當作目標比較電容，並回到該取樣預充電步驟。
4. 一種單端電極電容值至數位轉換器，用以將一待測電容的電容值轉換成數位數值，該單端電極電容值至數位轉換器包括：一比較電容陣列，係包含多個比較電容，且每個比較電 容的電容值係互不相同；一第一電容開關陣列，係連接該比較電容陣列至一第一電壓、一第二電壓或一正輸入端，且該第一電容開關陣列包含多個第一電容開關；一第二電容開關陣列，係連接該比較電容陣列至該第二電壓或一負輸入端，且該第二電容開關陣列包含多個第二電容開關；一第三電容開關陣列，係包含一第三電容開關，且該待測電容的一第一端係連接一單端電壓，而該每個待測電容的一第二端係經該第三電容開關陣列連接至該第二電壓或該負輸入端；一開關信號產生器，產生分別用以控制該第一、第二、第三電容開關陣列的多個第一、第二、第三電容開關信號，且每個第一、第二、第三電容開關信號係分別對應於該第一、第二、第三電容開關陣列的其中一第一、第二、第三電容開關；一電壓比較器，係用以比較該正輸入端的一正輸入電壓以及該負輸入端的一負輸入電壓而產生該數位數值，且該數位數值係包含至少一位元值；以及一比較結果暫存器，係接收並儲存該電壓比較器所產生的數位數值。
5. 依據申請專利範圍第4項所述之單端電極電容值至數位轉換 器，其中該比較電容陣列中的每個比較電容之電容值係為2^N-1 C，且N為一正整數，而C為一標準參考電容的電容值。
6. 依據申請專利範圍第4項所述之單端電極電容值至數位轉換器，其中該開關信號產生器係依據一比較處理程序以產生分別用以控制該第一、第二、第三、第四電容開關陣列的多個第一、第二、第三、第四電容開關信號，該比較處理程序主要包括：一起始歸零步驟，係將每個比較電容的一第一端及一第二端連接該第二電壓，且該待測電容係藉該第三電容開關陣列而連接至第二電壓，藉以使該等比較電容的端電壓歸零，且該待測電容具有一起始端電壓；一目標比較電容選取步驟，係選取該比較電容陣列中具最大電容值的比較電容當作一目標比較電容，該目標比較電容具有一第一端及一第二端；一取樣預充電步驟，係將目標比較電容的第一端藉該第一電容開關陣列而連接至該第一電壓，且藉該第二電容開關陣列而將目標比較電容的的第二端連接至該負輸入端，同時該待測電容係藉該第三電容開關陣列而連接至該負輸入端；一比較步驟，係將該目標比較電容的第一端藉該第一電容開關陣列而連接至該正輸入端，且藉該第二電容開關陣列而將該目標比較電容的第二端連接至該第二電壓，而該電壓比較器產生該位元值；一比較結果儲存步驟，係由該比較結果暫存器接收並儲存 該電壓比較器所產生的位元值；一最終比較判斷步驟，係判斷該電壓比較器所產生的位元值是否為一最低有效位元值(Least Significant Bit，LSB)，且在為該最低有效位元值時，結束該比較處理程序；以及一電壓選取步驟，係由該開關信號產生器依據該電壓比較器所產生的位元值以選取適當的電壓，並經該第一電容開關陣列及該第二電容開關陣列而連接至該目標比較電容，該第二電容開關陣列連接負輸入端，且該第一電容開關陣列是在該電壓比較器所產生的位元值為1時連接該第一電壓，而在該位元值為0時連接該第二電壓，同時選取具下一次大電容值的比較電容當作目標比較電容，並回到該取樣預充電步驟。