CN116961640A - 用于隔离器的半双工差分接口电路和隔离器 - Google Patents
用于隔离器的半双工差分接口电路和隔离器 Download PDFInfo
- Publication number
- CN116961640A CN116961640A CN202311203384.2A CN202311203384A CN116961640A CN 116961640 A CN116961640 A CN 116961640A CN 202311203384 A CN202311203384 A CN 202311203384A CN 116961640 A CN116961640 A CN 116961640A
- Authority
- CN
- China
- Prior art keywords
- resistor
- pmos tube
- input end
- electrically connected
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 3
- 238000001514 detection method Methods 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 230000003068 static effect Effects 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 18
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract 1
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 10
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 9
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 7
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 7
- 101100163833 Arabidopsis thaliana ARP6 gene Proteins 0.000 description 4
- 101100512568 Arabidopsis thaliana MED33B gene Proteins 0.000 description 4
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 3
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 3
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 3
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 3
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 3
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 3
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 3
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002618 waking effect Effects 0.000 description 3
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种用于隔离器的半双工差分接口电路和隔离器，接口电路包括接收器和发送器；接收器在高功耗模式下对第一外部设备发送的第一输入信号进行高精度识别生成适配于第二外部设备的第一有效信号和第一数据信号；在低功耗模式下对第一输入信号进行有效状态识别并在识别出第一输入信号为有效状态时输出第二有效信号和第二数据信号；发送器将第二外部设备发送的第二输入信号转化为适配于第一外部设备的输出信号。本发明实现半双工差分接口，接收器在两种模式下分别生成有效信号和数据信号，提高了菊花链通信质量，实现了在通信关闭时对干扰下的信号进行准确识别并唤醒系统；在通信开启时克服板间和板上噪声的影响，实现信号的稳定传输。
Description
技术领域
本发明涉及电子通信技术领域，尤其涉及一种用于隔离器的半双工差分接口电路和隔离器。
背景技术
在控制应用中，控制器所处的电压域与被控制系统之间可能存在一个非常大的静态或者瞬态的电压差， 目前隔离器已经成为很多电子设备必不可缺的一个部件，为了保护在低压域的系统和用户，使其免受高压域的电压伤害，需要在控制器和被控制系统之间在物理层隔开，这就是隔离器起到的作用。隔离器在传输控制信号的同时，也能够将控制器所在的电压域与被控制系统所在的电压域进行隔离。
在电动汽车领域，对降低成本的需求使得对菊花链通信相关电路的研究开始流行起来。
目前，菊花链通信质量面临以下问题：
（1）在通信关闭的低功耗模式下对干扰下的信号不能准确识别，从而错误唤醒系统或唤醒失败；
（2）在通信开启的工作模式下由于板间和板上噪声的影响导致信号传输不稳定。
发明内容
本发明要解决的技术问题是为了克服现有技术中菊花链通信质量面临的上述的缺陷，提供一种用于隔离器的半双工差分接口电路和隔离器。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种用于隔离器的半双工差分接口电路，所述半双工差分接口电路包括：接收器和发送器；
所述接收器用于在高功耗模式下对第一外部设备发送的第一输入信号进行高精度识别生成适配于第二外部设备的第一有效信号和第一数据信号；其中，所述第一输入信号为一组差分信号；
所述接收器还用于在低功耗模式下对所述第一输入信号进行有效状态识别，并在识别出所述第一输入信号为有效状态时输出第二有效信号和第二数据信号；
所述发送器用于将所述第二外部设备发送的第二输入信号转化为适配于所述第一外部设备的输出信号；其中，所述第二输入信号为一组差分信号，所述输出信号为一组差分信号。
较佳地，所述半双工差分接口电路还包括：防静电模块；
防静电模块用于消除所述第一输入信号或所述输出信号中的静电。
较佳地，所述发送器包括：第一放大模块、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻、第五电阻和第六电阻；
所述第二输入信号包括第二正相信号和第二反相信号，所述输出信号包括输出正相信号和输出反相信号；
所述第一PMOS管的源极和所述第二PMOS管的源极分别与电源电压电连接，所述第一PMOS管的漏极分别与所述第一NMOS管的漏极和所述第五电阻的第一端电连接，所述第二PMOS管的漏极分别与第二NMOS管的漏极和所述第六电阻的第一端电连接，所述第一NMOS管的源极和所述第二NMOS管的源极均接地，所述第五电阻的第二端分别与所述第六电阻的第二端、所述第一放大模块的反相输入端和输出端电连接，所述第一放大模块的正相输入端分别与所述第一电阻的第一端和所述第二电阻的第一端电连接，所述第一电阻的第二端与所述电源电压电连接，所述第二电阻的第二端接地；
所述第一NMOS管的栅极和所述第二PMOS管的栅极均接入所述第二正相信号，所述第二NMOS管的栅极和所述第一PMOS管的栅极均接入所述第二反相信号；
所述第一PMOS管的漏极输出所述输出正相信号，所述第二NMOS管的漏极输出所述输出反相信号。
较佳地，所述接收器包括：第一比较模块、第二比较模块、第二放大模块、第一功率检测模块、第二功率检测模块、第三电阻、第四电阻、第一电容和第二电容；
所述第一输入信号包括第一正相信号和第一反相信号；
所述第一比较模块的正相输入端、所述第一功率检测模块的正相输入端和所述第一电容的第一端均接入所述第一正相信号，所述第一比较模块的反相输入端、所述第一功率检测模块的反相输入端和所述第二电容的第一端均接入所述第一反相信号，所述第一电容的第二端分别与所述第三电阻的第一端和所述第二放大模块的正相输入端电连接，所述第二电容的第二端分别与所述第四电阻的第一端和所述第二放大模块的反相输入端电连接，所述第三电阻的第二端和所述第四电阻的第二端均接入第一参考电压，所述第一功率检测模块的正相参考电压输入端接入第二参考电压，所述第一功率检测模块的反相参考电压输入端接入第三参考电压；
所述第一比较模块的输出端输出所述第一数据信号，所述第一功率检测模块的输出端输出所述第一有效信号；
所述第二放大模块的正相输出端分别与所述第二比较模块的正相输入端、所述第二功率检测模块的正相输入端电连接，所述第二放大模块的反相输出端分别与所述第二比较模块的反相输入端、所述第二功率检测模块的反相输入端电连接，所述第二功率检测模块的正相参考电压输入端接入第四参考电压，所述第二功率检测模块的反相参考电压输入端接入第五参考电压；
所述第二比较模块的输出端输出所述第二数据信号，所述第二功率检测模块的输出端输出所述第二有效信号。
较佳地，所述第一比较模块包括：第一比较器；
以所述第一比较器的正相输入端作为所述第一比较模块的正相输入端，以所述第一比较器的反相输入端作为所述第一比较模块的反相输入端，以所述第一比较器的输出端作为所述第一比较模块的输出端。
较佳地，所述第一功率检测模块包括：第二比较器、第三比较器、第一运算放大器、第二运算放大器、或门、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第二十四电阻、第二十五电阻、第二十六电阻、第二十七电阻和第二十八电阻；
以所述第二十电阻的第一端作为所述第一功率检测模块的正相输入端，以所述第二十一电阻的第一端作为所述第一功率检测模块的反相输入端；
所述第二十电阻的第二端分别与所述第一运算放大器的正相输入端、所述第二运算放大器的正相输入端、所述第二十三电阻的第一端、所述第二十四电阻的第一端和所述第二十七电阻的第一端电连接，所述第二十一电阻的第二端分别与所述第一运算放大器的反相输入端、所述第二运算放大器的反相输入端、所述第二十二电阻的第一端和所述第二十五电阻的第一端电连接，所述第二十二电阻的第二端和所述第二十三电阻的第二端均接入所述第二参考电压，所述第二十四电阻的第二端和所述第二十五电阻的第二端均接入所述第三参考电压；
所述第二十六电阻的第一端与所述第一运算放大器的反相输入端电连接，所述第二十六电阻的第二端分别与所述第一运算放大器的输出端和所述第二比较器的反相输入端电连接；
所述第二十七电阻的第二端、所述第二比较器的正相输入端和所述第三比较器的反相输入端均接入VCM电压；其中，所述VCM电压为电源电压的一半；
所述第二十八电阻的第一端与所述第二运算放大器的反相输入端电连接，所述第二十八电阻的第二端分别与所述第二运算放大器的输出端和所述第三比较器的正相输入端电连接；
所述第二比较器的输出端与所述或门的第一输入端电连接，所述第三比较器的输出端与所述或门的第二输入端电连接，以所述或门的输出端作为所述第一功率检测模块的输出端。
较佳地，所述第二放大模块包括：第三PMOS管、第四PMOS管、第一电流源、第八电阻和第九电阻；
以所述第三PMOS管的栅极作为所述第二放大模块的反相输入端，以所述第四PMOS管的栅极作为所述第二放大模块的正相输入端，所述第一电流源的输入端接入电源电压，所述第一电流源的输出端分别与所述第三PMOS管的源极和所述第四PMOS管的源极电连接，所述第三PMOS管的漏极与所述第八电阻的第一端电连接，所述第四PMOS管的漏极与所述第九电阻的第一端电连接，所述第八电阻的第二端和所述第九电阻的第二端均接地；
以所述第四PMOS管的漏极作为所述第二放大模块的正相输出端，以所述第三PMOS管的漏极作为所述第二放大模块的反相输出端。
较佳地，所述第二比较模块包括：第四比较器；
以所述第四比较器的正相输入端作为所述第二比较模块的正相输入端，以所述第四比较器的反相输入端作为所述第二比较模块的反相输入端，以所述第四比较器的输出端作为所述第二比较模块的输出端。
较佳地，所述第二功率检测模块包括：第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第二电流源、第三电流源、第五比较器、第十电阻、第十一电阻、第十二电阻和第十三电阻；
以所述第五PMOS管的栅极作为所述第二功率检测模块的正相输入端，以所述第六PMOS管的栅极作为所述第二功率检测模块的反相输入端；
所述第二电流源的输入端接入电源电压，所述第二电流源的输出端分别与所述第五PMOS管的源极、所述第六PMOS管的源极、所述第七PMOS管的源极和所述第八PMOS管的源极电连接，所述第五PMOS管的漏极分别与所述第六PMOS管的漏极、所述第十电阻的第一端和所述第五比较器的正相输入端电连接；
所述第七PMOS管的漏极分别与所述第八PMOS管的漏极、所述第十一电阻的第一端和所述第五比较器的反相输入端电连接，所述第十电阻的第二端和所述第十一电阻的第二端均接地；
所述第七PMOS管的栅极分别与所述第十PMOS管的漏极和所述第十三电阻的第一端电连接，所述第八PMOS管的栅极分别与所述第九PMOS管的漏极和所述第十二电阻的第一端电连接，所述第十二电阻的第二端和所述第十三电阻的第二端均接地；
所述第九PMOS管的栅极接入所述第四参考电压，所述第十PMOS管的栅极接入所述第五参考电压，所述第三电流源的输入端接入所述电源电压，所述第三电流源的输出端分别与所述第九PMOS管的源极和所述第十PMOS管的源极电连接；
以所述第五比较器的输出端作为所述第二功率检测模块输出端；
和/或，
所述半双工差分接口电路还包括：第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻和第十九电阻；
所述第十四电阻的第一端接入电源电压，所述第十四电阻的第二端与所述第十五电阻的第一端电连接，所述第十五电阻的第二端与所述第十六电阻的第一端电连接，所述第十六电阻的第二端接地；
所述第十五电阻的第一端输出所述第四参考电压，所述第十五电阻的第二端输出所述第五参考电压；
所述第十七电阻的第一端接入所述电源电压，所述第十七电阻的第二端与所述第十八电阻的第一端电连接，所述第十八电阻的第二端与所述第十九电阻的第一端电连接，所述第十九电阻的第二端接地；
所述第十八电阻的第一端输出所述第二参考电压，所述第十八电阻的第二端输出所述第三参考电压；
其中，所述第二参考电压大于所述第三参考电压，所述第四参考电压大于所述第一参考电压，所述第一参考电压大于所述第五参考电压。
本发明还提供一种隔离器，所述隔离器包括前述的用于隔离器的半双工差分接口电路。
本发明的积极进步效果在于：
本发明通过接收器和发送器实现半双工差分接口功能，接收器在高功耗模式和低功耗模式下分别生成有效信号和数据信号，提高了菊花链通信质量，同时实现了以下两点：
（1）在通信关闭的低功耗模式下对干扰下的信号进行准确识别，并唤醒系统；
（2）在通信开启的高功耗模式下克服板间和板上噪声的影响，实现信号的稳定传输。
附图说明
图1为本发明实施例1的用于隔离器的半双工差分接口电路的结构图。
图2为本发明实施例1的用于隔离器的半双工差分接口电路的在高功耗模式下实现接收功能的结构图。
图3为本发明实施例1的用于隔离器的半双工差分接口电路的在低功耗模式下的结构图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种用于隔离器的半双工差分接口电路，参照图1，半双工差分接口电路包括：接收器1和发送器2。
接收器1用于在高功耗模式下对第一外部设备（例如被控设备）发送的第一输入信号（Vp和Vn）进行高精度识别生成适配于第二外部设备（例如控制器）的第一有效信号（VALID1）和第一数据信号（DATA1）。其中，第一输入信号为一组差分信号。
接收器1还用于在低功耗模式下对第一输入信号进行有效状态识别，并在识别出第一输入信号为有效状态时输出第二有效信号（VALID2）和第二数据信号（DATA2）。
发送器2用于将第二外部设备发送的第二输入信号（Vin+和Vin-）转化为适配于第一外部设备的输出信号。其中，第二输入信号为一组差分信号，输出信号（Vp和Vn）为一组差分信号。
其中，Vp和Vn是半双工差分接口电路和第一外部设备之间传递的差分信号，半双工差分接口电路在同一时间内对信号只有发送或者接收功能，在实现发送功能时，该差分信号为输出信号；在实现接收功能时，该差分信号为第一输入信号。
半双工差分接口电路具有高功耗和低功耗两种工作模式。
在低功耗模式下，半双工差分接口电路只对信号进行接收识别，静态功耗保持在较低水平。检波电路的输入参考电压通过电阻分压得到，与输入端口的信号Vp和Vn进行幅值比较。在输入信号的幅值高于输入参考电压时，输出一位有效信号。在输出有效信号时，常通开环比较器根据P端和N端两端口的输入信号正负关系来生成对应的PINGTONE信号。当检测到电路中周期性正确输出的PINGTONE信号后，根据接收到的信号数量来选择是否唤醒系统。可能由于信号干扰导致比较器比较出错误结果的DATA2，但只要VALID2信号不拉高，就说明此时信号为无效输入，不用考虑DATA2数据是高电平或是低电平。
在高功耗模式下，半双工差分接口电路可以对信号进行发送和接收，不过发送和接收不能同时进行，可以分时间段分开进行。发射信号时，为驱动传输线上高容性负载，提供足够大的电流，发射器部分电路以较高功率运行，这也要求发射器部分电路需要具有较大的宽长比尺寸；接收信号时，与关闭状态下要求的低功耗模式不同，要求在开启状态下具有较高的信号识别精度，故开启状态接收器部分电路采用与关闭状态PINGTONE信号识别接收部分电路不同的设计，采用运放反馈分压的方式来对阈值比较进行实现。具体地，Vp高于Vn时DATA1为1；否则，DATA1为0。VALID1信号是比较Vp和Vn这两路模拟信号的差值是否高于某个阈值，若高于则为1，否则为0。
可以理解的是，第一有效信号（VALID1）、第一数据信号（DATA1）、第二有效信号（VALID2）和第二数据信号（DATA2）可能同时存在，外部设备（例如控制器）可以根据半双工差分接口电路的工作状态采用匹配的有效信号和数据信号。
隔离器芯片的连接方式有基于电容耦合和变压器耦合两种，本实施例同样能够在两种连接方式下实现了对应通信。其中变压器耦合的抗电磁干扰能力达到了较高水平。
本实施例通过接收器和发送器实现半双工差分接口功能，接收器在高功耗模式和低功耗模式下分别生成有效信号和数据信号，提高了菊花链通信质量，同时实现了以下两点：
（1）在通信关闭的低功耗模式下对干扰下的信号进行准确识别，并唤醒系统；
（2）在通信开启的高功耗模式下克服板间和板上噪声的影响，实现信号的稳定传输。
具体实施时，参照图1，半双工差分接口电路还包括：防静电模块3。
防静电模块3用于消除第一输入信号或输出信号中的静电。
优选地，防静电模块3包括：第七电阻R7、第一静电阻抗器ESD1和第二静电阻抗器ESD2。
第一静电阻抗器ESD1的电源端接入电源电压，第一静电阻抗器ESD1的接地端接地，第一静电阻抗器ESD1的信号输入端与第七电阻R7的第一端电连接。
第二静电阻抗器ESD2的电源端接入电源电压，第二静电阻抗器ESD2的接地端接地，第二静电阻抗器ESD2的信号输入端与第七电阻R7的第二端电连接。
第七电阻R7的第一端接入第一输入信号中的第一正相信号（Vp）或输出信号中的输出正相信号（Vp），第七电阻R7的第二端接入第一输入信号中的第一反相信号（Vn）或输出信号中的输出反相信号（Vn）。
具体实施时，参照图1，发送器2包括：第一放大模块AMP1、第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第一电阻R1、第二电阻R2、第五电阻R5和第六电阻R6。
第二输入信号包括第二正相信号（Vin+）和第二反相信号（Vin-），输出信号包括输出正相信号（Vp）和输出反相信号（Vn）。
第一PMOS管PM1的源极和第二PMOS管PM2的源极分别与电源电压电连接，第一PMOS管PM1的漏极分别与第一NMOS管NM1的漏极和第五电阻R5的第一端电连接，第二PMOS管PM2的漏极分别与第二NMOS管的漏极和第六电阻R6的第一端电连接，第一NMOS管NM1的源极和第二NMOS管NM2的源极均接地，第五电阻R5的第二端分别与第六电阻R6的第二端、第一放大模块AMP1的反相输入端和输出端电连接，第一放大模块AMP1的正相输入端分别与第一电阻R1的第一端和第二电阻R2的第一端电连接，第一电阻R1的第二端与电源电压电连接，第二电阻R2的第二端接地。
第一NMOS管NM1的栅极和第二PMOS管PM2的栅极均接入第二正相信号（Vin+），第二NMOS管NM2的栅极和第一PMOS管PM1的栅极均接入第二反相信号（Vin-）。
第一PMOS管PM1的漏极输出所述输出正相信号（Vp），第二NMOS管NM2的漏极输出所述输出反相信号（Vn）。
具体实施时，参照图1，接收器1包括：第一比较模块CMP1、第二比较模块CMP2、第二放大模块AMP2、第一功率检测模块PD1、第二功率检测模块PD2、第三电阻R3、第四电阻R4、第一电容C1和第二电容C2。
第一输入信号包括第一正相信号（Vp）和第一反相信号（Vn）。
第一比较模块CMP1的正相输入端、第一功率检测模块PD1的正相输入端和第一电容C1的第一端均接入第一正相信号（Vp），第一比较模块CMP1的反相输入端、第一功率检测模块PD1的反相输入端和第二电容C2的第一端均接入第一反相信号（Vn），第一电容C1的第二端分别与第三电阻R3的第一端和第二放大模块AMP2的正相输入端电连接，第二电容C2的第二端分别与第四电阻R4的第一端和第二放大模块AMP2的反相输入端电连接，第三电阻R3的第二端和第四电阻R4的第二端均接入第一参考电压REF1，第一功率检测模块PD1的正相参考电压输入端接入第二参考电压REF2，第一功率检测模块PD1的反相参考电压输入端接入第三参考电压REF3。
第一比较模块CMP1的输出端输出第一数据信号（DATA1），第一功率检测模块PD1的输出端输出第一有效信号（VALID1）。
第二放大模块AMP2的正相输出端分别与第二比较模块CMP2的正相输入端、第二功率检测模块PD2的正相输入端电连接，第二放大模块AMP2的反相输出端分别与第二比较模块CMP2的反相输入端、第二功率检测模块PD2的反相输入端电连接，第二功率检测模块PD2的正相参考电压输入端接入第四参考电压REF4，第二功率检测模块PD2的反相参考电压输入端接入第五参考电压REF5。
第二比较模块CMP2的输出端输出第二数据信号（DATA2），第二功率检测模块PD2的输出端输出第二有效信号（VALID2）。
具体实施时，参照图2，第一比较模块CMP1包括：第一比较器CMP11。
以第一比较器CMP11的正相输入端作为第一比较模块CMP1的正相输入端，以第一比较器CMP11的反相输入端作为第一比较模块CMP1的反相输入端，以第一比较器CMP11的输出端作为第一比较模块CMP1的输出端。
具体实施时，参照图2，第一功率检测模块PD1包括：第二比较器CMP12、第三比较器CMP13、第一运算放大器AMP11、第二运算放大器AMP12、或门OR、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27和第二十八电阻R28。
以第二十电阻R20的第一端作为第一功率检测模块PD1的正相输入端，以第二十一电阻R21的第一端作为第一功率检测模块PD1的反相输入端。
第二十电阻R20的第二端分别与第一运算放大器AMP11的正相输入端、第二运算放大器AMP12的正相输入端、第二十三电阻R23的第一端、第二十四电阻R24的第一端和第二十七电阻R27的第一端电连接，第二十一电阻R21的第二端分别与第一运算放大器AMP11的反相输入端、第二运算放大器AMP12的反相输入端、第二十二电阻R22的第一端和第二十五电阻R25的第一端电连接，第二十二电阻R22的第二端和第二十三电阻R23的第二端均接入第二参考电压REF2，第二十四电阻R24的第二端和第二十五电阻R25的第二端均接入第三参考电压REF3。
第二十六电阻R26的第一端与第一运算放大器AMP11的反相输入端电连接，第二十六电阻R26的第二端分别与第一运算放大器AMP11的输出端和第二比较器CMP12的反相输入端电连接。
第二十七电阻R27的第二端、第二比较器CMP12的正相输入端和第三比较器CMP13的反相输入端均接入VCM电压。其中，VCM电压为电源电压的一半。
第二十八电阻R28的第一端与第二运算放大器AMP12的反相输入端电连接，第二十八电阻R28的第二端分别与第二运算放大器AMP12的输出端和第三比较器CMP13的正相输入端电连接。
第二比较器CMP12的输出端与或门OR的第一输入端电连接，第三比较器CMP13的输出端与或门OR的第二输入端电连接，以或门OR的输出端作为第一功率检测模块PD1的输出端。
具体实施时，参照图3，第二放大模块AMP2包括：第三PMOS管PM3、第四PMOS管PM4、第一电流源L1、第八电阻R8和第九电阻R9。
以第三PMOS管PM3的栅极作为第二放大模块AMP2的反相输入端，以第四PMOS管PM4的栅极作为第二放大模块AMP2的正相输入端，第一电流源L1的输入端接入电源电压，第一电流源L1的输出端分别与第三PMOS管PM3的源极和第四PMOS管PM4的源极电连接，第三PMOS管PM3的漏极与第八电阻R8的第一端电连接，第四PMOS管PM4的漏极与第九电阻R9的第一端电连接，第八电阻R8的第二端和第九电阻R9的第二端均接地。
以第四PMOS管PM4的漏极作为第二放大模块AMP2的正相输出端，以第三PMOS管PM3的漏极作为第二放大模块AMP2的反相输出端。
具体实施时，参照图3，第二比较模块CMP2包括：第四比较器CMP21。
以第四比较器CMP21的正相输入端作为第二比较模块CMP2的正相输入端，以第四比较器CMP21的反相输入端作为第二比较模块CMP2的反相输入端，以第四比较器CMP21的输出端作为第二比较模块CMP2的输出端。
具体实施时，参照图3，第二功率检测模块PD2包括：第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第二电流源L2、第三电流源L3、第五比较器CMP22、第十电阻R10、第十一电阻R11、第十二电阻R12和第十三电阻R13。
以第五PMOS管PM5的栅极作为第二功率检测模块PD2的正相输入端，以第六PMOS管PM6的栅极作为第二功率检测模块PD2的反相输入端。
第二电流源L2的输入端接入电源电压，第二电流源L2的输出端分别与第五PMOS管PM5的源极、第六PMOS管PM6的源极、第七PMOS管PM7的源极和第八PMOS管PM8的源极电连接，第五PMOS管PM5的漏极分别与第六PMOS管PM6的漏极、第十电阻R10的第一端和第五比较器CMP22的正相输入端电连接。
第七PMOS管PM7的漏极分别与第八PMOS管PM8的漏极、第十一电阻R11的第一端和第五比较器CMP22的反相输入端电连接，第十电阻R10的第二端和第十一电阻R11的第二端均接地。
第七PMOS管PM7的栅极分别与第十PMOS管PM10的漏极和第十三电阻R13的第一端电连接，第八PMOS管PM8的栅极分别与第九PMOS管PM9的漏极和第十二电阻R12的第一端电连接，第十二电阻R12的第二端和第十三电阻R13的第二端均接地。
第九PMOS管PM9的栅极接入第四参考电压REF4，第十PMOS管PM10的栅极接入第五参考电压REF5，第三电流源L3的输入端接入电源电压，第三电流源L3的输出端分别与第九PMOS管PM9的源极和第十PMOS管PM10的源极电连接。
以第五比较器CMP22的输出端作为第二功率检测模块PD2输出端。
具体实施时，参照图2和图3，半双工差分接口电路还包括：第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18和第十九电阻R19。
第十四电阻R14的第一端接入电源电压，第十四电阻R14的第二端与第十五电阻R15的第一端电连接，第十五电阻R15的第二端与第十六电阻R16的第一端电连接，第十六电阻R16的第二端接地。
第十五电阻R15的第一端输出第四参考电压REF4，第十五电阻R15的第二端输出第五参考电压REF5。
第十七电阻R17的第一端接入电源电压，第十七电阻R17的第二端与第十八电阻R18的第一端电连接，第十八电阻R18的第二端与第十九电阻R19的第一端电连接，第十九电阻R19的第二端接地。
第十八电阻R18的第一端输出第二参考电压REF2，第十八电阻R18的第二端输出第三参考电压REF3。
其中，第二参考电压REF2大于第三参考电压REF3，第四参考电压REF4大于第一参考电压REF1，第一参考电压REF1大于第五参考电压REF5。
实施例2
本实施例提供一种隔离器，隔离器包括实施例1中的用于隔离器的半双工差分接口电路。
本实施例包括了通过接收器和发送器实现的半双工差分接口功能，接收器在高功耗模式和低功耗模式下分别生成有效信号和数据信号，提高了菊花链通信质量，同时实现了以下两点：
（1）在通信关闭的低功耗模式下对干扰下的信号进行准确识别，并唤醒系统；
（2）在通信开启的高功耗模式下克服板间和板上噪声的影响，实现信号的稳定传输。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (10)
1.一种用于隔离器的半双工差分接口电路，其特征在于，所述半双工差分接口电路包括：接收器和发送器；
所述接收器用于在高功耗模式下对第一外部设备发送的第一输入信号进行高精度识别生成适配于第二外部设备的第一有效信号和第一数据信号；其中，所述第一输入信号为一组差分信号；
所述接收器还用于在低功耗模式下对所述第一输入信号进行有效状态识别，并在识别出所述第一输入信号为有效状态时输出第二有效信号和第二数据信号；
所述发送器用于将所述第二外部设备发送的第二输入信号转化为适配于所述第一外部设备的输出信号；其中，所述第二输入信号为一组差分信号，所述输出信号为一组差分信号。
2.如权利要求1所述的用于隔离器的半双工差分接口电路，其特征在于，所述半双工差分接口电路还包括：防静电模块；
防静电模块用于消除所述第一输入信号或所述输出信号中的静电。
3.如权利要求1所述的用于隔离器的半双工差分接口电路，其特征在于，所述发送器包括：第一放大模块、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻、第五电阻和第六电阻；
所述第二输入信号包括第二正相信号和第二反相信号，所述输出信号包括输出正相信号和输出反相信号；
所述第一PMOS管的源极和所述第二PMOS管的源极分别与电源电压电连接，所述第一PMOS管的漏极分别与所述第一NMOS管的漏极和所述第五电阻的第一端电连接，所述第二PMOS管的漏极分别与第二NMOS管的漏极和所述第六电阻的第一端电连接，所述第一NMOS管的源极和所述第二NMOS管的源极均接地，所述第五电阻的第二端分别与所述第六电阻的第二端、所述第一放大模块的反相输入端和输出端电连接，所述第一放大模块的正相输入端分别与所述第一电阻的第一端和所述第二电阻的第一端电连接，所述第一电阻的第二端与所述电源电压电连接，所述第二电阻的第二端接地；
所述第一NMOS管的栅极和所述第二PMOS管的栅极均接入所述第二正相信号，所述第二NMOS管的栅极和所述第一PMOS管的栅极均接入所述第二反相信号；
所述第一PMOS管的漏极输出所述输出正相信号，所述第二NMOS管的漏极输出所述输出反相信号。
4.如权利要求1所述的用于隔离器的半双工差分接口电路，其特征在于，所述接收器包括：第一比较模块、第二比较模块、第二放大模块、第一功率检测模块、第二功率检测模块、第三电阻、第四电阻、第一电容和第二电容；
所述第一输入信号包括第一正相信号和第一反相信号；
所述第一比较模块的正相输入端、所述第一功率检测模块的正相输入端和所述第一电容的第一端均接入所述第一正相信号，所述第一比较模块的反相输入端、所述第一功率检测模块的反相输入端和所述第二电容的第一端均接入所述第一反相信号，所述第一电容的第二端分别与所述第三电阻的第一端和所述第二放大模块的正相输入端电连接，所述第二电容的第二端分别与所述第四电阻的第一端和所述第二放大模块的反相输入端电连接，所述第三电阻的第二端和所述第四电阻的第二端均接入第一参考电压，所述第一功率检测模块的正相参考电压输入端接入第二参考电压，所述第一功率检测模块的反相参考电压输入端接入第三参考电压；
所述第一比较模块的输出端输出所述第一数据信号，所述第一功率检测模块的输出端输出所述第一有效信号；
所述第二放大模块的正相输出端分别与所述第二比较模块的正相输入端、所述第二功率检测模块的正相输入端电连接，所述第二放大模块的反相输出端分别与所述第二比较模块的反相输入端、所述第二功率检测模块的反相输入端电连接，所述第二功率检测模块的正相参考电压输入端接入第四参考电压，所述第二功率检测模块的反相参考电压输入端接入第五参考电压；
所述第二比较模块的输出端输出所述第二数据信号，所述第二功率检测模块的输出端输出所述第二有效信号。
5.如权利要求4所述的用于隔离器的半双工差分接口电路，其特征在于，所述第一比较模块包括：第一比较器；
以所述第一比较器的正相输入端作为所述第一比较模块的正相输入端，以所述第一比较器的反相输入端作为所述第一比较模块的反相输入端，以所述第一比较器的输出端作为所述第一比较模块的输出端。
6.如权利要求4所述的用于隔离器的半双工差分接口电路，其特征在于，所述第一功率检测模块包括：第二比较器、第三比较器、第一运算放大器、第二运算放大器、或门、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第二十四电阻、第二十五电阻、第二十六电阻、第二十七电阻和第二十八电阻；
以所述第二十电阻的第一端作为所述第一功率检测模块的正相输入端，以所述第二十一电阻的第一端作为所述第一功率检测模块的反相输入端；
所述第二十电阻的第二端分别与所述第一运算放大器的正相输入端、所述第二运算放大器的正相输入端、所述第二十三电阻的第一端、所述第二十四电阻的第一端和所述第二十七电阻的第一端电连接，所述第二十一电阻的第二端分别与所述第一运算放大器的反相输入端、所述第二运算放大器的反相输入端、所述第二十二电阻的第一端和所述第二十五电阻的第一端电连接，所述第二十二电阻的第二端和所述第二十三电阻的第二端均接入所述第二参考电压，所述第二十四电阻的第二端和所述第二十五电阻的第二端均接入所述第三参考电压；
所述第二十六电阻的第一端与所述第一运算放大器的反相输入端电连接，所述第二十六电阻的第二端分别与所述第一运算放大器的输出端和所述第二比较器的反相输入端电连接；
所述第二十七电阻的第二端、所述第二比较器的正相输入端和所述第三比较器的反相输入端均接入VCM电压；其中，所述VCM电压为电源电压的一半；
所述第二十八电阻的第一端与所述第二运算放大器的反相输入端电连接，所述第二十八电阻的第二端分别与所述第二运算放大器的输出端和所述第三比较器的正相输入端电连接；
所述第二比较器的输出端与所述或门的第一输入端电连接，所述第三比较器的输出端与所述或门的第二输入端电连接，以所述或门的输出端作为所述第一功率检测模块的输出端。
7.如权利要求4所述的用于隔离器的半双工差分接口电路，其特征在于，所述第二放大模块包括：第三PMOS管、第四PMOS管、第一电流源、第八电阻和第九电阻；
以所述第三PMOS管的栅极作为所述第二放大模块的反相输入端，以所述第四PMOS管的栅极作为所述第二放大模块的正相输入端，所述第一电流源的输入端接入电源电压，所述第一电流源的输出端分别与所述第三PMOS管的源极和所述第四PMOS管的源极电连接，所述第三PMOS管的漏极与所述第八电阻的第一端电连接，所述第四PMOS管的漏极与所述第九电阻的第一端电连接，所述第八电阻的第二端和所述第九电阻的第二端均接地；
以所述第四PMOS管的漏极作为所述第二放大模块的正相输出端，以所述第三PMOS管的漏极作为所述第二放大模块的反相输出端。
8.如权利要求4所述的用于隔离器的半双工差分接口电路，其特征在于，所述第二比较模块包括：第四比较器；
以所述第四比较器的正相输入端作为所述第二比较模块的正相输入端，以所述第四比较器的反相输入端作为所述第二比较模块的反相输入端，以所述第四比较器的输出端作为所述第二比较模块的输出端。
9.如权利要求4所述的用于隔离器的半双工差分接口电路，其特征在于，所述第二功率检测模块包括：第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第二电流源、第三电流源、第五比较器、第十电阻、第十一电阻、第十二电阻和第十三电阻；
以所述第五PMOS管的栅极作为所述第二功率检测模块的正相输入端，以所述第六PMOS管的栅极作为所述第二功率检测模块的反相输入端；
所述第二电流源的输入端接入电源电压，所述第二电流源的输出端分别与所述第五PMOS管的源极、所述第六PMOS管的源极、所述第七PMOS管的源极和所述第八PMOS管的源极电连接，所述第五PMOS管的漏极分别与所述第六PMOS管的漏极、所述第十电阻的第一端和所述第五比较器的正相输入端电连接；
所述第七PMOS管的漏极分别与所述第八PMOS管的漏极、所述第十一电阻的第一端和所述第五比较器的反相输入端电连接，所述第十电阻的第二端和所述第十一电阻的第二端均接地；
所述第七PMOS管的栅极分别与所述第十PMOS管的漏极和所述第十三电阻的第一端电连接，所述第八PMOS管的栅极分别与所述第九PMOS管的漏极和所述第十二电阻的第一端电连接，所述第十二电阻的第二端和所述第十三电阻的第二端均接地；
所述第九PMOS管的栅极接入所述第四参考电压，所述第十PMOS管的栅极接入所述第五参考电压，所述第三电流源的输入端接入所述电源电压，所述第三电流源的输出端分别与所述第九PMOS管的源极和所述第十PMOS管的源极电连接；
以所述第五比较器的输出端作为所述第二功率检测模块输出端；
和/或，
所述半双工差分接口电路还包括：第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻和第十九电阻；
所述第十四电阻的第一端接入电源电压，所述第十四电阻的第二端与所述第十五电阻的第一端电连接，所述第十五电阻的第二端与所述第十六电阻的第一端电连接，所述第十六电阻的第二端接地；
所述第十五电阻的第一端输出所述第四参考电压，所述第十五电阻的第二端输出所述第五参考电压；
所述第十七电阻的第一端接入所述电源电压，所述第十七电阻的第二端与所述第十八电阻的第一端电连接，所述第十八电阻的第二端与所述第十九电阻的第一端电连接，所述第十九电阻的第二端接地；
所述第十八电阻的第一端输出所述第二参考电压，所述第十八电阻的第二端输出所述第三参考电压；
其中，所述第二参考电压大于所述第三参考电压，所述第四参考电压大于所述第一参考电压，所述第一参考电压大于所述第五参考电压。
10.一种隔离器，其特征在于，所述隔离器包括如权利要求1-9中任一项所述的用于隔离器的半双工差分接口电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311203384.2A CN116961640B (zh) | 2023-09-19 | 2023-09-19 | 用于隔离器的半双工差分接口电路和隔离器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311203384.2A CN116961640B (zh) | 2023-09-19 | 2023-09-19 | 用于隔离器的半双工差分接口电路和隔离器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116961640A true CN116961640A (zh) | 2023-10-27 |
| CN116961640B CN116961640B (zh) | 2023-12-01 |
Family
ID=88449483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311203384.2A Active CN116961640B (zh) | 2023-09-19 | 2023-09-19 | 用于隔离器的半双工差分接口电路和隔离器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116961640B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0863640A2 (en) * | 1997-03-04 | 1998-09-09 | Texas Instruments Incorporated | Improved physical layer interface device |
| WO2002005418A2 (en) * | 2000-07-12 | 2002-01-17 | Indigo Manufacturing Inc. | Power amplifier with multiple power supplies |
| US20070222528A1 (en) * | 2004-03-22 | 2007-09-27 | Mobius Microsystems, Inc. | Multi-terminal harmonic oscillator integrated circuit with frequency calibration and frequency configuration |
| WO2017196244A1 (en) * | 2016-05-13 | 2017-11-16 | Telefonaktiebolaget Lm Ericsson (Publ) | User equipment procedures to control uplink beamforming |
| US10027332B1 (en) * | 2017-08-07 | 2018-07-17 | Pericom Semiconductor Corporation | Referenceless clock and data recovery circuits |
| CN110073301A (zh) * | 2017-08-02 | 2019-07-30 | 强力物联网投资组合2016有限公司 | 工业物联网中具有大数据集的数据收集环境下的检测方法和系统 |
| US20190324438A1 (en) * | 2017-08-02 | 2019-10-24 | Strong Force Iot Portfolio 2016, Llc | Data collection systems having a self-sufficient data acquisition box |
| US20200133254A1 (en) * | 2018-05-07 | 2020-04-30 | Strong Force Iot Portfolio 2016, Llc | Methods and systems for data collection, learning, and streaming of machine signals for part identification and operating characteristics determination using the industrial internet of things |
| CN111147035A (zh) * | 2020-01-21 | 2020-05-12 | 郑州铁路职业技术学院 | 一种人脸图像识别信息调节电路 |
-
2023
- 2023-09-19 CN CN202311203384.2A patent/CN116961640B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0863640A2 (en) * | 1997-03-04 | 1998-09-09 | Texas Instruments Incorporated | Improved physical layer interface device |
| WO2002005418A2 (en) * | 2000-07-12 | 2002-01-17 | Indigo Manufacturing Inc. | Power amplifier with multiple power supplies |
| US20070222528A1 (en) * | 2004-03-22 | 2007-09-27 | Mobius Microsystems, Inc. | Multi-terminal harmonic oscillator integrated circuit with frequency calibration and frequency configuration |
| WO2017196244A1 (en) * | 2016-05-13 | 2017-11-16 | Telefonaktiebolaget Lm Ericsson (Publ) | User equipment procedures to control uplink beamforming |
| CA3024192A1 (en) * | 2016-05-13 | 2017-11-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Dormant mode measurement optimization |
| CN110073301A (zh) * | 2017-08-02 | 2019-07-30 | 强力物联网投资组合2016有限公司 | 工业物联网中具有大数据集的数据收集环境下的检测方法和系统 |
| US20190324438A1 (en) * | 2017-08-02 | 2019-10-24 | Strong Force Iot Portfolio 2016, Llc | Data collection systems having a self-sufficient data acquisition box |
| US10027332B1 (en) * | 2017-08-07 | 2018-07-17 | Pericom Semiconductor Corporation | Referenceless clock and data recovery circuits |
| US20200133254A1 (en) * | 2018-05-07 | 2020-04-30 | Strong Force Iot Portfolio 2016, Llc | Methods and systems for data collection, learning, and streaming of machine signals for part identification and operating characteristics determination using the industrial internet of things |
| CN111147035A (zh) * | 2020-01-21 | 2020-05-12 | 郑州铁路职业技术学院 | 一种人脸图像识别信息调节电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116961640B (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070146011A1 (en) | Duty cycle adjustment | |
| CN105867511B (zh) | 一种分段温度补偿电路 | |
| US20060015670A1 (en) | Apparatus for detecting connection of a peripheral unit to a host system | |
| CN104601127A (zh) | 运算放大器电路及基准电压产生电路模块 | |
| JP4328295B2 (ja) | 通信線上の被切換信号のための受信機 | |
| CN116961640B (zh) | 用于隔离器的半双工差分接口电路和隔离器 | |
| CN103684488A (zh) | 接收器、用于接收器的主动终端电路以及用于操作电路的方法 | |
| CN113659525A (zh) | 用于总线接口装置的负电压保护 | |
| CN114826243B (zh) | 一种高瞬态共模抑制的隔离器接收端输入电路 | |
| US20070164801A1 (en) | Low hysteresis center offset comparator | |
| CN113534881A (zh) | 一种低压高精度cmos带隙基准电路 | |
| US8085008B2 (en) | System for accounting for switch impendances | |
| CN217216610U (zh) | 一种唤醒源指示信号输出装置 | |
| CN110798172B (zh) | 一种阻抗控制电路及装置 | |
| CN210693865U (zh) | 低噪声全差分高压运算放大器 | |
| CN111030608B (zh) | 低噪声全差分高压运算放大器 | |
| CN111427825A (zh) | 一种串口电平转换电路 | |
| KR20170018233A (ko) | 커패시티브 통신에서 m-phy의 모든 신호레벨을 전달하기 위한 시스템 | |
| CN211830713U (zh) | 高适应性的低噪声全差分高压运算放大器 | |
| CN212305301U (zh) | 一种PWM隔离控制输出4-20mA电路 | |
| CN214586457U (zh) | Swp主接口电路及终端 | |
| CN112198368B (zh) | 一种电动汽车绝缘电阻检测电路及方法 | |
| CN108663579B (zh) | 一种低功耗低成本交流信号检测电路 | |
| CN112448709B (zh) | Swp主接口电路及终端 | |
| CN113940059B (zh) | 一种收发电路，以及采用了该收发电路的芯片和终端设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |