CN116953990A - 电子装置 - Google Patents

Abstract

本公开提供一种电子装置，包括基板、驱动元件、第一透明导电层、绝缘层以及第二透明导电层。驱动元件设置在基板上且包括漏极。漏极具有第一边缘。第一透明导电层设置在驱动元件上。绝缘层设置在驱动元件及第一透明导电层之间且包括孔洞。第一透明导电层通过孔洞电连接驱动元件。第二透明导电层设置在绝缘层上。第一透明导电层及第二透明导电层中的一个包括至少一个狭缝，且包括至少一个狭缝的第一透明导电层或第二透明导电层具有第二边缘。第二边缘设置在孔洞中，且至少一个狭缝曝露出漏极的第一边缘。

Description

电子装置

技术领域

本公开涉及一种电子装置。

背景技术

为满足轻量化、高分辨率、广视野(field of view，FOV)等需求，必须提升电子装置的像素密度。然而，现行提升像素密度的设计导致液晶暗纹(disclination line)进入像素的开口区，影响液晶效率，且使穿透率降低，进而得增加电子装置的背光亮度，以符合亮度规格，但却导致电子装置功耗的增加。

发明内容

本公开提供一种电子装置，其有助于提升液晶效率或穿透率。

根据本公开的实施例，电子装置包括基板、驱动元件、第一透明导电层、绝缘层以及第二透明导电层。驱动元件设置在基板上且包括漏极。漏极具有第一边缘。第一透明导电层设置在驱动元件上。绝缘层设置在驱动元件及第一透明导电层之间且包括孔洞。第一透明导电层通过孔洞电连接驱动元件。第二透明导电层设置在绝缘层上。第一透明导电层及第二透明导电层中的一个包括至少一个狭缝，且包括至少一个狭缝的第一透明导电层或第二透明导电层具有第二边缘。第二边缘设置在孔洞中，且至少一个狭缝曝露出漏极的第一边缘。

为让本公开的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A以及图1B、图3A以及图3B、图4A以及图4B、图5A以及图5B分别是根据本公开的不同实施例的电子装置的局部俯视示意图；

图1C、图3C、图4C、图5C分别是对应图1A及图1B、图3A以及图3B、图4A以及图4B、图5A以及图5B中剖线I-I’的剖面示意图；

图1C’是对应图1C的另一种实施方式；

图2A至图2E分别是根据本公开的不同实施例的电子装置的局部俯视示意图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

本公开通篇说明书与所附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子装置制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求中，“含有”与“包含”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。

本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本公开。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。

本公开中所叙述的一结构(或层别、元件、基材)位于另一结构(或层别、元件、基材)之上/上方，可以指二结构相邻且直接连接，或是可以指二结构相邻而非直接连接。非直接连接是指二结构之间具有至少一中介结构(或中介层别、中介元件、中介基材、中介间隔)，一结构的下侧表面相邻或直接连接于中介结构的上侧表面，另一结构的上侧表面相邻或直接连接于中介结构的下侧表面。而中介结构可以是单层或多层的实体结构或非实体结构所组成，并无限制。在本公开中，当某结构设置在其它结构“上”时，有可能是指某结构“直接”在其它结构上，或指某结构“间接”在其它结构上，即某结构和其它结构间还夹设有至少一结构。

术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的10％、5％、3％、2％、1％或0.5％以内。此外，用语“范围为第一数值至第二数值”、“范围介于第一数值至第二数值之间”表示所述范围包含第一数值、第二数值以及它们之间的其它数值。

说明书与权利要求中所使用的序数例如“第一”、“第二”等的用词用以修饰元件，其本身并不意含及代表该(或该些)元件有任何之前的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的元件得以和另一具有相同命名的元件能作出清楚区分。权利要求与说明书中可不使用相同用词，据此，说明书中的第一构件在权利要求中可能为第二构件。

本公开中所叙述的电连接或耦接，皆可以指直接连接或间接连接，于直接连接的情况下，两电路上元件的端点直接连接或以一导体线段互相连接，而于间接连接的情况下，两电路上元件的端点之间具有开关、二极管、电容、电感、电阻、其他适合的元件、或上述元件的组合，但不限于此。

在本公开中，厚度、长度与宽度的测量方式可以是采用光学显微镜(OpticalMicroscope，OM)测量而得，厚度或宽度则可以由电子显微镜中的剖面影像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。另外，本公开中所提到的术语“等于”、“相等”、“相同”、“实质上”或“大致上”通常代表落在给定数值或范围的10％范围内。此外，用语“给定范围为第一数值至第二数值”、“给定范围落在第一数值至第二数值的范围内”或“给定范围介于第一数值至第二数值之间”表示所述给定范围包括第一数值、第二数值以及它们之间的其它数值。若第一方向垂直于第二方向，则第一方向与第二方向之间的角度可介于80度至100度之间；若第一方向平行于第二方向，则第一方向与第二方向之间的角度可介于0度至10度之间。

须知悉的是，以下所举实施例可以在不脱离本公开的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。

除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与本公开所属技术领域的技术人员通常理解的相同涵义。能理解的是，这些用语例如在通常使用的字典中定义用语，应被解读成具有与相关技术及本公开的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本公开实施例有特别定义。

在本公开中，电子装置可包括显示装置、背光装置、天线装置、感测装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。显示装置可为非自发光型显示装置或自发光型显示装置。电子装置可例如包括液晶(liquid crystal)、发光二极管、荧光(fluorescence)、磷光(phosphor)、量子点(quantum dot，QD)、其它合适的显示介质或前述的组合。天线装置可为液晶型态的天线装置或非液晶型态的天线装置，感测装置可为感测电容、光线、热能或超声波的感测装置，但不以此为限。在本公开中，电子装置可包括电子元件，电子元件可包括无源元件与有源元件，例如电容、电阻、电感、二极管、晶体管等。二极管可包括发光二极管或光电二极管。发光二极管可例如包括有机发光二极管(organic lightemitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot LED)，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、…等周边系统以支持显示装置、天线装置、穿戴式装置(例如包括增强现实或虚拟现实)、车载装置(例如包括汽车挡风玻璃)或拼接装置。

图1A以及图1B、图3A以及图3B、图4A以及图4B、图5A以及图5B分别是根据本公开的不同实施例的电子装置的局部俯视示意图，其中A系列附图与B系列附图分别示出电子装置同一区域中的不同膜层，以清楚表示膜层间的相对设置关系。图1C、图3C、图4C、图5C分别是对应图1A及图1B、图3A以及图3B、图4A以及图4B、图5A以及图5B中剖线I-I’的剖面示意图。图1C’是对应图1C的另一种实施方式。图2A至图2E分别是根据本公开的不同实施例的电子装置的局部俯视示意图。

请参照图1A至图1C，图1A和图1B分别示出电子装置同一区域中的不同膜层，以清楚表示膜层间的相对设置关系。图1C为对应图1A及图1B中剖线I-I’的剖面示意图。电子装置1可包括基板SUB1、驱动元件AD、第一透明导电层TC1、绝缘层PLN以及第二透明导电层TC2。驱动元件AD设置在基板SUB1上且包括漏极DE。漏极DE具有第一边缘E1。第一透明导电层TC1设置在驱动元件AD上。绝缘层PLN设置在驱动元件AD及第一透明导电层TC1之间且包括孔洞H1。第一透明导电层TC1通过孔洞H1电连接驱动元件AD。第二透明导电层TC2设置在绝缘层PLN上。第一透明导电层TC1及第二透明导电层TC2中的一个包括至少一个狭缝S，且包括至少一个狭缝S的第一透明导电层TC1或第二透明导电层TC2具有第二边缘E2。第二边缘E2设置在孔洞H1中，且至少一个狭缝S曝露出漏极DE的第一边缘E1。根据一些实施例，第一透明导电层TC1可为像素电极，第二透明导电层TC2可为公共电极。包括狭缝S的第一透明导电层TC1或第二透明导电层TC2的第二边缘E2可为狭缝S的边缘。例如图1A至图1C中，第二透明导电层TC2包括狭缝S，第二边缘E2可为第二透明导电层TC2的狭缝S的边缘。

详细来说，基板SUB1可为硬质基板或可挠基板。基板SUB1的材料例如包括玻璃、石英、陶瓷、蓝宝石或塑料等，但不以此为限。塑料例如包括聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚丙烯(polypropylene，PP)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、其他合适的可挠材料或前述材料的组合，但不以此为限。

驱动元件AD的漏极DE可为单层导电层或多层导电层。以图1C为例，漏极DE例如为多层导电层且包括第一部分P1以及第二部分P2，其中第一部分P1介于第二部分P2以及基板SUB1之间，且第二部分P2电连接第一部分P1。第一部分P1以及第二部分P2的材料可包括金属或金属叠层，如铝、铜、钼、钛或其组合，但不以此为限。第二部分P2可用以转接电极信号、降低透明导电层(如第一透明导电层TC1)的接触阻抗或遮挡背光，减少因孔洞H1地势造成的漏光。在其他实施例中，尽管未示出，驱动元件AD的漏极DE可为单层导电层，例如电子装置1中驱动元件AD的漏极DE可不包括第二部分P2，但不以此为限。

除了漏极DE之外，驱动元件AD还可包括半导体图案CHP、栅极GE以及源极SE，但不以此为限。如此，驱动元件AD可为晶体管(TFT)，但不以此为限。半导体图案CHP设置在基板SUB1上。在一些实施例中，半导体图案CHP的材料例如包括多晶硅，且半导体图案CHP包括重掺杂区R1、轻掺杂区R2以及通道区R3，但不以此为限。图1C示意性示出三个重掺杂区R1、四个轻掺杂区R2以及两个通道区R3，其中轻掺杂区R2位于重掺杂区R1以及通道区R3之间。然而应理解，半导体图案CHP的材料、区域的种类或数量等设计参数可根据不同需求改变，而不以图1C所显示的为限。举例来说，半导体图案CHP的材料可包括非晶硅、多晶硅、氧化物半导体材料、或其组合。氧化物半导体例如为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)，但不以此为限。

驱动元件AD可包括栅极GE，栅极GE可设置在半导体图案CHP的上方或下方。栅极GE例如在基板SUB1的法线方向Z上与通道区R3重叠。基板SUB1的法线方向Z例如为垂直于基板SUB1的上表面ST的方向。栅极GE的材料可包括金属或金属叠层，如铝、铜、钼、钛或其组合，但不以此为限。图1C中，是以栅极GE设置在半导体图案CHP的上方为例，但本发明不以此为限。

源极SE以及漏极DE设置在栅极GE的上方，且源极SE以及漏极DE各自通过贯穿位于其与半导体图案CHP之间的绝缘层(如绝缘层IN2以及绝缘层IN3)而电连接对应的重掺杂区R1。源极SE的材料可参照漏极DE的材料，于此不再重述。

应理解，图1C仅是示意性示出驱动元件AD的其中一种实施方式，然而，驱动元件AD的种类、驱动元件AD中电极(如栅极GE、源极SE以及漏极DE)和/或半导体图案之间的相对设置关系或电极的数量等设计参数可根据不同需求改变，而不以图1C所显示的为限。在图1A和图1B的俯视图中，孔洞H1标示的范围，可表示图1C的剖面图中的绝缘层PLN的孔洞H1的洞底或洞顶，例如可为孔洞H1的洞底。本说明书中，任一孔洞(如孔洞H1或孔洞H2)标示的范围，可表示对应的剖面图中的绝缘层PLN的孔洞的洞底或洞顶，例如可为孔洞的洞底。

绝缘层PLN设置在驱动元件AD上。绝缘层PLN的材料可包括无机材料，如氧化硅、氮化硅、氮氧化硅或氧化铝，或有机材料，例如全氟烷氧基烷烃(perfluoroalkoxy alkane，PFA)，但不以此为限。

如图1C的剖面图所示，绝缘层PLN的孔洞H1具有侧壁SW。在一些实施例中，侧壁SW与基板SUB1的上表面ST间的夹角θ1例如介于40度至85度之间(40度≦θ1≦85度)。从电子装置1的剖面图观之，如图1C所示，当侧壁SW为直线时，夹角θ1例如为侧壁SW的延伸线与基板SUB1的上表面ST之间的夹角；当侧壁SW为非直线(如弧线)时，夹角θ1例如为侧壁SW在一半高度处的切线与基板SUB1的上表面ST之间的夹角。夹角θ1越大，孔洞H1在相同俯视面积下的深度越深，而有助于增加形成在绝缘层PLN上及孔洞H1中的同一膜层的段差。根据一些实施例，夹角θ1可介于50度至85度之间，例如65度至85度之间，例如70度至85度之间。

在漏极DE包括第一部分P1以及第二部分P2的架构下，绝缘层PLN的孔洞H1可曝露出局部的第二部分P2，使得第一透明导电层TC1能够通过孔洞H1电连接漏极DE的第二部分P2，因而使第一透明导电层TC1电连接驱动元件AD。另一方面，在漏极DE包括第一部分P1且不包括第二部分P2的架构下，尽管未示出，绝缘层PLN的孔洞H1可曝露出局部的第一部分P1，使得第一透明导电层TC1能够通过孔洞H1电连接漏极DE的第一部分P1，因而使第一透明导电层TC1电连接驱动元件AD。

如图1C所示，第一透明导电层TC1以及第二透明导电层TC2设置在绝缘层PLN上。第一透明导电层TC1以及第二透明导电层TC2的材料可包括金属氧化物，如氧化铟锡、氧化铝锌或氧化铟锌等，或其他透明导电材料，如石墨烯或纳米银等，但不以此为限。

在一些实施例中，第一透明导电层TC1可介于第二透明导电层TC2与绝缘层PLN之间(参照图1C)，且第二透明导电层TC2可包括所述至少一个狭缝S(参照图1B或图1C)。狭缝S曝露出漏极DE的第一边缘E1。在漏极DE包括第一部分P1以及第二部分P2的架构下，漏极DE的第一边缘E1可包括第一部分P1的边缘EP1以及第二部分P2的边缘EP2，且狭缝S可曝露出第一部分P1的边缘EP1(参照图1C)并曝露出第二部分P2的边缘EP2(参照图1B)。在漏极DE包括第一部分P1且不包括第二部分P2的架构下，狭缝S曝露出第一部分P1的边缘EP1。本实施例中，第一透明导电层TC1可为像素电极，第二透明导电层TC2可为公共电极，第二透明导电层TC2设置于第一透明导电层TC1的上方，而构成公共电极在上方(top common)型式的电子装置。

在一些实施例中，如图1B所示，所述至少一个狭缝S可包括远离漏极DE的端部SB，且端部SB包括凸出部。此外，所述至少一个狭缝S还可包括连接所述端部SB的主干部SC。主干部SC的延伸方向DT1与凸出部远离主干部SC的方向DT2间的夹角θ2例如介于10度至80度之间。举例来说，夹角θ2可为35度，但不以此为限。主干部SC的延伸方向DT1例如指主干部SC的中心线的延伸方向，而凸出部远离主干部SC的方向DT2例如为端部SB的中心线的延伸方向。根据一些实施例，夹角θ2例如介于20度至70度之间，例如介于25度至50度之间，例如介于30度至45度之间。

如图1B、图1C所示，包括至少一个狭缝S的第二透明导电层TC2具有第二边缘E2，且第二边缘E2设置在孔洞H1中，亦即，第二边缘E2在法线方向Z上与绝缘层PLN的孔洞H1重叠，且于电子装置1的剖面图中，如图1C所示，第二边缘E2在孔洞H1的洞底与洞顶之间。

在一些实施例中，如图1C所示，第二透明导电层TC2的一部分TC21设置在孔洞H1的底部HB，第二透明导电层TC2的另一部分TC22设置在绝缘层PLN上，其中第二透明导电层TC2的所述一部分TC21在法线方向Z上至第二透明导电层TC2的所述另一部分TC22的最小距离D例如介于0.5μm至2.5μm之间。此外，第二边缘E2至孔洞H1的底部边缘的距离D1例如大于0μm且小于3μm。在其他实施例中，如图1C’所示，第二透明导电层TC2的部分TC21可设置在孔洞H1的侧壁SW上，但不以此为限。在法线方向Z上，第二边缘E2与孔洞H1的底部SB之间的距离D2可介于绝缘层PLN的厚度TH(例如孔洞H1的洞底在法线方向Z上至洞顶的距离)的0％至80％之间。

根据不同的需求，如图1C所示，电子装置1还可包括其他膜层或元件。举例来说，电子装置1还可包括遮光图案LSP、绝缘层IN1、绝缘层IN2、导电层M1、绝缘层IN3、导电层M2、绝缘层IN4、导电层M3、绝缘层IN5、配向层AL1、基板SUB2、遮光层LS、彩色滤光图案CF、绝缘层IN6、配向层AL2、间隙物PS以及显示介质层M，但不以此为限。电子装置1可根据不同的需求而增加或减少一个或多个元件或膜层。

如图1C所示，遮光图案LSP设置在基板SUB1上且例如在基板SUB1的法线方向Z上与通道区R3重叠，以降低电子装置1的背光(未示出)对于通道区R3的干扰。遮光图案LSP的材料可包括吸光材料或反光材料，如金属或合金，但不以此为限。

绝缘层IN1设置在基板SUB1上且覆盖遮光图案LSP。绝缘层IN1的材料例如包括无机材料，如氧化硅、氮化硅或氮氧化硅，但不以此为限。

半导体图案CHP设置在绝缘层IN1上且位于遮光图案LSP上方。半导体图案CHP的相关描述请参照前述，于此不再重述。

绝缘层IN2设置在绝缘层IN1上且覆盖半导体图案CHP。绝缘层IN2的材料可参照绝缘层IN1的材料，于此不再重述。

导电层M1设置在绝缘层IN2上且例如包括栅极GE以及扫描线GL，但不以此为限。栅极GE与对应的扫描线GL电连接。导电层M1的材料可参照栅极GE的材料，于此不再重述。

绝缘层IN3设置在绝缘层IN2上且覆盖导电层M1。绝缘层IN3的材料可参照绝缘层IN1的材料，于此不再重述。

导电层M2设置在绝缘层IN3上且例如包括漏极DE的第一部分P1、源极SE以及数据线DL，但不以此为限。漏极DE的第一部分P1贯穿绝缘层IN3以及绝缘层IN2而电连接对应的一个重掺杂区R1。源极SE与对应的数据线DL电连接，且源极SE贯穿绝缘层IN3以及绝缘层IN2而电连接对应的另一个重掺杂区R1。导电层M2的材料可参照源极SE的材料，于此不再重述。

绝缘层IN4设置在绝缘层IN3上且覆盖导电层M2。绝缘层IN4的材料可参照绝缘层IN1的材料，于此不再重述。

导电层M3设置在绝缘层IN4上且例如包括漏极DE的第二部分P2，但不以此为限。第二部分P2设置在第一部分P1上方且贯穿绝缘层IN4而电连接于第一部分P1。导电层M3的材料可参照第一部分P1的材料，于此不再重述。

绝缘层PLN设置在绝缘层IN4以及导电层M3上，且绝缘层PLN的孔洞H1曝露出局部的第二部分P2。绝缘层PLN的相关描述请参照前述，于此不再重述。

第一透明导电层TC1设置在绝缘层PLN上且延伸进孔洞H1的底部HB。第一透明导电层TC1的相关描述请参照前述，于此不再重述。

绝缘层IN5设置在绝缘层PLN以及第一透明导电层TC1上。绝缘层IN5的材料可参照绝缘层IN1的材料，于此不再重述。

第二透明导电层TC2设置在绝缘层IN5上且延伸进孔洞H1中。举例来说，第二透明导电层TC2可延伸至孔洞H1的侧壁SW或底部HB上。第二透明导电层TC2的相关描述请参照前述，于此不再重述。

配向层AL1设置在第二透明导电层TC2以及绝缘层IN5上，且配向层AL1的一部分可覆盖设置在孔洞H1的底部HB的第二透明导电层TC2(如部分TC21)。配向层AL1的材料可包括高分子聚合物，但不以此为限。

基板SUB2与基板SUB1相对设置，基板SUB2的材料可参照基板SUB1的材料，于此不再重述。

遮光层LS设置在基板SUB2之面向基板SUB1的表面上且具有开口AP(aperture)。开口AP的区域作为像素的开口区。遮光层LS可采用吸光材料制成。吸光材料例如包括黑矩阵，但不以此为限。

彩色滤光图案CF设置在开口AP中。电子装置1可包括多个彩色滤光图案CF，如多个红色滤光图案、多个绿色滤光图案以及多个蓝色滤光图案，且每一个滤光图案设置在对应的一个开口AP中。

绝缘层IN6设置在遮光层LS以及彩色滤光图案CF上。绝缘层IN6的材料可参照绝缘层IN1的材料，于此不再重述。

配向层AL2设置在绝缘层IN6上。配向层AL2的材料可参照配向层AL1的材料，于此不再重述。

间隙物PS可设置在基板SUB1上或基板SUB2上，而显示介质层M设置在配向层AL1以及配向层AL2之间。以图1C为例，间隙物PS例如设置在基板SUB2上的绝缘层IN6上，然后再于绝缘层IN6上形成配向层AL2，但不以此为限。在其他未示出的实施例中，间隙物PS可设置在基板SUB1上，例如间隙物PS可设置在基板SUB1上的绝缘层IN5上，然后再于绝缘层IN5上形成配向层AL1。间隙物PS可用以维持液晶间隙(cell gap)。电子装置1可包括多个间隙物PS，如多个主间隙物以及多个次间隙物。应理解，主间隙物/次间隙物不限定形成在基板SUB2上，尽管未示出，主间隙物/次间隙物可形成在基板SUB1上；或者，主间隙物以及次间隙物的其中一者可形成在SUB2上，且主间隙物以及次间隙物的其中另一者可形成在基板SUB1上。显示介质层M的材料例如包括液晶。

通过将具有至少一个狭缝S的透明导电层(如第二透明导电层TC2)的第二边缘E2设置在孔洞H1中，可利用绝缘层PLN的孔洞H1制造出透明导电层的地形段差(如最小距离D)。利用所述段差搭配狭缝S的图形设计，可改变电场分布，降低液晶暗纹进入开口区(开口AP的俯视区域)的比例，而有助于提升液晶效率或穿透率。以图1C为例，通过上述夹角θ1以及最小距离D(即第二透明导电层TC2的段差)的设计，可改善电子装置1的俯视图(如图1B所示)中狭缝S的左下角的电场分布，而有助于进一步提升液晶效率。此外，通过上述夹角θ2的设计，来调整狭缝S的端部SB的形状，可改善狭缝S的右上角的电场分布，而有助于进一步提升液晶效率。在图1C的架构下，经仿真软件计算，液晶效率可提升至14％至20％。

应理解，狭缝S的端部SB的形状不限于图1B所示出者。图2A至图2E还示出狭缝S的多种图形设计，然而狭缝S的俯视形状也不限于此，且本公开的任一实施例可采用如图2A至图2E所示出的狭缝S的多种图形设计。根据一些实施例，狭缝S的端部SB可具有弧形，如图2B和图2C所示。

在一些实施例中，如图2A所示，狭缝S的端部SB可不具凸出部。在一些实施例中，如图2B至图2E所示，端部SB的凸出部的形状可不同于图1B所示出者，且图2B至图2E所示的夹角θ2可不同或相同于图1B所示出者。在图2B至图2E中，夹角θ2例如分别为80度、30度、50度以及20度，但夹角θ2不以此为限。

请参照图3A至图3C，图3A和图3B分别示出电子装置同一区域中的不同膜层，以清楚表示膜层间的相对设置关系。图3C为对应图3A及图3B中剖线I-I’的剖面示意图。电子装置1A与图1A至图1C的电子装置1的主要差异如后所述。在电子装置1A中，绝缘层PLN除了包括孔洞H1之外，还包括孔洞H2。如图3C所示，第一透明导电层TC1还设置在孔洞H2的底部HB’。绝缘层IN5也进一步设置在孔洞H2的底部HB’并覆盖设置在孔洞H2的底部HB’的第一透明导电层TC1。第二透明导电层TC2也进一步延伸进孔洞H2中。举例来说，第二透明导电层TC2可延伸至孔洞H2的侧壁SW’或底部HB’上。图3C中右侧的栅极GE可和半导体图案(未示出)构成驱动元件AD，以和另一个透明导电层(例如像素电极，未示出)电性连接，为简化起见，其他相关元件在此省略未示出。

孔洞H2的深度例如小于孔洞H1的深度，以降低设置在孔洞H2的底部HB’的第一透明导电层TC1与下方电极(如漏极DE的第二部分P2)短路的情况发生。在一些实施例中，可利用半色调网点光掩模(halftone mask，HTM)来形成具有不同深度的孔洞H1和孔洞H2，借此减少光掩模曝光次数，但不以此为限。

通过形成绝缘层PLN的孔洞H2来制造出透明导电层的地形段差(如第二透明导电层TC2的段差)，在狭缝S采用端部SB不具凸出部的设计(参照图3B)下，也能够改善图3B中狭缝S的右上角的电场分布，而有助于在降低狭缝S的图形设计对于储存电容的影响的情况下，进一步提升液晶效率。在图3C的架构下，经仿真软件计算，液晶效率可提升至22％。

请参照图4A至图4C，电子装置1B与图1A至图1C的电子装置1的主要差异如后所述。电子装置1B还包括凸块P。凸块P例如在绝缘层PLN制作之后形成在绝缘层PLN上且覆盖绝缘层PLN的侧壁SW。在一些实施例中，如图4B所示，凸块P可对应狭缝S的右上角设置，借此制造出透明导电层的地形段差(如第二透明导电层TC2的段差)，而能够改善图4B中狭缝S的右上角的电场分布，而有助于进一步提升液晶效率。在图4C的架构下，经仿真软件计算，液晶效率可提升至21％。在其他实施例中，尽管未示出，凸块P也可对应图4B中狭缝S的左下角设置，例如设置在图4C中左边的孔洞H1的左半部上，借此提升透明导电层的地形段差(如部分TC21与部分TC22之间的段差)，而能够改善图4B中狭缝S的左下角的电场分布，此也有助于进一步提升液晶效率。或者，可在图4C的架构下进一步在图4C中左边的孔洞H1的左半部上设置另一个凸块。凸块P可为绝缘层，例如有机材料、无机材料、或其组合。凸块P可和绝缘层PLN为相同材料，或不同材料。凸块P可为氧化硅、氮化硅、氮氧化硅、或其组合。图4C中右侧的栅极GE可和半导体图案(未示出)构成驱动元件AD，以和另一个透明导电层(例如像素电极，未示出)电性连接，为简化起见，其他相关元件在此省略未示出。

请参照图5A至图5C，图5A和图5B分别示出电子装置同一区域中的不同膜层，以清楚表示膜层间的相对设置关系。图5C为对应图5A及图5B中剖线I-I’的剖面示意图。电子装置1C与图1A至图1C的电子装置1的主要差异如后所述。在电子装置1C中，第二透明导电层TC2’介于第一透明导电层TC1’与绝缘层PLN之间，且第一透明导电层TC1’包括所述至少一个狭缝S。所述至少一个狭缝S的相关内容请参照前述，于此不再重述。本实例中，第一透明导电层TC1’可为像素电极，第二透明导电层TC2’可为公共电极，第一透明导电层TC1’设置于第二透明导电层TC2’的上方，而构成像素电极在上方(top pixel)型式的电子装置。

包括至少一个狭缝S的第一透明导电层TC1’具有第二边缘E2，且第二边缘E2设置在孔洞H1中，亦即，第二边缘E2在法线方向Z上与孔洞H1重叠，且在电子装置1C的剖面图中，如图5C所示，第二边缘E2在孔洞H1的洞底与洞顶之间。从电子装置1C的俯视图观之，如图5B所示，孔洞H1例如落在第二透明导电层TC2’的孔洞(图5B中以粗实线小框示出)内。

在一些实施例中，如图5C所示，第一透明导电层TC1’的一部分TC11设置在孔洞H1的底部HB，第一透明导电层TC1’的另一部分TC12设置在绝缘层PLN上，其中第一透明导电层TC1’的所述一部分TC11在法线方向Z上至第一透明导电层TC1’的所述另一部分TC12的最小距离D’例如介于0.5μm至2.5μm之间。此外，第二边缘E2至孔洞H1的底部边缘的距离D1’例如大于0μm且小于3μm。在其他实施例中，尽管未示出，第一透明导电层TC1’的部分TC11可设置在侧壁SW上，但不以此为限。此外，第二边缘E2与孔洞H1的底部SB之间的距离(未标示于图5C，请参照图1C’的距离D2)可介于绝缘层PLN的厚度TH(例如孔洞H1的洞底在法线方向Z上至洞顶的距离)的0％至80％之间。

通过将具有至少一个狭缝S的透明导电层(如第一透明导电层TC1’)的第二边缘E2设置在孔洞H1中，可利用绝缘层PLN的孔洞H1制造出透明导电层(如第一透明导电层TC1’)的地形段差(如最小距离D’)。利用所述段差搭配狭缝S的图形设计，可改变电场分布，降低液晶暗纹进入开口区(开口AP的俯视区域)的比例，而有助于提升液晶效率或穿透率。以图5C为例，通过夹角θ1以及最小距离D’(即第一透明导电层TC1’段差)的设计，可改善电子装置1C的俯视图(如图5B所示)中狭缝S的左下角的电场分布，而有助于进一步提升液晶效率。此外，通过夹角θ2的设计，来调整狭缝S的端部SB的形状，可改善狭缝S的右上角的电场分布，而有助于进一步提升液晶效率。

综上所述，在本公开的实施例中，通过将具有至少一个狭缝S的透明导电层(如第一透明导电层或第二透明导电层)的第二边缘设置在绝缘层PLN的孔洞中，可利用绝缘层的孔洞制造出透明导电层的地形段差。利用所述段差搭配狭缝的图形设计，可改变电场分布，降低液晶暗纹进入开口区的比例，而有助于提升液晶效率或穿透率。

以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

虽然本公开的实施例及其优点已揭示如上，但应该了解的是，任何所属技术领域中技术人员，在不脱离本公开的精神和范围内，当可作更改、替代与润饰，且各实施例间的特征可任意互相混合替换而成其他新实施例。此外，本公开的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中技术人员可从本公开揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本公开使用。因此，本公开的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本公开的保护范围也包括各个权利要求及实施例的组合。本公开的保护范围当视随附的权利要求所界定的为准。

Claims (10)

1.一种电子装置，其特征在于，包括：

基板；

驱动元件，设置在所述基板上且包括漏极，所述漏极具有第一边缘；

第一透明导电层，设置在所述驱动元件上；

绝缘层，设置在所述驱动元件及所述第一透明导电层之间且包括孔洞，所述第一透明导电层通过所述孔洞电连接所述驱动元件；以及

第二透明导电层，设置在所述绝缘层上，

其中所述第一透明导电层及所述第二透明导电层中的一个包括至少一个狭缝，包括所述至少一个狭缝的所述第一透明导电层或所述第二透明导电层具有第二边缘，所述第二边缘设置在所述孔洞中，且所述至少一个狭缝曝露出所述漏极的所述第一边缘。

2.根据权利要求1所述的电子装置，其特征在于，所述基板具有法线方向，所述第二边缘在所述法线方向上与所述孔洞重叠。

3.根据权利要求1所述的电子装置，其特征在于，所述第一透明导电层介于所述第二透明导电层与所述绝缘层之间，且所述第二透明导电层包括所述至少一个狭缝。

4.根据权利要求3所述的电子装置，其特征在于，所述基板具有法线方向，所述第二透明导电层的一部分设置在所述孔洞的底部，所述第二透明导电层的另一部分设置在所述绝缘层上，其中所述第二透明导电层的所述一部分在所述法线方向上至所述第二透明导电层的所述另一部分的最小距离介于0.5μm至2.5μm之间。

5.根据权利要求1所述的电子装置，其特征在于，所述孔洞具有侧壁，其中所述侧壁与所述基板的上表面间的夹角介于40度至85度之间。

6.根据权利要求1所述的电子装置，其特征在于，所述至少一个狭缝包括远离所述漏极的端部，且所述端部包括凸出部。

7.根据权利要求6所述的电子装置，其特征在于，所述至少一个狭缝还包括连接所述端部的主干部，所述主干部的延伸方向与所述凸出部远离所述主干部的方向间的夹角介于10度至80度之间。

8.根据权利要求1所述的电子装置，其特征在于，所述第二透明导电层介于所述第一透明导电层与所述绝缘层之间，且所述第一透明导电层包括所述至少一个狭缝。

9.根据权利要求1所述的电子装置，其特征在于，所述第二边缘至所述孔洞的底部边缘的距离大于0μm且小于3μm。

10.根据权利要求1所述的电子装置，其特征在于，所述基板具有法线方向，在所述法线方向上，所述第二边缘与所述孔洞的底部之间的距离介于所述绝缘层的厚度的0％至80％之间。