CN116936470A - 一种循环印刷式集成电路制备方法 - Google Patents
一种循环印刷式集成电路制备方法 Download PDFInfo
- Publication number
- CN116936470A CN116936470A CN202311189724.0A CN202311189724A CN116936470A CN 116936470 A CN116936470 A CN 116936470A CN 202311189724 A CN202311189724 A CN 202311189724A CN 116936470 A CN116936470 A CN 116936470A
- Authority
- CN
- China
- Prior art keywords
- circuit
- standard
- sub
- circuits
- embossing roller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004049 embossing Methods 0.000 claims abstract description 98
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 230000001788 irregular Effects 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000013461 design Methods 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 16
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000005484 gravity Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B44—DECORATIVE ARTS
- B44B—MACHINES, APPARATUS OR TOOLS FOR ARTISTIC WORK, e.g. FOR SCULPTURING, GUILLOCHING, CARVING, BRANDING, INLAYING
- B44B5/00—Machines or apparatus for embossing decorations or marks, e.g. embossing coins
- B44B5/0052—Machines or apparatus for embossing decorations or marks, e.g. embossing coins by pressing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B44—DECORATIVE ARTS
- B44B—MACHINES, APPARATUS OR TOOLS FOR ARTISTIC WORK, e.g. FOR SCULPTURING, GUILLOCHING, CARVING, BRANDING, INLAYING
- B44B5/00—Machines or apparatus for embossing decorations or marks, e.g. embossing coins
- B44B5/02—Dies; Accessories
- B44B5/026—Dies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请属于集成电路制备技术领域，公开了一种循环印刷式集成电路制备方法，包括步骤：把待制备的芯片电路分解为多个子电路，记为实际子电路；根据所述实际子电路匹配出对应的标准子电路；选用与各所述标准子电路对应的标准压印滚轮，依次在半导体晶圆表面的介电层上滚压出对应各所述标准子电路的子电路凹槽，以组成所述待制备的芯片电路的整体电路凹槽；所述标准压印滚轮的周面上设置有与对应标准子电路匹配的微纳凸起；在所述整体电路凹槽中填充金属，得到芯片电路；从而能够降低芯片电路制备成本并提高总体生产效率。
Description
技术领域
本申请涉及集成电路制备技术领域，具体而言，涉及一种循环印刷式集成电路制备方法。
背景技术
芯片根据不同的设定功能具有不同的电路，目前，在半导体晶圆上制备芯片电路的常用方法有：1、通过刻蚀方式在半导体晶圆表面的介电层上刻蚀出电路凹槽，然后在电路凹槽中填充金属形成电路；2、利用压印模板在半导体晶圆表面的介电层上压印出电路凹槽，然后在电路凹槽中填充金属形成电路。
其中，利用刻蚀方式的刻蚀效率较低，不利于提高生产效率。
其中，利用压印模板可以快速地在面积较大的半导体晶圆表面上压印出电路凹槽，因此电路制备效率高，但由于不同型号的芯片的电路会有区别，使用压印模板来制备芯片电路需要根据不同型号的芯片制备对应的压印模板，每次需要生产新型号芯片前均需要先制备对应的压印模板，且该压印模板在生产其它芯片的时候无法复用，导致生产成本高，且新的压印模板的制备需要消耗较多时间，导致总体生产效率受到影响。
发明内容
本申请的目的在于提供一种循环印刷式集成电路制备方法，能够降低芯片电路制备成本并提高总体生产效率。
本申请提供了一种循环印刷式集成电路制备方法，用于对基于标准子电路设计的芯片电路进行制备，包括步骤：
A1.把待制备的芯片电路分解为多个子电路，记为实际子电路；
A2.根据所述实际子电路匹配出对应的标准子电路；
A3.选用与各所述标准子电路对应的标准压印滚轮，依次在半导体晶圆表面的介电层上滚压出对应各所述标准子电路的子电路凹槽，以组成所述待制备的芯片电路的整体电路凹槽；所述标准压印滚轮的周面上设置有与对应标准子电路匹配的微纳凸起；
A4.在所述整体电路凹槽中填充金属，得到芯片电路。
把常用的子电路作为标准子电路，并预先制备好对应的压印滚轮作为标准压印滚轮，根据实际需要制备的芯片电路的实际子电路，利用对应的标准压印滚轮进行各标准子电路的子电路凹槽的压印，从而由这些子电路凹槽组成整体电路凹槽，最后在整体电路凹槽中填充金属即得到完整的芯片电路；其中，标准压印滚轮可循环使用和灵活组合，有利于避免每次生产新型号芯片前均需要制备新的压印模具的情况，从而能够降低芯片电路制备成本并提高总体生产效率。
优选地，所述子电路包括横向子电路、纵向子电路和不规则向子电路；所述标准子电路包括横向标准子电路、纵向标准子电路和不规则向标准子电路。
优选地，步骤A2包括：
利用图像匹配方法，从标准子电路数据库中匹配出与所述实际子电路对应的标准子电路。
利用图像匹配方法能够自动快速地完成标准子电路的匹配，效率较高。
优选地，步骤A2之后和步骤A3之前，还包括步骤：
A5.若存在匹配不成功的实际子电路，则制备与匹配不成功的实际子电路匹配的压印滚轮，作为临时的标准压印滚轮。
优选地，步骤A5之后，还包括步骤：
A6.评估匹配不成功的实际子电路是否可以作为标准子电路，若可以，则基于匹配不成功的实际子电路更新所述标准子电路数据库，并把所述临时的标准压印滚轮作为新的标准压印滚轮。
优选地，步骤A3包括：
A301.选用与各所述标准子电路对应的标准压印滚轮；
A302.使各所述标准压印滚轮相互平行且沿一垂直于轴线的直线间隔排布；
A303.在每个标准压印滚轮的正下方设置从动滚轮；
A304.把所述半导体晶圆固定在一块载板上，且设置有介电层的一面朝上；
A305.把所述半导体晶圆和所述载板放入所述标准压印滚轮和所述从动滚轮之间，使各所述标准压印滚轮同步同向转动，以驱动所述半导体晶圆和所述载板前移的同时在所述介电层上压印出所述子电路凹槽，以组成所述整体电路凹槽。
优选地，步骤A302中，使相邻的所述标准压印滚轮之间的间隔不小于所述载板的半长。
从而能够保证载板在任何时刻均与至少两个从动滚轮接触，进而避免载板由于没有被有效支撑而掉落。
优选地，步骤A303中，使各所述标准压印滚轮的轴线与正下方的所述从动滚轮的轴线之间的距离满足以下条件：
D=R1+R2+L+K；
其中，D为所述标准压印滚轮的轴线与正下方的所述从动滚轮的轴线之间的距离，R1为所述标准压印滚轮的半径，R2为所述从动滚轮的半径，L为所述载板的厚度，K为所述半导体晶圆的厚度。
优选地，步骤A303之前，还包括步骤：
实测所述载板的厚度和所述半导体晶圆的厚度。
优选地，步骤A4包括：
在所述整体电路凹槽中镀铜。
有益效果：本申请提供的循环印刷式集成电路制备方法，把常用的子电路作为标准子电路，并预先制备好对应的压印滚轮作为标准压印滚轮，根据实际需要制备的芯片电路的实际子电路，利用对应的标准压印滚轮进行各标准子电路的子电路凹槽的压印，从而由这些子电路凹槽组成整体电路凹槽，最后在整体电路凹槽中填充金属即得到完整的芯片电路；其中，标准压印滚轮可循环使用和灵活组合，有利于避免每次生产新型号芯片前均需要制备新的压印模具的情况，从而能够降低芯片电路制备成本并提高总体生产效率。
附图说明
图1为本申请实施例提供的循环印刷式集成电路制备方法的流程图。
图2为电路凹槽压印过程原理图。
标号说明：1、标准压印滚轮；101、微纳凸起；2、从动滚轮；3、载板；4、半导体晶圆。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
请参照图1、图2，本申请一些实施例中的一种循环印刷式集成电路制备方法，用于对基于标准子电路设计的芯片电路进行制备，包括步骤：
A1.把待制备的芯片电路分解为多个子电路，记为实际子电路；
A2.根据实际子电路匹配出对应的标准子电路；
A3.选用与各标准子电路对应的标准压印滚轮1，依次在半导体晶圆4表面的介电层上滚压出对应各标准子电路的子电路凹槽，以组成待制备的芯片电路的整体电路凹槽；标准压印滚轮1的周面上设置有与对应标准子电路匹配的微纳凸起101；
A4.在整体电路凹槽中填充金属，得到芯片电路。
其中，标准子电路是一些常用的子电路，标准压印滚轮1为根据标准子电路在外周面上设置对应的微纳凸起101的滚轮（如图2所示）。
本申请结合活字印刷术思想，把常用的子电路作为标准子电路，并预先制备好对应的压印滚轮作为标准压印滚轮1，根据实际需要制备的芯片电路的实际子电路，利用对应的标准压印滚轮1进行各标准子电路的子电路凹槽的压印，从而由这些子电路凹槽组成整体电路凹槽，最后在整体电路凹槽中填充金属即得到完整的芯片电路；其中，标准压印滚轮1可循环使用和灵活组合，有利于避免每次生产新型号芯片前均需要制备新的压印模具的情况，从而能够降低芯片电路制备成本并提高总体生产效率。具体地，相对于传统的通过刻蚀方式刻蚀出电路凹槽，利用标准压印滚轮1压印电路凹槽，效率更高，标准压印滚轮1可复用于不同的芯片电路制备过程，相对于传统的利用压印模板压印电路凹槽，灵活性更好，成本更低。
具体地，子电路包括横向子电路、纵向子电路和不规则向子电路；标准子电路包括横向标准子电路、纵向标准子电路和不规则向标准子电路。其中，横向与纵向是两个相互垂直的方向。横向子电路和横向标准子电路中的电路线均是沿横向延伸的直线，纵向子电路和纵向标准子电路中的电路线均是沿纵向延伸的直线，不规则向子电路是除横向子电路和纵向子电路以外的其它子电路，不规则向标准子电路是除横向标准子电路和纵向标准子电路以外的其它标准子电路。
基于标准子电路设计的芯片电路是指：该芯片电路在设计过程中，在满足性能需求的前提下，尽可能地选用标准子电路作为其子电路。从而保证该芯片电路分解出的实际子电路均能够匹配到对应的标准子电路的几率较大。
其中，可由人工对实际子电路进行标准子电路的匹配，或者，在一些实施方式中，步骤A2包括：
利用图像匹配方法，从标准子电路数据库中匹配出与实际子电路对应的标准子电路。
其中，标准子电路数据库中分类（横向标准子电路、纵向标准子电路和不规则向标准子电路）记录有各种标准子电路的电路图，利用实际子电路的电路图与标准子电路数据库中对应类别的标准子电路的电路图进行匹配，以匹配度最大的标准子电路作为匹配结果。利用图像匹配方法能够自动快速地完成标准子电路的匹配，效率较高。
实际上，在设计芯片电路的时候，若其所有子电路均采用现有的标准子电路，可能不能满足性能需求，为了满足性能需求需要把部分子电路进行重新设计，这部分重新设计的子电路无法匹配到对应的标准子电路。从而，在一些实施方式中，步骤A2之后和步骤A3之前，还包括步骤：
A5.若存在匹配不成功的实际子电路，则制备与匹配不成功的实际子电路匹配的压印滚轮，作为临时的标准压印滚轮1。
其中，匹配不成功的实际子电路是指：该实际子电路与标准子电路数据库中对应类别的各标准子电路的匹配度的最大值小于预设匹配度阈值（可根据实际需要设置）。
为了保证能够压印出匹配不成功的实际子电路对应的子电路凹槽，此处需要单独制备对应的压印滚轮，使该压印滚轮的外周面上具有相应的微纳凸起101。
进一步地，步骤A5之后，还包括步骤：
A6.评估匹配不成功的实际子电路是否可以作为标准子电路，若可以，则基于匹配不成功的实际子电路更新标准子电路数据库，并把临时的标准压印滚轮1作为新的标准压印滚轮1。
其中，可由人工对匹配不成功的实际子电路是否可以作为标准子电路进行评估，主要是对该匹配不成功的实际子电路的可重复使用性进行评估（由人工根据经验进行评估），当其可重复使用性足够高，则认为其可以作为标准子电路。
其中，基于匹配不成功的实际子电路更新标准子电路数据库具体包括把该匹配不成功的实际子电路的电路图记录到标准子电路数据库中。
其中，各标准压印滚轮1也设置有对应的编号，标准子电路数据库中还记录有各标准子电路对应的标准压印滚轮1的编号，从而，步骤A2中，对匹配成功的实际子电路对应的标准压印滚轮1的编号进行显示和/或播报，以便于工作人员取用对应的标准压印滚轮1。进而，基于匹配不成功的实际子电路更新标准子电路数据库还包括记录该新的标准压印滚轮1的编号，并建立该编号与该匹配不成功的实际子电路对应的标准子电路（即新记录的标准子电路）的映射关系。
具体地，步骤A3包括：
A301.选用与各标准子电路对应的标准压印滚轮1；
A302.使各标准压印滚轮1相互平行且沿一垂直于轴线的直线间隔排布；
A303.在每个标准压印滚轮1的正下方设置从动滚轮2；
A304.把半导体晶圆4固定在一块载板3上，且设置有介电层的一面朝上；
A305.把半导体晶圆4和载板3放入标准压印滚轮1和从动滚轮2之间，使各标准压印滚轮1同步同向转动，以驱动半导体晶圆4和载板3前移的同时在介电层上压印出子电路凹槽，以组成整体电路凹槽。
其中，步骤A301中，根据显示和/或播报的编号，取用对应的标准压印滚轮1，若制备了临时的标准压印滚轮1，则还取用该临时的标准压印滚轮1。
在一些实施方式中，例如图2中，步骤A302中，使各标准压印滚轮1的轴线均水平设置且相互平行，并且各标准压印滚轮1沿水平垂直于轴线方向的直线间隔排布；从而载板3和半导体晶圆4的重力全部由从动滚轮2承受，标准压印滚轮1无需提供额外的动力来克服载板3和半导体晶圆4的重力，因此标准压印滚轮1对介质层的正压力可以相对减小，避免把介质层压坏，保证电路质量。
优选地，步骤A302中，使相邻的标准压印滚轮1之间的间隔不小于载板3的半长。从而能够保证载板3在任何时刻均与至少两个从动滚轮2接触（如图2所示，载板3始终被至少两个从动滚轮2承托），进而避免载板3由于没有被有效支撑而掉落。其中，载板3的半长是指载板3的长度的一半，载板3的长度是指载板3在移动方向上的尺寸，例如图2中的载板3和半导体晶圆4朝左移动，载板3的长度是指载板3在图中的左右方向的尺寸。
其中，步骤A303中，从动滚轮2的轴线与标准压印滚轮1的轴线平行，且标准压印滚轮1和对应的从动滚轮2的轴线在同一水平面上的投影重合。
优选地，步骤A303中，使各标准压印滚轮1的轴线与正下方的从动滚轮2的轴线之间的距离满足以下条件：
D=R1+R2+L+K；
其中，D为标准压印滚轮1的轴线与正下方的从动滚轮2的轴线之间的距离，R1为标准压印滚轮1的半径，R2为从动滚轮2的半径，L为载板3的厚度，K为半导体晶圆4的厚度。
其中，L可取为载板3的标称厚度，K可取为半导体晶圆4的标称厚度。或者，在一些实施方式中，步骤A303之前，还包括步骤：
实测载板3的厚度和半导体晶圆4的厚度。
可采用现有的任意测厚技术来测量载板3的厚度和半导体晶圆4的厚度，在测量时，可以测量多点的厚度，并以多点厚度的平均值作为厚度的实测值。从而，L取为载板3的厚度的实测值，K取为半导体晶圆4厚度的实测值。
其中，可以在载板3上表面设置定位凹槽（此时的载板3的厚度L是指定位凹槽位置的厚度，且定位凹槽的深度小于半导体晶圆4的厚度），步骤A304中，把半导体晶圆4放入该定位凹槽中，以实现半导体晶圆4与载板3之间的相对位置定位，避免半导体晶圆4与载板3在压印过程中发生相对移动，保证电路凹槽的压印位置准确。此外，也可以在载板3上表面设置多个定位凸起（定位凸起的高度小于半导体晶圆4的厚度），步骤A304中，把半导体晶圆4放入在这些定位凸起之间，使半导体晶圆4的边缘与所有定位凸起相抵，以实现半导体晶圆4与载板3之间的相对位置定位。
步骤A305中，例如图2的情况，使所有标准压印滚轮1沿顺时针方向同步转动，从而驱动半导体晶圆4与载板3朝左移动的同时，标准压印滚轮1上的微纳凸起101在半导体晶圆4的介质层上压印出对应的子电路凹槽。其中，可以分别用多个高定位精度的电机（如超声电机）驱动各标准压印滚轮1同步同向转动，也可以用一个电机通过传动机构驱动各标准压印滚轮1同步同向转动。
优选地，为了保证各标准压印滚轮1压印的子电路凹槽之间的相对位置正确，从而保证这些子电路凹槽能够组合成正确的整体电路凹槽，在步骤A302之后和步骤A305之前，还包括步骤：
A306.调整各标准压印滚轮1的初始旋转角度。
具体地，可以用半导体晶圆4最前端的边沿点（即沿移动方向最前面的边沿点，例如图2中，移动方向向左，则该最前端的边沿点是最左边的边沿点）作为基准点，用各标准子电路最前端的电路点（即沿移动方向最前面的电路点）作为各标准子电路的参考点，获取首个标准压印滚轮1（首个标准压印滚轮1是指半导体晶圆4最先接触的标准压印滚轮1，例如图2中，最右侧的标准压印滚轮1为首个标准压印滚轮1）对应的标准子电路的参考点相对基准点在前后方向（即移动方向）的预设距离（可根据实际需要设置），并获取其它各个标准压印滚轮1对应的标准子电路的参考点相对首个标准压印滚轮1对应的标准子电路的参考点在前后方向的距离（该间隔距离由待制备的芯片电路决定），记为间隔距离，根据该预设距离调整首个标准压印滚轮1的初始旋转角度，使首个标准压印滚轮1对应的标准子电路的参考点的压印位置相对基准点在前后方向的距离等于该预设距离，并调节其它各个标准压印滚轮1的初始旋转角度，使其它各个标准压印滚轮1对应的标准子电路的参考点的压印位置相对首个标准压印滚轮1对应的标准子电路的参考点在前后方向的距离等于相应的间隔距离。
例如，把各标准压印滚轮1上对应于参考点的微纳凸起101位置点作为参照凸点，以标准压印滚轮1周面点（即周面上的点）与该标准压印滚轮最低点之间在周向上的角度偏差作为该周面点的旋转角度，并以工作时标准压印滚轮1的旋转方向为该旋转角度正方向，通过以下公式计算得到首个标准压印滚轮1的参照凸点的初始旋转角度：
a1=-L1/R1；a1为首个标准压印滚轮1的参照凸点的初始旋转角度，L1为首个标准压印滚轮1对应的标准子电路的参考点相对基准点在前后方向的预设距离；
并通过以下公式计算其它各个标准压印滚轮1的参照凸点的初始旋转角度：
ai=a1-△Li/R1；其中，i为其它标准压印滚轮1的序号，i取1至n，n为其它标准压印滚轮1的总数，ai为第i个其它标准压印滚轮1的参照凸点的初始旋转角度，△Li为第i个其它标准压印滚轮1对应的间隔距离（即第i个其它标准压印滚轮1对应的标准子电路的参考点相对首个标准压印滚轮1对应的标准子电路的参考点在前后方向的距离）；
最后根据首个标准压印滚轮1的参照凸点的初始旋转角度调整标准压印滚轮1的初始旋转角度，并根据其它各个标准压印滚轮1的参照凸点的初始旋转角度调整其它各个标准压印滚轮1的初始旋转角度。
具体地，步骤A4包括：在整体电路凹槽中镀铜。
其中，可直接在整体电路凹槽中镀铜，也可以先在整体电路凹槽的槽底溅射一层种子层，再在该种子层上镀铜。
综上所述，该循环印刷式集成电路制备方法，通过结合活字印刷术的思想，采用具有微纳凸起101的标准压印滚轮1组合进行压印，实现对目标复杂电路的电路凹槽的形成，再通过镀铜的方式，最终实现对目标复杂电路的制备。该方法具有以下优点：
1、具有微纳凸起101的标准压印滚轮1可以重复循环使用，只需对不同的标准压印滚轮1进行顺序和位置方面的调整即可组合用于制备不同的电路；
2、可适用于对多种复杂电路的制备；
3、有效节省对不同型号芯片的芯片电路制备过程的模具准备时间，有效提升整体生产效率。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种循环印刷式集成电路制备方法，其特征在于，用于对基于标准子电路设计的芯片电路进行制备，包括步骤：
A1.把待制备的芯片电路分解为多个子电路，记为实际子电路；
A2.根据所述实际子电路匹配出对应的标准子电路；
A3.选用与各所述标准子电路对应的标准压印滚轮，依次在半导体晶圆表面的介电层上滚压出对应各所述标准子电路的子电路凹槽，以组成所述待制备的芯片电路的整体电路凹槽；所述标准压印滚轮的周面上设置有与对应标准子电路匹配的微纳凸起；
A4.在所述整体电路凹槽中填充金属，得到芯片电路。
2.根据权利要求1所述的循环印刷式集成电路制备方法，其特征在于，所述子电路包括横向子电路、纵向子电路和不规则向子电路；所述标准子电路包括横向标准子电路、纵向标准子电路和不规则向标准子电路。
3.根据权利要求1所述的循环印刷式集成电路制备方法，其特征在于，步骤A2包括：
利用图像匹配方法，从标准子电路数据库中匹配出与所述实际子电路对应的标准子电路。
4.根据权利要求3所述的循环印刷式集成电路制备方法，其特征在于，步骤A2之后和步骤A3之前，还包括步骤：
A5.若存在匹配不成功的实际子电路，则制备与匹配不成功的实际子电路匹配的压印滚轮，作为临时的标准压印滚轮。
5.根据权利要求4所述的循环印刷式集成电路制备方法，其特征在于，步骤A5之后，还包括步骤：
A6.评估匹配不成功的实际子电路是否可以作为标准子电路，若可以，则基于匹配不成功的实际子电路更新所述标准子电路数据库，并把所述临时的标准压印滚轮作为新的标准压印滚轮。
6.根据权利要求1所述的循环印刷式集成电路制备方法，其特征在于，步骤A3包括：
A301.选用与各所述标准子电路对应的标准压印滚轮；
A302.使各所述标准压印滚轮相互平行且沿一垂直于轴线的直线间隔排布；
A303.在每个标准压印滚轮的正下方设置从动滚轮；
A304.把所述半导体晶圆固定在一块载板上，且设置有介电层的一面朝上；
A305.把所述半导体晶圆和所述载板放入所述标准压印滚轮和所述从动滚轮之间，使各所述标准压印滚轮同步同向转动，以驱动所述半导体晶圆和所述载板前移的同时在所述介电层上压印出所述子电路凹槽，以组成所述整体电路凹槽。
7.根据权利要求6所述的循环印刷式集成电路制备方法，其特征在于，步骤A302中，使相邻的所述标准压印滚轮之间的间隔不小于所述载板的半长。
8.根据权利要求6所述的循环印刷式集成电路制备方法，其特征在于，步骤A303中，使各所述标准压印滚轮的轴线与正下方的所述从动滚轮的轴线之间的距离满足以下条件：
D=R1+R2+L+K；
其中，D为所述标准压印滚轮的轴线与正下方的所述从动滚轮的轴线之间的距离，R1为所述标准压印滚轮的半径，R2为所述从动滚轮的半径，L为所述载板的厚度，K为所述半导体晶圆的厚度。
9.根据权利要求8所述的循环印刷式集成电路制备方法，其特征在于，步骤A303之前，还包括步骤：
实测所述载板的厚度和所述半导体晶圆的厚度。
10.根据权利要求1所述的循环印刷式集成电路制备方法，其特征在于，步骤A4包括：
在所述整体电路凹槽中镀铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311189724.0A CN116936470B (zh) | 2023-09-15 | 2023-09-15 | 一种循环印刷式集成电路制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311189724.0A CN116936470B (zh) | 2023-09-15 | 2023-09-15 | 一种循环印刷式集成电路制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116936470A true CN116936470A (zh) | 2023-10-24 |
| CN116936470B CN116936470B (zh) | 2023-12-15 |
Family
ID=88382855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311189724.0A Active CN116936470B (zh) | 2023-09-15 | 2023-09-15 | 一种循环印刷式集成电路制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936470B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060240360A1 (en) * | 2005-04-20 | 2006-10-26 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board using imprinting process |
| CN101410250A (zh) * | 2006-01-24 | 2009-04-15 | 迈克罗拉布私人有限公司 | 复合层状材料和器件的低成本制造方法 |
| US20100001434A1 (en) * | 2006-01-24 | 2010-01-07 | Mycrolab Pty Ltd | Stamping Methods and Devices |
| CN105608248A (zh) * | 2014-11-14 | 2016-05-25 | 英飞凌科技股份有限公司 | 具有印痕的集成电路及其制造方法、形成设备和验证系统 |
| CN113411965A (zh) * | 2021-04-30 | 2021-09-17 | 广东工业大学 | 一种嵌入式精细线路的制作方法 |
-
2023
- 2023-09-15 CN CN202311189724.0A patent/CN116936470B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060240360A1 (en) * | 2005-04-20 | 2006-10-26 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board using imprinting process |
| CN101410250A (zh) * | 2006-01-24 | 2009-04-15 | 迈克罗拉布私人有限公司 | 复合层状材料和器件的低成本制造方法 |
| US20100001434A1 (en) * | 2006-01-24 | 2010-01-07 | Mycrolab Pty Ltd | Stamping Methods and Devices |
| CN105608248A (zh) * | 2014-11-14 | 2016-05-25 | 英飞凌科技股份有限公司 | 具有印痕的集成电路及其制造方法、形成设备和验证系统 |
| CN113411965A (zh) * | 2021-04-30 | 2021-09-17 | 广东工业大学 | 一种嵌入式精细线路的制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 杨波: "微纳结构图案化制备方法", 科技展望, no. 21, pages 320 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116936470B (zh) | 2023-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116936470B (zh) | 一种循环印刷式集成电路制备方法 | |
| CN108569056B (zh) | 压印装置 | |
| CN105322736B (zh) | 制造层积铁芯的方法 | |
| CN1672864A (zh) | 电动剃须刀内刀的制造方法 | |
| CN111106199A (zh) | 一种Mark点图形及其制备方法 | |
| CN203155846U (zh) | 马达壳冲压成型模具 | |
| CN115295520B (zh) | Qfn冲压框架、冲压模具及制备方法 | |
| JP2011011214A (ja) | 穴あき部材の製造方法及びその製造装置 | |
| CN105834307B (zh) | 金属薄板坐标网格冲压模具 | |
| CN108127030B (zh) | 一种折弯机压模方法 | |
| TWI680042B (zh) | 棘輪棘齒多次加工之結構與方法 | |
| CN1545723A (zh) | 半导体晶片 | |
| CN213162909U (zh) | 批量压铆轴安装系统的定位机构 | |
| CN109175176B (zh) | 一种汽车零件及其生产工艺 | |
| CN210877062U (zh) | 一种一次切角折弯成型模具 | |
| CN1158699C (zh) | 电子部件的制造方法，其制造装置和该制造装置的驱动方法 | |
| CN113967692A (zh) | 一种sma-400引线框架的冲压制作工艺 | |
| CN110641139A (zh) | 提高太阳能电池良率及网版寿命的方法和网版 | |
| JPH10314860A (ja) | プリント基板打抜き用金型 | |
| CN206925216U (zh) | 一种二次冲裁落料模具 | |
| CN218532501U (zh) | 一种汽车底盘上下板落料模具 | |
| CN110027333B (zh) | 一种压印制成的刻度盘及其制作工艺 | |
| CN211965783U (zh) | 一种轨座体制坯模具 | |
| CN217701095U (zh) | 一种铁芯冲齿装置 | |
| CN210773771U (zh) | 一种用于高频继电器腔体的精孔定位高效治具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |