CN116936354A - III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法 - Google Patents
III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法 Download PDFInfo
- Publication number
- CN116936354A CN116936354A CN202310883855.2A CN202310883855A CN116936354A CN 116936354 A CN116936354 A CN 116936354A CN 202310883855 A CN202310883855 A CN 202310883855A CN 116936354 A CN116936354 A CN 116936354A
- Authority
- CN
- China
- Prior art keywords
- wafer
- iii
- compound semiconductor
- quartz ring
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 150000001875 compounds Chemical class 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000010453 quartz Substances 0.000 claims abstract description 75
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 173
- 238000012545 processing Methods 0.000 abstract description 3
- VYQRBKCKQCRYEE-UHFFFAOYSA-N ctk1a7239 Chemical compound C12=CC=CC=C2N2CC=CC3=NC=CC1=C32 VYQRBKCKQCRYEE-UHFFFAOYSA-N 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000013100 final test Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及半导体加工制造技术领域，特别涉及一种III‑V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法。上述方法主要包括提供III‑V族化合物半导体晶圆与第一Si晶圆的异质键合晶圆、第二Si晶圆与第三Si晶圆的直接键合晶圆以及石英环、将石英环放置在直接键合晶圆的表面、在石英环的表面沉积teos层、石英环与异质键合晶圆临时键合、使用grinding机台去除teos层及相同厚度的III‑V族化合物半导体晶圆、测量III‑V族化合物半导体晶圆的剩余厚度、选择其他厚度的石英环重复上述步骤、使用grinding机台再次进行减薄。上述方法能够对异质键合的晶圆进行减薄，避免损伤小尺寸第二代半导体晶圆。
Description
技术领域
本发明涉及半导体加工制造技术领域，特别涉及一种III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法。
背景技术
第二代半导体是以III-V族材料结合的化合物半导体，作为典型代表有InP和GaAs两种直接带隙半导体材料，都具有较大的禁带宽度、光电转换效率高、电子迁移率高、抗辐射能力强、适应较恶劣的工作环境和良好的导热性等优点，使得第二代半导体材料在通信、卫星、智能驾驶和人工智能等领域大放异彩。
由于工艺技术水平的限制，使得我国目前主要使用的GaAs晶圆与InP晶圆均为小尺寸晶圆，包括2inch、3inch、4inch和6inch，暂时未具有制备8inch晶圆的水平。
为了可以利用第二代半导体的优秀性能，则需要将小尺寸的第二代半导体晶圆与大尺寸的Si晶圆进行异质键合，再将小尺寸晶圆的多余厚度去除，使整个器件的光电性能达到设计要求。但由于第二代半导体晶圆制备非常困难、成本很高且材质易碎，而现有的减薄设备均适用于大尺寸的晶圆加工工作，小尺寸晶圆在进行减薄的过程中，机台无法准确检测其实际厚度，容易发生碎片现象，因此亟需一种小尺寸晶圆与Si晶圆异质键合后的背部减薄方法。
发明内容
本发明的目的是为了克服已有技术的缺陷，提出一种III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法，能够对异质键合后的晶圆进行背部减薄。
为实现上述目的，本发明采用以下具体技术方案：
本发明提供的III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法，包括如下步骤：
S1、提供III-V族化合物半导体晶圆与第一Si晶圆的异质键合晶圆、第二Si晶圆与第三Si晶圆的直接键合晶圆以及石英环组，并使用清洗液进行清洗；
III-V族化合物半导体晶圆与第一Si晶圆的中心重合，第二Si晶圆与第三Si晶圆的中心重合；III-V族化合物半导体晶圆与第二Si晶圆的大小相同，第一Si晶圆与第三Si晶圆的大小相同；石英环组包含至少两个石英环，每个石英环的中间均设置有与III-V族化合物半导体晶圆及第二Si晶圆大小相同的孔洞，石英环组中石英环的厚度均小于III-V族化合物半导体晶圆的厚度且石英环的厚度依次减小；
S2、在第一Si晶圆的表面涂覆临时键合胶；
S3、将石英环放置在直接键合晶圆的表面，保证石英环的中心与第二Si晶圆及第三Si晶圆的中心重合；
S4、将步骤S3放置完成后的直接键合晶圆及石英环送入CVD机台，在石英环的表面沉积teos层，使得teos层、石英环及临时键合胶的厚度之和等于III-V族化合物半导体晶圆的厚度；
S5、将涂覆有临时键合胶的异质键合晶圆放置在加热盘上，升高温度至第一设定值，将步骤S4沉积teos层后的石英环放置在异质键合晶圆上，保证石英环的中心与III-V族化合物半导体晶圆及第一Si晶圆的中心重合；再将加热盘温度降至室温完成石英环与异质键合晶圆的临时键合，使得沉积有teos层的石英环的厚度与III-V族化合物半导体晶圆的厚度一致；
S6、将步骤S5临时键合后的石英环与异质键合晶圆送入grinding机台中，去除teos层以及与teos层相同厚度的III-V族化合物半导体晶圆；
S7、将步骤S6去除完成后的石英环与异质键合晶圆放置在加热盘上，升高温度至第二设定值，使临时键合胶失去粘性，取下石英环，并洗去异质键合晶圆表面残留的临时键合胶，测量III-V族化合物半导体晶圆的剩余厚度；
S8、根据步骤S7测得的剩余厚度选择其他厚度的石英环，重复步骤S2～S7，直至III-V族化合物半导体晶圆的剩余厚度小于第一预定值；
S9、使用grinding机台对厚度小于第一预定值的III-V族化合物半导体晶圆进行减薄至第二预定值，得到减薄后的异质键合晶圆。
进一步地，III-V族化合物半导体晶圆为InP或GaAs晶圆。
进一步地，步骤S4中，teos层的厚度小于等于50μm，以保证teos层的质量使其在减薄过程中的去除量与III-V族化合物半导体晶圆的去除量相同。
进一步地，步骤S6中，使用带有光学测量的Z2减薄单元去除teos层以及与teos层相同厚度的III-V族化合物半导体晶圆；步骤S9中，使用grinding机台中的Z3单元对厚度小于第一预定值的III-V族化合物半导体晶圆进行减薄至第二预定值。
本发明能够取得如下技术效果：
本发明提供的III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法，能够对异质键合后的晶圆进行减薄，同时避免损伤小尺寸第二代半导体晶圆。
附图说明
图1是根据本发明实施例提供的III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法的流程示意图。
图2a、2b以及2c分别是根据本发明实施例提供的InP晶圆与第一Si晶圆的异质键合晶圆、第二Si晶圆与第三Si晶圆的直接键合晶圆以及石英环的主视图。
图3a、3b以及3c分别是根据本发明实施例提供的InP晶圆与第一Si晶圆的异质键合晶圆、第二Si晶圆与第三Si晶圆的直接键合晶圆以及石英环的俯视图。
图4a和图4b分别是根据本发明实施例提供的涂覆有临时键合胶的InP晶圆与第一Si晶圆的异质键合晶圆的主视图与俯视图。
图5a和图5b分别是根据本发明实施例提供的放置有石英环的第二Si晶圆与第三Si晶圆的直接键合晶圆的主视图与俯视图。
图6a和图6b分别是根据本发明实施例提供的沉积有teos层的石英环的主视图与俯视图。
图7a和图7b分别是根据本发明实施例提供的临时键合后的InP晶圆与第一Si晶圆的异质键合晶圆与石英环的主视图与俯视图。
图8a和图8b分别是根据本发明实施例提供的InP晶圆减薄后的实际效果图与最终测试厚度示意图。
其中的附图标记包括：
InP晶圆1、第一Si晶圆2、第二Si晶圆3、第三Si晶圆4、石英环5、临时键合胶6、teos层7。
具体实施方式
在下文中，将参考附图描述本发明的实施例。在下面的描述中，相同的模块使用相同的附图标记表示。在相同的附图标记的情况下，它们的名称和功能也相同。因此，将不重复其详细描述。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，而不构成对本发明的限制。
本发明实施例提供一种III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法，图1示出了背部减薄方法的流程，下面将通过具体的实施例详细说明本发明提供的背部减薄的方法。
S1、准备InP晶圆1与第一Si晶圆2的异质键合晶圆、第二Si晶圆3与第三Si晶圆4的直接键合晶圆以及石英环组，并使用SC-1清洗液对上述部件的表面进行清洗以保证洁净度。
InP晶圆1的大小为2inch，厚度350μm；第一Si晶圆2和第三Si晶圆4的大小为8inch，第二Si晶圆3的大小为2inch；石英环组包含有不同厚度的石英环5，如300μm、250μm、200μm、150μm、100μm及50μm等，每个石英环5的大小均为8inch且中心加工有2inch的孔洞。
图2a、图2b以及图2c分别示出了InP晶圆1与第一Si晶圆2的异质键合晶圆、第二Si晶圆3与第三Si晶圆4的直接键合晶圆以及石英环5的主视结构，图3a、图3b以及图3c示出了InP晶圆与第一Si晶圆的异质键合晶圆、第二Si晶圆与第三Si晶圆的直接键合晶圆以及石英环的俯视结构，如图2a、图2b、图2c、图3a、图3b以及图3c所示，InP晶圆1与第一Si晶圆2的中心重合，第二Si晶圆3与第三Si晶圆4的中心重合。
S2、使用旋涂法在异质键合晶圆的第一Si晶圆2的表面涂覆一层厚度20μm的临时键合胶6备用。图4a和图4b分别示出了涂覆有临时键合胶的InP晶圆与第一Si晶圆的异质键合晶圆的主视结构与俯视结构。
S3、将300μm厚的石英环5放置在直接键合晶圆表面，保证石英环5的中心与第二Si晶圆3及第三Si晶圆4的中心重合。图5a和图5b分别示出了放置有石英环的第二Si晶圆与第三Si晶圆的直接键合晶圆的主视结构与俯视结构。
S4、将步骤S3中放置完成后的直接键合晶圆与石英环5送入CVD机台，在石英环5的表面沉积厚度不超过50μm的teos层7，保证沉积的teos层7、石英环5以及临时键合胶6的总厚度之和与InP晶圆1的厚度一致。图6a和图6b分别示出了沉积有teos层的石英环的主视结构与俯视结构。
teos层7的厚度不超过50μm用于保证teos层7的质量，使其在后续减薄过程中的去除量与InP晶圆1的去除量相同。
S5、将涂覆有临时键合胶6的异质键合晶圆放置在加热盘上，待温度升高至165～180℃，将步骤S4沉积teos层7后的石英环5放置在异质键合晶圆上，并保证石英环5的中心与InP晶圆1及第一Si晶圆2的中心重合，对石英环5施加一定的压力并保持三分钟，再将加热盘降至室温，完成石英环5与异质键合晶圆的临时键合，此时沉积有teos层7的石英环5的厚度与InP晶圆1的厚度一致。图7a和图7b分别示出了临时键合后的InP晶圆与第一Si晶圆的异质键合晶圆与石英环的主视结构与俯视结构。
S6、将步骤S5临时键合后的石英环5与异质键合晶圆送入grinding机台中，使用带有光学测量的Z2减薄单元去除teos层7以及与teos层7相同厚度的InP晶圆1。
S7、将步骤S6去除完成后的石英环5与异质键合晶圆放置在加热盘上，升高温度至200～210℃并保持五分钟，待临时键合胶6失去粘性后取下石英环5，并清洗异质键合晶圆表面残留的临时键合胶6，测量清洗后的InP晶圆1的厚度。
S8、根据步骤S7测得的InP晶圆1的厚度重新选择厚度较薄的石英环5，重复上述步骤S2～S7，直至InP晶圆1的厚度小于50μm。
S9、当InP晶圆1的厚度小于50μm时，不再使用石英环5辅助减薄InP晶圆1，而是根据InP晶圆1的实际厚度选择grinding的Z3单元进行超精密减薄，以1μm/min的去除速率将InP晶圆1减薄至第二设定值，得到减薄后的异质键合晶圆，图8a和图8b分别示出了InP晶圆减薄后的实际效果与最终测试厚度。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
以上本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所作出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。
Claims (4)
1.一种III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法，其特征在于，包括如下步骤：
S1、提供III-V族化合物半导体晶圆与第一Si晶圆的异质键合晶圆、第二Si晶圆与第三Si晶圆的直接键合晶圆以及石英环组，并使用清洗液进行清洗；
所述III-V族化合物半导体晶圆与所述第一Si晶圆的中心重合，所述第二Si晶圆与所述第三Si晶圆的中心重合；所述III-V族化合物半导体晶圆与所述第二Si晶圆的大小相同，所述第一Si晶圆与所述第三Si晶圆的大小相同；所述石英环组包含至少两个石英环，每个石英环的中间均设置有与所述III-V族化合物半导体晶圆及所述第二Si晶圆大小相同的孔洞，所述石英环组中石英环的厚度均小于所述III-V族化合物半导体晶圆的厚度且石英环的厚度依次减小；
S2、在所述第一Si晶圆的表面涂覆临时键合胶；
S3、将所述石英环放置在所述直接键合晶圆的表面，保证所述石英环的中心与所述第二Si晶圆及所述第三Si晶圆的中心重合；
S4、将步骤S3放置完成后的所述直接键合晶圆及所述石英环送入CVD机台，在所述石英环的表面沉积teos层，使得所述teos层、所述石英环及所述临时键合胶的厚度之和等于所述III-V族化合物半导体晶圆的厚度；
S5、将涂覆有临时键合胶的所述异质键合晶圆放置在加热盘上，升高温度至第一设定值，将步骤S4沉积teos层后的所述石英环放置在所述异质键合晶圆上，保证所述石英环的中心与所述III-V族化合物半导体晶圆及所述第一Si晶圆的中心重合；再将加热盘温度降至室温完成所述石英环与所述异质键合晶圆的临时键合，使得沉积有teos层的所述石英环的厚度与所述III-V族化合物半导体晶圆的厚度一致；
S6、将步骤S5临时键合后的所述石英环与所述异质键合晶圆送入grinding机台中，去除所述teos层以及与所述teos层相同厚度的所述III-V族化合物半导体晶圆；
S7、将步骤S6去除完成后的所述石英环与所述异质键合晶圆放置在加热盘上，升高温度至第二设定值，使所述临时键合胶失去粘性，取下所述石英环，并洗去所述异质键合晶圆表面残留的临时键合胶，测量所述III-V族化合物半导体晶圆的剩余厚度；
S8、根据步骤S7测得的剩余厚度选择其他厚度的石英环，重复步骤S2～S7，直至所述III-V族化合物半导体晶圆的剩余厚度小于第一预定值；
S9、使用grinding机台对厚度小于第一预定值的所述III-V族化合物半导体晶圆进行减薄至第二预定值，得到减薄后的异质键合晶圆。
2.根据权利要求1所述的III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法，其特征在于，所述III-V族化合物半导体晶圆为InP晶圆或GaAs晶圆。
3.根据权利要求1所述的III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法，其特征在于，步骤S4中，所述teos层的厚度小于等于50μm，以保证teos层的质量使其在减薄过程中的去除量与所述III-V族化合物半导体晶圆的去除量相同。
4.根据权利要求1所述的III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法，其特征在于，步骤S6中，使用带有光学测量的Z2减薄单元去除所述teos层以及与所述teos层相同厚度的所述III-V族化合物半导体晶圆；步骤S9中，使用grinding机台中的Z3单元对厚度小于第一预定值的所述III-V族化合物半导体晶圆进行减薄至第二预定值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310883855.2A CN116936354A (zh) | 2023-07-18 | 2023-07-18 | III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310883855.2A CN116936354A (zh) | 2023-07-18 | 2023-07-18 | III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116936354A true CN116936354A (zh) | 2023-10-24 |
Family
ID=88389055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310883855.2A Pending CN116936354A (zh) | 2023-07-18 | 2023-07-18 | III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936354A (zh) |
-
2023
- 2023-07-18 CN CN202310883855.2A patent/CN116936354A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100233838A1 (en) | Mounting of Solar Cells on a Flexible Substrate | |
| CN104247047B (zh) | 多结太阳能电池装置的制造 | |
| US10586850B2 (en) | Handle for semiconductor-on-diamond wafers and method of manufacture | |
| US10593824B2 (en) | Ultra-thin flexible rear-contact Si solar cells and methods for manufacturing the same | |
| CN110214369A (zh) | 用于键合芯片的方法和装置 | |
| JPH1187200A (ja) | 半導体基板及び半導体装置の製造方法 | |
| CN110970340B (zh) | 一种柔性InP HBT器件及其制备方法 | |
| US11222864B2 (en) | Semiconductor wafer processing arrangement employing an adhesive sheet and method for processing a semiconductor wafer | |
| CN111326467A (zh) | 一种柔性无机半导体薄膜及其制备方法 | |
| CN116936354A (zh) | III-V族化合物半导体晶圆与Si晶圆异质键合背部减薄的方法 | |
| CN116856051A (zh) | 降低外延层破碎几率的金刚石基氮化镓晶圆的制备方法 | |
| WO2021192938A1 (ja) | 接合ウェーハの製造方法及び接合ウェーハ | |
| Dekker et al. | Substrate transfer: Enabling technology for RF applications | |
| EP3836233A1 (en) | Flexible solar cell and manufacturing method therefor | |
| CN114477075B (zh) | 一种片上集成微纳结构的加工方法、红外探测器 | |
| CN111900106B (zh) | 一种大面积柔性衬底InP HBT器件及其制备方法 | |
| CN108766930A (zh) | 一种新型便捷且低廉的晶圆夹具制作方法、晶圆夹具及使用方法 | |
| US20100035405A1 (en) | Method for mounting a thinned semiconductor wafer on a carrier substrate | |
| KR940008022B1 (ko) | 화합물 반도체를 이용한 이종 반도체간 접합방법 | |
| CN115966480A (zh) | 小尺寸磷化铟晶圆与8寸硅晶圆的异质键合方法 | |
| CN106783719A (zh) | 一种不易变形的碳化硅基芯片背面工艺 | |
| Dragoi et al. | Reversible wafer bonding for reliable compound semiconductor processing | |
| CN117542729A (zh) | 一种晶圆减薄方法及晶圆 | |
| CN113013064A (zh) | 一种基于硅基载板的化合物半导体晶圆制造工艺 | |
| CN115458464A (zh) | 一种临时键合晶圆的设备及方法、半导体器件的制备工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |