CN116896491A - 具有高效的突发误差校正的决策反馈均衡 - Google Patents

Abstract

接收器、方法和核可以提供具有高效的突发误差校正的决策反馈均衡。一种说明性接收器包括：决策反馈均衡器，该决策反馈均衡器从接收信号推导码元决策；减法器，该减法器针对每个所述码元决策确定均衡误差；以及后处理器，该后处理器对码元决策和均衡误差进行操作，以检测并校正码元决策误差。一种说明性接收方法包括：使用决策反馈均衡器从经滤波的接收信号推导码元决策；针对每个所述码元决策确定均衡误差；以及处理码元决策和均衡误差，以检测并校正码元决策误差。一种生成用于实现以上所描述的接收和方法的电路系统的说明性半导体知识产权核。

Description

具有高效的突发误差校正的决策反馈均衡

技术领域

本公开涉及数字通信接收器，并且更具体地涉及适合用于与高速率信令以及脉冲幅度调制(PAM)/正交幅度调制(QAM)信号星座一起使用的均衡器。

背景技术

大多数集成电路设备已经变得十分复杂，以至于电子设备设计者从头设计集成电路设备是不切实际的。相反，电子设备设计者依靠集成电路布局设计的预先限定的模块化单元，根据需要将它们进行布置并接合，以实现期望设备的各种功能。每个模块化单元都具有预定义的接口和已经由其创造者验证的行为。尽管创造每个模块化单元可能花费大量时间和投资，但模块化单元重新使用和进一步开发的可用性极大地缩减了产品周期时间并实现了更好的产品。预定义的单元可被分层次体系地组织，其中给定的单元包含一个或多个较低级别的单元，并且进而被包含在较高级别的单元中。许多组织都有用于销售或许可的此类预定义模块化单元库，包括例如，嵌入式处理器、存储器、用于不同总线标准的接口、功率转换器、倍频器、传感器换能器接口等。预定义的模块化单元也被称为单元、框、核和宏，这些术语具有不同的含义和变化(“IP核”、“软宏”)，但经常可互换地采用。

可以以不同的方式表达模块化单元，例如，以硬件描述语言(HDL)文件的形式，或以可直接打印至一系列制造工艺掩模上的完全路由的设计的形式。完全路由的设计文件通常是过程特定的，这意味着通常需要额外的设计工作来将模块化单元迁移到不同的过程或制造商。HDL形式的模块化单元需要后续的合成、放置和路由步骤来实现，但它们是过程独立的，这意味着不同的制造商可以应用其优选的自动合成、放置和路由过程，以使用广泛的制造过程来实现单元。由于其更高级别的表示，HDL单元可以更顺应于修改和可变设计参数的使用，而完全路由的单元可以在面积要求、可靠性和性能方面提供更好的可预测性。虽然不存在固定的规则，但数字模块设计更通常被指定为HDL形式，而模拟和混合信号单元更通常被指定为较低级别的物理描述。

对于采用现代数据通信标准(其持续朝向更高的码元速率和更大的每信道码元比特数演进)的设备设计而言，通常需要串行器-解串器(SerDes)核。以更高的码元速率，信道码元在其传播时变得更加被衰减和分散，最终导致信道的接收端处严重的码间干扰(ISI)。当试图检测信道码元时，除了污染接收信号的信道噪声之外，接收器还必须应对这种ISI。

由于其相对低的复杂度，线性均衡器和决策反馈均衡器(DFE)通常优选用于在不过度噪声增强的情况下促进信道码元检测。然而，随着数据速率越来越接近信道容量，这些均衡器可能无法提供足够低的误码率。尤其在高ISI信道中，DFE可能受误差传播影响，导致可使性能显著降级的误差突发。

发明内容

相对应地，本文中公开了提供具有高效的突发误差校正的决策反馈均衡的接收器、方法和核。一种说明性接收器包括：决策反馈均衡器，该决策反馈均衡器从接收信号推导码元决策；减法器，该减法器针对每个所述码元决策确定均衡误差；以及后处理器，该后处理器对码元决策和均衡误差进行操作，以检测并校正码元决策误差。

一种说明性接收方法包括：使用决策反馈均衡器从经滤波的接收信号推导码元决策；针对每个所述码元决策确定均衡误差；以及处理码元决策和均衡误差，以检测并校正码元决策误差。

一种生成用于实现以上所描述的接收和方法的电路系统的说明性半导体知识产权核。

前述接收器、方法和核实现方式中的每一者可以单独或组合地体现，并且可以与以下可选特征中的任何一者或多者组合：1.后处理器通过将均衡误差的大小与阈值进行比较来检测误差退出码元。2.决策反馈均衡器包括将信道响应整形至1+γD的前向滤波器。3.用于检测误差退出码元的阈值是可编程的。4.决策反馈均衡器推导M元PAM码元决策，M>2，并且误差退出码元被限于0和(M-1)。5.后处理器包括度量电路，该度量电路用于针对多个不同的误差突发长度中的每个误差突发长度确定似然差。6.后处理器包括校正器电路，该校正器电路找到最小似然差并在适当时对误差退出码元之前的对应数量的决策误差进行校正。7.度量电路和校正器电路被禁用，直到误差退出码元被检测到。8.处理包括：针对每个误差退出码元找到最小似然差，以及如果最小似然差如此指示，则对误差退出码元之前的相对应数量的决策误差进行校正。

附图说明

图1示出了说明性网络。

图2是说明性交换机的框图。

图3是说明性PAM4眼图。

图4是具有后处理器的说明性的单抽头DFE的框图。

图5是说明性后处理器的框图。

图6是说明性度量电路的示意图。

图7是说明性校正器电路的示意图。

图8是替代的校正器电路的示意图。

图9是针对1+D信道响应的BER相对于SNR的曲线图。

图10是针对1+0.875D信道响应的BER相对于SNR的曲线图。

具体实施方式

尽管在附图和以下描述中给出了特定实施例，但是请记住它们不限制本公开。相反，它们为普通技术人员提供用于辨别包含在所附权利要求书的范围内的替代形式、等效方案和修改的基础。

对于上下文而言，图1示出了诸如可以在数据处理中心中找到的说明性网络，其中多个服务器机架102-106各自包含多个服务器110和至少一个“机架顶部”(TOR)交换机112。TOR交换机112被连接到用于互连和连接到区域网络和互联网的聚合器交换机114。(如本文所使用的，术语“交换机”不仅包括传统的网络交换机，还包括路由器、网桥、集线器和在端口之间转发网络通信分组的其他设备。)服务器110中的每一个通过网络线缆120连接到TOR交换机112，网络线缆120可以传送具有高到足以引起显著的码间干扰(ISI)的码元速率的信号。

图2示出了具有特定于应用的集成电路(ASIC)202的说明性交换机112，该交换机112实现了耦合到用于可插拔模块206的端口连接器204的分组交换功能。可插拔模块206耦合在端口连接器204与线缆连接器208之间，以通过均衡和可选格式转换(例如，电信号与光信号之间的转换)来提高通信性能。可插拔模块206可以符合包括SFP、SFP-DD、QSFP、QSFP-DD和OSFP的各种可插拔模块标准中的任何一种。

可插拔模块206可各自包括重定时器芯片210和微控制器芯片212，微控制器芯片212根据可存储在非易失性存储器214中的固件和参数来控制重定时器芯片210的操作。可插拔重定时器模块206的操作模式和参数可以经由将微控制器芯片212连接到主机设备(例如，交换机112)的双线总线(诸如I2C或MDIO)来设置。微控制器芯片212响应经由双线总线接收到的查询和命令，并响应地从重定时器芯片210的控制寄存器218检取信息并将信息保存到重定时器芯片210的控制寄存器218。

重定时器芯片210包括通过先进先出(FIFO)缓冲器224耦合到线路侧收发器222的主机侧收发器220。收发器可以是具有决策反馈均衡器(DFE)的SerDes核，以实现高波特率接收。图2示出了可选的光电发射器(PE)和光电检测器(PD)模块，以在光线路侧信号与电主机侧信号之间进行转换。尽管图中仅示出了单个通道，但收发器可以支持经由多个相对应的光纤或电导体传送的多个通道。控制器226根据控制寄存器内容协调收发器的操作，并且可以根据通信标准(诸如由美国国家信息技术标准认证标准委员会INCITS发布的光纤信道标准)提供多个通信阶段。

图3是具有三个决策阈值T_0/1、T_1/2、T_2/3的说明性PAM4眼图，DFE可使用这三个决策阈值T_0/1、T_1/2、T_2/3在具有相应目标电平L(0)＝-A、L(1)＝-A/3、L(2)＝A/3和L(3)＝A的四个可能的信道码元0、1、2、3之间进行区分。对于标称信号范围-A至+A，决策阈值被设置为0和+2A/3。噪声、干扰和其他信道效应导致信号的变化、扩展信号路径并且减小眼的大小，从而增加码元检测误差的概率。

图4示出具有后处理的说明性DFE。模数转换器(ADC)402将模拟接收信号r(t)转换为数字接收信号x_k，该数字接收信号x_k可以由前向均衡器(FFE)404滤波以产生具有最小前码间干扰(ISI)的经滤波的接收信号y_k。FFE404可以进一步对信号频谱进行整形，以将后ISI限制为1个码元(即，信道响应1+γD)。也就是说，经滤波的接收信号可被表达为：

y_k＝L(d_k)+γL(d_k-1)+n_k， (1)

其中d_k∈{0，1，2，3}表示发射的PAM4码元，L(d_k)是PAM4码元到其相对应的信号电平的固定映射，并且n_k表示噪声加上一些其他亏损。

加法器406将经滤波的接收信号与反馈信号f_k组合，以产生具有减小的后ISI并由此(在没有显著信道噪声的情况下)具有诸如图3的那些之类的开放型决策眼的经均衡信号s_k。限幅器408将经均衡信号与决策阈值进行比较，以确定码元决策码元映射器410将码元转换至其目标电平/>从而使得减法器409能够计算均衡误差e_k。延迟元件412对目标电平/>进行锁存，从而使得其在下一码元间隔期间可用作前一码元目标电平/>乘法器414通过反馈滤波器系数γ对码元映射器输出进行缩放，以产生用于加法器406的反馈信号f_k。

后处理器420对码元决策和均衡误差进行操作，以检测并校正码元决策误差。在讨论实现方式细节之前，我们提供以下推导来促进理解。

在不丧失一般性的前提下，以下讨论假定标称信号范围是-3至+3，这样，码元0、1、2、3的信号电平分别是-3、-1、+1和+3。经均衡信号s_k可表达为：

或者，相当于：

当发生决策误差而使得时，

对于构想的信噪比(SNR)范围，这可以被假定为意指

当时，/>

在存在决策误差的情况下，经均衡信号从其期望值被移位了在高波特率系统中，DFE抽头γ典型地大于或等于0.5，并且通常大约为1.0。此种移位超出了信号电平与决策阈值之间的距离，可能导致决策误差从一个码元间隔传播到下一码元间隔，从而导致误差突发扩展，直到

在的情况下d_k＝3，或者 (6a)

在的情况下d_k＝0。 (6b)

替代地，足够大的噪声信号n_k在理论上能够克服决策误差移位以结束误差突发，但是在构想的SNR范围中|n_k|＜1.0的概率很高，因此我们在本文中忽略此种替代方案并聚焦于在等式(6a)和(6b)中给出的条件。

等式(6a)和(6b)被定义为误差退出条件，其中相对应的d_k在本文中被规定为“误差退出码元”。以下讨论示出了与误差退出码元相关联的均衡误差明显大于预期的误差水平。

我们定义误差符号意指在存在决策误差/>的情况下se_k∈{±1}，

s_k＝L(d_k)+2γ·se_k-1+n_k (7)

为了简化此种讨论，假定此刻γ＝1。如果误差退出条件(6a)、(6b)未被满足，则我们具有以下：

se_k＝-1·sek_-1 (9)

假定在d_k+Δ前误差退出条件均未被满足，即为突发误差。针对突发误差可以推导出以下等式：

se_k+i＝(-1)ⁱ·se_k，0≤i＜Δ (10)

将均衡误差e_k定义为

考虑以下三种情况下的均衡误差：无决策误差、突发误差、以及误差退出码元。如果不存在决策误差，则均衡误差为

e_k＝n_k (13)

如果存在突发误差则根据(3)、(11)和(12)，均衡误差为

e_k＝n_k (15)

现在，如果在d_k+Δ处突发误差退出，即d_k+Δ满足误差退出条件(6a)或(6b)，根据等式(3)、(5)和(11)，给出均衡误差e_k+Δ如下：

e_k+Δ＝(±2)+n_k+Δ (17)

在构想的SNR范围内|n_k|＜1.0的概率很高，因此等式(17)中的均衡误差明显不同于等式(13)和(15)的均衡误差。当γ低于1时，等式(15)的均衡误差随着等式(17)的误差下降而增加，但根据SNR，它们可保持可区分，直到γ接近0.5，并且在任何情况下它们都应该很容易与不存在决策误差时的均衡误差区分。

汇总(13)、(15)和(17)中所计算的均衡误差，我们可以得到以下：

无决策误差：e_k＝n_k

突发误差：e_k＝n_k

误差退出码元：e_k＝(±2)+n_k

以上计算表明误差退出码元e_k+Δ的均衡误差大小约为2，其明显大于没有决策误差的情况下和突发误差期间的均衡误差。我们可以将这一属性与误差退出条件组合使用，以检测针对具有大的反馈抽头值的DFE的突发误差。

对于可编程误差阈值T_e，如果|e_k|＞T_e且码元决策则/>被宣称为误差退出码元，并且/>可能是单个误差或者是误差突发的结束。(反馈抽头系数γ对于阈值T_e的值而言是一项好的选择。)一旦可能的误差被检测到，则高效的最大似然(ML)搜索可被执行，以验证这些可能的误差是否真的是误差，并且如果是，则对其进行校正。

为了对ML搜索方法进行说明，假定被宣称为误差退出码元，并且使M为从/>往回追溯的最大长度，即，ML搜索在从/>至/>的窗口内被执行。将初始(可变长度的)决策序列定义为：

具有竞争性决策序列：

在(19)中，se_k被重新定义为se_k＝sgn(e_k)，并且在本说明书的其余部分中，该定义被用于se_k。对于经滤波的接收信号的序列Y＝{y_k，y_k-1，…，y_k-i}，的似然值被计算为：

其中

可以从(2)、(12)和(21)的组合表明：

的似然值被计算为：

其中

在(24)中，和/>由下式给出：

我们注意到，由于被假定为误差退出码元，因此/>目./>

使竞争误差e′_k-j通过下式来定义：

可以表明：

e′_k-j＝e_k-j-Δe_k-j (28)

在(29)中，当j＝0和j＝(i+1)时，

定义ΔP_i＝P_i-P′_i。在一些数学运算之后，可以表明，ΔP_i由下式给出：

如果i＝1，则

ΔP_i＝4γ²-4·γ·se_k·e_k+4-4·se_k·e_k-1 (31)

如果i＞1，则

Δe_k-j＝2se_k·(-1)^j-1·(1-γ)，1≤j＜i， (32)

其中，ce_kj由下式给出：

ce_k-j＝(1-γ)²-se_k·(1-γ)·(-1)^j-1·e_k-j (34)

当DFE抽头γ＝1时，

ce_k-j＝0，1≤j＜i， (35)

省去共同因数4，根据(33)，AP_i计算可以进一步被简化为：

ΔP_i＝γ²-γ·se_k·e_k+1-se_k·(-1)^i-1·e_k-i (36)

现在，使得

如果ΔP_{i_min}＜0，则先前的i_min个决策(1≤j≤i_min)是应当被校正的误差，用以下来替换/>

相反，如果ΔP_{i_min}≥0，则决策(1≤j≤M)不需要变化。

如果存在j(1≤j≤M)使得竞争码元决策是无效的，即则使J为此类值中的最小值，使得J-1为可能的误差突发长度的数量。ΔP_i仅对于1≤i<J而不是1≤i≤M才需要被计算，并且过程的其余部分保持不变，

现在，我们将提出的DFE后处理方法汇总如下：(A)针对误差退出码元(码元其中|e_k|>T_e)对码元决策进行监测。(B)当误差退出码元被检测到时，针对不同的突发长度1<i<min{M,J}计算似然差ΔP_i。(C)找到最小似然差和相对应的索引i_min，(D)如果ΔP_{i_min}<0，则用竞争码元决策/>来替换决策/>(1≤j≤i_min)。如果ΔP_{i_min}≥0，不需要进行校正。

对回溯长度M的限制可以被设置为例如32，而不会增加不必要的复杂性。其他限制也可以根据经验来评估是否合适。提出的算法的主要计算负载是(33)和(34)中的序列度量ΔP_i的计算。注意，γ²、(1-γ)²和(1-γ)仅需要针对大的数据区块被计算一次；并且se_k∈{±1}。该算法的整体计算复杂度显著低于最大似然序列检测器(MLSD)，或者甚至低于共同待决申请[代理人案卷号20160.0072]中描述的复杂度降低的2态MLSD的计算复杂度。

图5是说明性后处理器420的框图。后处理器420包括度量电路502，该度量电路502对均衡误差和预期性的误差符号的序列进行操作，以产生可能的误差突发长度的似然差ΔP_i。校正器电路504对似然差ΔP_i进行操作，以找到最小似然差及其对应的索引i_min。如果最小似然差小于0，则校正器电路504将误差退出码元之前的i_min个码元决策替换为其竞争码元决策。

控制电路506评估来自决策反馈均衡器的码元决策和均衡误差的序列，以检测潜在的误差退出码元，使度量电路502和校正器电路504能够仅在此类码元被检测到时才进行操作。注意，电路502、504具有在这些电路“被禁用”时持续操作的移位寄存器。启用相对应电路的后处理操作的就是这些移位寄存器。

图6示出了度量电路502的一个说明性实现方式。度量电路502包括移位寄存器602，该移位寄存器602用于缓冲要被用于度量计算的过去的均衡误差e_k。逆变器的集合604(在此处被示出为乘法器)按照误差符号se_k所指示对过去的均衡误差e_k施加交替的符号变化。乘法器和加法器的集合606对逆变器输出进行缩放和移位，以完成由等式(34)给出的计算。累积型加法器的集合608执行等式(33)中所示的求和。

在图6的左侧，逆变器、乘法器和加法器产生表示等式(33)的前三项的信号610，这对于所有的似然差计算是共享的。沿图6的顶部，加法器的集合将各项进行组合以提供针对不同的可能的突发长度的似然差ΔP_i中的每个似然差，这些似然差被提供至校正器电路504。

图7示出了校正器电路504的一个说明性实现方式。该电路包括码元决策移位寄存器702，该码元决策移位寄存器702具有多路复用器来在相对应的替换控制信号r_k-j被断言时用竞争码元决策替换码元决策/>中的一些。加法器的集合704将预期性的误差符号se_k(具有交替符号变化)加至过去的码元决策，以计算竞争码元决策/>这些竞争码元决策/>不必是有效的决策码元。评估电路706包括比较器集合，以确定竞争码元决策中的每个竞争码元决策是够在0与M-1(包含性)之间的范围中，并且如果是，则断言比较器输出。评估电路706包括逻辑与门链，以仅在所有的更新近的竞争码元决策也都有效的情况下传递比较器输出，并且否则封锁比较器输出。对于被断言并通过与门进行传递的那些比较器输出，多路复用器的集合708选择来自度量电路502的相对应的似然差ΔP_i；否则，多虑复用器输出0。比较和选择(CAS)单元链710中的每个CAS单元传递其输入中较小的一者，由此确定最小似然差。CAS单元的比较器输出被逻辑或门链712组合，以推导用于移位寄存器702的多路复用器的替换控制信号r_k-j。

当DFE抽头γ＝1时，后处理器可以被简化。图8示出针对此种情况的说明性实现方式。包括移位寄存器602和逆变器604，以向过去的均衡误差施加交替的符号变化。

参考等式(36)，我们观察到，最小似然差将通过针对有效的竞争码元决策的符号变化的误差的最大值来确定。如图7中所示，有效性信号v_k-i根据码元决策移位寄存器702、加法器704和评估电路706被确定。

多路复用器的集合820传递针对有效的竞争码元决策的符号变化的误差。比较和选择(CAS)单元链821中的每个CAS单元传递其输入中较大的一者，由此确定e_max(符号变化的误差的最大值)。CAS单元的比较器输出被逻辑或门链组合，以推导用于移位寄存器702的多路复用器的替换控制信号r_k-j。注意，然而，除非等式(36)使用e_max产生负值，否则与门的集合822封锁替换控制信号，在这种情况下，期望用其竞争码元决策来替换原始码元决策。

图9是针对模拟的PAM4信号将传统DFE及传统MLSD与所公开的具有后处理的DFE(DFEpp)的性能进行比较的曲线图，该PAM4信号具有含加性白高斯噪声(AWGN)的1+D信道响应。观察到，在感兴趣区域中，DFEpp基本上与MLSD的性能相匹配，在传统的DFE性能之上提高了约2dB的信道信噪比(SNR)。在图10中观察到类似的结果，图10针对模拟的信道响应1+0.875D比较了接收器性能。

一旦完全了解以上公开内容，则众多替代形式、等效物和修改对于本领域技术人员将变得显而易见。虽然针对前述讨论使用PAM4，但所公开的原理可适用于更大的PAM星座并且可适用于QAM信令。虽然假定了正反馈系数值，但所公开的原理类似地适用于负反馈系数值。而且，所公开的分析可容易地扩展至具有合适系数值的DFE的多个反馈抽头。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效方案和修改方案。

Claims (20)

1.一种接收器，包括：

决策反馈均衡器，所述决策反馈均衡器从接收信号推导码元决策；

减法器，所述减法器针对每个所述码元决策确定均衡误差；以及

后处理器，所述后处理器对所述码元决策和所述均衡误差进行操作，以检测并校正码元决策误差。

2.如权利要求1所述的接收器，其中，所述后处理器通过将所述均衡误差的大小与阈值进行比较来检测误差退出码元。

3.如权利要求2所述的接收器，其中，所述决策反馈均衡器包括将信道响应整形至1+γD的前向滤波器。

4.如权利要求3所述的接收器，其中，所述阈值是能编程的。

5.如权利要求2所述的接收器，其中，所述决策反馈均衡器推导M元PAM码元决策，M>2，并且误差退出码元被限于0和(M-1)。

6.如权利要求2所述的接收器，其中，所述后处理器包括度量电路，所述度量电路用于针对多个不同的误差突发长度中的每个误差突发长度确定似然差。

7.如权利要求6所述的接收器，其中，所述后处理器进一步包括校正器电路，所述校正器电路找到最小似然差，并且如果所述最小似然差如此指示，则所述校正器电路对所述误差退出码元之前的相对应数量的决策误差进行校正。

8.如权利要求7所述的接收器，其中，所述度量电路和所述校正器电路被禁用，直到误差退出码元被检测到。

9.一种接收方法，包括：

使用决策反馈均衡器从经滤波的接收信号推导码元决策；

针对每个所述码元决策确定均衡误差；以及

处理所述码元决策和所述均衡误差，以检测并校正码元决策误差。

10.如权利要求9所述的方法，其中，所述处理包括将所述均衡误差与阈值进行比较以检测误差退出码元。

11.如权利要求10所述的方法，其中，所述经滤波的接收信号的信道响应为1+γD，并且其中，所述阈值等于γ。

12.如权利要求10所述的方法，其中，所述决策反馈均衡器推导M元PAM码元决策，M>2，并且其中，作为检测误差退出码元的部分，所述比较仅针对最小码元决策值和最大码元决策值被执行。

13.如权利要求10所述的方法，其中，所述处理包括针对多个不同的误差突发长度中的每个误差突发长度确定似然差。

14.如权利要求13所述的方法，其中，所述处理进一步包括：针对每个误差退出码元找到最小似然差，以及如果所述最小似然差超出阈值，则对所述误差退出码元之前的相对应数量的决策误差进行校正。

15.一种生成电路系统的半导体知识产权核，包括：

决策反馈均衡器，所述决策反馈均衡器从经滤波的接收信号推导码元决策；

减法器，所述减法器针对每个所述码元决策确定均衡误差；以及

后处理器，所述后处理器对所述码元决策和所述均衡误差进行操作，以检测并校正码元决策误差。

16.如权利要求15所述的半导体知识产权核，其中，所述后处理器包括比较器，所述比较器将均衡误差与阈值进行比较以检测误差退出码元。

17.如权利要求16所述的半导体知识产权核，其中，所述经滤波的接收信号的信道响应为1+γD，并且其中，所述阈值是能编程的。

18.如权利要求16所述的半导体知识产权核，其中，所述决策反馈均衡器推导M元PAM码元决策，M>2，并且其中，所述误差退出码元被限于最小码元决策值和最大码元决策值。

19.如权利要求16所述的半导体知识产权核，其中，所述后处理器包括度量电路，所述度量电路被配置成用于针对多个不同的误差突发长度中的每个误差突发长度确定似然差。

20.如权利要求19所述的半导体知识产权核，其中，所述后处理器进一步包括校正器电路，所述校正器电路被配置成用于：针对每个误差退出码元找到最小似然差，以及如果所述最小似然差指示存在决策误差，则对所述误差退出码元之前的相对应数量的决策误差进行校正。