CN115550115A - 一种信号判决均衡方法以及装置 - Google Patents

一种信号判决均衡方法以及装置 Download PDF

Info

Publication number
CN115550115A
CN115550115A CN202110745652.8A CN202110745652A CN115550115A CN 115550115 A CN115550115 A CN 115550115A CN 202110745652 A CN202110745652 A CN 202110745652A CN 115550115 A CN115550115 A CN 115550115A
Authority
CN
China
Prior art keywords
decision
equalization
value
expected
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110745652.8A
Other languages
English (en)
Inventor
王玮钰
李焕路
黄志雷
陆玉春
张海洋
周勤煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110745652.8A priority Critical patent/CN115550115A/zh
Priority to PCT/CN2022/090347 priority patent/WO2023273589A1/zh
Priority to EP22831416.7A priority patent/EP4351095A1/en
Publication of CN115550115A publication Critical patent/CN115550115A/zh
Priority to US18/397,782 priority patent/US20240129168A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种信号的判决均衡方法以及装置，用于提升均衡性能，降低均衡后的误码率。包括：获取输入信号，输入信号为PAM信号或者为PAM信号经过预均衡后输出的预均衡信号；确定输入信号的判决电路；获取判决电路的第一组判决阈值和第一均衡期望值；根据第一组均衡期望值、第一组判决阈值以及输入信号确定输入信号的判决值并输出判决值；根据判决值和输入信号更新第一组均衡期望值中的判决值对应的第一均衡期望值为第二均衡期望值得到第二组均衡期望值；根据第二均衡期望值更新第一组判决阈值中的至少一个判决阈值得到第二组判决阈值。

Description

一种信号判决均衡方法以及装置
技术领域
本申请涉及通信领域，尤其涉及一种信号判决均衡方法以及装置。
背景技术
随着网络用户需求和数据流量的持续增加，高速链路技术成为芯片和接口的基础技术，包括电互联链路和光互联链路。从50Gbps传输系统开始，光电链路传输信号已经从非归零编码(non-return-to-zero，NRZ)逐渐过渡到脉冲幅度调制(pulse amplitudemodulation，PAM)，多电平的调制方式使得各种光电器件和信道的非线性特性开始显现出来，其造成的原因主要是光链路中发射端的啁啾与光纤色散的相互作用。电链路中发端的高低电平充放电，以及收端连续时间线性均衡器(continuous time linear equalizer,CTLE)等造成的非线性效应。
链路中的非线性特性不但引入了码间干扰，而且导致信号失真，极大地影响了系统的传输特性，阻碍了系统数据传输速率的进一步提升。
传统的线性自适应滤波器由于线性特性限制了其逼近非线性函数的能力，使滤波性能不尽如人意，无法很好地应对这一特性。近年来非线性滤波理论已成为业界研究的热点，对于目前100Gbps和未来更高速的传输系统，非线性均衡将成为一个关键的技术能力。
发明内容
本申请实施例提供了一种信号判决均衡方法以及装置，用于对信号实现最优化均衡和判决，进而提升均衡性能，降低均衡后的误码率。
第一方面，本申请实施例提供一种信号判决均衡方法，具体包括：该判决均衡装置获取输入信号，该输入信号为脉冲幅度调制(pulse amplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号(如为该PAM信号在经过前馈均衡器(feedforward equalizer，FFE)预均衡输出的预均衡信号)；然后该判决均衡装置确定该输入信号的判决电路；同时该判决均衡装置还获取该判决电路对应的第一组判决阈值和第一均衡期望值；然后该判决均衡装置根据该第一组均衡期望值、该第一组判决阈值以及该输入信号确定该输入信号的判决值，并输出该判决值；同时该判决均衡信号根据该判决值和该输入信号更新该第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，其中，该第一均衡期望值为该判决值对应的均衡期望值；最后该判决均衡装置根据该第二均衡期望值更新该第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，其中，该第二组判决阈值和该第二组均衡期望值用于该判决电路的下一次判决均衡。
可以理解的是，本实施例是提供的技术方案中，仅选择最终输出该判决值的判决电路的判决均衡过程进行说明，但是并未限定其他判决电路是否进行判决均衡。即在本方案中，一种可能实现方案中，其他判决电路同样也可以进行判决均衡，但是输出的均衡信号并未被选择；另一种可能实现方案中，其他判决电路并未进行判决均衡。
本实施例提供的技术方案中，该判决均衡装置根据判决电路的输入信号、该输入信号对应的判决值以及该判决值对应的均衡期望值对于判决电路的各个判决阈值进行独立迭代更新，可以更加有效的对信号实现最优化均衡和判决，进而提升均衡性能，降低均衡后的误码率。
可选的，该判决均衡装置在根据该判决值和该输入信号更新该第一组均衡期望值中的第一均衡期望值为第二均衡期望值时可以采用如下几种可能实现方式：
一种可能实现方式中，该判决均衡装置在每次进行判决均衡得到判决值之后就更新迭代判决电路对应的均衡期望值。一种示例性方案中，该方案具体包括：该判决均衡装置根据该第一均衡期望值和该输入信号确定该判决电路的判决误差；然后根据该判决误差更新该第一均衡期望值为该第二均衡期望值。这样可以迅速的实现均衡期望值与判决阈值的收敛过程，从而实现对信号的线性和非线性均衡。
可选的，本实施例中，该判决误差等于该第一均衡期望值减去该输入信号。
可选的，该判决均衡装置根据该判决误差更新该第一均衡期望值为该第二均衡期望值的方法具体包括：
一种可能实现方式中，该判决均衡装置根据该判决误差和第一公式更新该第一均衡期望值为该第二均衡期望值；
该第一公式为：
EVnew＝EVold-sign(ek)；
其中，该EVnew用于指示该第二均衡期望值，该EVold用于指示该第一均衡期望值，所述ek用于指示所述判决误差，所述k用于指示当前时刻。
另一种可能实现方式中，该判决均衡装置根据该判决误差和第二公式更新该第一均衡期望值为该第二均衡期望值；
该第二公式为：
EVnew＝EVold-μ*(ek)；
其中，该EVnew用于指示该第二均衡期望值，该EVold用于指示该第一均衡期望值，所述ek用于指示所述判决误差，所述μ用于指示预设常数，所述k用于指示当前时刻。
另一种可能实现方式中，该判决均衡装置在判决电路上的某一均衡期望值进行预设次数的判决均衡之后更新迭代该均衡期望值(即该判决电路上的某一个均衡期望值判决次数达到该预设次数，比如，均衡期望值为EV33对应的判决值输出了4次之后，更新该均衡期望值EV33为EV33，new)。一种示例性方案中，该方案具体包括：该判决均衡装置根据该输入信号和该第一均衡期望值得到判决误差，该判决均衡装置记录该判决误差生成判决误差集合，该判决误差集合包括该第一均衡期望值对应的判决误差；在该判决误差集合中判决误差的数量达到预设数量时，该判决均衡装置根据该判决误差集合中的判决误差确定最终判决误差；并根据所述最终判决误差更新所述第一均衡期望值为所述第二均衡期望值。这样可以迅速的实现均衡期望值与判决阈值的收敛过程，从而实现对信号的线性和非线性均衡。
可以理解的是，本实施例中，该判决均衡装置在记录该判决误差时可以直接对该判决误差进行取符号计算，然后将计算得到的值记录为判决误差集合；最后在判决误差集合中的判决误差对应的值的数量达到预设数量之后再根据该判决误差集合中的值确定最终判决误差，并根据该最终判决误差将该第一均衡期望值更新为该第二均衡期望值。一种示例性方案中，该第一均衡期望值对应的判决误差分别为(-2，+4，+1，-5)，则在对该判决误差进行取符号计算之后得到的判决误差集合记录为(-1，+1，+1，-1)，那最终判决误差则为0，则该第一均衡期望值在此次更新中不用更新。若该第一均衡期望值对应的判决误差分别为(-2，+4，+1，+1)，则在对该判决误差进行取符号计算之后得到的判决误差集合记录为(-1，+1，+1，+1)，那最终判决误差则为2，则该第一均衡期望值根据该最终判决误差更新为第二均衡期望值。这样可以降低判决均衡装置在记录判决误差中的操作复杂度。
可选的，本实施例中，该最终判决误差等于该多个判决误差之和。
可选的，本实施例中，该判决均衡装置根据该最终判决误差更新该第一均衡期望值为该第二均衡期望值具体包括：
一种可能实现方式中，该判决均衡装置根据该最终判决误差和第一公式更新该第一均衡期望值为该第二均衡期望值；
该第一公式为：
EVnew＝EVold-sign(ek)；
其中，该EVnew用于指示该第二均衡期望值，该EVold用于指示该第一均衡期望值，所述ek用于指示所述判决误差，所述k用于指示当前时刻。
另一种可能实现方式中，该判决均衡装置根据该判决误差和第二公式更新该第一均衡期望值为该第二均衡期望值；
该第二公式为：
EVnew＝EVold-μ*(ek)；
其中，该EVnew用于指示该第二均衡期望值，该EVold用于指示该第一均衡期望值，所述ek用于指示所述判决误差，所述μ用于指示预设常数，所述k用于指示当前时刻。
另一种可能实现方式中，该判决均衡装置在预设时间段之后更新迭代该判决电路对应的均衡期望值。一种可能实现方式中，该判决均衡装置统计在预设时间段内各个判决电路上各个均衡期望值对应的输入信号，然后根据各个均衡期望值对应的输入信号得到各个均衡期望值对应的判决误差；最后该判决均衡装置根据各个均衡期望值对应的判决误差更新该各个均衡期望值。可以理解的是，更新该均衡期望值的方式可以如上述两个方案中所描述的技术方案，具体此处不再赘述。这样可以迅速的实现均衡期望值与判决阈值的收敛过程，从而实现对信号的线性和非线性均衡。
可选的，在该判决均衡装置更新该第一均衡期望值为该第二均衡期望值之后，该判决均衡装置根据该第二均衡期望值和第三均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第三均衡期望值为所述第二组均衡期望值中与所述第二均衡期望值相邻的均衡期望值。
可选的，该判决均衡装置还可以接收该判决反馈均衡器(decision feedbackequalizer，DFE)系统输出的初始收敛参数，该初始收敛参数作为该输入信号在本实施例提供的判决均衡装置中进行判决均衡时的初始均衡期望值。这样可以保证在初始进行判决均衡时均衡期望值和判决阈值的可靠性，且加快均衡期望值和判决阈值的收敛过程。
可选的，该判决均衡装置还可以接收该FFE输出的自适应参数，该自适应参数作为该输入信号在本实施例提供的判决均衡装置中进行判决均衡时的初始均衡期望值。这样可以保证在初始进行判决均衡时均衡期望值和判决阈值的可靠性，且加快均衡期望值和判决阈值的收敛过程。
可选的，本实施例应用于PAM信号，而在该判决均衡装置进行信号判决均衡时，需要根据该PAM信号的电平数N与该判决值集合中的均衡信号数量M确定该判决均衡装置的判决电路的数量以及该判决均衡装置的判决阈值的数量，其中，N与M均取正整数。
可选的，该判决均衡装置根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M利用第三公式确定判决电路的数量以及判决阈值的数量，其中，所述第三公式为：
Figure BDA0003142609140000041
其中，所述S用于指示所述判决电路的数量，所述P用于指示所述判决阈值的数量，所述N用于指示所述PAM信号的电平数，所述M用于指示所述判决值集合中的均衡信号数量。
可选的，该判决均衡装置根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值包括：
该判决均衡装置根据所述第一组判决阈值、所述第一组均衡期望值和所述输入信号利用最大似然序列估计确定所述输入信号的判决值。
可选的，该判决均衡装置在确定该输入信号的判决电路时可以采用如下技术方案：该判决均衡装置根据判决值集合确定所述输入信号的判决电路，所述判决值集合包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。本实施例中，该判决值集合中的判决值数量可以根据判决均衡装置的架构确定，比如，若该判决均衡装置为一抽头架构，则该判决值集合包括的是第一时刻输出的判决值。若该判决均衡装置为二抽头架构，则该判决值集合包括的是第二时刻输出的判决值。其中，该第二时刻早于该第一时刻，该第一时刻早于当前输入信号的发生时刻。
第二方面，本申请提供一种信号判决均衡方法，具体包括：该判决均衡装置获取输入信号，该输入信号为PAM信号或者为该PAM信号在经过预均衡后输出的预均衡信号(如为该PAM信号在经过前馈均衡器(feed forward equalizer，FFE)预均衡输出的预均衡信号)；然后该判决均衡装置确定该输入信号的判决电路；同时该判决均衡装置还获取该判决电路对应的第一组判决阈值和第一均衡期望值；然后该判决均衡装置根据该第一组均衡期望值、该第一组判决阈值以及该输入信号确定该输入信号的判决值，并输出该判决值；同时该判决均衡信号根据该判决值和该输入信号更新该第一组均衡期望值中的全部均衡期望值得到第二组均衡期望值；最后该判决均衡装置根据该第二组均衡期望值更新该第一组判决阈值中的全部判决阈值得到第二组判决阈值，其中，该第二组判决阈值和该第二组均衡期望值用于该判决电路的下一次判决均衡。
本实施例中，对于该判决电路中的全部判决阈值进行更新的过程可以以现存技术的方法进行实现，具体此处不做赘述。
本实施例提供的技术方案中，该判决均衡装置根据判决电路输出的均衡信号对于判决电路的全部判决阈值进行迭代更新，即各个判决电路的更新迭代是相互独立，但是每一个判决电路中的判决阈值是关联迭代更新，这样实现各个判决电路的独立迭代更新，可以有效的对信号实现最优化均衡和判决，进而提升均衡性能，降低均衡后的误码率。
可选的，该判决均衡装置在根据该判决值和该输入信号更新该第一组均衡期望值中的全部衡期望值得到第二组均衡期望值时可以采用如下几种可能实现方式：
一种可能实现方式中，该判决均衡装置在每次进行判决均衡得到判决值之后就更新迭代判决电路对应的均衡期望值。
另一种可能实现方式中，该判决均衡装置在判决电路上的某一均衡期望值进行预设次数的判决均衡之后更新迭代该均衡期望值(即该判决电路上的某一个均衡期望值判决次数达到该预设次数，比如，均衡期望值为EV33对应的判决值输出了4次之后，更新该均衡期望值EV33为EV33，new)。
另一种可能实现方式中，该判决均衡装置在预设时间段之后更新迭代该判决电路对应的均衡期望值。
可选的，在该判决均衡装置更新该第一组均衡期望值为该第二组均衡期望值之后，该判决均衡装置根据该第二组均衡期望值中的各个均衡期望值更新所述第一组判决阈值中的全部判决阈值得到第二组判决阈值。
可选的，该判决均衡装置还可以接收该DFE系统输出的初始收敛参数，该初始收敛参数作为该输入信号在本实施例提供的判决均衡装置中进行判决均衡时的初始均衡期望值。这样可以保证在初始进行判决均衡时均衡期望值和判决阈值的可靠性，且加快均衡期望值和判决阈值的收敛过程。
可选的，该判决均衡装置还可以接收该FFE输出的自适应参数，该自适应参数作为该输入信号在本实施例提供的判决均衡装置中进行判决均衡时的初始均衡期望值。这样可以保证在初始进行判决均衡时均衡期望值和判决阈值的可靠性，且加快均衡期望值和判决阈值的收敛过程。
可选的，本实施例应用于PAM信号，而在该判决均衡装置进行信号判决均衡时，需要根据该PAM信号的电平数N与该判决值集合中的均衡信号数量M确定该判决均衡装置的判决电路的数量以及该判决均衡装置的判决阈值的数量，其中，N与M均取正整数。
可选的，该判决均衡装置根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M利用第三公式确定判决电路的数量以及判决阈值的数量，其中，所述第三公式为：
Figure BDA0003142609140000051
其中，所述S用于指示所述判决电路的数量，所述P用于指示所述判决阈值的数量，所述N用于指示所述PAM信号的电平数，所述M用于指示所述判决值集合中的均衡信号数量。
可选的，该判决均衡装置根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值包括：
该判决均衡装置根据所述第一组判决阈值、所述第一组均衡期望值和所述输入信号利用最大似然序列估计确定所述输入信号的判决值。
可选的，该判决均衡装置在确定该输入信号的判决电路时可以采用如下技术方案：该判决均衡装置根据判决值集合确定所述输入信号的判决电路，所述判决值集合包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。本实施例中，该判决值集合中的判决值数量可以根据判决均衡装置的架构确定，比如，若该判决均衡装置为一抽头架构，则该判决值集合包括的是第一时刻输出的判决值。若该判决均衡装置为二抽头架构，则该判决值集合包括的是第二时刻输出的判决值。其中，该第二时刻早于该第一时刻，该第一时刻早于当前输入信号的发生时刻。
第三方面，本申请实施例提供一种信号判决均衡装置，具体包括：该判决均衡装置获取输入信号，该输入信号为脉冲幅度调制(pulse amplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号(如为该PAM信号在经过前馈均衡器(feedforward equalizer，FFE)预均衡输出的预均衡信号)；然后该判决均衡装置确定该输入信号的判决电路；同时该判决均衡装置还获取该判决电路对应的第一组判决阈值和第一均衡期望值，所述第一组判决阈值的分布为不对称分布，所述第一组均衡期望值的分布为不对称分布；然后该判决均衡装置根据该第一组均衡期望值、该第一组判决阈值以及该输入信号确定该输入信号的判决值。
本实施例中，该判决均衡装置中的判决阈值和均衡期望值的分布情况与该信号的非线性特性相关，呈现不对称分布，则可以更加有效的对信号实现最优化均衡和判决，进而提升均衡性能，降低均衡后的误码率。
可选的，所述第一组判决阈值中的判决阈值数量等于所述PAM信号的电平数减一；
所述第一组均衡期望值中的均衡期望值数量等于所述PAM信号的电平数。
可选的，所述第一组均衡期望值是根据前一时刻的输入信号和所述前一时刻的输入信号判决输出的判决值更新前一时刻的均衡期望值得到，所述前一时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到；
或者，
所述第一组均衡期望值是根据前N个时刻的输入信号和所述前N个时刻的输入信号判决输出的判决值更新前N个时刻的均衡期望值得到，所述前N个时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到。
可选的，所述判决电路包含于判决电路集合，所述判决电路集合中的各路判决电路的判决阈值不相同，所述判决电路集合中的各路判决电路的均衡期望值不相同。即该判决均衡装置中各个判决电路可以实现独立调整，这样对于非线性信号可以实现最优化均衡和判决，进而提升均衡性能，降低均衡后的误码率。
可选的，该判决均衡装置在确定该输入信号的判决电路时可以采用如下技术方案：该判决均衡装置根据判决值集合确定所述输入信号的判决电路，所述判决值集合包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。本实施例中，该判决值集合中的判决值数量可以根据判决均衡装置的架构确定，比如，若该判决均衡装置为一抽头架构，则该判决值集合包括的是第一时刻输出的判决值。若该判决均衡装置为二抽头架构，则该判决值集合包括的是第二时刻输出的判决值。其中，该第二时刻早于该第一时刻，该第一时刻早于当前输入信号的发生时刻。
第四方面，本申请提供一种判决均衡装置，该系统具有实现上述第一方面中判决均衡装置行为的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的实现方式中，该判决均衡装置包括用于执行以上第一方面各个步骤的单元或模块。例如，该判决均衡装置包括：获取模块，用于输入信号，该输入信号为脉冲幅度调制(pulse amplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号；
处理模块，用于确定所述输入信号的判决电路；
所述获取模块，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值；
所述处理模块，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；
输出模块，用于输出所述判决值；
所述处理模块，还用于根据所述判决值和该输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，所述第一均衡期望值为所述判决值对应的均衡期望值；根据所述第二均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。
可选的，还包括存储模块，用于保存判决均衡装置必要的程序指令和数据。
在一种可能的实现方式中，该判决均衡装置包括：处理器和收发器，该处理器被配置为支持判决均衡装置执行上述第一方面提供的方法中相应的功能。收发器用于指示判决均衡装置和其他装置之间的通信，接收信号输入装置输出的PAM信号，输出PAM信号的均衡信号。可选的，此装置还可以包括存储器，该存储器用于与处理器耦合，其保存判决均衡装置必要的程序指令和数据。
在一种可能的实现方式中，当该系统为判决均衡装置内的芯片时，该芯片包括：处理模块和收发模块。该收发模块例如可以是该芯片上的输入/输出接口、管脚或电路等，该收发模块用于获取输入信号，该输入信号为脉冲幅度调制(pulse amplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号，并将该输入信号传送给该处理模块；该处理模块例如可以是处理器，此处理器用于确定所述输入信号的判决电路；该收发模块，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值，并将该第一组判决阈值和该第一组均衡期望值传送给该处理模块；该处理模块用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；该收发模块还用于输出所述判决值，并将该判决值传送给与该芯片耦合的其他芯片或者模块；该处理模块还用于根据所述判决值和该输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，所述第一均衡期望值为所述判决值对应的均衡期望值；根据所述第二均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。该处理模块可执行存储单元存储的计算机执行指令，以支持判决均衡装置执行上述第一方面提供的方法。可选地，该存储单元可以为该芯片内的存储单元，如寄存器、缓存等，该存储单元还可以是位于该芯片外部的存储单元，如只读存储器(read-onlymemory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)等。
在一种可能实现方式中，该系统包括通信接口和逻辑电路，该通信接口用于输入信号，该输入信号为脉冲幅度调制(pulse amplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号；该逻辑电路，用于确定所述输入信号的判决电路；该通信接口，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值；该逻辑电路，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；该通信接口，还用于输出所述判决值；该逻辑电路，还用于根据所述判决值和该输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，所述第一均衡期望值为所述判决值对应的均衡期望值；根据所述第二均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。
其中，上述任一处提到的处理器，可以是一个通用中央处理器(CentralProcessing Unit，CPU)，微处理器，特定应用集成电路(application-specificintegrated circuit，ASIC)，或一个或多个用于控制上述各方面数据传输方法的程序执行的集成电路。
第五方面，本申请实施例提供一种判决均衡装置，该系统具有实现上述第二方面中判决均衡装置行为的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的实现方式中，该判决均衡装置包括用于执行以上第二方面各个步骤的单元或模块。例如，该判决均衡装置包括：获取模块，用于获取输入信号，该输入信号为脉冲幅度调制(pulse amplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号；
处理模块，用于确定所述输入信号的判决电路；
所述获取模块，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值；
所述处理模块，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；
输出模块，用于输出所述判决值；
所述处理模块，还用于根据所述判决值和该输入信号更新所述第一组均衡期望值中的全部均衡期望值得到第二组均衡期望值；根据所述第二均衡期望值更新所述第一组判决阈值中的全部判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。
可选的，还包括存储模块，用于保存判决均衡装置必要的程序指令和数据。
在一种可能的实现方式中，该判决均衡装置包括：处理器和收发器，该处理器被配置为支持判决均衡装置执行上述第二方面提供的方法中相应的功能。收发器用于指示判决均衡装置和其他装置之间的通信，接收信号输入装置输出的PAM信号，输出PAM信号的均衡信号。可选的，此装置还可以包括存储器，该存储器用于与处理器耦合，其保存判决均衡装置必要的程序指令和数据。
在一种可能的实现方式中，当该系统为判决均衡装置内的芯片时，该芯片包括：处理模块和收发模块。该收发模块例如可以是该芯片上的输入/输出接口、管脚或电路等，该收发模块用于获取输入信号，该输入信号为脉冲幅度调制(pulse amplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号，并将该输入信号传送给该处理模块；该处理模块例如可以是处理器，此处理器用于确定所述输入信号的判决电路；该收发模块，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值，并将该第一组判决阈值和该第一组均衡期望值传送给该处理模块；该处理模块用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；该收发模块还用于输出所述判决值，并将该判决值传送给与该芯片耦合的其他芯片或者模块；该处理模块还用于根据所述判决值和该输入信号更新所述第一组均衡期望值中的全部均衡期望值得到第二组均衡期望值；根据所述第二均衡期望值更新所述第一组判决阈值中的全部判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。该处理模块可执行存储单元存储的计算机执行指令，以支持判决均衡装置执行上述第二方面提供的方法。可选地，该存储单元可以为该芯片内的存储单元，如寄存器、缓存等，该存储单元还可以是位于该芯片外部的存储单元，如只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)等。
在一种可能实现方式中，该系统包括通信接口和逻辑电路，该通信接口用于获取输入信号，该输入信号为脉冲幅度调制(pulse amplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号；该逻辑电路，用于确定所述输入信号的判决电路；该通信接口，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值；该逻辑电路，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；该通信接口，还用于输出所述判决值；该逻辑电路，还用于根据所述判决值和该输入信号更新所述第一组均衡期望值中的全部均衡期望值得到第二组均衡期望值；根据所述第二均衡期望值更新所述第一组判决阈值中的全部判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。
其中，上述任一处提到的处理器，可以是一个CPU，微处理器，ASIC，或一个或多个用于控制上述各方面数据传输方法的程序执行的集成电路。
第六方面，本申请实施例提供一种判决均衡装置，该装置具有实现上述第二方面中判决均衡装置行为的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的实现方式中，该判决均衡装置包括用于执行以上第三方面各个步骤的单元或模块。例如，该判决均衡装置包括：获取模块，用于获取输入信号，该输入信号为PAM信号或者为该PAM信号在经过预均衡后输出的预均衡信号；处理模块，用于确定所述输入信号的判决电路；所述获取模块，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值，所述第一组判决阈值的分布为不对称分布，所述第一组均衡期望值的分布为不对称分布；所述处理模块，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值。
可选的，还包括存储模块，用于保存判决均衡装置必要的程序指令和数据。
在一种可能的实现方式中，该判决均衡装置包括：处理器和收发器，该处理器被配置为支持判决均衡装置执行上述第三方面提供的方法中相应的功能。收发器用于指示判决均衡装置和其他装置之间的通信，接收信号输入装置输出的PAM信号，输出PAM信号的判决值。可选的，此装置还可以包括存储器，该存储器用于与处理器耦合，其保存判决均衡装置必要的程序指令和数据。
在一种可能的实现方式中，当该系统为判决均衡装置内的芯片时，该芯片包括：处理模块和收发模块。该收发模块例如可以是该芯片上的输入/输出接口、管脚或电路等，该收发模块用于获取输入信号，该输入信号为PAM信号或者为该PAM信号在经过预均衡后输出的预均衡信号，并将该输入信号传送给该处理模块；该处理模块例如可以是处理器，此处理器用于确定所述输入信号的判决电路；该收发模块，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值，并将该第一组判决阈值和该第一组均衡期望值传送给该处理模块；该处理模块用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；该收发模块还用于输出所述判决值。该处理模块可执行存储单元存储的计算机执行指令，以支持判决均衡装置执行上述第二方面提供的方法。可选地，该存储单元可以为该芯片内的存储单元，如寄存器、缓存等，该存储单元还可以是位于该芯片外部的存储单元，如ROM或可存储静态信息和指令的其他类型的静态存储设备，RAM等。
在一种可能实现方式中，该系统包括通信接口和逻辑电路，该通信接口用于获取输入信号，该输入信号为PAM信号或者为该PAM信号在经过预均衡后输出的预均衡信号；该逻辑电路，用于确定所述输入信号的判决电路；该通信接口，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值；该逻辑电路，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；该通信接口，还用于输出所述判决值。
其中，上述任一处提到的处理器，可以是一个CPU，微处理器，ASIC，或一个或多个用于控制上述各方面数据传输方法的程序执行的集成电路。
第七方面，本申请实施例提供一种计算机可读存储介质，该计算机存储介质存储有计算机指令，该计算机指令用于执行上述各方面中任意一方面任意可能的实施方式该的方法。
第八方面，本申请实施例提供一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面中任意一方面该的方法。
第九方面，本申请提供了一种芯片系统，该芯片系统包括处理器，用于支持判决均衡装置实现上述方面中所涉及的功能，例如生成或处理上述方法中所涉及的数据和/或信息。在一种可能的设计中，该芯片系统还包括存储器，该存储器，用于保存判决均衡装置必要的程序指令和数据，以实现上述各方面中任意一方面的功能。该芯片系统可以由芯片构成，也可以包含芯片和其他分立器件。
第十方面，本申请实施例提供一种通信系统，该系统包括上述方面该的判决均衡装置。
附图说明
图1为一抽头的DFE架构示意图；
图2为本申请实施例的应用场景示意图；
图3a为本申请实施例中判决均衡装置的一个功能模块示意图；
图3b为本申请实施例中判决均衡装置的另一个功能模块示意图；
图3c为本申请实施例中判决均衡装置的另一个功能模块示意图；
图3d为本申请实施例中判决均衡装置的另一个功能模块示意图；
图4为本申请实施例中判决均衡装置与FFE结合的一个信号判决均衡示意图；
图5为本申请实施例中判决均衡装置的一个结构示意图；
图6为本申请实施例中非线性信号的判决均衡方法的一个实施例示意图；
图7为本申请实施例中非线性信号的判决均衡的一个架构示意图；
图8为本申请实施例中非线性信号的判决均衡的另一个架构示意图；
图9为本申请实施例中判决电路与判决阈值的示意图；
图10为本申请实施例中判决电路与判决阈值的一个示例性示意图；
图11为本申请实施例中FFE与判决均衡装置结合的架构示意图；
图12为本申请实施例中FFE、DFE与判决均衡装置结合的架构示意图；
图13为本申请实施例中判决阈值与均衡期望值更新迭代示意图；
图14至图17为应用本申请实施例中非线性信号的判决均衡方法与DFE架构下的判决均衡的性能对比图；
图18为FFE、判决均衡装置与MLSE结合的架构示意图；
图19为FFE、判决均衡装置与MLSE结合下MLSE的分支度量值的计算架构图；
图20为MLSE的工作原理图；
图21为应用本申请实施例中判决均衡装置与MLSE结合架构与传统MLSE的均衡性能对比图；
图22为本申请实施例中判决均衡装置的一个结构示意图；
图23为本申请实施例中判决均衡装置的另一个结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，下面结合附图，对本申请的实施例进行描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。本领域普通技术人员可知，随着新应用场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。在本申请中出现的对步骤进行的命名或者编号，并不意味着必须按照命名或者编号所指示的时间/逻辑先后顺序执行方法流程中的步骤，已经命名或者编号的流程步骤可以根据要实现的技术目的变更执行次序，只要能达到相同或者相类似的技术效果即可。本申请中所出现的单元的划分，是一种逻辑上的划分，实际应用中实现时可以有另外的划分方式，例如多个单元可以结合成或集成在另一个系统中，或一些特征可以忽略，或不执行，另外，所显示的或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元之间的间接耦合或通信连接可以是电性或其他类似的形式，本申请中均不作限定。并且，作为分离部件说明的单元或子单元可以是也可以不是物理上的分离，可以是也可以不是物理单元，或者可以分布到多个电路单元中，可以根据实际的需要选择其中的部分或全部单元来实现本申请方案的目的。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述。在本申请的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；本申请中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，在本申请的描述中，“至少一项”是指一项或者多项，“多项”是指两项或两项以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
随着网络用户需求和数据流量的持续增加，高速链路技术成为芯片和接口的基础技术，包括电互联链路和光互联链路。从50Gbps传输系统开始，光电链路传输信号已经NRZ逐渐过渡到脉冲幅度调制(pulse amplitude modulation，PAM)，多电平的调制方式使得各种光电器件和信道的非线性特性开始显现出来，其造成的原因主要是光链路中发射端的啁啾与光纤色散的相互作用。电链路中发端的高低电平充放电，以及收端连续时间线性均衡器(continuous time linear equalizer,CTLE)等造成的非线性效应。链路中的非线性特性不但引入了码间干扰，而且导致信号失真，极大地影响了系统的传输特性，阻碍了系统数据传输速率的进一步提升。传统的线性自适应滤波器由于线性特性限制了其逼近非线性函数的能力，使滤波性能不尽如人意，无法很好地应对这一特性。近年来非线性滤波理论已成为业界研究的热点，对于目前100Gbps和未来更高速的传输系统，非线性均衡将成为一个关键的技术能力。
目前DFE是较为常用的一种码间干扰均衡器。一种示例性方案中，如图1所示的PAM-4信号的一抽头的DFE架构，对接收到的FFE输出值yk在4路判决电路分别做判决得到均衡信号，然后根据上一个信号的判决值选择该yk对应的最终判决值。在图1所示的DFE架构中，4路判决电路的判决器阈值相同。即每一路的判决阈值均相同。一种示例性方案中，比如在第一时刻，每一路判决电路的判决阈值如图1所示为(-2，0，+2)，而在第二时刻在判决阈值更新之后，每一路判决电路的判决阈值为(-1.5，0，+1.5)。由于每一个判决电路的判决阈值相同，因此对于不同电平的信号无区别均衡，无法对于信道的非线性特性进行均衡。
为方便理解，下面对本申请实施例中涉及到的部分名词进行解释:
PAM信号：即通过PAM调制产生的信号。其中该PAM调制是指脉冲载波的幅度随基带信号变化的一种调制方式。
预均衡信号：本实施例中，该预均衡信号为该PAM信号在输入本申请实施例中提供的判决均衡装置之前经过其他均衡器进行均衡处理得到均衡信号。比如该PAM信号可以在经过FFE的均衡之后得到一个均衡信号。
判决阈值：相邻电平幅度的中间值。本实施例中，该判决阈值的数量与PAM信号的电平数相关。比如，PAM-4信号的四个电平分别为(+3，+1，-1，-3)，判决器中的判决阈值的数量为3，判决阈值为(+2，0，-2)。
均衡期望值：为当前配置下均衡器对信号均衡后的期望结果值。比如，PAM-4信号时，该均衡期望值可以取值为(+30，+10，-10，-30)。
判决值：判决器中根据判决阈值确定待均衡信号对应的判决结果。比如判决值的一种示例性取值可以为(+3，+1，-1，-3)。
为了解决这一问题，本申请实施例提供如下技术方案：该判决均衡装置获取输入信号，该输入信号为PAM信号或者为该PAM信号在经过预均衡后输出的预均衡信号；然后该判决均衡装置确定该输入信号的判决电路；同时该判决均衡装置还获取该判决电路对应的第一组判决阈值和第一均衡期望值；然后该判决均衡装置根据该第一组均衡期望值、该第一组判决阈值以及该输入信号确定该输入信号的判决值，并输出该判决值；同时该判决均衡装置根据该判决值和该输入信号更新该第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，其中，该第一均衡期望值为该判决值对应的均衡期望值；最后该判决均衡装置根据该第二均衡期望值更新该第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，其中，该第二组判决阈值和该第二组均衡期望值用于该判决电路的下一次判决均衡。
具体请参阅图2所示，本申请实施例提供的技术方案可以应用于有线光互联和光电互联等场景。具体包括但不限于：
(A)接口板卡(line processing unit，LPU)中芯片到芯片(比如结构接口控制器(fabric interface controller，FIC)，网络芯片(networking processor，NP)，介质访问控制(media access control，MAC))；
(B)芯片到灰光光模块；
(C)线卡与背板或电缆；
(D)交换网板(switch fabric units，SFU)到路由器集群；
(E)灰光光互联；
(F)长距彩光光光互联。
在上述各个应用场景中，一种示例性的方案中，该判决均衡装置的功能模块架构可以如图3a所示。PAM信号首先经过FFE均衡器进行初步均衡得到均衡后的预均衡信号(作为该判决均衡装置的输入信号)。随后，该判决均衡装置接收FFE输出的预均衡信号，通过判决模块和判决值选择模块，输出最终的判决值。其中，信号在通过判决模块和判决值选择模块时的具体流程为：该判决模块中的全部判决电路均对该预均衡信号进行再次均衡并输出判决值，而该判决值选择模块用于根据上一时刻的判决值确定最终判决值。该判决均衡装置的功能模块架构可以以IP核的形式落地到具体的芯片中。具体的芯片可以是路由器、交换机、光传送网(optical transport network，OTN)传输设备中应用的交换芯片或者接口芯片，以及任何需要高速通信接口的芯片中。
可以理解的是根据方案实现的先后顺序不同，该判决均衡装置的功能模块架构还可以如图3b所示，PAM信号首先经过FFE均衡器进行初步均衡得到均衡后的预均衡信号(作为该判决均衡装置的输入信号)。随后，该判决均衡装置接收FFE输出的预均衡信号，通过判决值选择模块和判决模块，输出最终的判决值。其中，信号在通过判决值选择模块和判决模块时的具体流程为：该判决值选择模块根据上一时刻的判决值确定信号的判决电路；然后该判决模块选择该判决电路对该预均衡信号进行再次均衡得到最终判决值。该判决均衡装置的功能模块架构可以以IP核的形式落地到具体的芯片中。具体的芯片可以是路由器、交换机、光传送网(optical transport network，OTN)传输设备中应用的交换芯片或者接口芯片，以及任何需要高速通信接口的芯片中。
一种示例性的方案中，该判决均衡装置的功能模块架构可以如图3c所示。该判决均衡装置接收PAM信号(该PAM信号作为该判决均衡模块的输入信号)，通过判决模块和判决值选择模块，输出最终的判决值。其中，PAM信号在通过判决模块和判决值选择模块时的具体流程为：该判决模块中的全部判决电路均对该PAM信号进行均衡并输出判决值，而该判决值选择模块用于根据上一时刻的判决值确定最终判决值，并输出该最终判决值。该判决均衡装置的功能模块架构可以以IP核的形式落地到具体的芯片中。具体的芯片可以是路由器、交换机、光传送网(optical transport network，OTN)传输设备中应用的交换芯片或者接口芯片，以及任何需要高速通信接口的芯片中。
可以理解的是根据方案实现的先后顺序不同，该判决均衡装置的功能模块架构还可以如图3d所示。该判决均衡装置接收PAM信号(该PAM信号作为该判决均衡模块的输入信号)，通过判决模块和判决值选择模块，输出最终的判决值。其中，PAM信号在通过判决模块和判决值选择模块时的具体流程为：该判决值选择模块根据上一时刻的判决值确定PAM信号的判决电路；然后该判决模块选择该判决电路对该PAM信号进行均衡得到最终判决值。该判决均衡装置的功能模块架构可以以IP核的形式落地到具体的芯片中。具体的芯片可以是路由器、交换机、光传送网(optical transport network，OTN)传输设备中应用的交换芯片或者接口芯片，以及任何需要高速通信接口的芯片中。
而在整体信号的均衡过程中，其主要包括的功能模块架构的一个示例性方案可以如图4所示，主要包括FFE和判决均衡装置。而该FFE对PAM信号进行初步均衡得到均衡后的预均衡信号，然后该判决均衡装置中的判决模块和判决值选择模块对该预均衡信号进行再次的判决均衡并输出判决值。
图5为本申请实施例中判决均衡装置的硬件结构示意图。如图5所示，判决均衡装置至少包括处理器501，存储器502，和收发器503，存储器502进一步用于存储指令5021和数据5022。可选的，该判决均衡装置还可以包括I/O(输入/输出，Input/Output)接口504和总线505。收发器503进一步包括发射器5031和接收器5032。此外，处理器501，收发器503，存储器502和I/O接口504通过总线505彼此通信连接。
处理器501可以是通用处理器，例如但不限于，中央处理器(central processingunit，CPU)，也可以是专用处理器，例如但不限于，数字信号处理器(digital signalprocessor，DSP)，应用专用集成电路(application specific integrated circuit，ASIC)和现场可编程门阵列(field programmable gate array，FPGA)等。该处理器501还可以是神经网络处理单元(neural processing unit，NPU)。此外，处理器501还可以是多个处理器的组合。特别的，在本申请实施例提供的技术方案中，处理器501可以用于执行，后续方法实施例中生成以太报文的方法的相关步骤。处理器501可以是专门设计用于执行上述步骤和/或操作的处理器，也可以是通过读取并执行存储器502中存储的指令5021来执行上述步骤和/或操作的处理器，处理器501在执行上述步骤和/或操作的过程中可能需要用到数据5022。
收发器503包括发射器5031和接收器5032。发射器5031和接收器5032可以执行后续方法实施例中判决均衡的方法应用于判决均衡装置时，判决均衡装置中接收模块或发送模块所执行的操作。
在本申请实施例中，收发器503用于支持判决均衡装置执行前述的接收功能和发送功能。将具有处理功能的处理器视为处理器501。接收器5032也可以称为输入口、接收电路等，发射器5031可以称为发射器或者发射电路等。
处理器501可用于执行该存储器502存储的指令，以控制收发器503接收消息和/或发送消息，完成本申请方法实施例中判决均衡装置的功能。作为一种实现方式，收发器503的功能可以考虑通过收发电路或者收发的专用芯片实现。本申请实施例中，收发器503接收消息可以理解为收发器503输入消息，收发器503发送消息可以理解为收发器503输出消息。
存储器502可以是各种类型的存储介质，例如随机存取存储器(Random AccessMemory，RAM)，只读存储器(Read Only Memory，ROM)，非易失性RAM(Non-Volatile RAM，NVRAM)，可编程ROM(Programmable ROM，PROM)，可擦除PROM(Erasable PROM，EPROM)，电可擦除PROM(Electrically Erasable PROM，EEPROM)，闪存，光存储器和寄存器等。存储器502具体用于存储指令5021和数据5022，处理器501可以通过读取并执行存储器502中存储的指令5021，来执行本申请方法实施例中所述的步骤和/或操作，在执行本申请方法实施例中操作和/或步骤的过程中可能需要用到数据5022。
可选的，该判决均衡装置还可以包括I/O接口504，该I/O接口504用于接收来自外围设备的指令和/或数据，以及向外围设备输出指令和/或数据。
本申请实施例的技术方案可以应用于各种通信系统，例如：全球移动通讯(GlobalSystem of Mobile Communication，GSM)系统、码分多址(Code Division MultipleAccess，CDMA)系统、宽带码分多址(Wideband Code Division Multiple Access，WCDMA)系统、长期演进(Long Term Evolution，LTE)系统、LTE频分双工(Frequency DivisionDuplex，FDD)系统、LTE时分双工(Time Division Duplex，TDD)、通用移动通信系统(Universal Mobile Telecommunication System，UMTS)、5G通信系统、以及未来的无线通信系统等。
具体请参阅图6所示，本申请实施例中信号判决均衡方法的一个实施例包括：
601、该判决均衡装置获取输入信号，该输入信号为PAM信号或该PAM信号在经过预均衡后输出的预均衡信号。
该判决均衡装置接收该输入信号，其中，该输入信号可以是PAM信号也可以是已经经过该FFE初步均衡后的均衡信号。比如，第一时刻该FFE输出的均衡信号为30，则该判决均衡装置接收到的输入信号为30。或者该第一时刻该判决装置直接接收到未进行均衡过的PAM信号。
602、该判决均衡装置根据判决值集合确定该输入信号的判决电路，该判决值集合包括至少一个判决值，该至少一个判决值的发生时刻早于该输入信号的发生时刻。
该判决均衡装置获取该输入信号发生时刻之间的判决值集合，然后根据该判决值集合对应的判决值确定该输入信号的判决电路。
本实施例中，该判决电路为该判决均衡装置最终选择判决值的判决电路，但是此处并未限定其他判决电路对该输入信号是否进行判决均衡。即该判决均衡装置的工作模式包括如下几种可能情况：
一种可能实现方式如图7所示，该判决均衡装置接收该输入信号之后，将该输入信号输入至全部的判决电路，判决电路均进行判决均衡并输出判决值；然后该判决均衡装置根据该确定该输入信号选择最终判决值的判决电路。
另一种可能实现方式如图8所示，该判决均衡装置接收该输入信号之后，根据该判决值集合确定该输入信号选择最终判决值的判决电路；然后将该输入信号输入该判决电路进行判决均衡，并输出对应的判决值。
可以理解的是，该判决值集合包括至少一个均衡信号。如图7和图8所示的一抽头的PAM-4信号中，该判决值集合中包括一个均衡信号。如图7和图8所示，假设当前时刻为dk，则该判决值集合中的均衡信号为dk-1时刻的均衡信号。
本实施例中，该PAM-4中的4用于指示该PAM信号的电平数，而该PAM信号可以包括多种情况的电平数，比如电平数可以为8。该电平数和该判决值集合中的均衡信号的数量可以影响该判决均衡装置中的判决电路的数量和判决阈值的数量，其具体包括：该判决均衡装置根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M利用第三公式确定判决电路的数量以及判决阈值的数量，其中，所述第三公式为：
Figure BDA0003142609140000161
其中，所述S用于指示所述判决电路的数量，所述P用于指示所述判决阈值的数量，所述N用于指示所述PAM信号的电平数，所述M用于指示所述判决值集合中的均衡信号数量(也可以称为均衡架构的抽头数，一抽头时，该M取值为1，二抽头时，该M取值为2)。其判决均衡架构可以如图9所示。一种示例性方案中，在该电平数为4，该判决值集合中包括一个均衡信号(也称为一抽头架构)时，该判决均衡装置中的判决电路可以如图7和图8所示为4路判决电路(+3，+1，-1，-3)，每路判决电路包括3个判决阈值(2，0，-2)，该判决均衡装置中总共有12个判决阈值。若该电平数为4，该判决值集合包括2个均衡信号，该判决均衡装置中的判决电路可以如图10所示为16路判决电路(+3+3，+3+1，+3-1，+3-3，+1+3，+1+1，+1-1，+1-3，-1+3，-1+1，-1-1，-1-3，-3+3，-3+1，-3-1，-3-3)，每路判决电路包括3个判决阈值(2，0，-2)，该判决均衡装置中总共有64个判决阈值。
603、该判决均衡装置获取所述判决电路的第一组判决阈值和第一组均衡期望值。
该判决均衡装置获取该判决电路当前时刻对应的第一组判决阈值和该第一组均衡期望值。
本实施例中，该判决均衡装置可以与FFE组合进行信号判决均衡，具体如图11所示；同时该判决均衡装置、FFE跟DFE组合进行信号判决均衡，具体如图12所示。在图11所示的架构中，该判决均衡装置中初始期望值可以是由该FFE输出的自适应参数。在图12所示的架构中，该判决均衡装置中初始期望值可以是由该DFE输出的收敛参数。可选的，该判决均衡装置中初始期望值也可以是预设，具体此处不做限定。
604、该判决均衡装置根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值。
该判决均衡装置根据该第一组均衡期望值、该第一组判决阈值对该输入信号进行判决均衡输出该输入信号的判决值。
本实施例中，假设该第一组均衡期望为(+30，+10，-10，-30)，该第一组判决阈值为(+20，0，-20)，判决值为(+3，+1，-1，-3)，该输入信号为25，则该判决值为+3，该判决值对应的均衡期望值为+30。
可以理解的是，该均衡期望值、判决阈值、判决电路，判决值之间的关系可以如下：
该均衡期望值的中间值为该判决阈值，而该判决电路对应的判决值可以与该均衡期望值存在对应关系。如图7所示的架构，该判决阈值为(+2，0，-2)，该均衡期望值为(+3，+1，-1，-3)，该判决值为(+3，+1，-1，-3)，各个判决电路可设置为+3对应的判决电路，+1对应的判决电路，-1对应的判决电路以及-3对应的判决电路。同时，若该图7所示的架构中，该判决阈值为(+20，0，-20)，该均衡期望值为(+30，+10，-10，-30)，该判决值为(+3，+1，-1，-3)，而各个判决电路同样也可以设置为+3对应的判决电路，+1对应的判决电路，-1对应的判决电路以及-3对应的判决电路。即判决均衡输出的均衡信号为+30时，该判决值为+3，对应的是+3对应的判决电路；判决均衡输出的均衡信号为+10时，该判决值为+1，对应的是+1对应的判决电路；判决均衡输出的均衡信号为-10时，该判决值为-1，对应的是-1对应的判决电路；判决均衡输出的均衡信号为-30时，该判决值为-3，对应的是-3对应的判决电路。
605、该判决均衡装置输出该判决值。
606、该判决均衡装置根据所述判决值和该输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，所述第一均衡期望值为所述判决值对应的均衡期望值。
在该判决均衡装置得到该判决值后，该判决均衡装置还可以如图7所示，对输出该判决值的判决电路的第一组均衡期望值中的第一均衡期望值进行更新得到第二均衡期望值，从而得到第二组均衡期望值，其中该第一均衡期望值为该判决值对应的均衡期望值。
具体来说，该均衡期望值的更新过程可以包括如下几种可能实现方式：
一种可能实现方式中，该判决均衡装置在每次进行判决均衡得到判决值之后就更新迭代判决电路对应的均衡期望值。一种示例性方案中，该方案具体包括：该判决均衡装置根据该第一均衡期望值和该输入信号确定该判决电路的判决误差；然后根据该判决误差更新该第一均衡期望值为该第二均衡期望值。这样可以迅速的实现均衡期望值与判决阈值的收敛过程，从而实现对信号的线性和非线性均衡。
可选的，本实施例中，该判决误差等于该第一均衡期望值减去该输入信号。一种示例性方案中，该判决误差的计算方式可以如表1所示：
表1
y<sub>k</sub>≤T<sub>i0</sub> e<sub>k</sub>＝EV<sub>i0</sub>-y<sub>k</sub>
T<sub>i0</sub>＜y<sub>k</sub>≤T<sub>i1</sub> e<sub>k</sub>＝EV<sub>i1</sub>-y<sub>k</sub>
T<sub>i1</sub>&lt;y<sub>k</sub>≤T<sub>i2</sub> e<sub>k</sub>＝EV<sub>i2</sub>-y<sub>k</sub>
y<sub>k</sub>&gt;T<sub>i2</sub> e<sub>k</sub>＝EV<sub>i3</sub>-y<sub>k</sub>
其中，该yk用于指示该输入信号，该ek用于指示该判决误差，该Ti0、Ti1、Ti2用于指示第i路判决电路上的判决阈值，该EVi0、EVi1、EVi2、EVi3用于指示第i路判决电路上的均衡期望值。一种示例性方案中，假设当前第k时刻输入信号yk进入图8的第一路(即+3对应的判决电路)进行判决，此时刻第一路的第一组判决阈值T30，T31，T32的值分别为-20，0，+20，第一组均衡期望值EV30，EV31，EV32，EV33的值为-30，-10，+10，+30。如果yk＝25，那么判决输出判决值dk＝+3，判决误差ek为EV33-yk＝5；如果yk＝15，那么判决输出判决值dk＝+1，判决误差ek为EV32-yk＝-5；如果yk＝-15，那么判决输出判决值dk＝-1，判决误差ek为EV31-yk＝+5；如果yk＝-25，那么判决输出判决值dk＝-3，判决误差ek为EV32-yk＝-5。
可以理解的是，该输入信号与该判决阈值之间的判决关系还可以是其他关系，具体此处不做限定。
可选的，该判决均衡装置根据该判决误差更新该第一均衡期望值为该第二均衡期望值的方法具体包括：
一种可能实现方式中，该判决均衡装置根据该判决误差和第一公式更新该第一均衡期望值为该第二均衡期望值；
该第一公式为：
EVnew＝EVold-sign(ek)；
其中，该EVnew用于指示该第二均衡期望值，该EVold用于指示该第一均衡期望值，该ek用于指示该判决误差，所述k用于指示当前时刻。
一种示例性方案中，如果k-1时刻的判决值dk-1＝+3，当前第k时刻输入信号yk进入图8的第一路(即+3对应的判决电路)进行判决，假设此时刻第一路的第一组判决阈值T30，T31，T32的值分别为-20，0，+20，第一组均衡期望值EV30，EV31，EV32，EV33的值为-30，-10，+10，+30。如果yk＝25，那么判决输出判决值dk＝+3，判决误差ek为EV33-yk＝5。此例中，EV33，new＝EV33-sign(ek)＝30-sign(5)＝29。其余的EV的值保持不变。
另一种可能实现方式中，该判决均衡装置根据该判决误差和第二公式更新该第一均衡期望值为该第二均衡期望值；
该第二公式为：
EVnew＝EVold-μ*(ek)；
其中，该EVnew用于指示该第二均衡期望值，该EVold用于指示该第一均衡期望值，该ek用于指示该判决误差，该μ用于指示预设常数，所述k用于指示当前时刻。
一种示例性方案中，如果k-1时刻的判决值dk-1＝+3，当前第k时刻输入信号yk进入图8的第一路(即+3对应的判决电路)进行判决，假设此时刻第一路的第一组判决阈值T30，T31，T32的值分别为-20，0，+20，第一组均衡期望值EV30，EV31，EV32，EV33的值为-30，-10，+10，+30。如果yk＝25，那么判决输出判决值dk＝+3，判决误差ek为EV33-yk＝5。此例中，EV33，new＝EV33-μ*ek＝30-0.1*5＝29.5。其余的EV的值保持不变。
另一种可能实现方式中，该判决均衡装置在判决电路上的某一均衡期望值进行预设次数的判决均衡之后更新迭代该均衡期望值(即该判决电路上的某一个均衡期望值判决次数达到该预设次数，比如，均衡期望值为EV33对应的判决值输出了4次之后，更新该均衡期望值EV33为EV33，new)。一种示例性方案中，该方案具体包括：
该判决均衡装置根据该输入信号和该第一均衡期望值得到判决误差，该判决均衡装置记录该判决误差生成判决误差集合，该判决误差集合包括该第一均衡期望值对应的判决误差；在该判决误差集合中判决误差的数量达到预设数量时，该判决均衡装置根据该判决误差集合中的判决误差确定最终判决误差；并根据所述最终判决误差更新所述第一均衡期望值为所述第二均衡期望值。这样可以迅速的实现均衡期望值与判决阈值的收敛过程，从而实现对信号的线性和非线性均衡。
可以理解的是，本实施例中，该判决均衡装置在记录该判决误差时可以直接对该判决误差进行取符号计算，然后将计算得到的值记录为判决误差集合；最后在判决误差集合中的判决误差对应的值的数量达到预设数量之后再根据该判决误差集合中的值确定最终判决误差，并根据该最终判决误差将该第一均衡期望值更新为该第二均衡期望值。一种示例性方案中，该第一均衡期望值对应的判决误差分别为(-2，+4，+1，-5)，则在对该判决误差进行取符号计算之后得到的判决误差集合记录为(-1，+1，+1，-1)，那最终判决误差则为0，则该第一均衡期望值在此次更新中不用更新。若该第一均衡期望值对应的判决误差分别为(-2，+4，+1，+1)，则在对该判决误差进行取符号计算之后得到的判决误差集合记录为(-1，+1，+1，+1)，那最终判决误差则为2，则该第一均衡期望值根据该最终判决误差更新为第二均衡期望值。这样可以降低判决均衡装置在记录判决误差中的操作复杂度。
可选的，本实施例中，该最终判决误差等于该多个判决误差之和。
可选的，本实施例中，该判决均衡装置根据该最终判决误差更新该第一均衡期望值为该第二均衡期望值具体包括：
一种可能实现方式中，该判决均衡装置根据该最终判决误差和第一公式更新该第一均衡期望值为该第二均衡期望值；
该第一公式为：
EVnew＝EVold-sign(ek)；
其中，该EVnew用于指示该第二均衡期望值，该EVold用于指示该第一均衡期望值，该ek用于指示该最终判决误差，所述k用于指示当前时刻。
另一种可能实现方式中，该判决均衡装置根据该判决误差和第二公式更新该第一均衡期望值为该第二均衡期望值；
该第二公式为：
EVnew＝EVold-μ*(ek)；
其中，该EVnew用于指示该第二均衡期望值，该EVold用于指示该第一均衡期望值，该ek用于指示该最终判决误差，该μ用于指示预设常数，所述k用于指示当前时刻。
例如：系统设置为每个参数进行4次判决后更新该参数，即P＝4。假设+3对应的判决电路中EV33的四次的判决误差分别为+2、-4、-1、+1，ek＝+2-4-1+1＝-2。如果采用“取符号”算法，则EV33，new＝EV33-sign(ek)＝30-sign(-2)＝31。如果采用“乘系数”算法，则EV33，new＝EV33-μ*ek＝30-0.1*(-2)＝30.2。
另一种可能实现方式中，该判决均衡装置在预设时间段之后更新迭代该判决电路对应的均衡期望值。一种可能实现方式中，该判决均衡装置统计在预设时间段内各个判决电路上各个均衡期望值对应的判决误差；然后该判决均衡装置根据各个均衡期望值对应的判决误差更新该各个均衡期望值。同理，本实施例中，该判决均衡装置在记录该判决误差时可以直接对该判决误差进行取符号计算，然后将计算得到的值记录为判决误差集合；最后在判决误差集合中的判决误差对应的值的数量达到预设数量之后再根据该判决误差集合中的值确定最终判决误差，并根据该最终判决误差将该第一均衡期望值更新为该第二均衡期望值。一种示例性方案中，该第一均衡期望值对应的判决误差分别为(-2，+4，+1，-5)，则在对该判决误差进行取符号计算之后得到的判决误差集合记录为(-1，+1，+1，-1)，那最终判决误差则为0，则该第一均衡期望值在此次更新中不用更新。若该第一均衡期望值对应的判决误差分别为(-2，+4，+1，+1)，则在对该判决误差进行取符号计算之后得到的判决误差集合记录为(-1，+1，+1，+1)，那最终判决误差则为2，则该第一均衡期望值根据该最终判决误差更新为第二均衡期望值。这样可以降低判决均衡装置在记录判决误差中的操作复杂度。
可以理解的是，更新该均衡期望值的方式可以如上述两个方案中所描述的技术方案，具体此处不再赘述。这样可以迅速的实现均衡期望值与判决阈值的收敛过程，从而实现对信号的线性和非线性均衡。例如：系统设置每隔1个小时对各个参数进行更新。而在这一个小时内，+3对应的判决电路中EV33的四次的判决误差分别为+2、-4、-1、+1，ek＝+2-4-1+1＝-2。如果采用“取符号”算法，则
EV33，new＝EV33-sign(ek)＝30-sign(-2)＝31。
如果采用“乘系数”算法，则
EV33，new＝EV33-μ*ek＝30-0.1*(-2)＝30.2。
而+1对应的判决电路中EV33的四次的判决误差分别为+2、+4、-1、+1，ek＝+2+4-1+1＝6。如果采用“取符号”算法，则
EV33，new＝EV33-sign(ek)＝30-sign(6)＝29。
如果采用“乘系数”算法，则
EV33，new＝EV33-μ*ek＝30-0.1*(6)＝29.4。
607、该判决均衡装置根据所述第二均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。
在该判决均衡装置在更新得到该第二均衡期望值之后，该判决均衡装置根据该第二均衡期望值以及与其相邻的第三均衡期望值计算更新该第一组判决阈值中的至少一个判决阈值得到该第二组判决阈值。
本实施例中，该第三均衡期望值可以根据该第二均衡期望值的位置关系确定或者该第三均衡期望值可以根据该第二均衡期望值的位置以及该输入信号与该第二均衡期望值之间的位置关系确定。
一种示例性方案中，若第一组判决阈值为T30，T31，T32，第一组均衡期望值EV30，EV31，EV32，EV33，而该EV33进行了更新，则第三均衡期望值则只有EV32。若EV32进行了更新，则该第三均衡期望值可以为EV33和/或EV31。
比如，第一组判决阈值T30，T31，T32的值分别为-20，0，+20，第一组均衡期望值EV30，EV31，EV32，EV33的值为-30，-10，+10，+30，而该EV33由+30更新为29，则该T32将更新为T32，new＝(EV33+EV32)/2＝(29+10)/2＝19.5。
若第一组判决阈值T30，T31，T32的值分别为-20，0，+20，第一组均衡期望值EV30，EV31，EV32，EV33的值为-30，-10，+10，+30，而该EV32由+10更新为11，则该T32将更新为T32，new＝(EV33+EV32)/2＝(30+11)/2＝20.5，同时，该T31将更新为T31，new＝(EV31+EV32)/2＝(-10+11)/2＝0.5。
若第一组判决阈值T30，T31，T32的值分别为-20，0，+20，第一组均衡期望值EV30，EV31，EV32，EV33的值为-30，-10，+10，+30，而该EV32由+10更新为11，但是该输入信号位于该EV32和EV33之间，则只更新T32，并将T32更新为T32，new＝(EV33+EV32)/2＝(30+11)/2＝20.5。
若第一组判决阈值T30，T31，T32的值分别为-20，0，+20，第一组均衡期望值EV30，EV31，EV32，EV33的值为-30，-10，+10，+30，yk＝15，而该EV32由+10更新为11，但是该输入信号位于该EV32和EV33之间，则只更新T32，并将T32更新为T32，new＝(EV33+EV32)/2＝(30+11)/2＝20.5。
若第一组判决阈值T30，T31，T32的值分别为-20，0，+20，第一组均衡期望值EV30，EV31，EV32，EV33的值为-30，-10，+10，+30，yk＝5，而该EV32由+10更新为9，但是该输入信号位于该EV32和EV31之间，则只更新T31，并将T31更新为T31，new＝(EV31+EV32)/2＝(-10+9)/2＝-0.5。
一种示例性方案中，该均衡期望值与该判决阈值的更新迭代流程可以如图13所示，即对于每一个误差值，其将更新该判决均衡装置中的一个均衡期望值，而该均衡期望值将会更新一个或者两个判决阈值。
本实施例中以实际信道的信号判决均衡进行说明，如图14所示，由于DFE架构的判决器只与当前信号有关，所以DFE产生的判决阈值和均衡期望值根据收敛参数在四个电平无区别均匀分布。而本实施例提供的判决均衡装置把之前信号和当前信号的情况都考虑在迭代计算中，针对信道的非线性特征，本实施例提供的判决均衡装置对不同的信号序列收敛为不同的判决阈值和均衡期望值，进而对信道的非线性做出对应的均衡。而由于本实施例提供的判决均衡装置产生的非均匀判决阈值(或均衡期望值)更加接近信道的非线性特性，以本实施例提供的一抽头判决均衡装置与一抽头DFE均衡器为例进行对比可发现，本本实施例提供的一抽头判决均衡装置的均衡性能将强于一抽头DFE均衡器，具体效果可以如图15至图17所示。可以理解的是，图14至图17中的动态非线性判决(dynamic nonlinearslicing，DNS)即为本申请实施提供的判决均衡装置。
本实施例中该判决均衡装置根据判决电路输出的均衡信号对于判决电路的各个判决阈值进行迭代更新，从而实现各个判决阈值独立迭代更新，可以更加有效的对信号实现最优化均衡和判决，进而提升均衡性能，降低均衡后的误码率。
上面描述了该判决均衡装置本身进行信号均衡的方案，实际应用中，该判决均衡装置还可以与其他信号判决均衡架构进行结合，从而实现信号均衡。具体请参阅图18所示，该判决均衡装置与最大似然序列估计(maximum likelihood sequence estimation，MLSE)架构结合，并进行信号判决均衡。在该架构中，本申请实施例提供的判决均衡装置提供均衡期望值作为MLSE的输入，参与至分支度量值的计算中，使得在MLSE算法更加贴近信道特性，有效地实现均衡非线性特性。此时，MLSE均衡过程中分支度量值的计算架构可以如图19所示，而该计算可以表达为：
bmij＝[yk-EVij]2；
其中，该yk用于指示该输入信号，该EVij用于指示该判决均衡装置输出的均衡期望值，该bmij用于指示分支度量值，所述k用于指示当前时刻。
该MLSE完成每一时刻每一状态的分支度量值计算后，会根据如图20所示工作原理选择出当前时刻每个状态的幸存路径(黑色实绩)，根据回溯长度，计算整个序列的幸存路径，并根据最大似然准则，选择距离最接近接收信号的发射序列(图20灰色实线)，即可得到t-D+1时刻的状态值。
通过如图21所示的本申请实施例提供的判决均衡装置与MLSE结合之后均衡性和传统MLSE的均衡性能对比图可以看到，本申请实施例提供的判决均衡装置可以帮助MLSE提高误码率性能约一个量级。
本实施例中，还提供一种非线性信号的判决均衡方法，在此方案中，该判决均衡装置获取输入信号，该输入信号为脉冲幅度调制(pulse amplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号；然后该判决均衡装置确定该输入信号的判决电路；同时该判决均衡装置还获取该判决电路对应的第一组判决阈值和第一均衡期望值；然后该判决均衡装置根据该第一组均衡期望值、该第一组判决阈值以及该输入信号确定该输入信号的判决值，并输出该判决值；同时该判决均衡信号根据该判决值和该输入信号更新该第一组均衡期望值中的全部均衡期望值得到第二组均衡期望值；最后该判决均衡装置根据该第二组均衡期望值更新该第一组判决阈值中的全部判决阈值得到第二组判决阈值，其中，该第二组判决阈值和该第二组均衡期望值用于该判决电路的下一次判决均衡。
本实施例中，在更新一路判决电路的判决阈值与均衡期望值时可以采用现存的技术方案，具体此处不再赘述。一种示例性方案中，设置判决值集合的半眼高(HEH)系数，即缩放系数为10。如果k-1时刻的判决值dk-1＝+3，当前第k时刻输入信号yk进入图8的第一路(即+3对应的判决电路)进行判决，假设此时刻第一路的第一组判决阈值T30，T31，T32的值分别为-20，0，+20(其中，该-20等于-2*缩放系数，该0等于0*缩放系数，该+20等于+2*缩放系数)，第一组均衡期望值EV30，EV31，EV32，EV33的值为-30，-10，+10，+30(其中，该-30等于-3*缩放系数，该-10等于-1*缩放系数，该+10等于+1*缩放系数，该+30等于+3*缩放系数)。如果yk＝25，那么判决输出dk＝+3，判决误差ek为EV33-yk＝5。如果选择“取符号”算法，那么参数更新过程取误差的符号，此例中缩放系统将更新为HEHnew＝HEHold-sign(ek)＝10-sign(5)＝9。因此，该第一路判决电路的判决阈值将更新为-18，0，+18，该第一路判决电路的均衡期望值更新为-27，-9，+9，+27。
此外该方案的其他操作与上述实施例相同，此处不再赘述。
本实施例提供的技术方案中，该判决均衡装置根据判决电路输出的均衡信号对于判决电路的全部判决阈值进行迭代更新，即各个判决电路的更新迭代是相互独立，但是每一个判决电路中的判决阈值是关联迭代更新，这样实现各个判决电路的独立迭代更新，可以有效的对信号实现最优化均衡和判决，进而提升均衡性能，降低均衡后的误码率。
上面描述了本申请实施例中信号的判决均衡方法，可以理解的是，判决均衡装置为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的模块及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对判决均衡装置进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
下面对本申请中的判决均衡装置进行详细描述，请参阅图22，图22为本申请实施例中判决均衡装置的一种实施例示意图。判决均衡装置可以部署于路由器、交换机、OTN传输设备中，判决均衡装置2200包括：
获取模块2201，用于获取输入信号，该输入信号为脉冲幅度调制(pulseamplitude modulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号；
处理模块2202，用于确定所述输入信号的判决电路；
所述获取模块2201，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值；
所述处理模块2202，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；
输出模块2203，用于输出所述判决值；
所述处理模块2202，还用于根据所述判决值和输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，所述第一均衡期望值为所述判决值对应的均衡期望值；根据所述第二均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。
一种可能实现方式中，所述处理模块2202，具体用于根据所述第一均衡期望值和所述输入信号确定所述判决电路的判决误差；根据所述判决误差更新所述第一均衡期望值为所述第二均衡期望值。
一种可能实现方式中，所述判决误差等于所述第一均衡期望值减去所述输入信号。
一种可能实现方式中，所述处理模块2202，具体用于
根据所述判决误差和第一公式更新所述第一均衡期望值为所述第二均衡期望值；
所述第一公式为：
EVnew＝EVold-sign(ek)；
其中，所述EVnew用于指示所述第二均衡期望值，所述EVold用于指示所述第一均衡期望值，所述ek用于指示所述判决误差，所述k用于指示当前时刻；
或者，
所述处理模块2202，具体用于根据所述判决误差和第二公式更新所述第一均衡期望值为所述第二均衡期望值；
所述第二公式为：
EVnew＝EVold-μ*(ek)；
其中，所述EVnew用于指示所述第二均衡期望值，所述EVold用于指示所述第一均衡期望值，所述ek用于指示所述判决误差，所述μ用于指示预设常数，所述k用于指示当前时刻。
一种可能实现方式中，所述处理模块2202，具体用于根据输入信号和所述第一均衡期望值得到判决误差；记录所述判决误差生成判决误差集合，所述判决误差集合包括所述第一均衡期望值对应的判决误差；在所述判决误差集合中判决误差的数量达到预设数量时，根据所述判决误差信号集合中的判决误差确定最终判决误差；根据所述最终判决误差更新所述第一均衡期望值为所述第二均衡期望值。一种可能实现方式中，所述最终判决误差等于所述多个判决误差之和。
一种可能实现方式中，所述处理模块2202，具体用于根据所述第二均衡期望值与第三均衡期望值更新中的至少一个判决阈值得到第二组判决阈值，所述第三均衡期望值为所述第二组均衡期望值中与所述第二均衡期望值相邻的均衡期望值。
一种可能实现方式中，所述获取模块2201，还用于
接收判决反馈均衡器DFE模式输出的初始收敛参数，所述初始收敛参数作为所述输入信号在判决均衡时的初始均衡期望值。
一种可能实现方式中，所述获取模块2201，还用于
接收前馈均衡器输出的自适应参数，所述自适应参数作为所述输入信号在判决均衡时的初始均衡期望值。
一种可能实现方式中，所述处理模块2202，还用于
根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M确定判决电路的数量以及判决阈值的数量，所述M为正整数。
一种可能实现方式中，所述处理模块2202，具体用于
根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M利用第三公式确定判决电路的数量以及判决阈值的数量，其中，所述第三公式为：
Figure BDA0003142609140000251
其中，所述S用于指示所述判决电路的数量，所述P用于指示所述判决阈值的数量，所述N用于指示所述PAM信号的电平数，所述M用于指示所述判决值集合中的均衡信号数量。
一种可能实现方式中，所述处理模块2202，具体用于
根据所述第一组判决阈值、所述第一组均衡期望值和所述输入信号利用最大似然序列估计确定所述输入信号的判决值。
可选的，所述处理模块2202，具体用于根据判决值集合确定所述输入信号的判决电路，所述均衡信号组包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。
上述实施例中的判决均衡装置可以是网络设备或者用户设备，也可以是应用于网络设备中的芯片或者其他可实现上述网络设备功能的组合器件、部件等。当判决均衡装置是网络设备时，收发模块可以是收发器，处理模块可以是处理器，例如芯片等。当判决均衡装置是芯片系统时，收发模块中用于接收的部分可以是芯片系统的输入端口，收发模块中用于发送的部分可以是芯片系统的输出接口、处理模块可以是芯片系统的处理器，例如：中央处理器(central processing unit，CPU)。
在本申请实施例中，该判决均衡装置所包括的存储器主要用于存储软件程序和数据，例如存储上述实施例中所描述的程序等。该判决均衡装置还具有以下功能：
收发器，用于获取输入信号，该输入信号为脉冲幅度调制(pulse amplitudemodulation，PAM)信号或者为该PAM信号在经过预均衡后输出的预均衡信号；
处理器，用于确定所述输入信号的判决电路；
收发器，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值；
所述处理器，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；
收发器，用于输出所述判决值；
所述处理器，还用于根据所述判决值的输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，所述第一均衡期望值为所述判决值对应的均衡期望值；根据所述第二均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。
一种可能实现方式中，所述处理器，具体用于根据所述第一均衡期望值和所述输入信号确定所述判决电路的判决误差；根据所述判决误差更新所述第一均衡期望值为所述第二均衡期望值。
一种可能实现方式中，所述判决误差等于所述第一均衡期望值减去所述输入信号。
一种可能实现方式中，所述处理器，具体用于
根据所述判决误差和第一公式更新所述第一均衡期望值为所述第二均衡期望值；
所述第一公式为：
EVnew＝EVold-sign(ek)；
其中，所述EVnew用于指示所述第二均衡期望值，所述EVold用于指示所述第一均衡期望值，所述ek用于指示所述判决误差，所述k用于指示当前时刻；
或者，
所述处理器，具体用于根据所述判决误差和第二公式更新所述第一均衡期望值为所述第二均衡期望值；
所述第二公式为：
EVnew＝EVold-μ*(ek)；
其中，所述EVnew用于指示所述第二均衡期望值，所述EVold用于指示所述第一均衡期望值，所述ek用于指示所述判决误差，所述μ用于指示预设常数，所述k用于指示当前时刻。
一种可能实现方式中，所述处理器，具体用于根据输入信号和所述第一均衡期望值得到判决误差；记录所述判决误差生成判决误差集合，所述判决误差集合包括所述第一均衡期望值对应的判决误差；在所述判决误差集合中判决误差的数量达到预设数量时，根据所述判决误差信号集合中的判决误差确定最终判决误差；根据所述最终判决误差更新所述第一均衡期望值为所述第二均衡期望值。
一种可能实现方式中，所述最终判决误差等于所述多个判决误差之和。
一种可能实现方式中，所述处理器，具体用于根据所述第二均衡期望值与第三均衡期望值更新中的至少一个判决阈值得到第二组判决阈值，所述第三均衡期望值为所述第二组均衡期望值中与所述第二均衡期望值相邻的均衡期望值。
一种可能实现方式中，所述收发器，还用于
接收判决反馈均衡器DFE模式输出的初始收敛参数，所述初始收敛参数作为所述输入信号在判决均衡时的初始均衡期望值。
一种可能实现方式中，所述收发器，还用于
接收前馈均衡器输出的自适应参数，所述自适应参数作为所述输入信号在判决均衡时的初始均衡期望值。
一种可能实现方式中，所述处理器，还用于
根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M确定判决电路的数量以及判决阈值的数量，所述M为正整数。
一种可能实现方式中，所述处理器，具体用于
根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M利用第三公式确定判决电路的数量以及判决阈值的数量，其中，所述第三公式为：
Figure BDA0003142609140000271
其中，所述S用于指示所述判决电路的数量，所述P用于指示所述判决阈值的数量，所述N用于指示所述PAM信号的电平数，所述M用于指示所述判决值集合中的均衡信号数量。
一种可能实现方式中，所述处理器，具体用于根据判决值集合确定所述输入信号的判决电路，所述均衡信号组包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。
根据所述第一组判决阈值、所述第一组均衡期望值和所述输入信号利用最大似然序列估计确定所述输入信号的判决值。
一种可能实现方式中，所述处理器，具体用于
一种可能实现方式中，所述处理器，具体用于根据判决值集合确定所述输入信号的判决电路，所述均衡信号组包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。
本申请实施例还提供了一种处理装置。处理装置包括处理器和接口；该处理器，用于执行上述任一方法实施例的信号判决均衡方法。
应理解，上述处理装置可以是一个芯片，该处理器可以通过硬件实现也可以通过软件来实现，当通过硬件实现时，该处理器可以是逻辑电路、集成电路等；当通过软件来实现时，该处理器可以是一个通用处理器，通过读取存储器中存储的软件代码来实现，该存储器可以集成在处理器中，可以位于该处理器之外，独立存在。
其中，“通过硬件实现”是指通过不具有程序指令处理功能的硬件处理电路来实现上述模块或者单元的功能，该硬件处理电路可以通过分立的硬件元器件组成，也可以是集成电路。为了减少功耗、降低尺寸，通常会采用集成电路的形式来实现。硬件处理电路可以包括ASIC(application-specific integrated circuit，专用集成电路)，或者PLD(programmable logic device，可编程逻辑器件)；其中，PLD又可包括FPGA(fieldprogrammable gate array，现场可编程门阵列)、CPLD(complex programmable logicdevice，复杂可编程逻辑器件)等等。这些硬件处理电路可以是单独封装的一块半导体芯片(如封装成一个ASIC)；也可以跟其他电路(如CPU、DSP)集成在一起后封装成一个半导体芯片，例如，可以在一个硅基上形成多种硬件电路以及CPU，并单独封装成一个芯片，这种芯片也称为SoC，或者也可以在硅基上形成用于实现FPGA功能的电路以及CPU，并单独封闭成一个芯片，这种芯片也称为SoPC(system on a programmable chip，可编程片上系统)。
请参阅图23，图23为本申请实施例中判决均衡装置的一种实施例示意图。判决均衡装置可以部署于路由器、交换机、OTN传输设备中，判决均衡装置2300包括：获取模块2301，用于获取输入信号所述输入信号为脉冲幅度调制PAM信号或者为所述PAM信号在经过预均衡后输出的预均衡信号；
处理模块2302，用于确定所述输入信号的判决电路；
所述获取模块2301，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值，所述第一组判决阈值的分布为不对称分布，所述第一组均衡期望值的分布为不对称分布，
所述处理模块2302，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值。
该判决均衡装置2300还包括输出模块2303，用于输出该判决值。
一种可能实现方式中，所述第一组判决阈值中的判决阈值数量等于所述PAM信号的电平数减一；
所述第一组均衡期望值中的均衡期望值数量等于所述PAM信号的电平数。
一种可能实现方式中，所述第一组均衡期望值是根据前一时刻的输入信号和所述前一时刻的输入信号判决输出的判决值更新前一时刻的均衡期望值得到，所述前一时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到；
或者，
所述第一组均衡期望值是根据前N个时刻的输入信号和所述前N个时刻的输入信号判决输出的判决值更新前N个时刻的均衡期望值得到，所述前N个时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到。
一种可能实现方式中，所述判决电路包含于判决电路集合，所述判决电路集合中的各路判决电路的判决阈值不相同，所述判决电路集合中的各路判决电路的均衡期望值不相同。
一种可能实现方式中，所述处理模块2302，具体用于根据判决值集合确定所述输入信号的判决电路，所述均衡信号组包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。
上述实施例中的判决均衡装置可以是网络设备或者用户设备，也可以是应用于网络设备中的芯片或者其他可实现上述网络设备功能的组合器件、部件等。当判决均衡装置是网络设备时，收发模块可以是收发器，处理模块可以是处理器，例如芯片等。当判决均衡装置是芯片系统时，收发模块中用于接收的部分可以是芯片系统的输入端口，收发模块中用于发送的部分可以是芯片系统的输出接口、处理模块可以是芯片系统的处理器，例如：中央处理器(central processing unit，CPU)。
在本申请实施例中，该判决均衡装置所包括的存储器主要用于存储软件程序和数据，例如存储上述实施例中所描述的程序等。该判决均衡装置还具有以下功能：
收发器，用于获取输入信号所述输入信号为脉冲幅度调制PAM信号或者为所述PAM信号在经过预均衡后输出的预均衡信号；
处理器，用于确定所述输入信号的判决电路；
收发器，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值，所述第一组判决阈值的分布为不对称分布，所述第一组均衡期望值的分布为不对称分布，
处理器，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值。
一种可能实现方式中，所述第一组判决阈值中的判决阈值数量等于所述PAM信号的电平数减一；
所述第一组均衡期望值中的均衡期望值数量等于所述PAM信号的电平数。
一种可能实现方式中，所述第一组均衡期望值是根据前一时刻的输入信号和所述前一时刻的输入信号判决输出的判决值更新前一时刻的均衡期望值得到，所述前一时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到；
或者，
所述第一组均衡期望值是根据前N个时刻的输入信号和所述前N个时刻的输入信号判决输出的判决值更新前N个时刻的均衡期望值得到，所述前N个时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到。
一种可能实现方式中，所述判决电路包含于判决电路集合，所述判决电路集合中的各路判决电路的判决阈值不相同，所述判决电路集合中的各路判决电路的均衡期望值不相同。
一种可能实现方式中，所述处理器，具体用于根据判决值集合确定所述输入信号的判决电路，所述均衡信号组包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。
本申请实施例还提供了一种处理装置。处理装置包括处理器和接口；该处理器，用于执行上述任一方法实施例的信号判决均衡方法。
应理解，上述处理装置可以是一个芯片，该处理器可以通过硬件实现也可以通过软件来实现，当通过硬件实现时，该处理器可以是逻辑电路、集成电路等；当通过软件来实现时，该处理器可以是一个通用处理器，通过读取存储器中存储的软件代码来实现，该存储器可以集成在处理器中，可以位于该处理器之外，独立存在。
其中，“通过硬件实现”是指通过不具有程序指令处理功能的硬件处理电路来实现上述模块或者单元的功能，该硬件处理电路可以通过分立的硬件元器件组成，也可以是集成电路。为了减少功耗、降低尺寸，通常会采用集成电路的形式来实现。硬件处理电路可以包括ASIC(application-specific integrated circuit，专用集成电路)，或者PLD(programmable logic device，可编程逻辑器件)；其中，PLD又可包括FPGA(fieldprogrammable gate array，现场可编程门阵列)、CPLD(complex programmable logicdevice，复杂可编程逻辑器件)等等。这些硬件处理电路可以是单独封装的一块半导体芯片(如封装成一个ASIC)；也可以跟其他电路(如CPU、DSP)集成在一起后封装成一个半导体芯片，例如，可以在一个硅基上形成多种硬件电路以及CPU，并单独封装成一个芯片，这种芯片也称为SoC，或者也可以在硅基上形成用于实现FPGA功能的电路以及CPU，并单独封闭成一个芯片，这种芯片也称为SoPC(system on a programmable chip，可编程片上系统)。
本申请实施例还提供的一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机控制判决均衡装置执行如前述方法实施例所示任一项实现方式。
本申请实施例还提供的一种计算机程序产品，计算机程序产品包括计算机程序代码，当计算机程序代码在计算机上运行时，使得计算机执行如前述方法实施例所示任一项实现方式。
本申请实施例还提供一种芯片系统，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行计算机程序，使得芯片执行如前述方法实施例所示任一项实现方式。
本申请实施例还提供一种芯片系统，包括处理器，处理器用于调用并运行计算机程序，使得芯片执行如前述方法实施例所示任一项实现方式。
另外需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本申请提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件的方式来实现，当然也可以通过专用硬件包括专用集成电路、专用CPU、专用存储器、专用元器件等来实现。一般情况下，凡由计算机程序完成的功能都可以很容易地用相应的硬件来实现，而且，用来实现同一功能的具体硬件结构也可以是多种多样的，例如模拟电路、数字电路或专用电路等。但是，对本申请而言更多情况下软件程序实现是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘、U盘、移动硬盘、ROM、RAM、磁碟或者光盘等，包括若干指令用以使得一台计算机设备执行本申请各个实施例所述的方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。
所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、第一网络设备或第二网络设备、计算设备或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、第一网络设备或第二网络设备、计算设备或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的第一网络设备或第二网络设备、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘(Solid State Disk，SSD))等。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
另外，本文中术语“系统”和“网络”在本文中常被可互换使用。应理解，在本申请实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。
总之，以上所述仅为本申请技术方案的较佳实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (40)

1.一种信号判决均衡方法，其特征在于，包括：
获取输入信号，所述输入信号为脉冲幅度调制PAM信号或者为所述PAM信号在经过预均衡后输出的预均衡信号；
确定所述输入信号的判决电路；
获取所述判决电路的第一组判决阈值和第一组均衡期望值；
根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值，并输出所述判决值；
根据所述判决值和所述输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，所述第一均衡期望值为所述判决值对应的均衡期望值；
根据所述第二均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。
2.根据权利要求1所述的方法，其特征在于，所述根据所述判决值和所述输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值包括：
根据所述第一均衡期望值和所述输入信号确定所述判决电路的判决误差；
根据所述判决误差更新所述第一均衡期望值为所述第二均衡期望值。
3.根据权利要求2所述的方法，其特征在于，所述判决误差等于所述第一均衡期望值减去所述输入信号。
4.根据权利要求2或3所述的方法，其特征在于，所述根据所述判决误差更新所述第一均衡期望值为所述第二均衡期望值包括：
根据所述判决误差和第一公式更新所述第一均衡期望值为所述第二均衡期望值；
所述第一公式为：
EVnew＝EVold-sign(ek)；
其中，所述EVnew用于指示所述第二均衡期望值，所述EVold用于指示所述第一均衡期望值，所述ek用于指示所述判决误差，所述k用于指示当前时刻；
或者，
根据所述判决误差和第二公式更新所述第一均衡期望值为所述第二均衡期望值；
所述第二公式为：
EVnew＝EVold-μ*(ek)；
其中，所述EVnew用于指示所述第二均衡期望值，所述EVold用于指示所述第一均衡期望值，所述ek用于指示所述判决误差，所述μ用于指示预设常数，所述k用于指示当前时刻。
5.根据权利要求1所述的方法，其特征在于，所述根据所述判决值和所述输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值包括：
根据所述输入信号和所述第一均衡期望值得到判决误差；
记录所述判决误差生成判决误差集合，所述判决误差集合包括所述第一均衡期望值对应的判决误差；
在所述判决误差集合中判决误差的数量达到预设数量时，
根据所述判决误差信号集合中的判决误差确定最终判决误差；
根据所述最终判决误差更新所述第一均衡期望值为所述第二均衡期望值。
6.根据权利要求5所述的方法，其特征在于，所述最终判决误差等于所述多个判决误差之和。
7.根据权利要求1至6中任一项所述的方法，其特征在于，所述根据所述第二均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值包括：
根据所述第二均衡期望值与第三均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第三均衡期望值为所述第二组均衡期望值中与所述第二均衡期望值相邻的均衡期望值。
8.根据权利要求1至7中任一项所述的方法，其特征在于，所述方法还包括：
接收判决反馈均衡器DFE系统输出的初始收敛参数，所述初始收敛参数作为所述输入信号在判决均衡时的初始均衡期望值。
9.根据权利要求1至7中任一项所述的方法，其特征在于，所述方法还包括：
接收前馈均衡器输出的自适应参数，所述自适应参数作为所述输入信号在判决均衡时的初始均衡期望值。
10.根据权利要求1至9中任一项所述的方法，其特征在于，所述方法还包括：
根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M确定判决电路的数量以及判决阈值的数量，所述M为正整数。
11.根据权利要求10所述的方法，其特征在于，所述根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M确定判决电路的数量以及判决阈值的数量包括：
根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M利用第三公式确定判决电路的数量以及判决阈值的数量，其中，所述第三公式为：
Figure FDA0003142609130000031
其中，所述S用于指示所述判决电路的数量，所述P用于指示所述判决阈值的数量，所述N用于指示所述PAM信号的电平数，所述M用于指示所述判决值集合中的均衡信号数量。
12.根据权利要求1至11中任一项所述的方法，其特征在于，所述根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值包括：
根据所述第一组判决阈值、所述第一组均衡期望值和所述输入信号利用最大似然序列估计确定所述输入信号的判决值。
13.根据权利要求1至12中任一项所述的方法，其特征在于，所述确定所述输入信号的判决电路包括：
根据判决值集合确定所述输入信号的判决电路，所述均衡信号组包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。
14.一种判决均衡装置，其特征在于，包括：
获取模块，用于获取输入信号，所述输入信号为脉冲幅度调制PAM信号或者为所述PAM信号在经过预处理后输出的预均衡信号；
处理模块，用于确定所述输入信号的判决电路；
所述获取模块，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值；
所述处理模块，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值；
输出模块，用于输出所述判决值；
所述处理模块，还用于根据所述判决值和所述输入信号更新所述第一组均衡期望值中的第一均衡期望值为第二均衡期望值得到第二组均衡期望值，所述第一均衡期望值为所述判决值对应的均衡期望值；根据所述第二均衡期望值更新所述第一组判决阈值中的至少一个判决阈值得到第二组判决阈值，所述第二组判决阈值与所述第二组均衡期望值用于所述判决电路的下一次判决均衡。
15.根据权利要求14所述的装置，其特征在于，所述处理模块，具体用于根据所述第一均衡期望值和所述输入信号确定所述判决电路的判决误差；
根据所述判决误差更新所述第一均衡期望值为所述第二均衡期望值。
16.根据权利要求15所述的装置，其特征在于，所述判决误差等于所述第一均衡期望值减去所述输入信号。
17.根据权利要求15或16所述的装置，其特征在于，所述处理模块，具体用于根据所述判决误差和第一公式更新所述第一均衡期望值为所述第二均衡期望值；
所述第一公式为：
EVnew＝EVold-sign(ek)；
其中，所述EVnew用于指示所述第二均衡期望值，所述EVold用于指示所述第一均衡期望值，所述ek用于指示所述判决误差，所述k用于指示当前时刻；
或者，
所述处理模块，具体用于根据所述判决误差和第二公式更新所述第一均衡期望值为所述第二均衡期望值；
所述第二公式为：
EVnew＝EVold-μ*(ek)；
其中，所述EVnew用于指示所述第二均衡期望值，所述EVold用于指示所述第一均衡期望值，所述ek用于指示所述判决误差，所述μ用于指示预设常数，所述k用于指示当前时刻。
18.根据权利要求14所述的装置，其特征在于，所述处理模块，具体用于根据所述输入信号和所述第一均衡期望值得到判决误差；
记录所述判决误差生成判决误差集合，所述判决误差集合包括所述第一均衡期望值对应的判决误差；
在所述判决误差集合中判决误差的数量达到预设数量时，根据所述判决误差信号集合中的判决误差确定最终判决误差；
根据所述最终判决误差更新所述第一均衡期望值为所述第二均衡期望值。
19.根据权利要求18所述的装置，其特征在于，所述最终判决误差等于所述多个判决误差之和。
20.根据权利要求14至19中任一项所述的装置，其特征在于，所述处理模块，具体用于根据所述第二均衡期望值与第三均衡期望值更新中的至少一个判决阈值得到第二组判决阈值，所述第三均衡期望值为所述第二组均衡期望值中与所述第二均衡期望值相邻的均衡期望值。
21.根据权利要求14至20中任一项所述的装置，其特征在于，所述获取模块，还用于接收判决反馈均衡器DFE模式输出的初始收敛参数，所述初始收敛参数作为所述输入信号在判决均衡时的初始均衡期望值。
22.根据权利要求14至20中任一项所述的装置，其特征在于，所述获取模块，还用于接收前馈均衡器输出的自适应参数，所述自适应参数作为所述输入信号在判决均衡时的初始均衡期望值。
23.根据权利要求14至22中任一项所述的装置，其特征在于，所述处理模块，还用于根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M确定判决电路的数量以及判决阈值的数量，所述M为正整数。
24.根据权利要求23所述的装置，其特征在于，所述处理模块，具体用于
根据所述PAM信号的电平数N与所述判决值集合中的均衡信号数量M利用第三公式确定判决电路的数量以及判决阈值的数量，其中，所述第三公式为：
Figure FDA0003142609130000051
其中，所述S用于指示所述判决电路的数量，所述P用于指示所述判决阈值的数量，所述N用于指示所述PAM信号的电平数，所述M用于指示所述判决值集合中的均衡信号数量。
25.根据权利要求14至24中任一项所述的装置，其特征在于，所述处理模块，具体用于根据所述第一组判决阈值、所述第一组均衡期望值和所述输入信号利用最大似然序列估计确定所述输入信号的判决值。
26.根据权利要求14至25中任一项所述的装置，其特征在于，所述处理模块，具体用于根据判决值集合确定所述输入信号的判决电路，所述均衡信号组包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。
27.一种信号判决均衡方法，其特征在于，包括：
获取输入信号所述输入信号为脉冲幅度调制PAM信号或者为所述PAM信号在经过预均衡后输出的预均衡信号；
确定所述输入信号的判决电路；
获取所述判决电路的第一组判决阈值和第一组均衡期望值，所述第一组判决阈值的分布为不对称分布，所述第一组均衡期望值的分布为不对称分布；
根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值。
28.根据权利要求27所述的方法，其特征在于，
所述第一组判决阈值中的判决阈值数量等于所述PAM信号的电平数减一；
所述第一组均衡期望值中的均衡期望值数量等于所述PAM信号的电平数。
29.根据权利要求27或28中任一项所述的方法，其特征在于，所述第一组均衡期望值是根据前一时刻的输入信号和所述前一时刻的输入信号判决输出的判决值更新前一时刻的均衡期望值得到，所述前一时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到；
或者，
所述第一组均衡期望值是根据前N个时刻的输入信号和所述前N个时刻的输入信号判决输出的判决值更新前N个时刻的均衡期望值得到，所述前N个时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到。
30.根据权利要求27至29中任一项所述的方法，其特征在于，所述判决电路包含于判决电路集合，所述判决电路集合中的各路判决电路的判决阈值不相同，所述判决电路集合中的各路判决电路的均衡期望值不相同。
31.根据权利要求27至30中作一项所述的方法，其特征在于，所述确定所述输入信号的判决电路包括：
根据判决值集合确定所述输入信号的判决电路，所述均衡信号组包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。
32.一种判决均衡装置，其特征在于，包括：
获取模块，用于获取输入信号所述输入信号为脉冲幅度调制PAM信号或者为所述PAM信号在经过预均衡后输出的预均衡信号；
处理模块，用于确定所述输入信号的判决电路；
所述获取模块，还用于获取所述判决电路的第一组判决阈值和第一组均衡期望值，所述第一组判决阈值的分布为不对称分布，所述第一组均衡期望值的分布为不对称分布，
所述处理模块，还用于根据所述第一组均衡期望值、所述第一组判决阈值和所述输入信号确定所述输入信号的判决值。
33.根据权利要求32所述的装置，其特征在于，
所述第一组判决阈值中的判决阈值数量等于所述PAM信号的电平数减一；
所述第一组均衡期望值中的均衡期望值数量等于所述PAM信号的电平数。
34.根据权利要求32或33中任一项所述的装置，其特征在于，所述第一组均衡期望值是根据前一时刻的输入信号和所述前一时刻的输入信号判决输出的判决值更新前一时刻的均衡期望值得到，所述前一时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到；
或者，
所述第一组均衡期望值是根据前N个时刻的输入信号和所述前N个时刻的输入信号判决输出的判决值更新前N个时刻的均衡期望值得到，所述前N个时刻早于所述输入信号的发生时刻，所述第一组判决阈值是根据所述第一组均衡期望值更新得到。
35.根据权利要求32至34中任一项所述的装置，其特征在于，所述判决电路包含于判决电路集合，所述判决电路集合中的各路判决电路的判决阈值不相同，所述判决电路集合中的各路判决电路的均衡期望值不相同。
36.根据权利要求32至35中作一项所述的装置，其特征在于，所述处理模块，具体用于根据判决值集合确定所述输入信号的判决电路，所述均衡信号组包括至少一个判决值，所述至少一个判决值的发生时刻早于所述输入信号的发生时刻。
37.一种计算机程序，其特征在于，当所述计算机程序在计算机上运行时，使得计算机执行如权利要求1至13或权利要求27至31中任意一项所述的方法。
38.一种计算机可读存储介质，其特征在于，包括程序，当所述程序在计算机上运行时，使得计算机执行如权利要求1至13或权利要求27至31中任一项所述的方法。
39.一种判决均衡装置，其特征在于，包括处理器和存储器，所述处理器与所述存储器耦合，
所述存储器，用于存储程序；
所述处理器，用于执行所述存储器中的程序，使得所述通信装置执行如权利要求1至13或权利要求27至31中任一项所述的方法。
40.一种芯片系统，其特征在于，所述芯片系统包括一个或多个处理器和存储器，所述存储器中存储有程序指令，当所述程序指令在所述一个或多个处理器中执行时，使得如权利要求1至13或权利要求27至31中任一项所述的方法被执行。
CN202110745652.8A 2021-06-30 2021-06-30 一种信号判决均衡方法以及装置 Pending CN115550115A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110745652.8A CN115550115A (zh) 2021-06-30 2021-06-30 一种信号判决均衡方法以及装置
PCT/CN2022/090347 WO2023273589A1 (zh) 2021-06-30 2022-04-29 一种信号判决均衡方法以及装置
EP22831416.7A EP4351095A1 (en) 2021-06-30 2022-04-29 Signal decision equalization method and apparatus
US18/397,782 US20240129168A1 (en) 2021-06-30 2023-12-27 Signal decision equalization method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110745652.8A CN115550115A (zh) 2021-06-30 2021-06-30 一种信号判决均衡方法以及装置

Publications (1)

Publication Number Publication Date
CN115550115A true CN115550115A (zh) 2022-12-30

Family

ID=84692464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110745652.8A Pending CN115550115A (zh) 2021-06-30 2021-06-30 一种信号判决均衡方法以及装置

Country Status (4)

Country Link
US (1) US20240129168A1 (zh)
EP (1) EP4351095A1 (zh)
CN (1) CN115550115A (zh)
WO (1) WO2023273589A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116232816A (zh) * 2023-05-08 2023-06-06 山东云海国创云计算装备产业创新中心有限公司 信号处理方法、信号传输装置及互联接口

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8457191B2 (en) * 2007-08-24 2013-06-04 Comtech Ef Data Corp. Adaptive equalizer and related methods
CN105553898A (zh) * 2015-12-18 2016-05-04 中国电子科技集团公司第三研究所 均衡器及反馈均衡方法
CN106656879B (zh) * 2016-08-31 2019-08-09 西安空间无线电技术研究所 一种高速高阶变步长自适应均衡方法
CN109873777B (zh) * 2017-12-01 2021-12-17 华为技术有限公司 一种纠错方法和纠错装置
US11018656B1 (en) * 2019-11-21 2021-05-25 Credo Technology Group Limited Multi-function level finder for serdes
CN112787963B (zh) * 2020-12-25 2022-09-20 中国科学院微电子研究所 自适应判决反馈均衡的信号处理方法、装置及系统
CN112511473B (zh) * 2021-02-01 2021-05-14 睿迪纳(南京)电子科技有限公司 一种自动步长lms时域均衡滤波器及其实现方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116232816A (zh) * 2023-05-08 2023-06-06 山东云海国创云计算装备产业创新中心有限公司 信号处理方法、信号传输装置及互联接口
CN116232816B (zh) * 2023-05-08 2023-08-04 山东云海国创云计算装备产业创新中心有限公司 信号处理方法、信号传输装置及互联接口

Also Published As

Publication number Publication date
EP4351095A1 (en) 2024-04-10
US20240129168A1 (en) 2024-04-18
WO2023273589A1 (zh) 2023-01-05

Similar Documents

Publication Publication Date Title
US9935800B1 (en) Reduced complexity precomputation for decision feedback equalizer
US9294313B2 (en) Receiver with pipelined tap coefficients and shift control
US9071479B2 (en) High-speed parallel decision feedback equalizer
US8929497B2 (en) Dynamic deskew for bang-bang timing recovery in a communication system
US8923382B2 (en) Tap adaptation with a fully unrolled decision feedback equalizer
US8837570B2 (en) Receiver with parallel decision feedback equalizers
US8301036B2 (en) High-speed adaptive decision feedback equalizer
US20130243107A1 (en) Baud rate timing recovery for nyquist patterns in a communication system
US20130202064A1 (en) Error signature analysis for data and clock recovery in a communication system
JPWO2009113462A1 (ja) 波形等化回路および波形等化方法
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
CN115362657B (zh) 用于数据采样器漂移补偿的系统和方法
US20240129168A1 (en) Signal decision equalization method and apparatus
CN113890800A (zh) 具有部分抽头展开的决策反馈均衡器
US8036305B2 (en) Precoder design for different channel lengths
US11005567B2 (en) Efficient multi-mode DFE
CN113973033A (zh) 具有基于扰动影响的自适应的均衡器
US20150098496A1 (en) Method and associated processing module for interconnection system
US10680856B1 (en) Thermometer-encoded unrolled DFE selection element
US9860087B1 (en) Low power speculative decision feedback equalizer
CN110740105A (zh) 信号处理方法和装置
WO2015081530A1 (en) Pattern-based coefficient adaptation operation for decision feedback equalization
US11347476B2 (en) Digital filtering using combined approximate summation of partial products
US11936505B2 (en) Decision feedback equalization with efficient burst error correction
US20230308318A1 (en) Method of equalization for high-speed processing and equalizer thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination