TW202339449A - 檢錯糾錯裝置及相關方法 - Google Patents

檢錯糾錯裝置及相關方法 Download PDF

Info

Publication number
TW202339449A
TW202339449A TW112110545A TW112110545A TW202339449A TW 202339449 A TW202339449 A TW 202339449A TW 112110545 A TW112110545 A TW 112110545A TW 112110545 A TW112110545 A TW 112110545A TW 202339449 A TW202339449 A TW 202339449A
Authority
TW
Taiwan
Prior art keywords
error
symbol
error detection
signal
correction
Prior art date
Application number
TW112110545A
Other languages
English (en)
Inventor
翁登富
劉昱廷
江哲宇
蔡宗憲
翁槐懋
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202339449A publication Critical patent/TW202339449A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03203—Trellis search techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/066—Multilevel decisions, not including self-organising maps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

一種檢錯糾錯裝置包括判決反饋均衡器（DFE）、判決電路、檢錯電路和糾錯電路。DFE均衡資料信號以產生第一均衡信號。判決電路對第一均衡信號執行硬判決以產生碼元判決信號。檢錯電路在碼元判決信號中包括的連續碼元的碼元位置處執行前向檢錯以檢測影響碼元判決信號中的至少一個碼元的可疑錯誤的首位置。糾錯電路響應於檢錯電路檢測到的可疑錯誤的首位置對碼元判決信號執行糾錯。

Description

檢錯糾錯裝置及相關方法
本發明實施例通常涉及資料通信領域，以及更具體地，涉及能夠檢測可疑錯誤的首位置並進行前向錯誤傳播路徑追蹤以提供後續糾錯所需資訊的檢錯糾錯裝置及相關方法。
在高速的資料通信系統中，現有的濾波和均衡方案不足以支持具有挑戰性的通道和下一代以太網。例如，由於噪聲、串擾和碼元間干擾（inter-symbol interference，ISI）等多種因素，資料通信系統中接收信號的檢測具有挑戰性。典型的判決反饋均衡器（decision-feedback equalizer，DFE）通過使用一個或多個先前碼元（例如，一個或多個先前的硬判決）能夠消除後體（post-cursor）ISI。然而，由於依賴於一個或多個先前硬判決的反饋特性，典型的DFE會導致錯誤傳播（error propagation）。最大似然序列檢測（Maximum likelihood sequence detection，MLSD）是一種常用的技術，它利用並進一步去除ISI來處理噪聲。然而，MLSD具有更高級別的實現複雜度和更高級別的功率和內存消耗。在一些高速以太網標準中，一種稱為1+D預編碼（1+D precoding）的簡單方法可以使用DFE的碼元間資訊來消除DFE錯誤傳播。但是，它需要在傳輸（transmit，TX）端使用預編碼引擎（precoding engine）且在接收（receive，RX）端使用解碼引擎（deprecoding engine）。另外，在錯誤傳播終止後會產生附加錯誤，而無法消除第一個隨機錯誤。因此，需要一種利用DFE的碼元間資訊不僅可以補償傳播的錯誤而且還可以補償第一個隨機錯誤的低成本錯誤消除器。
本發明的目的之一在於提供一種檢錯糾錯裝置及相關方法，其能夠偵測可疑錯誤的首位置並進行前向錯誤傳播路徑追踪，以提供後續糾錯所需的資訊。
根據本發明的第一方面，提供了一種示例性檢錯糾錯裝置。該示例性檢錯糾錯裝置包括判決反饋均衡器(DFE)、判決電路、檢錯電路和糾錯電路。DFE被配置為均衡資料信號以產生第一均衡信號。判決電路被配置為對第一均衡信號執行硬判決以產生碼元判決信號。檢錯電路被配置為在碼元判決信號中包括的連續碼元的碼元位置處執行前向檢錯以檢測影響碼元判決信號中的至少一個碼元的可疑錯誤的首位置。糾錯電路被配置為響應於檢錯電路檢測到的可疑錯誤的首位置對碼元判決信號執行糾錯（亦可描述為“錯誤校正”）。
在一些實施例中，該檢錯糾錯裝置還包括：前饋均衡器FFE，被配置為處理接收到的信號以產生第二均衡信號作為該資料信號。
在一些實施例中，該檢錯電路檢測到的該可疑錯誤是單個錯誤，該單個錯誤僅影響該碼元判決信號中的單個碼元。
在一些實施例中，該檢錯電路檢測到的該可疑錯誤是密集型錯誤，該密集型錯誤影響該碼元判決信號中的多個碼元。
在一些實施例中，該資料信號源自於脈衝幅度調製PAM信號。
在一些實施例中，該連續碼元包括位於前一碼元位置的前一碼元和位於當前碼元位置的當前碼元；該第一均衡信號包括前一樣本和當前樣本，其中，該前一碼元為該前一樣本的硬判決結果，該當前碼元為該當前樣本的硬判決結果，以及，該檢錯電路通過檢查以下條件來執行前向檢錯：該前一樣本與該前一碼元的絕對差是否不大於預定閾值；該當前樣本與該當前碼元的絕對差是否大於該預定閾值；以及，該當前樣本的絕對值是否小於最大的PAM位準。
在一些實施例中，該糾錯電路被配置為從該檢錯電路檢測到的該首位置開始執行前向錯誤傳播路徑追蹤，以選擇具有傳播長度的錯誤傳播路徑；其中，對該碼元判決信號執行的該糾錯是至少根據該傳播長度進行的。
在一些實施例中，該前向錯誤傳播路徑追蹤是基於兩狀態網格進行的。
在一些實施例中，該檢錯電路還被配置為在該前向檢錯的期間控制該糾錯電路的激活。
根據本發明的第二方面，提供了一種示例性檢錯糾錯方法。該檢錯糾錯方法包括：對資料信號執行判決反饋均衡，以產生第一均衡信號。對第一均衡信號執行硬判決，以產生碼元判決信號；在碼元判決信號中包含的連續碼元的碼元位置執行前向檢錯，以檢測出影響碼元判決信號中至少一個碼元的可疑錯誤的首位置；響應於可疑錯誤的首位置，對碼元判決信號執行糾錯。
在一些實施例中，該糾錯電路響應於該檢錯電路檢測到的該可疑錯誤的該首位置而被激活。
在一些實施例中，該檢錯糾錯方法還包括：對接收到的信號執行前饋均衡，以產生第二均衡信號作為該資料信號。
在一些實施例中，該可疑錯誤是單個錯誤，該單個錯誤僅影響該碼元判決信號中的單個碼元。
在一些實施例中，該可疑錯誤是密集型錯誤，該密集型錯誤影響該碼元判決信號中的多個碼元。
在一些實施例中，該資料信號源自於脈衝幅度調製PAM信號。
在一些實施例中，該連續碼元包括位於前一碼元位置的前一碼元和位於當前碼元位置的當前碼元；該第一均衡信號包括前一樣本和當前樣本，其中，該前一碼元為該前一樣本的硬判決結果，該當前碼元為該當前樣本的硬判決結果；以及，執行該前向檢錯包括檢查以下條件：該前一樣本與該前一碼元的絕對差是否不大於預定閾值；該當前樣本與該當前碼元的絕對差是否大於該預定閾值；以及，該當前樣本的絕對值是否小於最大的PAM位準。
在一些實施例中，執行該糾錯包括：從該首位置開始執行前向錯誤傳播路徑追蹤，以選擇具有傳播長度的錯誤傳播路徑；至少根據該傳播長度執行該糾錯。
在一些實施例中，該前向錯誤傳播路徑追蹤是基於兩狀態網格進行的。
在一些實施例中，執行該前向檢錯還包括：在該前向檢錯的期間控制該糾錯的激活。
在一些實施例中，該糾錯是響應於該檢錯電路檢測到的該可疑錯誤的該首位置而被激活的。
本發明內容是通過示例的方式提供的，並非旨在限定本發明。在下面的詳細描述中描述其它實施例和優點。本發明由申請專利範圍限定。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差值來作為區別組件的方式，而係以組件在功能上的差值來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
第1圖是根據本發明一實施例示出的檢錯糾錯裝置（error detection and correction device）的示意圖。檢錯糾錯裝置100可以是資料通信系統中的接收器的一部分。在本實施例中，檢錯糾錯裝置100為數位電路，包括前饋均衡器（feed-forward equalizer，FFE）102、判決反饋均衡器（decision-feedback equalizer，DFE）104、基於網格的錯誤消除器（trellis-based error eliminator，TBEE）106和判決電路（decision circuit，亦可描述為“決策電路”）108。需要注意的是，第1圖中僅示出了與本發明相關的部件。在實踐中，檢錯糾錯裝置100允許包括用於其他指定功能的附加組件。FFE（前饋均衡器）102可以通過m-抽頭（m-tap）FFE來實現，其具有m個乘法器（multiplier）112、（m-1）個延遲元件（delay element）114和（m-1）個加法器（adder）116，其中，m個FFE係數f 1至f m（m≥1）被分別應用於m個乘法器112。然而，這僅是為了說明的目的，並不意味著對本發明的限制。實際上，FFE（前饋均衡器）102可以採用任何合適的FFE結構。也就是說，本發明對FFE的設計沒有限制。FFE（前饋均衡器）102被配置為處理接收到的信號（a received signal）S_IN以產生均衡信號（an equalized signal）S_FFE作為資料信號（data signal）供後面的DFE（判決反饋均衡器）104處理。例如，脈衝幅度調製（pulse-amplitude modulation，PAM）信號被生成並從資料通信系統的發送器通過通道（channel）發送到資料通信系統的接收器，以及，接收信號S_IN是由PAM（脈衝幅度調製）信號得到的數位信號，也就是說，資料信號（如均衡信號S_FFE）源自於PAM（脈衝幅度調製）信號。以4階PAM（4-level PAM，PAM4）信號為例，存在四個碼元{-3，-1，+1，+3}，且每個碼元（symbol）對應兩個位元。例如，四種二位元組合00、01、11和10可以分別與-3、-1、+1和+3的振幅相關聯。應當注意的是，FFE（前饋均衡器）102是可選的，這取決於實際的設計考慮。
DFE（判決反饋均衡器）104被配置為均衡從接收到的信號S_IN獲得的資料信號以產生均衡信號S_DFE，例如，從FFE（前饋均衡器）102輸出的均衡信號S_FFE作為DFE（判決反饋均衡器）104的輸入信號。DFE（判決反饋均衡器）104可以由n抽頭（n-tap）DFE實現，例如，n抽頭DFE具有n個乘法器118、（n-1）個延遲元件120、（n-1）個加法器122和多個組合電路（combining circuit）123、124，其中，n個DFE係數h 1至h n（n≥1）分別應用於n個乘法器118（應當說明的是，本發明不以上下標不同而區分不同的參數/元件，例如，h1和h 1的指代相同）。然而，這僅是為了說明的目的，並不意味著對本發明的限制。實際上，DFE（判決反饋均衡器）104可以採用任何合適的DFE結構。也就是說，本發明對DFE的設計沒有限制。
DFE（判決反饋均衡器）104中的組合電路123被配置為將資料信號（例如，對接收到的信號S_IN進行均衡得到的均衡信號S_FFE）與DFE（判決反饋均衡器）104中最後一級加法器（last-stage adder）122輸出的信號進行組合以產生均衡信號S_DFE，該均衡信號S_DFE包括多個樣本，其為軟資料（soft data）。例如，組合電路123可以由減法器實現（其可以由被配置為執行減法的加法器實現）。
判決電路108被配置為對均衡信號S_DFE執行硬判決（hard decision），以產生碼元判決信號（symbol decision signal）S_D，碼元判決信號S_D包括多個碼元，其為硬資料（hard data）。例如，判決電路108可以是限幅器（slicer）。在接收到的信號S_IN源自於PAM4信號的情形中，均衡信號S_FFE和S_DFE中的每一個攜帶軟資料，以及，碼元判決信號S_D攜帶硬資料（即，每個碼元被限幅器決定為四個碼元{-3、-1、+1、+3}中的一個）。碼元判決信號S_D被反饋給DFE（判決反饋均衡器）104。特別地，判決電路108輸出的（n-1）個先前碼元（(n-1) previous symbols）被存儲（stored）在（n-1）個延遲元件120中且用於均衡資料信號（例如，FFE 102對接收到的信號S_IN進行均衡後獲得的均衡信號S_FFE）中的當前樣本（current sample）。
在本實施例中，DFE（判決反饋均衡器）104中的組合電路124被配置為組合（combine）均衡信號S_DFE和碼元判決信號S_D以產生誤差信號（error signal）S_E。例如，組合電路124可以由減法器（其可以由被配置為執行減法的加法器實現）實現，以用於輸出均衡信號S_DFE和碼元判決信號S_D之間的差值（具體地，包含在均衡信號S_DFE中的每個樣本（軟資料）與包含在碼元判決信號S_D中的對應碼元（硬資料）之間的差值）作為誤差信號S_E。應當注意的是，組合電路124是可選的，取決於實際的設計考慮。
TBEE（基於網格的錯誤消除器）106被配置為消除（eliminate）或減少因DFE（判決反饋均衡器）的反饋特性引入到碼元判決信號S_D中的碼元的錯誤（error，亦可描述為“誤差”）。在該實施例中，TBEE（基於網格的錯誤消除器）106包括檢錯電路（error detection circuit）126和糾錯電路（error correction circuit）128，以及，TBEE（基於網格的錯誤消除器）106根據DFE係數（例如，h 1~h n，其中，n≥1）、均衡信號S_DFE、碼元判決信號S_D和誤差信號S_E中的至少一個進行操作。檢錯電路126被配置為在碼元判決信號S_D包括的連續碼元（consecutive symbols）的碼元位置執行前向檢錯（forward error detection），以檢測出影響碼元判決信號S_D中的至少一個碼元的可疑錯誤（suspicious error）的首位置（head position，亦可描述為“首個位置”）。例如，檢錯電路126檢測到的可疑錯誤可以是單個錯誤，其僅影響碼元判決信號S_D中的單個碼元。也就是說，當前碼元處發生的錯誤不會通過DFE（判決反饋均衡器）的反饋特性傳播到下一個碼元，且傳播長度等於零值，這意味著可疑錯誤的尾位置（tail position）與可疑錯誤的首位置相同。又例如，檢錯電路126檢測到的可疑錯誤可以是密集型錯誤（burst error），其影響包括在碼元判決信號S_D中的一系列碼元（即，多個碼元，特別地，本發明以多個連續碼元為例進行示例說明，但本發明對此不做限制）。也就是說，當前碼元處發生的錯誤通過DFE（判決反饋均衡器）的反饋特性傳播到後面的碼元（following symbols），且傳播長度等於非零值，這意味著可疑錯誤的尾位置不同於可疑錯誤的首位置。
糾錯電路128被配置為響應於檢錯電路126檢測到的可疑錯誤的首位置而對碼元判決信號S_D執行（perform，亦可描述為“進行”）糾錯（error correction，亦可描述為“錯誤糾正”或“錯誤修正”），並產生最終的碼元序列S_OUT。對於PAM4信號來說，最終的碼元序列S_OUT是每個碼元為四個碼元{-3、-1、+1、+3}中的其中一個的碼元序列，且包括TBEE（基於網格的錯誤消除器）106產生的修正碼元（corrected symbols，即TBEE 106修正/更正後的碼元）。例如，糾錯電路128被配置為從檢錯電路126檢測到的首位置開始執行前向錯誤傳播路徑追蹤（forward error propagation path tracking），以選擇具有傳播長度（其可以為零值或非零值）的錯誤傳播路徑（error propagation path）；以及，傳播長度的資訊被糾錯電路128參考，以對碼元判決信號S_D執行糾錯進而更正/修正出錯的碼元。
由於本發明的重點是所提出的由TBEE（基於網格的錯誤消除器）106採用的檢錯和糾錯技術，本領域的普通技術人員應該容易理解FFE（前饋均衡器）102、DFE（判決反饋均衡器）104和判決電路108的原理，因此，為了簡潔起見，這裡省略了FFE（前饋均衡器）102、DFE（判決反饋均衡器）104以及判決電路108的進一步描述。
本發明提供的檢錯糾錯裝置及相關的方法能夠偵測可疑錯誤的首位置，還能夠執行前向錯誤傳播路徑追踪，以提供後續糾錯所需的資訊。第2圖是根據本發明實施例示出的TBEE（基於網格的錯誤消除器）的示意圖。TBEE（基於網格的錯誤消除器）200包括檢錯器（error detector）202和糾錯器（error corrector）204。第1圖所示的TBEE（基於網格的錯誤消除器）106可以由第2圖所示的TBEE（基於網格的錯誤消除器）200實現，其中，檢錯電路126可以由檢錯器202實現，糾錯電路128可以由糾錯器204實現。檢錯器202包括用於支持多個功能的電路或模組，該多個功能包括首錯誤檢測功能（head error detection function）206和激活控制功能（activation control function）208。糾錯器204包括用於支持多個功能的電路，該多個功能包括路徑度量計算及選擇功能（path metrics calculation & selection function）210和糾錯功能（error correction function）212。首錯誤檢測功能（head error detection function）206被配置為檢測可疑錯誤的首位置（即首錯誤的碼元位置）。在本實施例中，首錯誤檢測功能206設置有誤差閾值（error threshold）ε，以及，根據誤差閾值ε查找候選的（candidate）首錯誤（例如，其可以是僅影響單個碼元的單個隨機錯誤或影響連續碼元的密集型錯誤/錯誤傳播的開始處的第一個隨機錯誤）。在此實施例中，首錯誤檢測功能206可根據均衡信號S_DFE與碼元判決信號S_D之間的差值來執行首錯誤檢測（head detection）。在檢錯器202可獲得（available）誤差信號S_E的情形中，首錯誤檢測功能206可以參考誤差信號S_E在前向方向上（in a forward direction）對連續碼元的碼元位置執行首錯誤檢測。也就是說，首錯誤檢測功能206可以根據均衡信號S_DFE和碼元判決信號S_D之間的差值對碼元位置執行前向檢錯。例如，均衡信號S_DFE針對每個碼元位置i攜帶一個樣本（軟資料）s i，以及，判決電路108對樣本s i執行硬判決以針對相同的碼元位置i生成/產生一個碼元（硬資料）d i。首錯誤檢測功能206通過檢查多個條件（condition）來對當前的碼元位置i執行首錯誤檢測。第一個條件被檢查，以確定前一樣本（previous sample）s i-1和前一碼元（previous symbol）d i-1之間的絕對差 是否不大於預定閾值（即，|previous slicer error|≤ε）。第二個條件被檢查，以確定當前樣本（current sample）s i和當前碼元（current symbol）d i之間的絕對差|s i-d i|是否大於預定閾值（即，|current slicer error|＞ε）。第三個條件被檢查，以確定當前樣本s i的絕對值是否小於最大的PAM位準（即，|soft data|＜maximum PAM level）。可以理解地，如果這3個條件同時滿足，即|previous slicer error|≤ε且|current slicer error|＞ε且|soft data|＜maximum PAM level，則說明在當前碼元位置i處檢測到首錯誤（即，可疑錯誤的首位置）；反之，如果這3個條件中的至少一個條件不滿足，則認為當前位置i處的碼元d i不存在錯誤。為了更好地理解所提出的檢錯糾錯技術的技術特點，下面以PAM4和1-tap DFE為例。實際上，所提出的檢錯糾錯技術可以應用於具有n-tap DFE（n＞1）的PAM-x（x≥2）接收器。
第3圖是說明經由加性高斯白噪聲（additive white Gaussian noise，AWGN）通道傳輸的樣本的分佈的示意圖。假設誤差閾值ε設置為0.8。當絕對差|s i-1-d i-1|不大於0.8且絕對差|s i-d i|大於0.8時，則判決電路108對當前碼元d i的碼元判定有可能出現首錯誤。即，在當前碼元位置i處，從發送器發送過來的正確碼元的碼元值鄰近於因軟資料受首錯誤偏移導致硬判決錯誤判定的當前碼元di的碼元值。在滿足 的情況下，如果第3圖中陰影區域內存在軟資料，則首錯誤可根據 。需要注意的是，如果軟資料大於+3，則仍然可以決定出正確的碼元{+3}，以及，如果軟資料小於-3，則仍然可以決定正確的碼元{-3}。因此，當當前樣本si具有大於+3或小於-3的軟資料時，當前碼元di可以被認為是無錯誤碼元（error-free symbol）。因此，檢查第三個條件（即 |soft data|＜maximum PAM level）以避免首錯誤的誤檢測。
當首錯誤檢測功能206在當前碼元位置i處確定出第一條件、第二條件和第三條件全部滿足時，首錯誤檢測功能206確定出當前碼元位置i處發生/出現/產生首錯誤（head error），這意味著在當前碼元位置i處的當前碼元di可能需要糾錯。首錯誤檢測功能206向糾錯器204（具體地，糾錯器204的路徑度量計算及選擇功能210）提供首索引（head index），以指示可疑錯誤的首位置。此外，首錯誤檢測功能206還向糾錯器204提供首錯誤的符號（sign）s（即，s＝sign(e[1])＝sign（d i-s i））。例如，首錯誤的符號s可用於路徑度量計算。又例如，首錯誤的符號s可用於確定由1-tap DFE引起並從檢測到的首錯誤開始的錯誤型態（error pattern）。
激活控制功能208被配置為在首錯誤檢測功能206被操作為以前向方向對連續碼元的碼元位置執行首錯誤檢測的時間段的期間控制糾錯器204的激活。例如，糾錯器204響應於首錯誤檢測功能206檢測到首錯誤而被激活。也就是說，糾錯器204僅在首錯誤檢測功能206檢測到首錯誤時被激活。由於在沒有檢測到首錯誤的情況下不需要啟動糾錯過程，因此，激活控制功能208可以停用糾錯器204以降低功耗。此外，激活控制功能208可以在由於檢測到首錯誤而被激活的糾錯過程結束時停用糾錯器204。這樣，TBEE（基於網格的錯誤消除器）200的功耗可以很低，以滿足低功耗接收機的要求。然而，這僅是為了說明的目的，並不意味著對本發明的限制。在本發明的一些實施例中，檢錯器202可以被修改以省略激活控制功能208。這種替代設計也落在本發明的範圍內。
在首錯誤檢測功能206檢測到首錯誤之後，糾錯器204的路徑度量計算及選擇功能210被操作為執行前向錯誤傳播路徑追蹤（forward error propagation path tracking），以選擇具有傳播長度的錯誤傳播路徑，並提供傳播長度的資訊給糾正功能212。例如，前向錯誤傳播路徑追蹤可以是基於兩狀態網格（two-state trellis）執行的。
第4圖是根據本發明實施例示出的用於錯誤傳播路徑選擇的兩狀態網格的示意圖。第4圖的頂部示出了從無差錯碼元（error-free symbol）的資料狀態S0（其中，|e[0]|≤ε）開始的兩狀態網格400。沒有任何狀態轉變（without any state transition）的路徑被認為是對應於判決電路108輸出的碼元序列的原始路徑（original path）。具有從狀態S0到狀態S1的一狀態轉變（第一狀態轉變）和從狀態S1到狀態S0的另一狀態轉變（第二狀態轉變）的路徑可以被認為是用於錯誤傳播路徑選擇的候選路徑（candidate path）。例如，候選路徑j是對應於從檢測到的首錯誤的資料狀態S1開始，傳播（j-1）個資料狀態且每個狀態都是相同的資料狀態S1，以及，在第j個資料狀態（其是資料狀態S0）結束的序列的路徑。
第5圖是根據本發明一實施例示出的原始路徑與多個候選路徑的示意圖。第5圖的子圖（A）示出了具有分支度量（branch metrics）Ho、Po1、Po2、Po3、To4的原始路徑。第5圖的子圖（B）示出了具有分支度量Hc和Tc1的候選路徑1（j＝1）。第5圖的子圖（C）示出了具有分支度量Hc、Pc1、Pc2、Pc3和Tc4的候選路徑4（j＝4）。
第6圖是根據本發明實施例示出的計算首分支（head branches）的分支度量的概念的示意圖。原始路徑的分支度量H o和候選路徑的分支度量H c可以使用以下公式計算得到。 （1） （2）
分支度量H c和H o之間的差值可以由使用以下公式計算的新分支度量H來表示。 （3）
第7圖是根據本發明實施例示出的計算第k個傳播分支的分支度量的概念的示意圖。原始路徑的分支度量P o[k]和候選路徑的分支度量P c[k]可以使用以下公式計算得到。 （4） （5）
術語2h 1表示由1-tap DFE錯誤傳播造成的誤差（error）。分支度量P c[k]和P o[k]之間的差值可以由使用以下公式計算得到的新分支度量P[k]表示。 （6）
第8圖是根據本發明實施例示出的計算第k個尾分支（tail branches）的分支度量的概念的示意圖。如上所述，若軟資料大於+3，則仍可判定為正確的碼元{+3}，而若軟資料小於-3，則仍可判定為正確的碼元{-3}。因此，當軟資料的絕對值大於最大的PAM位準時，錯誤傳播終止。可以使用以下公式計算原始路徑的分支度量T o[k]和候選路徑的分支度量T c[k]。 （7） （8）
術語2h 1表示由1-tap DFE錯誤傳播造成的誤差。分支度量T c[k]和T o[k]之間的差值可以由使用以下公式計算得到的新分支度量T[k]表示。 （9）
可以通過比較具有相同分支數量的特定候選路徑和對應的原始路徑來確定該特定候選路徑是否是能夠被選擇作為錯誤傳播路徑的目標路徑。關於每條候選路徑的路徑度量計算，可以利用上述公式（3）、（6）、（9）計算得到的分支度量H、P、T獲得等效的路徑度量，以用於簡化前向錯誤傳播路徑追蹤，如第4圖的底部所示。換句話說，候選路徑j={1, 2, …, k}的路徑度量PM[j]可以用以下公式表示。 （10） （11） （12） （13）
由於採用了前向錯誤傳播路徑追蹤，因此，路徑度量計算及選擇功能210可以順序地計算出候選路徑j={1,2,...,k}的路徑度量PM[j]。當找到第一個PM＜0時，上述錯誤傳播路徑結束。在一些實施例中，路徑度量計算及選擇功能210在計算和檢查下一個路徑度量PM[i+1]之前檢查當前的路徑度量PM[i]是否為負值（negative value）。如果發現當前的路徑度量PM[i]小於零，則選擇具有此路徑度量PM[i]的候選路徑，並確定出傳播長度P（P＝i-1）。應當注意的是，當路徑度量計算及選擇功能210找到的第一個PM＜0的情形是路徑度量PM[1]時，傳播長度P具有零值（即，P=0），因為該可疑錯誤是單個錯誤（single error），其不會通過DFE的反饋特性傳播到後續的碼元判定。
如上所述，首錯誤檢測功能206向糾錯器204提供首錯誤的符號s（即，s＝sign(e[1])）。在傳播長度P由路徑度量計算及選擇功能210決定出來之後，糾錯功能212能夠參考包括sign(e[1])和P的參數，以識別由1-tap DFE造成並從檢測到的首錯誤的位置開始的錯誤型態（error pattern），然後可以根據所識別的錯誤型態對碼元判決信號S_D進行錯誤糾正。例如，由1-tap DFE引起的錯誤型態在{-1, +1}中交替出現。考慮到sign(e[1])=-1且P=3的情況，由1-tap DFE引起的錯誤型態可能是-1、+1、-1、+1。考慮sign(e[1]) = +1且P = 3的另一種情況，由1-tap DFE引起的錯誤型態可能是+1、-1、+1、-1。
假設PAM4碼元值-3、-1、1、3分別用0、1、2、3表示。在不採用1+D預編碼的情形中，對碼元序列{Sk}（S0為DFE錯誤傳播的第一個錯誤碼元，即受首錯誤影響的碼元）的糾正/改正/更正（correction）可以用下式表示。 （14）
在使用1+D預編碼的另一情形中，兩個碼元S 0（其是錯誤傳播開始處的第一個錯誤碼元）和S P+1（其是錯誤傳播結束處的最後一個錯誤碼元之後的碼元）可以使用以下公式進行修改。 （15） （16）
第9圖是根據本發明實施例示出的檢錯糾錯方法的流程圖。TBEE（基於網格的錯誤消除器）106/200可以採用該檢錯糾錯方法。假設結果基本相同，則需要按照第9圖所示的確切順序執行這些步驟。在步驟902，檢錯電路126/檢錯器202執行前向檢錯以檢測可疑錯誤的首位置，其中，該可疑錯誤可以是單個錯誤或密集型錯誤。在步驟904，檢錯電路126/檢錯器202確定是否成功地找到首錯誤（可疑錯誤的首位置）。如果是，則流程進行到步驟906。否則，流程返回到步驟902，繼續執行前向檢錯。在步驟906，糾錯電路128/糾錯器204計算用於確定傳播長度的路徑度量，其中，如果可疑錯誤是單個錯誤則傳播長度是零值或者如果可疑錯誤是密集型錯誤則傳播長度是非零值。在步驟908，糾錯電路128/糾錯器204確定錯誤傳播是否結束。如果是，則流程進行到步驟910。否則，流程返回到步驟906，以繼續進行路徑度量計算。在步驟910，糾錯電路128/糾錯器204根據首錯誤的符號和傳播長度對硬判決輸出（即碼元判決信號，特別地，碼元判決信號中的錯誤碼元）執行糾錯。本領域的普通技術人員在閱讀針對TBEE（基於網格的錯誤消除器）106/200的原理的以上段落後，可以容易地理解第9圖所示步驟的細節，因此為簡潔起見，此處省略進一步的描述。
在申請專利範圍中使用諸如“第一”，“第二”，“第三”等序數術語來修改申請專利要素，其本身並不表示一個申請專利要素相對於另一個申請專利要素的任何優先權、優先級或順序，或執行方法動作的時間順序，但僅用作標記，以使用序數詞來區分具有相同名稱的一個申請專利要素與具有相同名稱的另一個元素要素。
雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
100:檢錯糾錯裝置 102:前饋均衡器（FFE） 104:判決反饋均衡器（DFE） 106,200:基於網格的錯誤消除器（TBEE） 108:判決電路 112,118:乘法器 114,120:延遲元件 116,122:加法器 123,124:組合電路 126:檢錯電路 128:糾錯電路 202:檢錯器 206:首錯誤檢測功能 208:激活控制功能 204:糾錯器 210:路徑度量計算及選擇功能 212:糾錯功能 902,904,906,908,910:步驟
第1圖是根據本發明一實施例的檢錯糾錯裝置的示意圖。 第2圖是根據本發明實施例示出的TBEE的示意圖。 第3圖是示出經由AWGN通道傳送的樣本的分佈的示意圖。 第4圖是根據本發明實施例示出的用於錯誤傳播路徑選擇的兩狀態網格的示意圖。 第5圖是根據本發明一實施例示出的原始路徑與多個候選路徑的示意圖。 第6圖是根據本發明實施例示出的計算首分支的分支度量的概念的示意圖。 第7圖是根據本發明實施例示出的計算第k個傳播分支的分支度量的概念的示意圖。 第8圖是根據本發明實施例示出的計算第k個尾分支的分支度量的概念的示意圖。 第9圖是根據本發明實施例示出的檢錯糾錯方法的流程圖。 在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的是，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例或不同實施例中披露的不同特徵可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
100:檢錯糾錯裝置
102:前饋均衡器(FFE)
104:判決反饋均衡器(DFE)
106:基於網格的錯誤消除器(TBEE)
108:判決電路
112,118:乘法器
114,120:延遲元件
116,122:加法器
123,124:組合電路
126:檢錯電路
128:糾錯電路

Claims (20)

  1. 一種檢錯糾錯裝置，包括： 判決反饋均衡器DFE，被配置為均衡資料信號以產生第一均衡信號； 判決電路，被配置為對該第一均衡信號執行硬判決，以產生碼元判決信號； 檢錯電路，被配置為在該碼元判決信號包含的連續碼元的碼元位置執行前向檢錯，以檢測出影響該碼元判決信號中至少一個碼元的可疑錯誤的首位置；以及， 糾錯電路，被配置為響應於該檢錯電路檢測到的該可疑錯誤的該首位置，對該碼元判決信號執行糾錯。
  2. 如請求項1所述的檢錯糾錯裝置，其中，該檢錯糾錯裝置還包括： 前饋均衡器FFE，被配置為處理接收到的信號以產生第二均衡信號作為該資料信號。
  3. 如請求項1所述的檢錯糾錯裝置，其中，該檢錯電路檢測到的該可疑錯誤是單個錯誤，該單個錯誤僅影響該碼元判決信號中的單個碼元。
  4. 如請求項1所述的檢錯糾錯裝置，其中，該檢錯電路檢測到的該可疑錯誤是密集型錯誤，該密集型錯誤影響該碼元判決信號中的多個碼元。
  5. 如請求項1所述的檢錯糾錯裝置，其中，該資料信號源自於脈衝幅度調製PAM信號。
  6. 如請求項5所述的檢錯糾錯裝置，其中，該連續碼元包括位於前一碼元位置的前一碼元和位於當前碼元位置的當前碼元；該第一均衡信號包括前一樣本和當前樣本，其中，該前一碼元為該前一樣本的硬判決結果，該當前碼元為該當前樣本的硬判決結果，以及，該檢錯電路通過檢查以下條件來執行前向檢錯： 該前一樣本與該前一碼元的絕對差是否不大於預定閾值； 該當前樣本與該當前碼元的絕對差是否大於該預定閾值；以及， 該當前樣本的絕對值是否小於最大的PAM位準。
  7. 如請求項1所述的檢錯糾錯裝置，其中，該糾錯電路被配置為從該檢錯電路檢測到的該首位置開始執行前向錯誤傳播路徑追蹤，以選擇具有傳播長度的錯誤傳播路徑；其中，對該碼元判決信號執行的該糾錯是至少根據該傳播長度進行的。
  8. 如請求項7所述的檢錯糾錯裝置，其中，該前向錯誤傳播路徑追蹤是基於兩狀態網格進行的。
  9. 如請求項1所述的檢錯糾錯裝置，其中，該檢錯電路還被配置為在該前向檢錯的期間控制該糾錯電路的激活。
  10. 如請求項9所述的檢錯糾錯裝置，其中，該糾錯電路響應於該檢錯電路檢測到的該可疑錯誤的該首位置而被激活。
  11. 一種檢錯糾錯方法，包括： 對資料信號執行判決反饋均衡，以產生第一均衡信號； 對該第一均衡信號執行硬判決，以產生碼元判決信號； 在該碼元判決信號包含的連續碼元的碼元位置執行前向檢錯，以檢測出影響該碼元判決信號中至少一個碼元的可疑錯誤的首位置；以及， 響應於該可疑錯誤的該首位置，對該碼元判決信號執行糾錯。
  12. 如請求項11所述的檢錯糾錯方法，其中，該檢錯糾錯方法還包括： 對接收到的信號執行前饋均衡，以產生第二均衡信號作為該資料信號。
  13. 如請求項11所述的檢錯糾錯方法，其中，該可疑錯誤是單個錯誤，該單個錯誤僅影響該碼元判決信號中的單個碼元。
  14. 如請求項11所述的檢錯糾錯方法，其中，該可疑錯誤是密集型錯誤，該密集型錯誤影響該碼元判決信號中的多個碼元。
  15. 如請求項11所述的檢錯糾錯方法，其中，該資料信號源自於脈衝幅度調製PAM信號。
  16. 如請求項15所述的檢錯糾錯方法，其中，該連續碼元包括位於前一碼元位置的前一碼元和位於當前碼元位置的當前碼元；該第一均衡信號包括前一樣本和當前樣本，其中，該前一碼元為該前一樣本的硬判決結果，該當前碼元為該當前樣本的硬判決結果；以及，執行該前向檢錯包括檢查以下條件： 該前一樣本與該前一碼元的絕對差是否不大於預定閾值； 該當前樣本與該當前碼元的絕對差是否大於該預定閾值；以及， 該當前樣本的絕對值是否小於最大的PAM位準。
  17. 如請求項11所述的檢錯糾錯方法，其中，執行該糾錯包括： 從該首位置開始執行前向錯誤傳播路徑追蹤，以選擇具有傳播長度的錯誤傳播路徑； 至少根據該傳播長度執行該糾錯。
  18. 如請求項17所述的檢錯糾錯方法，其中，該前向錯誤傳播路徑追蹤是基於兩狀態網格進行的。
  19. 如請求項11所述的檢錯糾錯方法，其中，執行該前向檢錯還包括： 在該前向檢錯的期間控制該糾錯的激活。
  20. 如請求項19所述的檢錯糾錯方法，其中，該糾錯是響應於該檢錯電路檢測到的該可疑錯誤的該首位置而被激活的。
TW112110545A 2022-03-24 2023-03-22 檢錯糾錯裝置及相關方法 TW202339449A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263323118P 2022-03-24 2022-03-24
US63/323,118 2022-03-24
US18/116,314 2023-03-02
US18/116,314 US20230308322A1 (en) 2022-03-24 2023-03-02 Error detection and correction device capable of detecting head position of suspicious error and performing forward error propagation path tracking for providing information needed by follow-up error correction and associated method

Publications (1)

Publication Number Publication Date
TW202339449A true TW202339449A (zh) 2023-10-01

Family

ID=85703926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112110545A TW202339449A (zh) 2022-03-24 2023-03-22 檢錯糾錯裝置及相關方法

Country Status (3)

Country Link
US (1) US20230308322A1 (zh)
EP (1) EP4250652A1 (zh)
TW (1) TW202339449A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109873777B (zh) * 2017-12-01 2021-12-17 华为技术有限公司 一种纠错方法和纠错装置
US10404289B1 (en) * 2018-05-31 2019-09-03 Inphi Corporation Maximum likelihood error detection for decision feedback equalizers with PAM modulation
US11804991B2 (en) * 2021-10-18 2023-10-31 Mediatek Inc. Sequence detection device using path-selective sequence detection and associated sequence detection method

Also Published As

Publication number Publication date
EP4250652A1 (en) 2023-09-27
US20230308322A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US8027409B2 (en) Noise prediction-based signal detection and cross-talk mitigation
KR100913926B1 (ko) 계산 복잡도를 감소시키고 감소된 상태 시퀀스 추정 기술의 임계 경로를 릴랙싱하는 방법 및 장치
JP3459879B2 (ja) デジタル通信レシーバー用改良型検知
SE469052B (sv) Foerfarande att bilda ett kanalestimat foer en tidsvarierande radiokanal
US7139312B2 (en) System and method for improving coding gain performance within gigabit phy viterbi decoder
US8208529B2 (en) Equalization apparatus and method of compensating distorted signal and data receiving apparatus
KR101357360B1 (ko) 래치의 임계 위치 결정 방법 및 시스템과, 집적 회로
CA2048210C (en) Blind type sequence estimator for use in communications system
US20220247652A1 (en) Link-quality estimation and anomaly detection in high-speed wireline receivers
WO2022103422A1 (en) Non-linear neural network equalizer for high-speed data channel
CA2065167C (en) Method and apparatus for equalization in fast varying mobile radio channels
TWI824737B (zh) 序列檢測裝置以及序列檢測方法
TW202339449A (zh) 檢錯糾錯裝置及相關方法
EP1380144B1 (en) Method and system for minimum mean square error equalization (mmse) iteratively circulating short training sequences until mse falls below a target threshold
CN113796016A (zh) 符号判定装置和符号判定方法
US20070104263A1 (en) Method for adaptively tuning an equalizer
CN116805894A (zh) 检错纠错装置及相关方法
US8767883B2 (en) Recoverable Ethernet receiver
CN114374587B (zh) 基于帧的信道时域均衡方法
JP4343671B2 (ja) 高速デジタル加入者網モデム
KR101103165B1 (ko) Ｅｄｇｅ 시스템에서의 지연 판정 피드백 등화기의 채널 트랙킹 방법
JP7368271B2 (ja) 通信装置および通信方法
CN116827482A (zh) 适于m元信令的降低复杂度的最大似然序列检测器
CN117221055A (zh) 利用伪部分响应最大似然序列检测的接收器
Kadhim et al. A Proposed Improvement Equalizer for Telephone and Mobile Circuit Channels