CN116895244A - 发射型显示装置 - Google Patents

发射型显示装置 Download PDF

Info

Publication number
CN116895244A
CN116895244A CN202310293200.XA CN202310293200A CN116895244A CN 116895244 A CN116895244 A CN 116895244A CN 202310293200 A CN202310293200 A CN 202310293200A CN 116895244 A CN116895244 A CN 116895244A
Authority
CN
China
Prior art keywords
electrode
transistor
gate
voltage
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310293200.XA
Other languages
English (en)
Inventor
崔钟炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116895244A publication Critical patent/CN116895244A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种发射型显示装置包括：发光二极管；驱动晶体管，将电流输出到发光二极管，驱动晶体管是p型晶体管并且包括栅极电极、第一电极和第二电极；第二晶体管，第二晶体管是p型晶体管并且包括栅极电极、第一电极和第二电极；第三晶体管，第三晶体管是n型晶体管并且包括栅极电极、第一电极和第二电极；存储电容器，包括第一电极和第二电极；以及保持电容器，包括第一电极和第二电极，第三晶体管的第二电极连接到驱动晶体管的第一电极，第二晶体管的第一电极被配置为接收数据电压，并且第二晶体管的第二电极连接到第三晶体管的第一电极、存储电容器的第一电极和保持电容器的第二电极。

Description

发射型显示装置
相关申请的交叉引用
本申请要求于2022年3月30日在韩国知识产权局提交的第10-2022-0039853号韩国专利申请的优先权和权益，上述韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开的一些实施例的各方面涉及一种发射型显示装置。
背景技术
显示装置包括用于显示图像的屏幕或显示面板，并且包括液晶显示装置和有机发光二极管显示装置等。这样的显示装置可以用于各种电子装置，诸如移动电话、导航单元、数码相机、电子书、便携式游戏机和各种终端。
诸如有机发光二极管显示装置的显示装置可以具有其中使用柔性基底使显示装置可以弯折或折叠的结构。此外，在有机发光二极管显示装置中使用的像素的结构可能影响显示装置的性能和显示质量。
本背景技术部分中公开的上述信息仅用于增强对背景技术的理解，并且因此本背景技术部分中讨论的信息不一定构成现有技术。
发明内容
本公开的一些实施例的各方面涉及一种发射型显示装置，并且例如涉及一种包括具有新电路结构的像素的发射型显示装置。
一些实施例的各方面包括一种包括包含具有新电路结构的像素的发射型显示装置。
一些实施例的各方面包括一种发射型显示装置，所述发射型显示装置包括：发光二极管；驱动晶体管，被配置为生成传送到所述发光二极管的输出电流，所述驱动晶体管被配置为包括栅极电极、第一电极和第二电极，并且通过使用p型晶体管形成；第二晶体管，所述第二晶体管被配置为包括栅极电极、第一电极和第二电极，并且通过使用p型晶体管形成；第三晶体管，所述第三晶体管被配置为包括栅极电极、第一电极和第二电极，并且通过使用n型晶体管形成；存储电容器，被配置为包括第一电极和第二电极；以及保持电容器，被配置为包括第一电极和第二电极，其中，所述第三晶体管的所述第二电极连接到所述驱动晶体管的所述第一电极，所述第二晶体管的所述第一电极接收数据电压，并且所述第二晶体管的所述第二电极连接到所述第三晶体管的所述第一电极、所述存储电容器的所述第一电极和所述保持电容器的所述第二电极。
根据一些实施例，所述发射型显示装置还可以包括：第四晶体管，所述第四晶体管被配置为包括栅极电极、第一电极和第二电极，并且通过使用n型晶体管形成；以及第五晶体管，所述第五晶体管被配置为包括栅极电极、第一电极和第二电极，并且通过使用p型晶体管形成，其中，所述第四晶体管的所述第二电极可以连接到所述驱动晶体管的所述栅极电极和所述存储电容器的所述第二电极，并且所述第五晶体管的所述第二电极可以连接到所述驱动晶体管的所述第一电极和所述第三晶体管的所述第二电极。
根据一些实施例，所述发射型显示装置还可以包括：第六晶体管，所述第六晶体管被配置为包括栅极电极、第一电极和第二电极，并且通过使用p型晶体管形成，并且所述第六晶体管的所述第一电极可以连接到所述驱动晶体管的所述第二电极。
根据一些实施例，所述发射型显示装置还可以包括：第七晶体管，所述第七晶体管被配置为包括栅极电极、第一电极和第二电极，并且所述第七晶体管的所述第二电极可以连接到所述发光二极管的一个电极。
根据一些实施例，所述发射型显示装置还可以包括：第八晶体管，被配置为包括栅极电极、第一电极和第二电极，并且所述第八晶体管的所述第二电极可以连接到所述驱动晶体管的所述第一电极和所述第三晶体管的所述第二电极。
根据一些实施例，所述发射型显示装置还可以包括：第九晶体管，被配置为包括栅极电极、第一电极和第二电极，并且所述第九晶体管的所述第二电极可以连接到所述驱动晶体管的所述第二电极。
根据一些实施例，所述驱动晶体管还包括附加栅极电极，并且所述驱动晶体管的所述附加栅极电极可以连接到所述驱动晶体管的所述第一电极。
根据本公开的一些实施例的各方面包括一种发射型显示装置，所述发射型显示装置包括：发光二极管；驱动晶体管，被配置为生成传送到所述发光二极管的输出电流，所述驱动晶体管包括栅极电极、第一电极和第二电极，通过使用n型晶体管形成；第二晶体管，所述第二晶体管被配置为包括栅极电极、第一电极和第二电极，并且通过使用n型晶体管形成；第三晶体管，所述第三晶体管被配置为包括栅极电极、第一电极和第二电极，并且通过使用n型晶体管形成；存储电容器，被配置为包括第一电极和第二电极；以及保持电容器，被配置为包括第一电极和第二电极，其中，所述第三晶体管的所述第二电极连接到所述驱动晶体管的所述第二电极，所述第二晶体管的所述第一电极接收数据电压，并且所述第二晶体管的所述第二电极连接到所述第三晶体管的所述第一电极、所述存储电容器的所述第一电极和所述保持电容器的所述第二电极。
根据一些实施例，所述发射型显示装置还可以包括：第四晶体管，所述第四晶体管被配置为包括栅极电极、第一电极和第二电极并且通过使用n型形成，并且所述第四晶体管的所述第二电极可以连接到所述驱动晶体管的所述栅极电极和所述存储电容器的所述第二电极。
根据一些实施例，所述发射型显示装置还可以包括：第五晶体管，所述第五晶体管被配置为包括栅极电极、第一电极和第二电极，并且通过使用n型晶体管形成；以及第六晶体管，所述第六晶体管被配置为包括栅极电极、第一电极和第二电极并且通过使用n型晶体管形成，其中，所述第五晶体管的所述第二电极可以连接到所述驱动晶体管的所述第一电极，并且所述第六晶体管的所述第一电极可以连接到所述驱动晶体管的所述第二电极和所述第三晶体管的所述第二电极。
根据一些实施例，所述发射型显示装置还可以包括：第七晶体管，被配置为包括栅极电极、第一电极和第二电极，并且所述第七晶体管的所述第二电极可以连接到所述发光二极管的一个电极。
根据一些实施例，所述发射型显示装置还可以包括：第八晶体管，被配置为包括栅极电极、第一电极和第二电极，并且所述第八晶体管的所述第二电极可以连接到所述驱动晶体管的所述第一电极。
根据一些实施例，所述发射型显示装置还可以包括：第九晶体管，被配置为包括栅极电极、第一电极和第二电极，并且所述第九晶体管的所述第二电极可以连接到所述驱动晶体管的所述第二电极和所述第三晶体管的所述第二电极。
根据一些实施例，所述驱动晶体管还包括附加栅极电极，并且所述驱动晶体管的所述附加栅极电极可以连接到所述驱动晶体管的所述第二电极。
根据本公开的一些实施例的各方面包括一种发射型显示装置，所述一种发射型显示装置包括：基底；第一半导体层，在所述基底上并且包括第一部分和第二部分，所述第一部分包含驱动晶体管的半导体，所述第二部分与所述第一部分分离并且包含第二晶体管的半导体；第一栅极绝缘层，在所述第一半导体层上；第一栅极导电层，在所述第一栅极绝缘层上并且被配置为包括所述驱动晶体管的栅极电极和所述第二晶体管的栅极电极；第二栅极绝缘层，在所述第一栅极导电层上；第二栅极导电层，在所述第二栅极绝缘层上并且包括第一存储电极和驱动电压线，所述第一存储电极与所述驱动晶体管的所述栅极电极重叠，所述驱动电压线包括延伸部分；第一层间绝缘层，在所述第二栅极导电层上；第二半导体层，在所述第一层间绝缘层上并且被配置为包括第三晶体管的半导体和保持电容器的与所述驱动电压线的所述延伸部分重叠的第二电极；第三栅极绝缘层，在所述第二半导体层上；第三栅极导电层，在所述第三栅极绝缘层上并且被配置为包括所述第三晶体管的栅极电极；第二层间绝缘层，在所述第三栅极导电层上；以及第一数据导电层，在所述第二层间绝缘层上并且被配置为包括第一节点连接构件和半导体层连接构件，其中，所述第一半导体层的所述一部分的第一端和所述第二半导体层的第一端通过所述半导体层连接构件彼此连接，并且所述第二半导体层的第二端和所述第一半导体层的所述第二部分的第一端通过所述第一节点连接构件彼此连接。
根据一些实施例，所述第一节点连接构件还可以连接到所述第一存储电极和所述保持电容器的所述第二电极。
根据一些实施例，所述第二半导体层还可以包括第四晶体管的半导体，所述第三栅极导电层还可以包括所述第四晶体管的栅极电极，并且所述第一存储电极可以具有开口，并且所述驱动晶体管的所述栅极电极可以通过所述第一存储电极的所述开口连接到所述第四晶体管的所述半导体。
根据一些实施例，所述第一半导体层的所述第一部分还可以包括第五晶体管的半导体和第六晶体管的半导体，所述第一栅极导电层还可以包括所述第五晶体管的栅极电极和所述第六晶体管的栅极电极，所述第一数据导电层还可以包括驱动电压连接构件，并且所述保持电容器的所述第二电极具有开口，并且所述驱动电压线的所述延伸部分可以通过所述保持电容器的所述第二电极的所述开口经由所述驱动电压连接构件连接到所述第五晶体管的所述半导体。
根据一些实施例，所述第二半导体层还可以包括第七晶体管的半导体，所述第三栅极导电层还可以包括所述第七晶体管的栅极电极，并且所述第七晶体管的所述半导体可以连接到所述第六晶体管的所述半导体。
根据一些实施例，所述发射型显示装置还可以包括：第一有机层，在所述第一数据导电层上；以及第二数据导电层，在所述第一有机层上并且被配置为包括竖直驱动电压线和数据线，其中，所述竖直驱动电压线可以连接到所述驱动电压连接构件，并且所述数据线可以连接到所述第二晶体管的所述半导体。
根据一些实施例，可以提供包括执行补偿并以新方式操作的像素的发射型显示装置。
附图说明
图1示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图2示出了图示根据一些实施例的施加到图1的像素的信号的波形图。
图3至图9各自示出了根据一些实施例的依据发射型显示装置的制造顺序的每一层的顶部平面图。
图10示出了根据一些实施例的发射型显示装置的截面图。
图11示出了图示根据一些实施例的施加到图1的像素的信号的波形图。
图12示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图13示出了图示根据一些实施例的施加到图12的像素的信号的波形图。
图14示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图15示出了图示根据一些实施例的施加到图14的像素的信号的波形图。
图16示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图17示出了图示根据一些实施例的施加到图16的像素的信号的波形图。
图18示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图19示出了图示根据一些实施例的施加到图18的像素的信号的波形图。
图20和图21各自示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图22示出了图示根据一些实施例的施加到图21的像素的信号的波形图。
图23示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图24示出了图示根据一些实施例的施加到图23的像素的信号的波形图。
图25示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图26示出了图示根据一些实施例的施加到图25的像素的信号的波形图。
图27示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图28示出了图示根据一些实施例的施加到图27的像素的信号的波形图。
图29示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
图30示出了图示根据一些实施例的施加到图29的像素的信号的波形图。
图31和图32各自示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
具体实施方式
在下文中将参考附图更充分地描述本发明的一些实施例的各方面，在附图中示出了本发明的一些实施例。如本领域技术人员将意识到的，在所有这些都不脱离本发明的精神或范围的情况下，所描述的实施例可以以各种不同的方式进行修改。
为了清楚地描述本发明，可以省略与描述无关的部分，并且同样的附图标记在整个说明书中指代同样或类似的构成元件。
此外，因为附图中所示的构成构件的尺寸和厚度是为了更好地理解和易于描述而任意给出的，所以本发明不限于所示出的尺寸和厚度。在附图中，为了清楚起见，夸大了层、膜、面板、区等的厚度。在附图中，为了更好地理解和易于描述，夸大了一些层和区域的厚度。
将理解的是，当诸如层、膜、区、板等的元件被称为“在”另一元件“上”时，所述元件可以直接在所述另一元件上，或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。此外，在说明书中，词语“在……上”或“在……上方”指定位在目标部分上或下方，并且不一定指基于重力方向定位在目标部分的上侧上。
另外，除非有明确地相反描述，否则词语“包括”和诸如“包含”或“具有”的变形将被理解为意味着包含所陈述的元件，但是不排除任何其它元件。
此外，在整个说明书中，短语“在平面图中”指当从上方观察目标部分时，并且短语“在截面图中”指当从侧面观察通过竖直切割目标部分而截取的截面时。
另外，在说明书中，“连接”不仅指两个或更多个组件直接连接，而且指两个或多个组件可以通过其它组件间接连接、物理连接以及电连接，或者它可以依据位置或功能而被称为不同的名称，但是可以包括连接基本上彼此为一体的部分中的每一个。
另外，在整个说明书中，当认为布线、层、膜、区、板、组件等的一部分“在第一方向或第二方向上延伸”时，这不仅指示在相应的方向上直线延伸的直线形状，而且指示大致沿着第一方向或第二方向延伸的结构，并且它包括在一部分处弯折的结构，具有之字形结构，或者在包括弯曲的结构的同时延伸。
另外，包括说明书中所描述的显示装置、显示面板等的电子装置(例如，移动电话、电视机(TV)、监视器、笔记本计算机等)或者包括通过说明书中所描述的制造方法制造的显示装置和显示面板的电子装置不被排除在本说明书的范围外。
首先，将参考图1描述包括n型晶体管和p型晶体管的根据一些实施例的像素的电路结构。
图1示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
根据图1的一个像素包括连接到布线127、128、151、152、153、155、156、171和172的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、保持电容器Chold和发光二极管LED。在本文中，不包括发光二极管LED的晶体管和电容器可以构成像素电路单元，并且一个像素可以包括像素电路单元和发光二极管LED。晶体管T1、T2、T3、T4、T5、T6和T7可以被划分为n型晶体管和p型晶体管。根据一些实施例，p型晶体管可以由包括多晶半导体的多晶半导体晶体管(例如，低温多晶硅晶体管(LTPS TFT))形成，并且n型晶体管可以由包括氧化物半导体的氧化物半导体晶体管(例如，氧化物晶体管(氧化物TFT))形成。驱动晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6可以被提供为p型晶体管，并且第三晶体管T3、第四晶体管T4和第七晶体管T7可以被提供为n型晶体管。在本文中，n型晶体管可以是在相对高的电压被施加到其栅极电极时导通的晶体管，并且p型晶体管可以是在相对低的电压被施加到其栅极电极时导通的晶体管。
布线127、128、151、152、153、155、156、171和172连接到一个像素。布线127、128、151、152、153、155、156、171和172包括参考电压线127、初始化电压线128、第一扫描线151、第二扫描线152、第三扫描线153、第一发射控制线155、第二发射控制线156、数据线171以及驱动电压线172。此外，传送驱动低电压ELVSS的公共电压线可以连接到发光二极管LED的一侧。
第一扫描线151将第一扫描信号GW传输到第二晶体管T2。第二扫描线152将第二扫描信号GS传输到第三晶体管T3。第三扫描线153将第三扫描信号GI传输第四晶体管T4，第一发射控制线155将第一发射控制信号EM1传输到第五晶体管T5和第七晶体管T7，并且第二发射控制线156将第二发射控制信号EM2传输到第六晶体管T6。
数据线171是传送由数据驱动器生成的数据电压Vdata的线，并且因此，传送到发光二极管LED的发射电流的大小改变，使得发光二极管LED的亮度也改变。驱动电压线172施加驱动电压ELVDD。参考电压线127传送参考电压Vref，并且初始化电压线128传送初始化电压Vaint。根据一些实施例，施加到驱动电压线172、参考电压线127和初始化电压线128的电压可以各自是恒定电压。
驱动晶体管T1(也被称为第一晶体管)是p型晶体管，并且具有硅半导体(多晶半导体)作为半导体层。驱动晶体管T1是可以依据驱动晶体管T1的栅极电极的电压(即，存储在存储电容器Cst中的电压)的大小来调整输出到发光二极管LED的一个电极的发射电流的大小的晶体管。发光二极管LED的明度可以依据输出到发光二极管LED的一个电极的发射电流的大小来调整，并且因此发光二极管LED的发射亮度可以依据施加到像素的数据电压Vdata来调整。为了这个目的，驱动晶体管T1的第一电极通过被定位为接收驱动电压ELVDD而经由第五晶体管T5连接到驱动电压线172。
另外，驱动晶体管T1的第一电极还连接到第三晶体管T3的第二电极。数据电压Vdata通过第二晶体管T2和第三晶体管T3被施加到驱动晶体管T1的第一电极。同时，驱动晶体管T1的第二电极将发射电流输出到发光二极管LED，并且经由第六晶体管T6(在下文中也被称为输出控制晶体管)连接到发光二极管LED的一个电极。同时，驱动晶体管T1的栅极电极连接到存储电容器Cst的第二电极(在下文中被称为“第二存储电极”)。因此，驱动晶体管T1的栅极电极的电压依据存储在存储电容器Cst中的电压而改变，并且由驱动晶体管T1输出的发射电流也相应地改变。存储电容器Cst用来在一帧期间保持驱动晶体管T1的栅极电极的电压是恒定的。同时，驱动晶体管T1的栅极电极也可以连接到第四晶体管T4，以通过接收参考电压Vref而被初始化。
作为p型晶体管的第二晶体管T2具有硅半导体作为半导体层。第二晶体管T2是将数据电压Vdata接收到像素中的晶体管。第二晶体管T2的栅极电极可以连接到第一扫描线151。第二晶体管T2的第一电极连接到数据线171。第二晶体管T2的第二电极连接到第三晶体管T3的第一电极、存储电容器Cst的第一电极(在下文中被称为“第一存储电极”)和保持电容器Chold的第二电极。在下文中，第二晶体管T2的第二电极、第三晶体管T3的第一电极、存储电容器Cst的第一电极和保持电容器Chold的第二电极所连接到的节点也被称为第一节点。当第二晶体管T2由通过第一扫描线151传送的第一扫描信号GW的负电压导通时，通过数据线171传送的数据电压Vdata被传送到第三晶体管T3的第一电极，并且数据电压Vdata通过第三晶体管T3被传送到驱动晶体管T1的第一电极。
作为n型晶体管的第三晶体管T3具有氧化物半导体作为半导体层。第三晶体管T3将驱动晶体管T1的第一电极和第二晶体管T2的第二电极电连接。因此，第三晶体管T3是允许数据电压Vdata被传输到驱动晶体管T1的第一电极的晶体管。第三晶体管T3的栅极电极连接到第二扫描线152，并且第三晶体管T3的第一电极连接到第一节点以连接到第二晶体管T2的第二电极、存储电容器Cst的第一电极和保持电容器Chold的第二电极。第三晶体管T3的第二电极连接到驱动晶体管T1的第一电极和第五晶体管T5的第二电极。
第三晶体管T3由通过第二扫描线152传送的第二扫描信号GS的正电压导通，以便将驱动晶体管T1的第一电极和第二晶体管T2的第二电极连接。
作为n型晶体管的第四晶体管T4具有氧化物半导体作为半导体层。第四晶体管T4用来将参考电压Vref传送到驱动晶体管T1的栅极电极和存储电容器Cst的第二存储电极。第四晶体管T4的栅极电极连接到第三扫描线153，并且第四晶体管T4的第一电极连接到参考电压线127。第四晶体管T4的第二电极连接到存储电容器Cst的第二存储电极和驱动晶体管T1的栅极电极。第四晶体管T4由通过第三扫描线153传送的第三扫描信号GI的正电压导通，并且在这种情况下，参考电压Vref被传送到驱动晶体管T1的栅极电极和存储电容器Cst的第二存储电极。
作为p型晶体管的第五晶体管T5和第六晶体管T6具有硅半导体作为半导体层。
第五晶体管T5用来将驱动电压ELVDD传送到驱动晶体管T1。第五晶体管T5的栅极电极连接到第一发射控制线155，第五晶体管T5的第一电极连接到驱动电压线172，并且第五晶体管T5的第二电极连接到驱动晶体管T1的第一电极。
第六晶体管T6用来将从驱动晶体管T1输出的发射电流传送到发光二极管LED。第六晶体管T6的栅极电极连接到第二发射控制线156，第六晶体管T6的第一电极连接到驱动晶体管T1的第二电极，并且第六晶体管T6的第二电极连接到发光二极管LED的一个电极。
作为n型晶体管的第七晶体管T7具有氧化物半导体作为半导体层。第七晶体管T7用来使发光二极管LED的电极(例如，发光二极管LED的前述的一个电极)初始化。在下文中，第七晶体管T7也被称为发光二极管初始化晶体管。第七晶体管T7的栅极电极连接到第一发射控制线155，第七晶体管T7的第二电极连接到发光二极管LED的一个电极，并且第七晶体管T7的第一电极连接到初始化电压线128。当第七晶体管T7由流过第一发光控制线155的第一发光控制信号EM1的正电压导通时，初始化电压Vaint被施加到发光二极管LED的一个电极以使发光二极管LED的一个电极初始化。根据一些实施例，第五晶体管T5和第七晶体管T7两者接收第一发光控制信号EM1，但是两个晶体管是不同的类型，并且因此当第五晶体管T5导通时，第七晶体管T7截止，并且当第七晶体管T7导通时，第五晶体管T5可以截止。
存储电容器Cst的第一电极连接到第一节点以连接到第二晶体管T2的第二电极、第三晶体管T3的第一电极和保持电容器Chold的第二电极，并且存储电容器Cst的第二电极连接到驱动晶体管T1的栅极电极和第四晶体管T4的第二电极。
保持电容器Chold的第一电极接收驱动电压ELVDD，并且保持电容器Chold的第二电极连接到第一节点以连接到第二晶体管T2的第二电极、第三晶体管T3的第一电极和存储电容器Cst的第一电极。
尽管已经描述了一个像素包括七个晶体管T1至T7以及两个电容器(存储电容器Cst和保持电容器Chold)，但是本公开不限于此，并且将参考图12至图25描述各种修改。
在上文中，已经参考图1描述了根据一些实施例的像素的电路结构。
在下文中，将参考图2描述施加到图1的像素的信号的波形以及像素的依据该波形的操作。
图2示出了图示根据一些实施例的施加到图1的像素的信号的波形图。
参考图1和图2，当施加到像素的信号被划分为时段时，它可以被划分为初始化时段、补偿时段、写入时段(也被称为数据写入时段)和发射时段。同时，栅极导通电压和栅极截止电压可以依据它们所施加到的晶体管的类型被确定为高电压(高电平电压)或低电压(低电平电压)。即，在p型晶体管中，低电压可以是栅极导通电压，并且高电压可以是栅极截止电压；并且在n型晶体管中，高电压可以是栅极导通电压，并且低电压可以是栅极截止电压。
首先，发射时段是发光二极管LED发射光的时段，并且在发射时段期间，在第一发射信号EM1和第二发射信号EM2中施加栅极导通电压(低电平电压)以使第五晶体管T5和第六晶体管T6导通。当第五晶体管T5导通使得驱动电压ELVDD被传送到驱动晶体管T1时，依据驱动晶体管T1的栅极电极的电压生成输出电流。驱动晶体管T1的输出电流通过导通的第六晶体管T6传输到发光二极管LED，以使发光二极管LED能够发射光。在图2中，仅示出在其期间第一发射信号EM1和第二发射信号EM2施加栅极导通电压(低电平电压)的发射时段的一小部分，但是实际上，发射时段具有最长的时间。然而，因为仅执行了上述简单操作，所以在图2中简单地示出了发射时段而没有具体说明。
同时，在关于图1所示出的实施例中，尽管第一发射信号EM1也被传送到第七晶体管T7，但是与第五晶体管T5不同，第七晶体管T7是由n型晶体管形成的，并且因此，当第五晶体管T5导通时，第七晶体管T7截止，并且当第七晶体管T7导通时，第五晶体管T5截止。因此，第七晶体管T7在发射时段期间不导通。
当发射时段结束时，进入初始化时段。
随着第二发射信号EM2改变为栅极截止电压(高电平电压)，发射时段结束。在初始化时段期间，第二扫描信号GS改变为栅极导通电压(高电平电压)，并且在这种情况下，第一发射信号EM1和第三扫描信号GI保持低电平电压。
在初始化时段期间，第三晶体管T3由第二扫描信号GS导通，并且第五晶体管T5由第一发射信号EM1导通。结果，驱动电压ELVDD被传送到第五晶体管T5的第二电极，并且通过第三晶体管T3被传送到第一节点。结果，存储电容器Cst的第一电极的电压和保持电容器Chold的第二电极的电压被初始化为驱动电压ELVDD。因此，存储电容器Cst的第一电极具有驱动电压ELVDD，并且保持电容器Chold的相对两个电极具有驱动电压ELVDD。
当初始化时段结束时，进入补偿时段。
随着第三扫描信号GI改变为栅极导通电压(高电平电压)，初始化时段结束并且进入补偿时段，并且在补偿时段期间，第一发射信号EM1改变为栅极截止电压(高电平电压)。在这种情况下，第二扫描信号GS保持栅极导通电压(高电平电压)。结果，被施加有第三扫描信号GI的第四晶体管T4导通以将连接到第四晶体管T4的第二电极的部分(存储电容器Cst的第二电极和驱动晶体管T1的栅极电极)改变为参考电压Vref。在这种情况下，参考电压Vref可以具有能够使驱动晶体管T1导通的电压值，并且因此驱动晶体管T1在补偿时段期间可以具有导通状态。此后，随着第一发射信号EM1改变为栅极截止电压(高电平电压)，第五晶体管T5截止，使得驱动电压ELVDD不被传送到第一节点。在这种情况下，第三晶体管T3由第二扫描信号GS导通，并且因此，存储在存储电容器Cst的第一电极中的驱动电压ELVDD通过第三晶体管T3和驱动晶体管T1被降低。当存储电容器Cst的第一电极的电压减小，并且驱动晶体管T1的第一电极的电压比驱动晶体管T1的栅极电极的电压高阈值电压(Vth)时，驱动晶体管T1截止。存储电容器Cst的第二电极具有参考电压Vref，并且因此存储电容器Cst的第一电极的电压和驱动晶体管T1的第一电极的电压可以比参考电压Vref高阈值电压(Vth)。
同时，在补偿时段期间，由于第一发射信号EM1改变为高电平电压，因此第七晶体管T7导通。结果，初始化电压Vaint被传送到发光二极管LED的一个电极以使发光二极管LED的一个电极初始化。对于在其期间初始化电压Vaint被施加到发光二极管LED的一个电极的时段，除补偿时段以外，还可以在写入时段期间施加该时段。
当补偿时段结束时，进入写入时段。
随着第二扫描信号GS和第三扫描信号GI改变为栅极截止电压，补偿时段结束并且进入写入时段。在这种情况下，根据关于图2所示出的实施例，在第二扫描信号GS改变为栅极截止电压之后，第三扫描信号GI改变为栅极截止电压。此后，第一扫描信号GW改变为栅极导通电压(低电平电压)，第二晶体管T2导通，并且数据电压Vdata被传送到第一节点。
通过经由数据电压Vdata改变第一节点的电压而获得的电压值可以改变为Vdata-(Vref+Vth)，并且存储电容器Cst的第二电极的电压也可以改变为Vdata-(Vref+Vth)的最大值。结果，存储电容器Cst的第二电极的电压可以具有Vdata-Vth的值，并且该值可以是驱动晶体管T1的栅极电极的电压值。驱动晶体管T1的栅极电极的电压值之中的Vth被用于使驱动晶体管T1导通，并且对于每个驱动晶体管T1补偿不同的阈值电压。仅作为驱动晶体管T1的栅极电极的电压值之中的其余的值的数据电压Vdata被驱动晶体管T1直接用于生成输出电流。
当写入时段结束时，再次进入发射时段。
即，栅极导通电压(低电平电压)再次被施加到第一发射信号EM1和第二发射信号EM2，以使第五晶体管T5和第六晶体管T6导通。当第五晶体管T5导通使得驱动电压ELVDD被传送到驱动晶体管T1时，依据驱动晶体管T1的栅极电极的电压(即，数据电压Vdata)生成输出电流。驱动晶体管T1的输出电流通过导通的第六晶体管T6传输到发光二极管LED，以使发光二极管LED能够发射光。在这种情况下，第七晶体管T7由于被施加有高电平电压的第一发光信号EM1而截止，使得初始化电压Vaint不被施加到发光二极管LED的一个电极，并且仅驱动晶体管T1的输出电流被施加到发光二极管LED的一个电极。
在上文中，已经参考图1和图2描述了像素的电路结构和操作。
在下文中，将参考图3至图10详细描述结构。
将参考图3至图10更详细地描述根据一些实施例的像素中的像素电路单元的平面结构。即，在下面的图3至图9中未示出发光二极管LED，而是将描述定位在发光二极管LED下方的像素电路单元的结构。
图3至图9各自示出了根据一些实施例的依据发射型显示装置的制造顺序的每一层的顶部平面图。
参考图1和图3，由硅半导体(例如，多晶半导体/多晶硅(P-Si)半导体)形成的第一半导体层(例如，图10中所示的第一半导体层ACT)定位在基底110(参见图10)上。
基底110可以包括诸如玻璃的具有刚性的材料以便不被弯折，或者可以包括诸如塑料或聚酰亚胺的可以被弯折的柔性材料。参考图10，在柔性基底的情况下，基底110可以具有这样的结构：聚酰亚胺层和聚酰亚胺层上的由无机绝缘材料形成的阻隔层的两层结构双重地形成。
如图3中所示出，由硅半导体(例如，多晶半导体)形成的第一半导体层包括彼此间隔开的第一部分和第二部分。第一半导体层的第一部分包括驱动晶体管T1的半导体，即，沟道1132、第一区1131和第二区1133。另外，第一半导体层的第一部分不仅包括驱动晶体管T1的半导体，而且包括用于第五晶体管T5的半导体部分1135以及用于第六晶体管T6的半导体部分1136。同时，第一半导体层的第二部分包括用于第二晶体管T2的半导体部分1134，并且与其它部分分离(例如，第二部分与第一部分分离)。每个半导体部分的除了沟道以外的部分包括通过等离子体处理或掺杂工艺而具有导电层特性的区，以用作第一电极和第二电极。包括第一半导体层的晶体管可以被称为p型晶体管或多晶半导体晶体管。
在平面图中，驱动晶体管T1的沟道1132可以具有以小写n形状弯折的形状。然而，驱动晶体管T1的沟道1132的形状不限于此，并且可以被不同地改变。例如，驱动晶体管T1的沟道1132可以以不同的形状弯折，或者可以以棒状形状形成。驱动晶体管T1的第一区1131和第二区1133可以定位在驱动晶体管T1的沟道1132的相对两侧。定位在第一半导体层中的第一区1131和第二区1133分别用作驱动晶体管T1的第一电极和第二电极。
根据一些实施例的第一半导体层被划分为两部分，所述两部分中的一部分(第一部分)包括驱动晶体管T1、第五晶体管T5和第六晶体管T6的半导体，并且所述两部分中的另一部分(第二部分)包括第二晶体管T2的半导体。
第五晶体管T5的沟道、第一区和第二区定位在半导体部分1135中，半导体部分1135在第一半导体层的第一部分中从驱动晶体管T1的第一区1131向上延伸。另外，第六晶体管T6的沟道、第一区和第二区定位在半导体部分1136中，半导体部分1136从驱动晶体管T1的第二区1133向上延伸。同时，从驱动晶体管T1的第一区1131向下延伸的部分可以具有可以通过不同的层连接到第一半导体层的第二部分的结构，第一半导体层的第二部分包括第二晶体管T2的半导体。
参考图10，第一栅极绝缘层141可以位于第一半导体层ACT上。第一栅极绝缘层141可以包括包含氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)等的无机绝缘层。
参考图1和图4，包括驱动晶体管T1的栅极电极1151的第一栅极导电层(例如，图10中所示的第一栅极导电层GAT1)可以定位在第一栅极绝缘层141(参见图10)上。第一栅极导电层包括第二晶体管T2、第五晶体管T5和第六晶体管T6以及驱动晶体管T1的栅极电极。驱动晶体管T1的栅极电极1151可以与驱动晶体管T1的沟道1132(参见图3)重叠。
第一栅极导电层还可以包括第一扫描线151和第二发射控制线156。第一扫描线151和第二发射控制线156可以在基本上水平方向(在下文中也被称为第一方向DR1)上延伸。第一扫描线151可以包括第二晶体管T2的在与第一方向DR1垂直的第二方向DR2上突出的栅极电极，并且第一扫描线151可以与第二晶体管T2的栅极电极整体地形成。同时，第二发射控制线156可以包括第六晶体管T6的栅极电极，并且第二发射控制线156和第六晶体管T6可以整体地形成。
同时，第一栅极导电层另外地包括第五晶体管T5的呈岛形状的栅极电极155a。第五晶体管T5的栅极电极155a可以连接到后续的导电层以接收第一扫描信号GW(参见图1)。
另外，第一栅极导电层包括参考电压线127，并且参考电压线127可以在近似水平方向(在下文中也被称为第一方向DR1)上延伸。
第一栅极导电层可以包括诸如铜(Cu)、钼(Mo)、铝(Al)、钛(Ti)的金属或它们的金属合金，并且可以被配置为单层或多层。
在形成包括驱动晶体管T1的栅极电极1151的第一栅极导电层之后，可以执行等离子体处理或掺杂工艺以使第一半导体层的暴露区导电。即，第一半导体层的被第一栅极导电层覆盖的部分不导电，并且第一半导体层的未被第一栅极导电层覆盖的部分可以具有与导电层的特性相同的特性。结果，包括这样的导电部分的晶体管可以具有p型晶体管的特性，使得驱动晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6可以是p型晶体管。
参考图10，第二栅极绝缘层142可以位于第一栅极绝缘层141和包括驱动晶体管T1(参见图1)的栅极电极1151(参见图4)的第一栅极导电层GAT1上。第二栅极绝缘层142可以包括包含氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)等的无机绝缘层。
参考图1和图5，包括存储电容器Cst的第一存储电极1153的第二栅极导电层(例如，图10中所示的第二栅极导电层GAT2)可以定位在第二栅极绝缘层142(参见图10)上。
第一存储电极1153与驱动晶体管T1的栅极电极1151重叠以构成存储电容器Cst。开口1152形成在存储电容器Cst的第一存储电极1153中。存储电容器Cst的第一存储电极1153的开口1152可以与驱动晶体管T1的栅极电极1151重叠。参考图5，第一存储电极1153可以具有岛状结构。
第二栅极导电层还可以包括下第二扫描线152a和驱动电压线172，并且下第二扫描线152a和驱动电压线172可以在基本上水平方向(在下文中也被称为第一方向DR1)上延伸。驱动电压线172包括具有延伸宽度的延伸部分172e，并且延伸部分172e对应于保持电容器Chold的第一电极。同时，下第二扫描线152a的一部分可以包括第三晶体管T3的与第二半导体层的一部分(参考图6的3300)重叠的下屏蔽部分。
第二栅极导电层还可以包括第四晶体管T4的下屏蔽部分153a和第七晶体管T7的下屏蔽部分157a(例如，图10中所示的下屏蔽部分BML)，并且第四晶体管T4的下屏蔽部分153a和第七晶体管T7的下屏蔽部分157a中的每一者可以具有岛状结构。第四晶体管T4的下屏蔽部分153a与第二半导体层的一部分(参考图6的3400)重叠，并且第七晶体管T7的下屏蔽部分157a与第二半导体层的一部分(参考图6的3700)重叠。
下屏蔽部分可以定位在第三晶体管T3、第四晶体管T4和第七晶体管T7中的每一者的沟道下方，以执行对从下屏蔽部分的下侧被提供到沟道的光或电磁干扰等的屏蔽。
第二栅极导电层GAT2可以包括诸如铜(Cu)、钼(Mo)、铝(Al)、钛(Ti)的金属或它们的金属合金，并且第二栅极导电层GAT2可以被配置为单层或多层。
参考图10，第一层间绝缘层161可以位于包括存储电容器Cst的第一存储电极1153(参见图5)的第二栅极导电层GAT2上。第一层间绝缘层161可以包括包含氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)等的无机绝缘层，并且根据一些实施例，无机绝缘材料可以厚地形成。
参考图1和图6，包括第三晶体管T3的半导体部分3300、第四晶体管T4的半导体部分3400和第七晶体管T7的半导体部分3700的氧化物半导体层(在下文中也被称为第二半导体层)位于第一层间绝缘层161(参见图10)上。另外，氧化物半导体层还可以包括保持电容器Chold的第二电极1253。
第三晶体管T3的半导体部分3300可以包括第三晶体管T3的沟道、第一区和第二区，并且可以具有岛状结构，并且在平面图中，第三晶体管T3的半导体部分3300可以与定位在第二栅极导电层中的下第二扫描线152a的一部分重叠。第四晶体管T4的半导体部分3400可以包括第四晶体管T4的沟道、第一区和第二区，并且可以具有岛状结构，并且在平面图中，第四晶体管T4的半导体部分3400可以与第四晶体管T4的定位在第二栅极导电层中的下屏蔽部分153a的一部分重叠。另外，第七晶体管T7的半导体部分3700可以包括第七晶体管T7的沟道、第一区和第二区，并且可以具有岛状结构，并且在平面图中，第七晶体管T7的半导体部分3700可以与第七晶体管T7的定位在第二栅极导电层中的下屏蔽部分157a的一部分重叠。
保持电容器Chold的第二电极1253在平面图中可以与定位在第二栅极导电层中的驱动电压线172的延伸部分172e重叠，以构成保持电容器Chold。保持电容器Chold的第二电极1253可以具有岛状结构并且可以包括开口1252，并且驱动电压线172的延伸部分172e可以被开口1252暴露。
参考图6，氧化物半导体层可以被划分为彼此分离的四个部分。
参考图10，第三栅极绝缘层143可以定位在氧化物半导体层上。
第三栅极绝缘层143可以定位在氧化物半导体层和第一层间绝缘层161的整个表面上。因此，第三栅极绝缘层143可以覆盖图1和图6中所示的第三晶体管T3的半导体部分3300、第四晶体管T4的半导体部分3400、第七晶体管T7的半导体部分3700和保持电容器Chold的第二电极1253中的每一者的上表面和侧表面。然而，本实施例不限于此，并且第三栅极绝缘层143可以不定位在氧化物半导体层和第一层间绝缘层161的整个表面上。
第三栅极绝缘层143可以包括包含氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)等的无机绝缘层。
参考图1和图7，可以形成包括第二扫描线152、第三扫描线153和第一发射控制线155的第三栅极导电层(例如，图10中所示的第三栅极导电层GAT3)。
第二扫描线152近似地在第一方向上延伸，并且包括第三晶体管T3的栅极电极。另外，第二扫描线152在平面图中与定位在第二栅极导电层中的下第二扫描线152a重叠，并且可以通过后续的导电层电连接到第二栅极导电层中的下第二扫描线152a。
第三扫描线153近似地在第一方向上延伸，并且包括第四晶体管T4的栅极电极。另外，第三扫描线153在平面图中与第四晶体管T4的定位在第二栅极导电层中的下屏蔽部分153a重叠，并且可以通过后续的导电层电连接到第四晶体管T4的下屏蔽部分153a。
第一发射控制线155近似地在第一方向上延伸，并且包括第七晶体管T7的栅极电极。另外，第一发射控制线155在平面图中与第五晶体管T5的定位在第一栅极导电层中的栅极电极155a和第七晶体管T7的定位在第二栅极导电层中的下屏蔽部分157a重叠，并且可以通过后续的导电层电连接到第五晶体管T5的栅极电极155a和第七晶体管T7的下屏蔽部分157a。
第三栅极导电层GAT3可以包括诸如铜(Cu)、钼(Mo)、铝(Al)、钛(Ti)的金属或它们的金属合金，并且第三栅极导电层GAT3可以被配置为单层或多层。
在形成第三栅极导电层之后，通过等离子体处理或掺杂工艺，氧化物半导体层的被第三栅极导电层覆盖的部分形成为沟道，并且氧化物半导体层的未被第三栅极导电层覆盖的部分变得导电。第三晶体管T3的沟道在平面图中与第二扫描线152重叠，第四晶体管T4的沟道在平面图中与第三扫描线153重叠，第七晶体管T7的沟道在平面图中与第一发射控制线155重叠。同时，保持电容器Chold的第二电极1253(其是未被第三栅极导电层覆盖的氧化物半导体层)可以通过等离子体处理或掺杂工艺被制成导体，以发挥电极的作用。包括氧化物半导体层的晶体管可以具有n型晶体管的特性。
参考图10，第二层间绝缘层162可以定位在第三栅极导电层GAT3上。第二层间绝缘层162可以具有单层结构或多层结构。第二层间绝缘层162可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)的无机绝缘材料，并且可以根据一些实施例包括有机材料。
参考图1和图8，开口OP1可以形成在第二层间绝缘层162中。
作为在第二层间绝缘层162、第三栅极绝缘层143、第一层间绝缘层161、第二栅极绝缘层142和第一栅极绝缘层141中的至少一者中形成的开口的开口OP1可以暴露第一半导体层、第一栅极导电层、第二栅极导电层、氧化物半导体层和第三栅极导电层中的一者。
当形成开口OP1时，驱动晶体管T1的栅极电极1151可以通过也形成与存储电容器Cst的第一存储电极1153的开口1152重叠的开口OP1而暴露。另外，当形成开口OP1时，驱动电压线172的延伸部分172e可以通过也形成与保持电容器Chold的第二电极1253的开口1252重叠的开口OP1而暴露。
再次参考图1和图8，可以形成第一数据导电层(例如，图10中所示的第一数据导电层SD1)。
第一数据导电层可以包括初始化电压线128和多个连接构件。
初始化电压线128近似地在第一方向上延伸，具有突起，并且通过所述突起和开口OP1连接到第七晶体管T7的半导体部分3700的第一端。结果，初始化电压Vaint被传输到第七晶体管T7。
定位在第一数据导电层中的每个连接构件将被描述如下。
连接构件SD14是将驱动晶体管T1的栅极电极1151连接到第四晶体管T4的半导体部分3400的一端(第二电极)的部分。为了连接到驱动晶体管T1的栅极电极1151，连接构件SD14可以连接到驱动晶体管T1的通过定位在存储电容器Cst的第一存储电极1153的开口1152中的开口OP1暴露的栅极电极1151。
连接构件SD2是连接到用于第二晶体管T2的半导体部分1134的一端以协助与后续的导电层(第二数据导电层)连接的连接构件。
数据线171和第二晶体管T2的第一电极可以通过连接构件SD2连接。
连接构件SD3是通过开口OP1连接到存储电容器Cst的第一存储电极1153、保持电容器Chold的第二电极1253、第三晶体管T3的半导体部分3300的一端(第一电极)以及用于第二晶体管T2的半导体部分1134的一端(第二电极)中的每一者的部分。连接到连接构件SD3的部分构成第一节点，并且因此也被称为第一节点连接构件。
连接构件SD4是将第四晶体管T4的半导体部分3400的一端(第一电极)和定位在第一栅极导电层中的参考电压线127连接的部分。
连接构件SD44是将第四晶体管T4的下屏蔽部分153a和第三扫描线153连接的部分。
作为将驱动电压线172的延伸部分172e和用于第五晶体管T5的半导体部分1135的一端(第一电极)连接的部分的连接构件SD5将驱动电压ELVDD传送到用于第五晶体管T5的半导体部分1135的一端(第一电极)。连接构件SD5可以连接到驱动电压线172的通过定位在保持电容器Chold的第二电极1253的开口1252中的开口OP1而暴露的延伸部分172e。由于连接构件SD5是驱动电压ELVDD被传送到的连接构件，所以连接构件SD5也被称为驱动电压连接构件。
连接构件SD13是将第三晶体管T3的半导体部分3300的一端(第二电极)和驱动晶体管T1的定位在第一半导体层中的第一区1131连接的部分。由于连接构件SD13将第一半导体层和第二半导体层连接，因此连接构件SD13在下文中也被称为半导体层连接构件。
连接构件SD155是将定位在第三栅极导电层中的第一发射控制线155、第七晶体管T7的定位在第二栅极导电层中的下屏蔽部分157a和第五晶体管T5的定位在第一栅极导电层中的栅极电极155a连接的部分。
连接构件SD67是将第七晶体管T7的半导体部分3700的一端(第二电极)和用于第六晶体管T6的半导体部分1136的一端(第二电极)连接的部分。同时，发光二极管连接构件ACM1是定位在用于第六晶体管T6的半导体部分1136的一端(第二电极)以协助与后续的导电层(第二数据导电层)连接的连接构件。发光二极管连接构件ACM1可以连接到将稍后描述的第二发光二极管连接构件ACM2(参见图9)，以连接到发光二极管的一个电极。
第一数据导电层SD1可以包括诸如铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)的金属或它们的金属合金，并且可以被配置为单层或多层。
参考图10，第一有机层181可以定位在第一数据导电层SD1上。第一有机层181可以是包括有机材料的有机绝缘层，并且可以包括作为有机材料的聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和苯酚树脂中的至少一种材料。
参考图1和图9，开口OP2定位在第一有机层181(参见图10)中。包括数据线171、驱动电压线172-1(在下文中也被称为竖直驱动电压线)和第二发光二极管连接构件ACM2的第二数据导电层定位在第一有机层181上。
数据线171和驱动电压线172-1可以在基本上竖直方向(第二方向DR2)上延伸。
数据线171通过开口OP2连接到第一数据导电层的连接构件SD2，并且因此，数据线171连接到第二晶体管T2的第一电极。
驱动电压线172-1通过开口OP2连接到第一数据导电层的连接构件SD5，并且因此，驱动电压线172-1连接到第五晶体管T5的第一电极和驱动电压线172的延伸部分172e。所有驱动电压线被施加有驱动电压ELVDD，被施加有驱动电压ELVDD的驱动电压线包括在第二方向DR2上定位在第二数据导电层中的驱动电压线172-1(在下文中也被称为竖直驱动电压线)以及在第一方向DR1上定位在第二栅极导电层中的驱动电压线172(在下文中也被称为水平驱动电压线)。
第二发光二极管连接构件ACM2通过开口OP2电连接到第一数据导电层的发光二极管连接构件ACM1，并且电连接到第六晶体管T6的第二电极。
参考图10，第二有机层182和第三有机层183位于第二数据导电层上，并且暴露第二发光二极管连接构件ACM2的开口形成在第二有机层182和第三有机层183中。发光二极管LED(参见图1)的一个电极(例如，阳极)和第二发光二极管连接构件ACM2通过定位在第二有机层182和第三有机层183中的开口彼此电连接。
第二有机层182和第三有机层183可以各自是有机绝缘体，并且可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和苯酚树脂中的至少一种材料。根据一些实施例，可以省略第三有机层183。
在下文中，将参考图10描述详细的截面结构，并且下面将描述像素电路单元上的发光二极管LED的结构。
图10示出了根据一些实施例的发射型显示装置的截面图。
已经参考图3至图9更详细地描述了直至图10中所示的像素的详细堆叠结构中的第二数据导电层。在关于图10所示出的实施例中，像素电路单元可以包括第二有机层182和第三有机层183以及定位在第二有机层182和第三有机层183下方的配置，并且发光二极管可以包括定位在第三有机层183上并且定位在封装层400下面的配置。
参考图10，显示区域DA的像素中的阳极上的堆叠结构如下。
阳极定位在第三有机层183上，并且通过定位在第二有机层182和第三有机层183中的开口连接到第二发光二极管连接构件ACM2。
具有暴露阳极的开口OP并且覆盖阳极的至少一部分的像素限定层380可以定位在阳极上。像素限定层380可以具有黑色，或者可以通过使用透明有机材料来形成。
间隔件385可以定位在像素限定层380所在的部分处，并且当形成像素限定层380时，也可以形成间隔件385。结果，像素限定层380和间隔件385可以通过使用相同的材料形成。然而，根据一些实施例，间隔件385和像素限定层380可以通过使用不同的材料来形成。
功能层FL和阴极可以顺序地形成在阳极、间隔件385和像素限定层380上，并且功能层FL和阴极可以遍及整个区形成。发射层EML可以位于像素限定层380的开口OP中。在下文中，功能层FL和发射层EML可以被称为中间层。功能层FL可以包括诸如电子注入层、电子传输层、空穴传输层和空穴注入层的辅助层中的至少一者，空穴注入层和空穴传输层可以位于发射层EML下面，并且电子传输层和电子注入层可以位于发射层EML上。
封装层400位于阴极上。封装层400包括至少一个无机层和至少一个有机层，并且根据一些实施例可以具有包括第一无机封装层、有机封装层和第二无机封装层的三层结构。封装层400可以用于保护发射层EML不受可能从外部引入的湿气或氧的影响。根据一些实施例，封装层400可以包括其中无机层和有机层进一步顺序地堆叠的结构。
根据一些实施例，还可以包括在封装层400上的能够进行触摸感测的配置，并且根据一些实施例，还可以包括诸如光阻挡件或滤色器的配置。根据一些实施例，可以包括包含量子点的颜色转换层或反射控制层而不是滤色器。
在上文中，已经更详细地描述了发射型显示装置以及像素的整体结构。
在下文中，将参考图11至图26描述图1和图2的实施例的各种修改。
首先，将参考图11描述变形的波形。
图11示出了图示根据一些实施例的施加到图1的像素的信号的波形图。
图11示出了在第一发射控制信号EM1的发射时段以外的时段期间，可以在短时间内重复施加高电压和低电压。第一发射控制信号EM1的这样的重复施加时段可以位于初始化时段、补偿时段和写入时段中的一者中，并且可以定位在两个相邻的时段中。
与图2中不同，图11示出了第一发射控制信号EM1和第二发射控制信号EM2改变(例如，改变为高电压)的时序相同的实施例，但是不限于这样的实施例，并且如图2中所示出，即使在第一发射控制信号EM1晚于第二发射控制信号EM2改变为高电压的实施例中，在第一发射控制信号EM1为高电压的时段期间，可以交替地施加低电压和高电压长达一段时间。图11的波形的变形可以应用于稍后将描述的所有实施例。
在下文中，将参考图12和图13描述图1和图2的修改。
图12示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图，并且图13示出了图示根据一些实施例的施加到图12的像素的信号的波形图。
在图12中，与图1的像素不同，第七晶体管T7的栅极电极和第五晶体管T5的栅极电极接收不同信号。即，第七晶体管T7的栅极电极连接到第四扫描线157并且接收第四扫描信号EB。
参考图12和图13，示出了施加到第四扫描线157的第四扫描信号EB可以以与第一发射控制信号EM1从低电压改变为高电压的时序相同的时序从低电压改变为高电压，但是第四扫描信号EB和第一发射控制信号EM1从高电压改变为低电压的时序可以彼此不同的实施例。特别地，高电压仅在补偿时段期间被施加到第四扫描信号EB，使得第七晶体管T7仅在补偿时段期间导通，以将初始化电压Vaint传输到发光二极管LED的一个电极。
在下文中，将参考图14和图15描述图1和图2的另一修改。
图14示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图，并且图15示出了图示根据一些实施例的施加到图14的像素的信号的波形图。
与图1的像素结构不同，图14的像素结构还包括第八晶体管T8，第七晶体管T7的栅极电极和第五晶体管T5的栅极电极接收不同的信号(与图12中所示的像素结构一样)，并且第五晶体管T5的栅极电极和第六晶体管T6的栅极电极接收相同的发射控制信号EM。
在图14中，作为p型晶体管的第八晶体管T8包括多晶半导体作为半导体层。第八晶体管T8用来将偏置电压On-bias传送到驱动晶体管T1的第一电极。在下文中，第八晶体管T8也被称为偏置晶体管。第八晶体管T8的栅极电极连接到第五扫描线158以接收第五扫描信号EB2，第八晶体管T8的第一电极接收偏置电压On-bias，并且第八晶体管T8的第二电极连接到驱动晶体管T1的第一电极、第三晶体管T3的第二电极和第五晶体管T5的第二电极。
第八晶体管T8可以导通以改变对驱动晶体管T1的第一电极的偏置电压On-bias，使得驱动晶体管T1的第一电极的电压可以保持在偏置电压On-bias，从而防止或减少驱动晶体管T1的每个端子的电压关系被改变并且允许驱动晶体管T1生成恒定的输出电流。特别地，当执行低频驱动时，驱动晶体管T1必须通过使用通过第二晶体管T2输入的一个数据电压Vdata来长时间地生成输出电流，但是随着时间推移，同时随着驱动晶体管T1的每个端子的电压关系改变，输出电流可能改变。然而，周期性地施加偏置电压On-bias，以防止或减少驱动晶体管T1的每个端子的电压关系的改变并且保持输出电流恒定。
偏置电压On-bias可以具有恒定的电压电平，偏置电压On-bias可以是处于与驱动电压ELVDD的电平相对应的电平的电压，并且可以依据发射型显示装置的特性为每个装置设定不同的电压。
参考图14和图15，随着发射信号EM改变为高电压，发射时段结束，并且进入初始化时段。在这种情况下，第五晶体管T5和第六晶体管T6同时截止。
在初始化时段期间，第五扫描信号EB2改变为低电压以使第八晶体管T8导通，并且第二扫描信号GS改变为高电压以使第三晶体管T3导通。结果，驱动电压ELVDD通过第三晶体管T3被传送到第一节点。
此后，在补偿时段期间，第五扫描信号EB2改变为高电压，使得第八晶体管T8截止，并且第三扫描信号GI改变为高电压，使得第四晶体管T4导通，以将连接到第四晶体管T4的第二电极的部分(存储电容器Cst的第二电极和驱动晶体管T1的栅极电极)的电压改变为参考电压Vref。
在补偿时段期间，存储电容器Cst的第一电极的电压和驱动晶体管T1的第一电极的电压可以比参考电压Vref高阈值电压Vth。
另外，在补偿时段期间，第四扫描信号EB具有高电压，使得第七晶体管T7导通，并且发光二极管LED的一个电极的电压被改变为初始化电压Vaint。
此后，在写入时段期间，数据电压Vdata被传送到像素中，并且然后，在发射时段期间，发射控制信号EM改变为低电压以使第五晶体管T5和第六晶体管T6导通，使得驱动晶体管T1的输出电流被传输到发光二极管LED并且由发光二极管LED发射光。写入时段和发射时段的操作可以与图1和图2中描述的相同。
在下文中，将参考图16和图17描述图14和图15的另一修改。
图16示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图，并且图17示出了图示根据一些实施例的施加到图16的像素的信号的波形图。
在图16中，与关于图14所示出的实施例不同，示出了第八晶体管T8改变为n型晶体管的像素。结果，需要高电压来使第八晶体管T8导通，并且因此，参考图17，与图15不同，第五扫描信号EB2在初始化时段期间改变为高电压，并且在其余的时段期间具有低电压。
根据关于图16和图17所示出的实施例，可以以与图14和图15中的方式相同的方式操作。
根据一些实施例，第七晶体管T7可以改变为p型晶体管，并且在这种情况下，第四扫描信号EB可以在补偿时段期间改变为低电压。
在下文中，将参考图18和图19描述图14和图15的另一修改。
图18示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图，并且图19示出了图示根据一些实施例的施加到图18的像素的信号的波形图。
图18示出了省略了在关于图14所示出的实施例中的第六晶体管T6的像素。
参考图19，第四扫描信号EB和第五扫描信号EB2的施加时序可以与图15中所示的第四扫描信号EB和第五扫描信号EB2的施加时序不同。
即，在图19中，栅极导通电压(高电压)在初始化时段期间和补偿时段期间被施加到第四扫描信号EB，并且栅极导通电压(低电压)仅在补偿时段期间被施加到第五扫描信号EB2。
参考图18和图19，在初始化时段期间，栅极导通电压(高电压)被施加到第二扫描信号GS和第四扫描信号EB。结果，第三晶体管T3导通，使得驱动晶体管T1的第一电极通过第三晶体管T3连接到第一节点，并且第七晶体管T7也导通以将初始化电压Vaint施加到发光二极管LED的一个电极。
此后，在补偿时段期间，栅极导通电压被另外地施加到第三扫描信号GI和第五扫描信号EB2中的每一者。结果，第四晶体管T4和第八晶体管T8另外地导通。因此，第四晶体管T4导通，以将连接到第四晶体管T4的第二电极的部分(存储电容器Cst的第二电极和驱动晶体管T1的栅极电极)的电压改变为参考电压Vref。
另外，第八晶体管T8导通，使得偏置电压On-bias被传送到驱动晶体管T1的第一电极，并且偏置电压On-bias通过导通的第三晶体管T3被传送到第一节点并且被存储在存储电容器Cst的第一电极中。在这种情况下，由于存储电容器Cst的第一电极的电压通过第三晶体管T3和驱动晶体管T1泄漏，因此存储电容器Cst的第一电极的电压值从偏置电压On-bias的值逐渐下降。当驱动晶体管T1的第一电极的电压值比参考电压Vref高阈值电压Vth时，由于驱动晶体管T1截止，因此相应的电压被存储在存储电容器Cst的第一电极中。
此后，在写入时段期间，数据电压Vdata被传送到像素中，并且此后，在发射时段期间，第一发射控制信号EM1改变为低电压以使第五晶体管T5导通，使得驱动电压ELVDD被传送到驱动晶体管T1，并且驱动晶体管T1的输出电流被传输到发光二极管LED并且由发光二极管LED发射光。尽管第六晶体管T6(参见图1)不包括在关于图18所示出的实施例中，但是写入时段和发射时段的操作可以与图1和图2中描述的相同。
在下文中，将参考图20至图22描述图1和图2的另一修改。
图20和图21各自示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图，并且图22示出了图示根据一些实施例的施加到图21的像素的信号的波形图。
与图1的像素相比，图20示出了还包括第九晶体管T9的像素。在这种情况下，第五晶体管T5、第七晶体管T7和第九晶体管T9全部具有由相同的第一发射控制信号EM1控制的结构。
关于图20所示出的实施例将被更详细地描述如下。
作为n型晶体管的第九晶体管T9用来将驱动晶体管T1的第二电极和第六晶体管T6的第一电极的电压初始化为初始化电压Vaint。第九晶体管T9的栅极电极连接到第一发射控制线155，第九晶体管T9的第二电极连接到驱动晶体管T1的第二电极和第六晶体管T6的第一电极，并且第九晶体管T9的第一电极连接到初始化电压线128。当第九晶体管T9由流过第一发射控制线155的第一发射控制信号EM1中的正电压导通时，初始化电压Vaint被施加到驱动晶体管T1的第二电极和第六晶体管T6的第一电极以使驱动晶体管T1的第二电极和第六晶体管T6的第一电极初始化。根据一些实施例，第五晶体管T5、第七晶体管T7和第九晶体管T9全部接收第一发射控制信号EM1，但是具有不同的晶体管类型，当第五晶体管T5导通时，第七晶体管T7和第九晶体管T9截止，并且当第七晶体管T7和第九晶体管T9导通时，第五晶体管T5可以截止。
另一方面，在关于图21所示出的实施例中，与图20中不同，与第一发射控制信号EM1不同的信号被施加到第七晶体管T7的栅极电极和第九晶体管T9的栅极电极。即，第七晶体管T7的栅极电极连接到第四扫描线157以接收第四扫描信号EB，并且第九晶体管T9的栅极电极连接到第六扫描线159以接收第六扫描信号EB3。
因为所施加的信号与图1的信号相同，所以图20的像素可以接收具有与图2的波形相同的波形的信号。相比之下，图21的像素具有必要的扫描信号，使得所施加的信号可以与图22的信号相同。
在图22的波形图中，栅极导通电压(高电压)仅在补偿时段期间被施加到第四扫描信号EB和第六扫描信号EB3，并且栅极导通电压(低电压)仅在补偿时段期间被施加到第三扫描信号GI。
参考图21和图22，在初始化时段期间，栅极导通电压(高电压)被施加到第二扫描信号GS。结果，第三晶体管T3导通，使得驱动晶体管T1的第一电极通过第三晶体管T3连接到第一节点。
此后，在补偿时段期间，栅极导通电压被另外地施加到第三扫描信号GI、第四扫描信号EB和第六扫描信号EB3中的每一者。结果，第四晶体管T4、第七晶体管T7和第九晶体管T9另外地导通。因此，第四晶体管T4导通，以将连接到第四晶体管T4的第二电极的部分(存储电容器Cst的第二电极和驱动晶体管T1的栅极电极)的电压改变为参考电压Vref。另外，第七晶体管T7也导通以将初始化电压Vaint施加到发光二极管LED的一个电极，并且第九晶体管T9也导通使得初始化电压Vaint还被施加到驱动晶体管T1的第二电极。
在补偿时段期间，通过第五晶体管T5施加的驱动电压ELVDD被传送到第一节点，并且由于导通的驱动晶体管T1，存储电容器Cst的第一电极的电压值从驱动电压ELVDD逐渐下降。当驱动晶体管T1的第一电极的电压值比参考电压Vref高阈值电压Vth时，随着驱动晶体管T1截止，相应的电压被存储在存储电容器Cst的第一电极中。
此后，在写入时段期间，数据电压Vdata被传送到像素中，并且此后，在发射时段期间，第一发射控制信号EM1和第二发射控制信号EM2改变为低电压以使第五晶体管T5和第六晶体管T6导通，使得驱动晶体管T1的输出电流被传输到发光二极管LED并且由发光二极管LED发射光。
在下文中，将参考图23和图24描述图1和图2的另一修改。
图23示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图，并且图24示出了图示根据一些实施例的施加到图23的像素的信号的波形图。
与关于图14所示出的实施例相比，图23的像素是还包括作为p型晶体管的第九晶体管T9的像素。
作为p型晶体管的第九晶体管T9用来将驱动晶体管T1的第二电极和第六晶体管T6的第一电极的电压被初始化为初始化电压Vaint。第九晶体管T9的栅极电极连接到第六扫描线159以接收第六扫描信号EB3，第九晶体管T9的第二电极连接到驱动晶体管T1的第二电极和第六晶体管T6的第一电极，并且第九晶体管T9的第一电极连接到初始化电压线128。
参考图23和图24，在初始化时段期间，栅极导通电压被施加到第二扫描信号GS和第五扫描信号EB2。结果，第三晶体管T3导通，使得驱动晶体管T1的第一电极通过第三晶体管T3连接到第一节点，并且第八晶体管T8也导通以将偏置电压On-bias传输到驱动晶体管T1的第一电极。在这种情况下，第五晶体管T5截止以仅将偏置电压On-bias传输到驱动晶体管T1的第一电极，并且第一节点的电压也通过第三晶体管T3被初始化为偏置电压On-bias。
此后，在补偿时段期间，第五扫描信号EB2改变为栅极截止电压(高电压)，并且栅极导通电压被另外地施加到第三扫描信号GI和第六扫描信号EB3中的每一者。结果，第四晶体管T4导通，以将连接到第四晶体管T4的第二电极的部分(存储电容器Cst的第二电极和驱动晶体管T1的栅极电极)的电压改变为参考电压Vref。因此，驱动晶体管T1导通，并且第九晶体管T9在补偿时段期间也导通，使得驱动晶体管T1的第二电极的电压改变为初始化电压Vaint。由于存储电容器Cst的第一电极的电压通过第三晶体管T3和驱动晶体管T1泄漏，因此存储电容器Cst的第一电极的电压值从偏置电压On-bias的值逐渐下降，并且降低直到驱动晶体管T1截止为止。当驱动晶体管T1的第一电极的电压值比参考电压Vref高阈值电压Vth时，由于驱动晶体管T1截止，因此相应的电压被存储在存储电容器Cst的第一电极中。
此后，在写入时段期间，数据电压Vdata被传输到像素中，并且此后，在发射时段期间，发射控制信号EM改变为低电压以使第五晶体管T5和第六晶体管T6导通，使得驱动晶体管T1的输出电流被传输到发光二极管LED并且由发光二极管LED发射光。
在下文中，将参考图25和图26描述图1和图2的另一修改。
图25示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图，并且图26示出了图示根据一些实施例的施加到图25的像素的信号的波形图。
与关于图12所示出的实施例相比，图25示出了驱动晶体管T1具有还包括连接到驱动晶体管T1的第一电极的附加栅极电极的结构的实施例。在这种情况下，进一步形成与驱动晶体管T1的沟道1132(参见图3)重叠的附加栅极电极，并且在这种情况下，附加栅极电极可以具有连接到驱动晶体管T1的第一电极的结构。
因为根据关于图25所示出的实施例的像素具有与图12的像素的信号相同的信号，所以图26的波形图可以与图13的波形图具有相同的波形，并且图12的像素和图25的像素可以执行相同的操作。
在关于图1至图26所示出的实施例中，另外地，第三晶体管T3、第四晶体管T4或第七晶体管T7中的至少一者可以改变为p型晶体管。
同时，将参考图27更详细地描述仅包括n型晶体管的根据一些实施例的像素的电路结构。
图27示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
根据图27的一个像素包括连接到布线127、128、129、151、152、153、155、156、157、171和172的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、保持电容器Chold以及发光二极管LED。在本文中，不包括发光二极管LED的晶体管和电容器可以构成像素电路单元，并且一个像素可以包括像素电路单元和发光二极管LED。在图27中，另外地示出了形成在发光二极管LED的相对端两处的二极管电容器Coled，二极管电容器Coled可以不被包括在像素电路单元中，并且二极管电容器Coled可以被省略。晶体管T1、T2、T3、T4、T5、T6和T7全部通过使用n型晶体管来形成，并且n型晶体管可以通过使用包括氧化物半导体的氧化物半导体晶体管来形成。在本文中，n型晶体管可以是当相对高电压被施加到其栅极电极时导通的晶体管。
多条布线127、128、129、151、152、153、155、156、157、171和172连接到一个像素。布线127、128、129、151、152、153、155、156、157、171和172包括参考电压线127、初始化电压线128、第二初始化电压线129、第一扫描线151、第二扫描线152、第三扫描线153、第一发射控制线155、第二发射控制线156、第四扫描线157、数据线171以及驱动电压线172。此外，传送驱动低电压ELVSS的公共电压线可以连接到发光二极管LED的一侧。
第一扫描线151将第一扫描信号GW传输到第二晶体管T2。第二扫描线152将第二扫描信号GS传输到第三晶体管T3。第三扫描线153将第三扫描信号GI传送到第四晶体管T4，第一发射控制线155将第一发射控制信号EM1传送到第五晶体管T5，第二发光控制线156将第二发光控制信号EM2传输到第六晶体管T6，并且第四扫描线157将第四扫描信号EB传送到第七晶体管T7。
数据线171是传送由数据驱动器生成的数据电压Vdata的线，并且因此，传送到发光二极管LED的发射电流的大小改变，使得发光二极管LED的亮度也改变。驱动电压线172施加驱动电压ELVDD。参考电压线127传送参考电压Vref，初始化电压线128传送初始化电压Vaint，并且第二初始化电压线129传送第二初始化电压Vint。根据一些实施例，施加到驱动电压线172、参考电压线127、初始化电压线128和第二初始化电压线129的电压可以各自是恒定电压。在本文中，参考电压Vref可以与初始化电压Vaint相同或相似，并且第二初始化电压Vint可以与驱动电压ELVDD相同或相似。然而，实施例中的电压值不限于此。
作为n型晶体管的驱动晶体管T1(也被称为第一晶体管)可以包括氧化物半导体作为半导体层。驱动晶体管T1是依据驱动晶体管T1的栅极电极的电压(即，存储在存储电容器Cst中的电压)的大小来调整输出到发光二极管LED的一个电极的发射电流的大小的晶体管。发光二极管LED的明度可以依据输出到发光二极管LED的一个电极的发射电流的大小来调整，并且因此发光二极管LED的发射亮度可以依据施加到像素的数据电压Vdata来调整。为了这个目的，驱动晶体管T1的第一电极通过被定位为接收驱动电压ELVDD而经由第五晶体管T5连接到驱动电压线172。同时，驱动晶体管T1的第二电极将发射电流输出到发光二极管LED，并且经由第六晶体管T6(在下文中也被称为输出控制晶体管)连接到发光二极管LED的一个电极。另外，驱动晶体管T1的第二电极也连接到第三晶体管T3的第二电极。数据电压Vdata通过第二晶体管T2和第三晶体管T3被施加到驱动晶体管T1的第二电极。同时，驱动晶体管T1的栅极电极连接到存储电容器Cst的第二电极(在下文中被称为“第二存储电极”)。因此，驱动晶体管T1的栅极电极的电压依据存储在存储电容器Cst中的电压而改变，并且由驱动晶体管T1输出的发射电流也相应地改变。存储电容器Cst用来在一帧期间保持驱动晶体管T1的栅极电极的电压是恒定的。同时，驱动晶体管T1的栅极电极也可以连接到第四晶体管T4，以通过接收第二初始化电压Vref而被初始化。
作为n型晶体管的第二晶体管T2可以包括氧化物半导体作为半导体层。第二晶体管T2是将数据电压Vdata接收到像素中的晶体管。第二晶体管T2的栅极电极可以连接到第一扫描线151。第二晶体管T2的第一电极连接到数据线171。第二晶体管T2的第二电极连接到第三晶体管T3的第一电极、存储电容器Cst的第一电极(在下文中被称为“第一存储电极”)和保持电容器Chold的第二电极。在下文中，连接第二晶体管T2的第二电极、第三晶体管T3的第一电极、存储电容器Cst的第一电极和保持电容器Chold的第二电极的节点也被称为第一节点。当第二晶体管T2由通过第一扫描线151传送的第一扫描信号GW的正电压导通时，通过数据线171传送的数据电压Vdata被传送到第三晶体管T3的第一电极，并且数据电压Vdata通过第三晶体管T3被传送到驱动晶体管T1的第二电极。
作为n型晶体管的第三晶体管T3可以包括氧化物半导体作为半导体层。第三晶体管T3将驱动晶体管T1的第二电极和第二晶体管T2的第二电极电连接。因此，第三晶体管T3是允许数据电压Vdata被传送到驱动晶体管T1的第二电极的晶体管。第三晶体管T3的栅极电极连接到第二扫描线152，并且第三晶体管T3的第一电极连接到第一节点以连接到第二晶体管T2的第二电极、存储电容器Cst的第一电极和保持电容器Chold的第二电极。第三晶体管T3的第二电极连接到驱动晶体管T1的第二电极和第六晶体管T6的第一电极。第三晶体管T3由通过第二扫描线152传送的第二扫描信号GS的正电压导通，以便将驱动晶体管T1的第二电极和第二晶体管T2的第二电极连接。
作为n型晶体管的第四晶体管T4可以包括氧化物半导体作为半导体层。第四晶体管T4用来将第二初始化电压Vint传送到驱动晶体管T1的栅极电极和存储电容器Cst的第二存储电极。第四晶体管T4的栅极电极连接到第三扫描线153，并且第四晶体管T4的第一电极连接到第二初始化电压线129。第四晶体管T4的第二电极连接到存储电容器Cst的第二存储电极和驱动晶体管T1的栅极电极。第四晶体管T4由通过第三扫描线153传送的第三扫描信号GI的正电压导通，并且在这种情况下，第二初始化电压Vint被传送到驱动晶体管T1的栅极电极和存储电容器Cst的第二存储电极。
作为n型晶体管的第五晶体管T5和第六晶体管T6具有氧化物半导体作为半导体层。
第五晶体管T5用来将驱动电压ELVDD传送到驱动晶体管T1。第五晶体管T5的栅极电极连接到第一发射控制线155，第五晶体管T5的第一电极连接到驱动电压线172，并且第五晶体管T5的第二电极连接到驱动晶体管T1的第一电极。
第六晶体管T6用来将从驱动晶体管T1输出的发射电流传送到发光二极管LED。第六晶体管T6的栅极电极连接到第二发射控制线156，第六晶体管T6的第一电极连接到驱动晶体管T1的第二电极，并且第六晶体管T6的第二电极连接到发光二极管LED的一个电极。
作为n型晶体管的第七晶体管T7可以包括氧化物半导体作为半导体层。第七晶体管T7用来使发光二极管LED的电极初始化。在下文中，第七晶体管T7也被称为发光二极管初始化晶体管。第七晶体管T7的栅极电极连接到第四扫描线157，第七晶体管T7的第二电极连接到发光二极管LED的一个电极，并且第七晶体管T7的第一电极连接到初始化电压线128。当第七晶体管T7由流过第四扫描线157的第四扫描信号EB中的正电压导通时，初始化电压Vaint被施加到发光二极管LED的一个电极以使发光二极管LED的一个电极初始化。
存储电容器Cst的第一电极连接到第一节点以与第二晶体管T2的第二电极、第三晶体管T3的第一电极和保持电容器Chold的第二电极连接，并且存储电容器Cst的第二电极连接到驱动晶体管T1的栅极电极和第四晶体管T4的第二电极。
保持电容器Chold的第一电极接收参考电压Vref，并且保持电容器Chold的第二电极连接到第一节点以连接到第二晶体管T2的第二电极、第三晶体管T3的第一电极和存储电容器Cst的第一电极。
同时，根据一些实施例，可以不包括作为连接到发光二极管LED的两个电极的电容器的二极管电容器Coled。
在图27中，尽管已经描述了一个像素包括七个晶体管T1至T7和三个电容器(存储电容器Cst、保持电容器Chold和二极管电容器Coled)，但是本公开不限于此，并且将参考图29至图32描述各种修改。
在上文中，已经参考图27描述了根据一些实施例的像素的电路结构。
在下文中，将参考图28描述施加到图27的像素的信号的波形以及像素的依据该波形的操作。
图28示出了图示根据一些实施例的施加到图27的像素的信号的波形图。
参考图28，当施加到像素的信号被划分为时段时，该时段可以被划分为初始化时段、补偿时段、写入时段和发射时段。同时，包括在关于图27所示出的实施例中的所有晶体管T1至T7通过使用n型晶体管形成，高电压可以是栅极导通电压，并且低电压可以是栅极截止电压。
首先，发射时段是发光二极管LED发射光的时段，并且在第一发射信号EM1和第二发射信号EM2中施加栅极导通电压(高电平电压)以使第五晶体管T5和第六晶体管T6导通。当第五晶体管T5导通使得驱动电压ELVDD被传送到驱动晶体管T1时，依据驱动晶体管T1的栅极电极的电压生成输出电流。驱动晶体管T1的输出电流通过导通的第六晶体管T6传输到发光二极管LED，以使发光二极管LED能够发射光。在图28中，仅示出在其期间第一发射信号EM1和第二发射信号EM2施加栅极导通电压(高电平电压)期间的发射时段的一小部分，但是实际上，发射时段具有最长的时间。然而，因为仅执行了上述简单操作，所以在图28中简单地示出了发射时段而没有具体说明。
当发射时段结束时，进入初始化时段。
随着第一发射信号EM1改变为栅极截止电压(低电平电压)，发射时段结束。在第二扫描信号GS改变为栅极导通电压(高电平电压)的同时，进入初始化时段，并且在这种情况下，第二发射信号EM2和第二扫描信号GI保持高电平电压。
在初始化时段期间，第三晶体管T3由第二扫描信号GS导通，第七晶体管T7由第四扫描信号EB导通，并且第六晶体管T6的导通状态由第二发射信号EM2保持。结果，驱动晶体管T1的第二电极通过导通的第三晶体管T3连接到第一节点，并且初始化电压Vaint被第七晶体管T7施加到发光二极管LED的一个电极。在这种情况下，驱动晶体管T1的第二电极通过第六晶体管T6连接到发光二极管LED的一个电极，并且通过第七晶体管T7传送的初始化电压Vaint通过第六晶体管T6和第三晶体管T3被传输到第一节点。存储电容器Cst的第一电极的电压和保持电容器Chold的第二电极的电压被初始化为初始化电压Vaint。
当初始化时段结束时，进入补偿时段。
第一发光信号EM1再次改变为栅极导通电压，并且第二发光信号EM2改变为栅极截止电压，所以初始化时段结束并且进入补偿时段。在这种情况下，第三扫描信号GI改变为栅极导通电压(高电平电压)，并且第二扫描信号GS和第四扫描信号EB保持栅极导通电压。结果，第五晶体管T5再次导通，第六晶体管T6截止，并且第四晶体管T4也导通。在这种情况下，第三晶体管T3和第七晶体管T7的导通状态被保持。
驱动晶体管T1的栅极电极的电压通过导通的第四晶体管T4变为第二初始化电压Vint，并且第二初始化电压Vint可以是使驱动晶体管T1导通的电压。另外，驱动电压ELVDD通过导通的第五晶体管T5被传送到驱动晶体管T1的第一电极，并且然后经过导通的驱动晶体管T1并且被输出到驱动晶体管T1的第二电极。在这种情况下，第三晶体管T3也导通，并且因此，存储电容器Cst的第一电极的电压增加。当存储电容器Cst的第一电极的电压增加并且比驱动晶体管T1的栅极电极的电压(即第二初始化电压Vint)低阈值电压Vth时，驱动晶体管T1截止，并且此时的电压被存储在存储电容器Cst的第一电极中。因此，存储电容器Cst的第一电极的电压(即，第一节点的电压)可以具有通过从第二初始化电压Vint中减去阈值电压Vth而获得的电压值。
在补偿时段期间，第七晶体管T7保持导通状态，并且因此发光二极管LED的一个电极的电压被持续保持为初始化电压Vaint。
当补偿时段结束时，进入写入时段。
随着第二扫描信号GS、第三扫描信号GI和第四扫描信号EB改变为栅极截止电压，补偿时段结束并且进入写入时段。此后，第一扫描信号GW改变为栅极导通电压(高电平电压)，第二晶体管T2导通，并且数据电压Vdata被传送到第一节点。
通过经由数据电压Vdata改变第一节点的电压而获得的电压值可以改变为Vdata-(Vaint+Vth)，并且存储电容器Cst的第二电极的电压也可以改变为Vdata-(Vaint+Vth)的最大值。因此，存储电容器Cst的第二电极的电压可以具有Vdata+Vth的值，并且该值可以是驱动晶体管T1的栅极电极的电压值。驱动晶体管T1的栅极电极的电压值之中的Vth被用于使驱动晶体管T1导通，并且对于每个驱动晶体管T1补偿不同的阈值电压。仅作为驱动晶体管T1的栅极电极的电压值之中的其余的值的数据电压Vdata被驱动晶体管T1直接用于生成输出电流。
在这种情况下，第五晶体管T5导通，并且驱动电压ELVDD被传送到驱动晶体管T1，并且因此尽管驱动晶体管T1可以产生输出电流，但是第六晶体管T6截止，使得输出电流不被传输到发光二极管LED。
相应地，为了进入发射时段，当第六晶体管T6也通过将栅极导通电压(高电平电压)施加到第二发射信号EM2而导通以传输驱动晶体管T1的输出电流时，驱动晶体管T1的输出电流被传送到发光二极管LED，使得发光二极管LED发射光。
同时，根据一些实施例，第一发光信号EM1可以在写入时段期间改变为栅极截止电压(低电平电压)，并且然后第一发射信号EM1可以在发射时段期间再次改变为栅极导通电压(高电平电压)。
在下文中，将参照图29和图30描述关于图27和图28所示出的实施例的另一修改。
图29示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图，并且图30示出了图示根据一些实施例的施加到图29的像素的信号的波形图。
根据关于图29所示出的实施例的像素与图27的像素的不同之处在于还包括第八晶体管T8。
在图29中，作为n型晶体管的第八晶体管T8可以包括氧化物半导体作为半导体层。第八晶体管T8用来将偏置电压Vp传送到驱动晶体管T1的第一电极。在下文中，第八晶体管T8也被称为偏置晶体管。第八晶体管T8的栅极电极连接到第五扫描线158以接收第五扫描信号EB2，第八晶体管T8的第一电极接收偏置电压Vp，并且第八晶体管T8的第二电极连接到驱动晶体管T1的第一电极和第五晶体管T5的第二电极。
第八晶体管T8可以导通以改变驱动晶体管T1的第一电极的偏置电压Vp，使得驱动晶体管T1的第一电极的电压可以保持在偏置电压Vp，从而防止或减少驱动晶体管T1的每个端子的电压关系的变化，并且允许驱动晶体管T1生成恒定的输出电流。特别地，当执行低频驱动时，驱动晶体管T1必须通过使用通过第二晶体管T2输入的一个数据电压Vdata来长时间地生成输出电流，但是随着时间的推移，同时随着驱动晶体管T1的每个端子的电压关系改变，输出电流可能改变。然而，通过周期性地施加偏置电压Vp，驱动晶体管T1的电压关系不改变，并且输出电流保持恒定。
偏置电压Vp可以具有恒定的电压电平，偏置电压Vp可以是处于与驱动电压ELVDD相对应的电平的电压，并且可以依据发射型显示装置的特性为每个装置设定不同的电压。
将图30与图28做对比，可以看出的是，仅进一步添加了第五扫描信号EB2。参考图29和图30，第五扫描信号EB2仅在补偿时段期间施加栅极导通电压(高电压)以使第八晶体管T8导通，并且在补偿时段期间，驱动晶体管T1的第一电极的电压可以通过第八晶体管T8被改变为偏置电压Vp。
根据一些实施例，当第五扫描信号EB2在补偿时段期间施加栅极导通电压(高电压)时，第五晶体管T5可以通过施加作为栅极截止电压(低电平电压)的第一发射信号EM1而在补偿时段期间截止。
所有其它操作可以与图27和图28的实施例中的其它操作相同。
在下文中，将参照图31和图32描述关于图27所示出的实施例的另一个修改。
图31和图32各自示出了根据一些实施例的包括在发射型显示装置中的像素的等效电路图。
与图27的像素相比，根据关于图31所示出的实施例的像素还包括第八晶体管T8和第九晶体管T9，即，图31的像素与图29的像素的不同之处在于图31的像素还包括第九晶体管T9。同时，如图29中所示，第五晶体管T5和第六晶体管T6分别接收第一发射信号EM1和第二发射信号EM2，但是根据一些实施例，第五晶体管T5和第六晶体管T6可以连接到同一发射控制线并且由同一发射信号控制。
在关于图31所示出的实施例中，第九晶体管T9是n型晶体管，并且可以包括氧化物半导体作为半导体层。第九晶体管T9将第二偏置电压Vp2传送到驱动晶体管T1的第二电极。在下文中，第九晶体管T9也被称为第二偏置晶体管。第九晶体管T9的栅极电极连接到第六扫描线159以接收第六扫描信号EB3，第九晶体管T9的第一电极接收第二偏置电压Vp2，并且第九晶体管T9的第二电极连接到驱动晶体管T1的第二电极和第六晶体管T6的第一电极。
第九晶体管T9导通以通过将驱动晶体管T1的第二电极的电压改变为第二偏置电压Vp2来使驱动晶体管T1的第二电极的电压初始化。第九晶体管T9导通的时序可以改变，并且具体地，当执行低频驱动时，第九晶体管T9可以与第八晶体管T8一起导通，以允许驱动晶体管T1通过使用通过第二晶体管T2输入的一个数据电压Vdata长时间地生成输出电流。
同时，与图27的像素相比，根据关于图32所示出的实施例的像素具有其中驱动晶体管T1还包括连接到驱动晶体管T1的第二电极的附加栅极电极的结构。在这种情况下，进一步形成与驱动晶体管T1的沟道1132(参见图3)重叠的附加栅极电极，并且该附加栅极电极可以具有连接到驱动晶体管T1的第二电极的结构。
根据关于图32所示出的实施例的像素具有与图27的像素的信号相同的信号，施加到图32的像素的信号的波形图可以与图28的波形图相同，并且图32的像素可以执行与图27的像素的操作相同的操作。
虽然已经结合目前被认为是实际的实施例描述了本公开，但是将理解的是，本发明不限于所公开的实施例，而是相反，本发明旨在涵盖包括在所附权利要求及其等同物的精神和范围内的各种修改和等同布置。

Claims (12)

1.一种发射型显示装置，其中，所述发射型显示装置包括：
发光二极管；
驱动晶体管，被配置为将输出电流输出到所述发光二极管，所述驱动晶体管是p型晶体管并且包括栅极电极、第一电极和第二电极；
第二晶体管，所述第二晶体管是p型晶体管并且包括栅极电极、第一电极和第二电极；
第三晶体管，所述第三晶体管是n型晶体管并且包括栅极电极、第一电极和第二电极；
存储电容器，包括第一电极和第二电极；以及
保持电容器，包括第一电极和第二电极，
其中，所述第三晶体管的所述第二电极连接到所述驱动晶体管的所述第一电极，
所述第二晶体管的所述第一电极被配置为接收数据电压，并且
所述第二晶体管的所述第二电极连接到所述第三晶体管的所述第一电极、所述存储电容器的所述第一电极和所述保持电容器的所述第二电极。
2.根据权利要求1所述的发射型显示装置，其中，所述发射型显示装置还包括：
第四晶体管，所述第四晶体管是n型晶体管并且包括栅极电极、第一电极和第二电极；
第五晶体管，所述第五晶体管是p型晶体管并且包括栅极电极、第一电极和第二电极；以及
第七晶体管，包括栅极电极、第一电极和第二电极，
其中，所述第四晶体管的所述第二电极连接到所述驱动晶体管的所述栅极电极和所述存储电容器的所述第二电极，
所述第五晶体管的所述第二电极连接到所述驱动晶体管的所述第一电极和所述第三晶体管的所述第二电极，并且
其中，所述第七晶体管的所述第二电极连接到所述发光二极管的一个电极。
3.根据权利要求2所述的发射型显示装置，其中，所述发射型显示装置还包括：
第六晶体管，所述第六晶体管是p型晶体管并且包括栅极电极、第一电极和第二电极，
其中，所述第六晶体管的所述第一电极连接到所述驱动晶体管的所述第二电极。
4.根据权利要求2所述的发射型显示装置，其中，所述发射型显示装置还包括：
第八晶体管，包括栅极电极、第一电极和第二电极，
其中，所述第八晶体管的所述第二电极连接到所述驱动晶体管的所述第一电极和所述第三晶体管的所述第二电极。
5.根据权利要求2所述的发射型显示装置，其中，所述发射型显示装置还包括：
第九晶体管，包括栅极电极、第一电极和第二电极，
其中，所述第九晶体管的所述第二电极连接到所述驱动晶体管的所述第二电极。
6.一种发射型显示装置，其中，所述发射型显示装置包括：
发光二极管；
驱动晶体管，被配置为将输出电流输出到所述发光二极管，所述驱动晶体管是n型晶体管并且包括栅极电极、第一电极和第二电极；
第二晶体管，所述第二晶体管是n型晶体管并且包括栅极电极、第一电极和第二电极；
第三晶体管，所述第三晶体管是n型晶体管并且包括栅极电极、第一电极和第二电极；
存储电容器，包括第一电极和第二电极；以及
保持电容器，包括第一电极和第二电极，
其中，所述第三晶体管的所述第二电极连接到所述驱动晶体管的所述第二电极，
所述第二晶体管的所述第一电极被配置为接收数据电压，并且
所述第二晶体管的所述第二电极连接到所述第三晶体管的所述第一电极、所述存储电容器的所述第一电极和所述保持电容器的所述第二电极。
7.根据权利要求6所述的发射型显示装置，其中，所述发射型显示装置还包括：
第四晶体管，所述第四晶体管是n型晶体管并且包括栅极电极、第一电极和第二电极；
第五晶体管，所述第五晶体管是n型晶体管并且包括栅极电极、第一电极和第二电极；
第六晶体管，所述第六晶体管是n型晶体管并且包括栅极电极、第一电极和第二电极；
第七晶体管，包括栅极电极、第一电极和第二电极，
其中，所述第四晶体管的所述第二电极连接到所述驱动晶体管的所述栅极电极和所述存储电容器的所述第二电极，
其中，所述第五晶体管的所述第二电极连接到所述驱动晶体管的所述第一电极，
所述第六晶体管的所述第一电极连接到所述驱动晶体管的所述第二电极和所述第三晶体管的所述第二电极，并且
其中，所述第七晶体管的所述第二电极连接到所述发光二极管的一个电极。
8.根据权利要求7所述的发射型显示装置，其中，所述发射型显示装置还包括：
第八晶体管，包括栅极电极、第一电极和第二电极；以及
第九晶体管，包括栅极电极、第一电极和第二电极，
其中，所述第八晶体管的所述第二电极连接到所述驱动晶体管的所述第一电极，并且
其中，所述第九晶体管的所述第二电极连接到所述驱动晶体管的所述第二电极和所述第三晶体管的所述第二电极。
9.一种发射型显示装置，其中，所述发射型显示装置包括：
基底；
第一半导体层，在所述基底上并且包括第一部分和第二部分，所述第一部分包含驱动晶体管的半导体，所述第二部分与所述第一部分分离并且所述第二部分包含第二晶体管的半导体；
第一栅极绝缘层，在所述第一半导体层上；
第一栅极导电层，在所述第一栅极绝缘层上并且包括所述驱动晶体管的栅极电极和所述第二晶体管的栅极电极；
第二栅极绝缘层，在所述第一栅极导电层上；
第二栅极导电层，在所述第二栅极绝缘层上并且包括第一存储电极和驱动电压线，所述第一存储电极与所述驱动晶体管的所述栅极电极重叠，所述驱动电压线包括延伸部分；
第一层间绝缘层，在所述第二栅极导电层上；
第二半导体层，在所述第一层间绝缘层上并且包括第三晶体管的半导体和保持电容器的与所述驱动电压线的所述延伸部分重叠的第二电极；
第三栅极绝缘层，在所述第二半导体层上；
第三栅极导电层，在所述第三栅极绝缘层上并且包括所述第三晶体管的栅极电极；
第二层间绝缘层，在所述第三栅极导电层上；以及
第一数据导电层，在所述第二层间绝缘层上并且包括第一节点连接构件和半导体层连接构件，
其中，所述第一半导体层的所述第一部分的第一端和所述第二半导体层的第一端通过所述半导体层连接构件彼此连接，并且
所述第二半导体层的第二端和所述第一半导体层的所述第二部分的第一端通过所述第一节点连接构件彼此连接。
10.根据权利要求9所述的发射型显示装置，其中，所述第一节点连接构件还连接到所述第一存储电极和所述保持电容器的所述第二电极，
其中，所述第二半导体层还包括第四晶体管的半导体，
所述第三栅极导电层还包括所述第四晶体管的栅极电极，并且
所述第一存储电极具有开口，并且所述驱动晶体管的所述栅极电极通过所述第一存储电极的所述开口连接到所述第四晶体管的所述半导体，
其中，所述第一半导体层的所述第一部分还包括第五晶体管的半导体和第六晶体管的半导体，
所述第一栅极导电层还包括所述第五晶体管的栅极电极和所述第六晶体管的栅极电极，并且
所述第一数据导电层还包括驱动电压连接构件，
其中，所述保持电容器的所述第二电极具有开口，并且所述驱动电压线的所述延伸部分通过所述保持电容器的所述第二电极的所述开口经由所述驱动电压连接构件连接到所述第五晶体管的所述半导体。
11.根据权利要求10所述的发射型显示装置，
其中，所述第二半导体层还包括第七晶体管的半导体，
所述第三栅极导电层还包括所述第七晶体管的栅极电极，并且
所述第七晶体管的所述半导体连接到所述第六晶体管的所述半导体。
12.根据权利要求10所述的发射型显示装置，其中，所述发射型显示装置还包括：
第一有机层，在所述第一数据导电层上；以及
第二数据导电层，在所述第一有机层上并且被配置为包括竖直驱动电压线和数据线，
其中，所述竖直驱动电压线连接到所述驱动电压连接构件，并且
所述数据线连接到所述第二晶体管的所述半导体。
CN202310293200.XA 2022-03-30 2023-03-24 发射型显示装置 Pending CN116895244A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220039853A KR20230142020A (ko) 2022-03-30 2022-03-30 발광 표시 장치
KR10-2022-0039853 2022-03-30

Publications (1)

Publication Number Publication Date
CN116895244A true CN116895244A (zh) 2023-10-17

Family

ID=88193361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310293200.XA Pending CN116895244A (zh) 2022-03-30 2023-03-24 发射型显示装置

Country Status (3)

Country Link
US (1) US20230317004A1 (zh)
KR (1) KR20230142020A (zh)
CN (1) CN116895244A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5096103B2 (ja) * 2007-10-19 2012-12-12 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
KR102300402B1 (ko) * 2015-01-09 2021-09-09 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105427805B (zh) * 2016-01-04 2018-09-14 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
KR20210057629A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시패널
KR102694938B1 (ko) * 2019-12-30 2024-08-14 엘지디스플레이 주식회사 전계 발광 표시장치
KR20220076872A (ko) * 2020-12-01 2022-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20230317004A1 (en) 2023-10-05
KR20230142020A (ko) 2023-10-11

Similar Documents

Publication Publication Date Title
US10930725B2 (en) Organic light emitting diode display device
US20240213263A1 (en) Dummy pixel circuit, display panel and display device
CN111354758A (zh) 发光二极管显示设备
CN116895244A (zh) 发射型显示装置
CN113838409A (zh) 显示装置
US12080223B2 (en) Emissive display device
US20230326399A1 (en) Emissive display device
US20240196664A1 (en) Light emitting display device
JP2008502933A (ja) Ｏｌｅｄ画素レイアウト
US20240138188A1 (en) Light emitting display device
US20240147794A1 (en) Light emitting display device
US11972726B2 (en) Light emitting display device
US20220158051A1 (en) Display device
US20240161685A1 (en) Emissive display device
US20240062710A1 (en) Light emitting display device
CN221575972U (zh) 发射显示装置
US20230141774A1 (en) Light emitting display device
US20230131089A1 (en) Display device
US20240021770A1 (en) Display device and manufacturing method thereof
CN118613081A (zh) 发光显示装置
CN117746777A (zh) 发光显示装置
CN117524098A (zh) 发光显示装置
CN117095626A (zh) 发射显示装置
CN116386539A (zh) 显示装置
CN117596941A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication