CN117095626A - 发射显示装置 - Google Patents

Abstract

实施例提供了一种发射显示装置，所述发射显示装置包括：驱动晶体管，包括第一电极、第二电极和驱动栅极电极；第二晶体管，包括电连接到数据线的第一电极；传输电容器，包括电连接到第二晶体管的第二电极的第一传输电极以及电连接到驱动栅极电极的第二传输电极；第五晶体管，将驱动晶体管的第一电极和驱动栅极电极电连接；第九晶体管，包括电连接到驱动晶体管的第二电极的第二电极；以及发光二极管，包括接收输出到驱动晶体管的第二电极的输出电流的阳极、以及阴极。

Description

发射显示装置

相关申请的交叉引用

本申请要求于2022年5月18日在韩国知识产权局(KIPO)提交的第10-2022-0061064号韩国专利申请的优先权和权益，上述韩国专利申请的全部内容通过引用包含于此。

技术领域

本公开涉及一种其中像素包括作为n型晶体管的驱动晶体管的发射显示装置。

背景技术

显示装置用于显示图像，并且可以包括液晶显示装置或有机发光二极管显示装置等。这样的显示装置可以用于诸如移动电话、导航单元、数码相机、电子书、便携式游戏机和各种终端的各种电子装置。

诸如有机发光二极管显示装置的显示装置可以具有其中显示装置可以使用柔性基底而被弯折或折叠的结构。

正在对有机发光二极管显示装置中采用的像素结构进行各种开发。

在本技术背景部分中公开的以上信息仅是为了加强对所描述的技术的背景的理解，并且因此，以上信息可以包含不形成对于本领域普通技术人员而言在本国已知的现有技术的信息。

发明内容

已经做出实施例以提供一种发射显示装置，所述发射显示装置包括其中驱动晶体管可以是n型晶体管的像素。

实施例提供了一种发射显示装置，所述发射显示装置可以包括：驱动晶体管，包括第一电极、第二电极和驱动栅极电极；第二晶体管，包括电连接到数据线的第一电极；传输电容器，包括电连接到所述第二晶体管的第二电极的第一传输电极以及电连接到所述驱动栅极电极的第二传输电极；第五晶体管，将所述驱动晶体管的所述第一电极和所述驱动栅极电极电连接；第九晶体管，包括电连接到所述驱动晶体管的所述第二电极的第二电极；以及发光二极管，包括接收输出到所述驱动晶体管的所述第二电极的输出电流的阳极、以及阴极。

所述第九晶体管的第一电极可以电连接到补偿电压线和驱动电压线中的一者。

所述驱动晶体管还可以包括第二驱动栅极电极，并且所述发射显示装置还可以包括第十一晶体管，所述第十一晶体管包括电连接到所述重叠电极电压线的第一电极以及电连接到所述第二驱动栅极电极的第二电极。

所述第十一晶体管的所述第二电极可以电连接到多个像素的多个所述驱动晶体管的多个所述第二驱动栅极电极中的一个或多个。

所述第五晶体管的栅极电极、所述第九晶体管的栅极电极和所述第十一晶体管的栅极电极可以电连接到第四扫描线。

所述第四扫描线可以在补偿周期期间传输栅极导通电压。

所述发射显示装置还可以包括：第六晶体管，包括电连接到驱动电压线的第一电极以及电连接到所述驱动晶体管的所述第一电极的第二电极；以及第七晶体管，包括电连接到所述驱动晶体管的所述第二电极的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

所述发射显示装置还可以包括：第十晶体管，包括电连接到所述第二驱动栅极电极的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

所述发光二极管的所述阴极可以电连接到驱动低电压线，并且所述发射显示装置还可以包括第八晶体管，所述第八晶体管包括电连接到初始化电压线和所述驱动低电压线中的一者的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

所述发射显示装置还可以包括：第三晶体管，包括电连接到所述基准电压线和所述驱动电压线中的一者的第一电极以及电连接到所述第二晶体管的所述第二电极和所述第一传输电极的第二电极；以及第四晶体管，包括电连接到所述基准电压线的第一电极以及电连接到所述驱动栅极电极和所述第二传输电极的第二电极。

实施例提供了一种发射显示装置，所述发射显示装置可以包括：驱动晶体管，包括第一电极、第二电极和驱动栅极电极；第二晶体管，包括电连接到数据线的第一电极；传输电容器，包括电连接到所述第二晶体管的第二电极的第一传输电极以及电连接到所述驱动栅极电极的第二传输电极；第五晶体管，将所述驱动晶体管的所述第二电极和所述驱动栅极电极电连接；第九晶体管，包括电连接到所述驱动晶体管的所述第一电极的第二电极；以及发光二极管，包括接收输出到所述驱动晶体管的所述第二电极的输出电流的阳极、以及阴极。

所述第九晶体管的第一电极可以电连接到补偿电压线和驱动电压线中的一者。

所述驱动晶体管还可以包括第二驱动栅极电极，并且所述发射显示装置还可以包括第十一晶体管，所述第十一晶体管包括电连接到所述重叠电极电压线的第一电极以及电连接到所述第二驱动栅极电极的第二电极。

所述第十一晶体管的所述第二电极可以电连接到一个或多个第二驱动栅极电极。

所述第五晶体管的栅极电极、所述第九晶体管的栅极电极和所述第十一晶体管的栅极电极可以电连接到第四扫描线。

所述第四扫描线可以在补偿周期期间传输栅极导通电压。

所述发射显示装置还可以包括：第六晶体管，包括电连接到驱动电压线的第一电极以及电连接到所述驱动晶体管的所述第一电极的第二电极；以及第七晶体管，包括电连接到所述驱动晶体管的所述第二电极的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

所述发射显示装置还可以包括：第十晶体管，包括电连接到所述第二驱动栅极电极的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

所述发光二极管的所述阴极可以电连接到驱动低电压线，并且所述发射显示装置还包括第八晶体管，所述第八晶体管包括电连接到初始化电压线和所述驱动低电压线中的一者的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

所述发射显示装置还可以包括：第三晶体管，包括电连接到所述基准电压线和所述驱动电压线中的一者的第一电极以及电连接到所述第二晶体管的所述第二电极和所述第一传输电极的第二电极；以及第四晶体管，包括电连接到所述基准电压线的第一电极以及电连接到所述驱动栅极电极和所述第二传输电极的第二电极。

根据实施例，可以提供一种发射显示装置，包括通过提供其中驱动晶体管可以是n型晶体管的新颖像素结构以新的方式执行补偿并且操作的像素。

附图说明

图1示意性地示出了包括在根据实施例的发射显示装置中的像素的电路图。

图2示意性地示出了示出施加到图1的像素的信号的波形图。

图3至图6各自示意性地示出了用于描述图1的像素的基于图2的信号的对于每个周期的操作的视图。

图7至图10各自示意性地示出了根据图1的实施例的修改像素的电路图。

图11示意性地示出了图1的实施例中的第十一晶体管的修改结构。

图12示意性地示出了包括在根据另一实施例的发射显示装置中的像素的电路图。

图13至图16各自示意性地示出了根据图12的实施例的修改像素的电路图。

图17示意性地示出了包括在根据实施例的发射显示装置中的像素的电路图。

图18示意性地示出了示出施加到图17的像素的信号的波形图。

图19至图22各自示意性地示出了用于描述图17的像素的基于图18的信号的对于每个区间(或周期)的操作的视图。

图23至图25各自示意性地示出了根据图17的实施例的修改像素的电路图。

图26示意性地示出了图17的实施例中的第十一晶体管的修改结构。

图27示意性地示出了包括在根据另一实施例的发射显示装置中的像素的电路图。

图28至图30各自示意性地示出了根据图27的实施例的修改像素的电路图。

具体实施方式

将在下文中参照附图更充分地描述本公开，在附图中示出了本公开的实施例。如本领域技术人员将意识到的，所描述的实施例可以以各种不同的方式修改，所有这些都不脱离本公开的精神或范围。

为了清楚地描述本公开，省略了与描述不相关的部分，并且在整个说明书中，同样的附图标记指代同样或类似的构成元件。

在附图中，为了清楚起见，层、膜、面板、区域等的厚度可能被夸大。

如本文中使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”旨在也包括复数形式。

在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”以及“或”的任意组合。例如，“A和/或B”可以被理解为表示包括“A、B或者A和B”的任意组合。术语“和”以及“或”可以以结合或分离的意义来使用，并且可以被理解为等同于“和/或”。

在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“从……组中选择的至少一个(种/者)”的含义。例如，“A和B中的至少一个”可以被理解为表示包括“A、B或者A和B”的任意组合。

将理解的是，当诸如层、膜、区域、板等元件被称为“在”另一元件“上”时，所述元件可以直接在所述另一个元件上，或者还可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，可以不存在居间元件。此外，在说明书中，词语“在……上”或“在……上方”表示定位在目标部分上或下方，并且不一定表示基于重力方向定位在目标部分的上侧上。

当在本说明书中使用时，术语“包括(comprises、comprising)”和/或“包含(includes、including)”、“具有(has、have和/或having)”以及它们的变型说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。

此外，在整个说明书中，短语“在平面图中”表示当从上方观察目标部分时，并且短语“在截面图中”表示当从侧面观察通过垂直地切割目标部分而截取的截面。

在说明书中，“连接”不仅可以表示两个或更多个组件直接连接，而且还可以表示两个或更多个组件可以通过其它组件间接连接。将理解的是，术语“连接到”或“耦接到”可以包括物理连接或物理耦接或者电连接或电耦接。

在整个说明书中，当说到布线、层、膜、区域、板、组件等的一部分“在第一方向上延伸”或“在第二方向上延伸”时，这不表示仅在对应的方向上直线延伸的直线形状，并且表示大致沿着第一方向或第二方向延伸的结构，并且它包括在一部分处弯折、具有之字形状或者在包括弯曲结构的同时延伸的结构。

术语“重叠”、“重叠的”和“与……重叠”等表示第一物体可以在第二物体上方或下方或在第二物体的一侧，反之亦然。另外，术语“重叠”可以包括层、堆叠、面对或面向、延伸遍及、覆盖或部分覆盖或者如将由本领域普通技术人员所领悟和理解的任何其它合适的术语。

包括在说明书中描述的显示装置、显示面板等的电子装置(例如，移动电话、电视机(TV)、监视器、笔记本计算机等)或者包括通过说明书中描述的制造方法制造的显示装置和显示面板的电子装置不被排除在说明书的范围外。

除非另有定义，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。将进一步理解的是，除非在本文中明确地如此定义，否则术语(诸如在通用词典中定义的术语)应当被解释为具有与它们在相关领域的背景中的含义相一致的含义，并且将不以理想化的意义或过于形式化的意义来解释。

首先，将参照图1描述包括n型晶体管作为驱动晶体管的像素的电路结构。

图1示意性地示出了包括在根据实施例的发射显示装置中的像素的电路图。

根据图1的像素可以包括连接到布线127、128、129、151、152、153、154、155、171、172、173和178的多个晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11、存储电容器Cst、传输电容器Cpr和发光二极管LED。在本文中，发光二极管LED以外的晶体管和电容器可以构成像素电路单元，并且像素可以包括像素电路单元和发光二极管LED。在图1的实施例中，晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11可以全部被归类为n型晶体管。在实施例中，n型晶体管可以形成为包括氧化物半导体的氧化物半导体晶体管。n型晶体管可以是在施加栅极电极的相对高的电压情况下导通的晶体管。

多个布线127、128、129、151、152、153、154、155、171、172、173和178可以连接到像素。布线可以包括基准电压线127、初始化电压线128、重叠电极电压线129、第一扫描线151、第二扫描线152、第三扫描线153、第四扫描线154、第一发射控制线155、数据线171、驱动电压线172、补偿电压线173和驱动低电压线178(在下文中也被称为公共电压线)。

第一扫描线151可以将第一扫描信号GW传输到第二晶体管T2，第二扫描线152可以将第二扫描信号GR传输到第三晶体管T3和第八晶体管T8，第三扫描线153可以将第三扫描信号GI传输到第四晶体管T4，第四扫描线154可以将第四扫描信号GC传输到第五晶体管T5、第九晶体管T9和第十一晶体管T11，并且第一发射控制线155可以将第一发射信号EM传输到第六晶体管T6、第七晶体管T7和第十晶体管T10。

数据线171可以是传输由数据驱动器(未示出)产生的数据电压Vdata的线，并且因此，传输到发光二极管LED的发射电流的大小可以改变，使得发光二极管LED的亮度也可以改变。驱动电压线172可以施加驱动电压ELVDD，并且驱动低电压线178可以施加驱动低电压ELVSS。基准电压线127可以传输基准电压Vref，并且初始化电压线128可以传输初始化电压VINT。重叠电极电压线129可以传输施加到与驱动晶体管T1的沟道重叠的重叠电极(在下文中也被称为第二驱动栅极电极)的重叠电极电压VBML，并且补偿电压线173可以将补偿电压Vcomp传输到驱动晶体管T1的第二电极Source。在实施例中，施加到驱动电压线172、驱动低电压线178、基准电压线127、初始化电压线128、重叠电极电压线129和补偿电压线173的电压可以各自是恒定电压。

驱动晶体管T1(也被称为第一晶体管)可以是n型晶体管并且具有氧化物半导体(多晶半导体)作为半导体层。驱动晶体管T1可以是依据驱动晶体管T1的栅极电极Gate(在下文中也被称为驱动栅极电极Gate)的电压(即，存储在存储电容器Cst中的电压)的大小来调节输出到发光二极管LED的电极Anode(在下文中也被称为第一电极Anode或阳极)的发射电流的大小的晶体管。可以依据输出到发光二极管LED的电极Anode的发射电流的大小来调节发光二极管LED的亮度，并且因此，可以依据施加到像素的数据电压Vdata来调节发光二极管LED的发射亮度。为了这个目的，驱动晶体管T1的第一电极Drain可以经由第六晶体管T6连接到驱动电压线172，以接收驱动电压ELVDD。驱动晶体管T1的第一电极Drain还可以连接到第五晶体管T5的第一电极。数据电压Vdata可以通过第二晶体管T2和传输电容器Cpr施加到驱动晶体管T1的栅极电极Gate。驱动晶体管T1的第二电极Source可以将发射电流输出到发光二极管LED，并且可以经由第七晶体管T7(在下文中也被称为输出控制晶体管)连接到发光二极管LED的电极Anode。驱动晶体管T1的第二电极Source还可以连接到第九晶体管T9的第二电极。驱动晶体管T1的栅极电极Gate可以连接到传输电容器Cpr的第二电极(在下文中被称为第二传输电极)。因此，驱动晶体管T1的栅极电极Gate的电压可以依据存储在传输电容器Cpr中的电压而改变，并且由驱动晶体管T1输出的发射电流可以相应地改变。传输电容器Cpr可以用于使驱动晶体管T1的栅极电极Gate的电压在一帧期间保持恒定。驱动晶体管T1的栅极电极Gate还可以连接到第四晶体管T4，以通过接收基准电压Vref而被初始化。驱动晶体管T1的栅极电极Gate可以连接到存储电容器Cst的第二电极，使得传输到驱动晶体管T1的栅极电极Gate的数据电压Vdata可以对于一帧被存储并且保持在存储电容器Cst中。驱动晶体管T1还可以包括与定位在半导体层中的沟道重叠的重叠电极，重叠电极可以通过第十一晶体管T11接收重叠电极电压VBML，并且重叠电极还可以连接到第十晶体管T10的第一电极。

可以是n型晶体管的第二晶体管T2可以具有氧化物半导体作为半导体层。第二晶体管T2可以是将数据电压Vdata接收到像素中的晶体管。第二晶体管T2的栅极电极可以连接到第一扫描线151。第二晶体管T2的第一电极可以连接到数据线171。第二晶体管T2的第二电极可以连接到第三晶体管T3的第二电极和传输电容器Cpr的第一电极(在下文中被称为第一传输电极)。在下文中，第二晶体管T2的第二电极、第三晶体管T3的第二电极和传输电容器Cpr的第一电极可以连接到的节点也被称为D节点D_node。在第二晶体管T2由通过第一扫描线151传输的第一扫描信号GW的正电压导通的情况下，通过数据线171传输的数据电压Vdata可以传输到传输电容器Cpr，并且数据电压Vdata可以通过传输电容器Cpr传输到驱动晶体管T1的驱动栅极电极Gate。

可以是n型晶体管的第三晶体管T3可以具有氧化物半导体作为半导体层。由于第三晶体管T3用于将基准电压Vref传输到D节点D_node，因此基准电压Vref可以传输到第二晶体管T2的第二电极和传输电容器Cpr的第一电极。第三晶体管T3的栅极电极可以连接到第二扫描线152，第三晶体管T3的第一电极可以连接到基准电压线127，并且第三晶体管T3的第二电极可以连接到D节点D_node并且可以连接到第二晶体管T2的第二电极和传输电容器Cpr的第一电极。第三晶体管T3可以由通过第二扫描线152接收的第二扫描信号GR的正电压导通，以将基准电压Vref传输到D节点D_node。

可以是n型晶体管的第四晶体管T4可以具有氧化物半导体作为半导体层。第四晶体管T4可以用于将基准电压Vref传输到驱动晶体管T1的栅极电极Gate和传输电容器Cpr的第二传输电极。第四晶体管T4的栅极电极可以连接到第三扫描线153，第四晶体管T4的第一电极可以连接到基准电压线127，并且第四晶体管T4的第二电极可以连接到传输电容器Cpr的第二传输电极、驱动晶体管T1的驱动栅极电极Gate、存储电容器Cst的第二电极以及第五晶体管T5的第二电极。第四晶体管T4可以由通过第三扫描线153传输的第三扫描信号GI的正电压导通，并且基准电压Vref可以传输到驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二传输电极。

可以是n型晶体管的第五晶体管T5可以具有氧化物半导体作为半导体层。第五晶体管T5可以将驱动晶体管T1的第一电极Drain和驱动晶体管T1的驱动栅极电极Gate电连接。第五晶体管T5的栅极电极可以连接到第四扫描线154，并且第五晶体管T5的第一电极可以连接到驱动晶体管T1的第一电极Drain和第六晶体管T6的第二电极。第五晶体管T5的第二电极可以连接到驱动晶体管T1的驱动栅极电极Gate、存储电容器Cst的第二电极、第四晶体管T4的第二电极和传输电容器Cpr的第二传输电极。第五晶体管T5可以由通过第四扫描线154传输的第四扫描信号GC的正电压导通，从而将驱动晶体管T1的第一电极Drain和驱动晶体管T1的驱动栅极电极Gate连接。

可以是n型晶体管的第六晶体管T6和可以是n型晶体管的第七晶体管T7可以具有氧化物半导体作为半导体层。

第六晶体管T6可以用于将驱动电压ELVDD传输到驱动晶体管T1。第六晶体管T6的栅极电极可以连接到第一发射控制线155，第六晶体管T6的第一电极可以连接到驱动电压线172，并且第六晶体管T6的第二电极可以连接到驱动晶体管T1的第一电极Drain和第五晶体管T5的第一电极。

第七晶体管T7可以用于将从驱动晶体管T1输出的发射电流传输到发光二极管LED。第七晶体管T7的栅极电极可以连接到第一发射控制线155，第七晶体管T7的第一电极可以连接到驱动晶体管T1的第二电极Source和第九晶体管T9的第二电极，并且第七晶体管T7的第二电极可以连接到发光二极管LED的电极Anode、存储电容器Cst的第一电极、第八晶体管T8的第二电极和第十晶体管T10的第二电极。

可以是n型晶体管的第八晶体管T8可以具有氧化物半导体作为半导体层。第八晶体管T8可以用于使发光二极管LED的电极Anode初始化。在下文中，第八晶体管T8也被称为发光二极管初始化晶体管。第八晶体管T8的栅极电极可以连接到第二扫描线152，第八晶体管T8的第二电极可以连接到发光二极管LED的电极Anode、存储电容器Cst的第一电极、第七晶体管T7的第二电极以及第十晶体管T10的第二电极，并且第八晶体管T8的第一电极可以连接到初始化电压线128。在第八晶体管T8由流过第二扫描线152的第二扫描信号GR的正电压导通的情况下，初始化电压VINT可以施加到发光二极管LED的待被初始化的电极Anode。

可以是n型晶体管的第九晶体管T9可以具有氧化物半导体作为半导体层。第九晶体管T9可以用于将补偿电压Vcomp传输到驱动晶体管T1的第二电极Source。在下文中，第九晶体管T9也被称为补偿电压传输晶体管。第九晶体管T9的栅极电极可以连接到第四扫描线154，第九晶体管T9的第二电极可以连接到驱动晶体管T1的第二电极Source和第七晶体管T7的第一电极，并且第九晶体管T9的第一电极可以连接到补偿电压线173。在第九晶体管T9由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，补偿电压Vcomp可以施加到驱动晶体管T1的第二电极Source。

可以是n型晶体管的第十晶体管T10可以具有氧化物半导体作为半导体层。第十晶体管T10可以用于在发射周期期间使发光二极管LED的电极Anode和驱动晶体管T1的重叠电极(第二驱动栅极电极)保持在相同的电压。第十晶体管T10的栅极电极可以连接到第一发射控制线155，第十晶体管T10的第二电极可以连接到发光二极管LED的电极Anode、第七晶体管T7的第二电极和存储电容器Cst的第一电极，并且第十晶体管T10的第一电极可以连接到驱动晶体管T1的重叠电极和第十一晶体管T11的第二电极。第十晶体管T10可以在发射周期期间导通，以将驱动晶体管T1的重叠电极(第二驱动栅极电极)和发光二极管LED的电极Anode电连接，并且由于第七晶体管T7可以在发射周期期间导通，因此发光二极管LED的电极Anode(阳极)的电压可以与驱动晶体管T1的第二电极Source的电压相同。因此，在发射周期期间，第十晶体管T10可以使驱动晶体管T1的重叠电极的电压具有驱动晶体管T1的第二电极Source的电压值。

可以是n型晶体管的第十一晶体管T11可以具有氧化物半导体作为半导体层。第十一晶体管T11可以用于将重叠电极电压VBML传输到驱动晶体管T1的重叠电极(第二驱动栅极电极)。在下文中，第十一晶体管T11也被称为叠加电压传输晶体管。第十一晶体管T11的栅极电极可以连接到第四扫描线154，第十一晶体管T11的第二电极可以连接到驱动晶体管T1的重叠电极(第二驱动栅极电极)和第十晶体管T10的第一电极，并且第十一晶体管T11的第一电极可以连接到重叠电极电压线129。在第十一晶体管T11由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，重叠电极电压VBML可以施加到驱动晶体管T1的重叠电极(第二驱动栅极电极)。第十一晶体管T11可以被包括在包含于像素中的每个像素电路单元中，并且还根据实施例，如图11中所示，一个第十一晶体管T11可以跨多个像素或多个像素电路单元形成。一个第十一晶体管T11可以形成为与一行中的像素中的所有驱动晶体管T1对应。

参照图1，仅驱动晶体管T1可以包括与包含在半导体层中的沟道重叠的重叠电极。

其它晶体管T2、T3、T4、T5、T6、T7、T8、T9、T10和T11中的至少一个可以具有与包括在半导体层中的沟道重叠的重叠电极。在除了驱动晶体管T1之外的所有晶体管T2、T3、T4、T5、T6、T7、T8、T9、T10和T11中，每个重叠电极可以电连接到对应的栅极电极，并且每个重叠电极可以充当另一栅极电极(在下文中也被称为第二栅极电极)。

在以上描述中，所有晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11可以形成为n型晶体管，并且氧化物半导体可以用于半导体层，但是对于这些晶体管而言所必需的可以仅是n型晶体管，并且硅半导体也可以用于半导体层。

传输电容器Cpr的第一传输电极可以连接到D节点D_node，以连接到第二晶体管T2的第二电极和第三晶体管T3的第二电极，并且第二传输电极可以连接到驱动晶体管T1的驱动栅极电极Gate、存储电容器Cst的第二电极、第四晶体管T4的第二电极和第五晶体管T5的第二电极。

存储电容器Cst的第一电极(也被称为第一存储电极)可以连接到第八晶体管T8的第二电极、第七晶体管T7的第二电极、第十晶体管T10的第二电极以及发光二极管LED的电极Anode(阳极)，并且存储电容器Cst的第二电极(也被称为第二维持电极(第二存储电极))可以连接到驱动晶体管T1的栅极电极Gate、第四晶体管T4的第二电极、第五晶体管T5的第二电极以及传输电容器Cpr的第二传输电极。

发光二极管LED的第一电极Anode(阳极)可以连接到第七晶体管T7的第二电极、第八晶体管T8的第二电极、第十晶体管T10的第二电极和存储电容器Cst的第一电极，并且发光二极管LED的第二电极(阴极)可以连接到驱动低电压线178以接收驱动低电压ELVSS。

已经描述了像素包括11个晶体管T1至T11、两个电容器(传输电容器Cpr和存储电容器Cst)以及发光二极管LED，但是本公开不限于此，并且在第十一晶体管T11如稍后将描述的图11中所示的公共地形成的情况下，像素可以包括十个晶体管T1至T10、两个电容器(传输电容器Cpr和存储电容器Cst)以及发光二极管LED。将在后文中参照图7至图14描述各种修改。

在以上内容中，已经参照图1描述了根据实施例的像素的电路结构。

在下文中，将参照图2至图6描述施加到图1的像素的信号的波形以及像素的依据波形的操作。

图2示意性地示出了示出施加到图1的像素的信号的波形图，并且图3至图6各自示意性地示出了用于描述图1的像素的基于图2的信号的对于每个周期的操作的视图。

参照图2，在施加到像素的信号被划分为周期的情况下，所述信号可以被划分为初始化周期、补偿周期、写入周期和发射周期。在实施例中，可以使用n型晶体管，并且因此在图2中，高电压可以是栅极导通电压，并且低电压可以是栅极截止电压。

首先，参照图1和图2，发射周期可以是其中发光二极管LED发光的周期，并且初始化周期、补偿周期和写入周期可以顺序地位于相邻的发射周期之间。在发射周期期间，栅极导通电压(高电平电压)可以施加到第一发光信号EM，以使第六晶体管T6和第七晶体管T7导通。在第六晶体管T6导通使得驱动电压ELVDD传输到驱动晶体管T1的情况下，可以依据驱动晶体管T1的栅极电极Gate的电压(存储电容器Cst的第二电极的电压)产生输出电流。驱动晶体管T1的输出电流可以通过导通的第七晶体管T7传送到发光二极管LED，以使发光二极管LED能够发光。在图2中，未示出在其期间第一发射信号EM施加栅极导通电压(高电平电压)的发射周期是长的，但是发射周期实际上可以具有最长的时间。因为可以仅执行以上简单的操作，所以在图2中简单地示出了发射周期，而没有具体的说明。

参照图2，还示出了初始化周期期间的驱动晶体管T1(参见图1)的驱动栅极电极Gate和第二电极Source的电压变化以及D节点D_node的电压变化。

参照图2，随着第一发射信号EM可以改变为栅极截止电压(低电平电压)，发射周期结束并且可以进入初始化周期。

将参照图2和图3对初始化周期进行如下描述。

初始化周期可以是其中栅极导通电压(高电平电压)可以施加到第二扫描信号GR和第三扫描信号GI的周期，并且参照图2，首先，第二扫描信号GR可以改变为栅极导通电压(高电平电压)，并且第三扫描信号GI可以改变为栅极导通电压(高电平电压)。参照图2，在其期间第三扫描信号GI保持栅极导通电压(高电平电压)的周期可以短于其中第二扫描信号GR保持栅极导通电压(高电平电压)的周期，并且第二扫描信号GR保持栅极导通电压(高电平电压)至少直到随后的补偿周期的结束为止。第一发光信号EM、第一扫描信号GW和第四扫描信号GC可以保持栅极截止电压(低电平电压)。

将参照图3描述像素的在初始化周期期间的操作。在图3中用X标记的晶体管表示截止状态，并且电路图中的粗线表示它通过对应的布线和晶体管连接。这种说明的方法在图4至图6中是相同的。

在初始化周期期间，首先，第三晶体管T3和第八晶体管T8可以由第二扫描信号GR的栅极导通电压导通。D节点D_node和传输电容器Cpr的第一传输电极的电压值可以通过第三晶体管T3增加，并且通过改变为基准电压Vref而被初始化，并且存储电容器Cst的第一电极和发光二极管LED的电极Anode(阳极)的电压值可以通过第八晶体管T8被初始化为初始化电压VINT。之后，第四晶体管T4可以在栅极导通电压可以施加到第三扫描信号GI时导通。第四晶体管T4可以导通，以将驱动晶体管T1的驱动栅极电极Gate的电压初始化为基准电压Vref。基准电压Vref可以具有高电压，使得驱动晶体管T1具有导通状态，传输电容器Cpr的相对两端具有基准电压Vref，并且存储电容器Cst的相对两端可以具有基准电压Vref和初始化电压VINT。

随着第四扫描信号GC可以改变为栅极导通电压(高电平电压)，第四扫描信号GC进入补偿周期，并且第二扫描信号GR可以保持在栅极导通电压，并且其它信号(第一发射信号EM、第一扫描信号GW和第三扫描信号GI)可以具有栅极截止电压。

参照图4，在第三晶体管T3和第八晶体管T8可以由第二扫描信号GR导通的状态下，第五晶体管T5、第九晶体管T9和第十一晶体管T11可以由第四扫描信号GC导通。驱动晶体管T1的驱动栅极电极Gate和第一电极Drain可以通过第五晶体管T5彼此连接，补偿电压Vcomp可以通过第九晶体管T9施加到驱动晶体管T1的第二电极Source，并且重叠电极电压VBML可以通过第十一晶体管T11施加到驱动晶体管T1的重叠电极(第二驱动栅极电极)。本文中，重叠电极电压VBML可以具有高电压，并且驱动晶体管T1的阈值电压可以依据重叠电极电压VBML的大小而在一方向上移位，并且移位后的阈值电压可以被保持。例如，可以通过使用重叠电极电压VBML来防止驱动晶体管T1的阈值电压移位到不能由基准电压Vref导通的情况，并且可以依据数据电压Vdata产生恒定的输出电流。

由于驱动晶体管T1可以在初始化周期中导通，因此驱动晶体管T1的第二电极Source可以通过驱动晶体管T1的第一电极Drain和第五晶体管T5连接到驱动晶体管T1的驱动栅极电极Gate、存储电容器Cst的第二电极以及传输电容器Cpr的第二电极。驱动晶体管T1的驱动栅极电极Gate和存储电容器Cst的第二电极的电压可以具有基准电压Vref，补偿电压Vcomp可以施加到驱动晶体管T1的第二电极Source，并且基准电压Vref具有比补偿电压Vcomp高的电压，并且因此，在存储在存储电容器Cst的第二电极中的电压值从基准电压Vref逐渐降低并且驱动晶体管T1截止的情况下，电压下降停止并且对应的电压值可以存储在存储电容器Cst的第二电极中。在驱动晶体管T1截止的情况下，驱动栅极电极Gate的电压可以因阈值电压(Vth)而高于驱动晶体管T1的第二电极Source的电压，并且因此，在补偿周期结束的情况下，存储电容器Cst的第二电极的电压可以因驱动晶体管T1的阈值电压(Vth)而高于补偿电压Vcomp。存储电容器Cst的第二电极的电压可以与驱动晶体管T1的驱动栅极电极Gate的电压相同，并且驱动栅极电极Gate的电压可以如下面的等式1。

[等式1]

驱动栅极电极的电压＝Vcomp+Vth

在如上所述的补偿周期期间，由于可以不施加依据灰度级而变化的数据电压Vdata，而是可以施加用于补偿的恒定的补偿电压Vcomp，所以可以执行更均匀的补偿操作。

返回参照图2，随着第四扫描信号GC可以改变为栅极截止电压(低电平电压)，补偿周期结束，并且之后，第二扫描信号GR也进入写入周期，同时改变为栅极截止电压(低电平电压)。在写入周期期间，栅极导通电压(高电平电压)可以施加到第一扫描信号GW。

参照图5，随着第二扫描信号GR也可以改变为栅极截止电压(低电平电压)，第三晶体管T3可以截止，使得基准电压Vref可以不再传输到传输电容器Cpr的第一传输电极和D节点D_node。之后，随着栅极导通电压(高电平电压)可以施加到第一扫描信号GW，第二晶体管T2可以导通以将数据电压Vdata传输到传输电容器Cpr的第一传输电极和D节点D_node。

在补偿周期期间，存储在传输电容器Cpr的第二传输电极中的电压值可以与等式1中的相同，并且在写入周期期间，随着传输电容器Cpr的第一传输电极的电压值变化，第二传输电极的电压值也改变。例如，在补偿周期期间，第一传输电极的电压值可以从基准电压Vref改变为数据电压Vdata，并且因此，第二传输电极的电压值可以按照通过从数据电压Vdata中减去基准电压Vref而得到的值的比例来改变。因此，写入周期之后的第二传输电极的电压值和驱动栅极电极Gate的电压值可以由下面的等式2来表示。

[等式2]

驱动栅极电极的电压＝Vref-Vth+α(Vdata-Vref)

本文中，α可以具有大于0且小于1的值。

等式2中的驱动栅极电极Gate的电压之中的阈值电压(Vth)可以用于使驱动晶体管T1导通，并且即使在阈值电压对于每个驱动晶体管T1而不同的情况下，阈值电压也可以被补偿。在等式2中，除了阈值电压(Vth)之外的值可以被驱动晶体管T1使用以产生输出电流。

返回参照图2，写入周期结束，并且第一发射信号EM在可以施加栅极导通电压时再次进入发射周期。

参照图6，第六晶体管T6、第七晶体管T7和第十晶体管T10可以由第一发射信号EM的栅极导通电压(高电平电压)导通。

在第六晶体管T6导通使得驱动电压ELVDD传输到驱动晶体管T1的情况下，可以依据驱动晶体管T1的驱动栅极电极Gate的电压(即，等式2的电压)产生输出电流。驱动晶体管T1的输出电流可以通过导通的第七晶体管T7传输到发光二极管LED，以使发光二极管LED能够发光。

发光二极管LED的电极Anode(阳极)和驱动晶体管T1的重叠电极可以通过导通的第十晶体管T10连接，并且发光二极管LED的电极Anode(阳极)的电压可以与驱动晶体管T1的第二电极Source的电压相同，并且因此最后，第十晶体管T10使驱动晶体管T1的重叠电极的电压能够具有驱动晶体管T1的第二电极Source的电压值。结果是，驱动晶体管T1的重叠电极的电压可以依据第二电极Source的电压值而保持恒定，使得驱动晶体管T1的沟道特性可以不改变，以产生恒定的输出电流。

在以上内容中，已经参照图1至图6描述了像素的电路结构和操作。

在下文中，将参照图7至图9描述图1的像素结构的修改结构。

图7至图10各自示意性地示出了根据图1的实施例的修改像素的电路图。

与图1的像素不同，在根据图7的实施例的像素中，第八晶体管T8的第一电极可以连接到驱动低电压线178，而不是初始化电压线128。

在图7的实施例中，发光二极管LED的电极Anode(阳极)和存储电容器Cst的第一电极可以在初始化周期期间被初始化为驱动低电压ELVSS。在图7的实施例中，可以存在的优点是可以不形成初始化电压线128。

与图1的像素不同，图8的实施例是第九晶体管T9的第一电极可以连接到驱动电压线172而不是补偿电压线173的实施例。

在图8的实施例中，在补偿周期期间，驱动电压ELVDD可以施加到驱动晶体管T1的第二电极Source，并且与等式1不同，驱动晶体管T1的驱动栅极电极Gate的电压可以因驱动晶体管T1的阈值电压(Vth)而高于驱动电压ELVDD。基准电压Vref可以具有比驱动电压ELVDD高的电压值。在图8的实施例中，可以存在的优点是可以不形成补偿电压线173。

与图1的像素不同，图9的实施例是第三晶体管T3的第一电极可以连接到驱动电压线172以接收驱动电压ELVDD的实施例，并且与图1的像素不同，图10的实施例是第一发射信号EM可以被分为两个第一发射信号EM1和EM2使得施加到第六晶体管T6的第一发射信号EM1可以与施加到第七晶体管T7和第十晶体管T10的第一发射信号EM2不同的实施例。两个第一发射信号EM1和EM2可以以不同的时序改变为高电压和低电压，但是栅极导通电压可以在发射周期期间施加到第一发射信号EM1和EM2两者。

如在图7至图10的以上实施例中，图1的像素可以具有各种修改，在这些修改中，施加到每个晶体管的控制信号可以改变或者施加到每个晶体管的电压可以改变。

在以上描述中，已经描述了第十一晶体管T11可以被包括在像素中的实施例。然而，根据实施例，可以提供每多个像素连接一个第十一晶体管T11的结构，并且将参照图11描述所述结构的实施例。

图11示意性地示出了图1的实施例中的第十一晶体管的修改结构。

为了方便起见，图11仅示出了包括在多个像素中的各个驱动晶体管T1，并且示出了多个驱动晶体管T1的多个重叠电极和一个第十一晶体管T11之间的连接结构。

根据图11的实施例，第十一晶体管T11的第二电极可以连接到驱动晶体管T1的重叠电极(第二驱动栅极电极)，并且在补偿周期期间施加第四扫描线154的栅极导通电压(高电平电压)的情况下，第十一晶体管T11可以导通，以将重叠电极电压VBML同时施加到驱动晶体管T1的重叠电极。

在图11的实施例中，通过将相同的重叠电极电压VBML施加到驱动晶体管T1的重叠电极，驱动晶体管T1的阈值电压可以在相同的方向上移位，并且结果是，可以防止驱动晶体管T1在补偿周期期间可能不导通的情况，并且可以在写入周期期间依据数据电压Vdata(参见图1)产生恒定的输出电流。

在图11的实施例中，可以为每个像素行形成一个第十一晶体管T11，并且重叠电极电压VBML可以通过一个第十一晶体管T11同时施加到包括在一行中的像素中的所有驱动晶体管T1的重叠电极。连接到一个第十一晶体管T11的驱动晶体管T1的重叠电极的数量可以根据实施例而变化。

在下文中，作为图1的像素的修改电路结构，将参照图12描述第五晶体管T5和第九晶体管T9可以连接到驱动晶体管T1的实施例。

图12示意性地示出了包括在根据另一实施例的发射显示装置中的像素的电路图。

在根据图12的实施例的像素中，第五晶体管T5可以连接驱动晶体管T1的第二电极Source和驱动栅极电极Gate，并且第九晶体管T9可以被配置为将补偿电压Vcomp传输到驱动晶体管T1的第一电极Drain。对于其它晶体管和电容器，可以提供与图1中的连接结构相同的连接结构。

具体地，第五晶体管T5可以将驱动晶体管T1的第二电极Source和驱动晶体管T1的驱动栅极电极Gate电连接。第五晶体管T5的栅极电极可以连接到第四扫描线154，并且第五晶体管T5的第一电极可以连接到驱动晶体管T1的第二电极Source和第七晶体管T7的第一电极。第五晶体管T5的第二电极可以连接到驱动晶体管T1的驱动栅极电极Gate、第四晶体管T4的第二电极、传输电容器Cpr的第二传输电极以及存储电容器Cst的第二电极。第五晶体管T5可以由通过第四扫描线154传输的第四扫描信号GC的正电压导通，从而将驱动晶体管T1的第二电极Source和驱动晶体管T1的驱动栅极电极Gate连接。

第九晶体管T9可以用于将补偿电压Vcomp传输到驱动晶体管T1的第一电极Drain。在下文中，第九晶体管T9也被称为补偿电压传输晶体管。第九晶体管T9的栅极电极可以连接到第四扫描线154，第九晶体管T9的第二电极可以连接到驱动晶体管T1的第一电极Drain和第六晶体管T6的第二电极，并且第九晶体管T9的第一电极可以连接到补偿电压线173。在第九晶体管T9由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，补偿电压Vcomp可以施加到驱动晶体管T1的第一电极Drain。

在下文中，除了第五晶体管T5和第九晶体管T9之外的其它晶体管和电容器之间的连接关系将进行如下详细描述。

即使在图12的像素中，发光二极管LED以外的晶体管和电容器也可以构成像素电路单元，并且像素可以包括像素电路单元和发光二极管LED。在图12的实施例中，晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11全部可以被归类为n型晶体管。在实施例中，n型晶体管可以形成为包括氧化物半导体的氧化物半导体晶体管。n型晶体管可以是在施加栅极电极的相对高的电压的情况下导通的晶体管。

多个布线127、128、129、151、152、153、154、155、171、172、173和178可以连接到图12的像素。布线可以包括基准电压线127、初始化电压线128、重叠电极电压线129、第一扫描线151、第二扫描线152、第三扫描线153、第四扫描线154、第一发射控制线155、数据线171、驱动电压线172、补偿电压线173和驱动低电压线178(在下文中也被称为公共电压线)。

第一扫描线151可以将第一扫描信号GW传输到第二晶体管T2，第二扫描线152可以将第二扫描信号GR传输到第三晶体管T3和第八晶体管T8，第三扫描线153可以将第三扫描信号GI传输到第四晶体管T4，第四扫描线154可以将第四扫描信号GC传输到第五晶体管T5、第九晶体管T9和第十一晶体管T11，并且第一发射控制线155可以将第一发射信号EM传输到第六晶体管T6、第七晶体管T7和第十晶体管T10。

数据线171可以是传输由数据驱动器(未示出)产生的数据电压Vdata的线，并且因此，传输到发光二极管LED的发射电流的大小可以改变，使得发光二极管LED的亮度也可以改变。驱动电压线172可以施加驱动电压ELVDD，并且驱动低电压线178可以施加驱动低电压ELVSS。基准电压线127可以传输基准电压Vref，并且初始化电压线128可以传输初始化电压VINT。重叠电极电压线129可以传输施加到与驱动晶体管T1的沟道重叠的重叠电极(在下文中也被称为第二驱动栅极电极)的重叠电极电压VBML，并且补偿电压线173可以将补偿电压Vcomp传输到驱动晶体管T1的第一电极Drain。在实施例中，施加到驱动电压线172、驱动低电压线178、基准电压线127、初始化电压线128、重叠电极电压线129和补偿电压线173的电压可以各自是恒定电压。

驱动晶体管T1(也被称为第一晶体管)可以是依据驱动栅极电极Gate的电压(即，存储在存储电容器Cst的第二电极中的电压)的电平来调节输出到发光二极管LED的电极Anode(或者第一电极Anode或阳极)的发射电流的水平的晶体管。可以依据输出到发光二极管LED的电极Anode的发射电流的大小来调节发光二极管LED的亮度，并且因此，可以依据施加到像素的数据电压Vdata来调节发光二极管LED的发射亮度。为了这个目的，驱动晶体管T1的第一电极Drain可以经由第六晶体管T6连接到驱动电压线172，以接收驱动电压ELVDD。驱动晶体管T1的第一电极Drain还可以连接到第九晶体管T9的第二电极以接收补偿电压Vcomp。数据电压Vdata可以通过第二晶体管T2和传输电容器Cpr施加到驱动晶体管T1的驱动栅极电极Gate。驱动晶体管T1的第二电极Source可以将发射电流输出到发光二极管LED，并且可以经由第七晶体管T7(输出控制晶体管)连接到发光二极管LED的电极Anode(阳极)。驱动晶体管T1的第二电极Source还可以连接到第五晶体管T5的第一电极。驱动晶体管T1的栅极电极Gate可以连接到传输电容器Cpr的第二传输电极。因此，驱动晶体管T1的驱动栅极电极Gate的电压可以依据存储在传输电容器Cpr中的电压而改变，并且由驱动晶体管T1输出的发射电流可以相应地改变。传输电容器Cpr可以用于使驱动晶体管T1的驱动栅极电极Gate的电压在一帧期间保持恒定。驱动晶体管T1的驱动栅极电极Gate还可以连接到第四晶体管T4，以通过接收基准电压Vref而被初始化。驱动晶体管T1的栅极电极Gate可以连接到存储电容器Cst的第二电极，使得传输到驱动晶体管T1的栅极电极Gate的数据电压Vdata可以对于一帧被存储并且保持在存储电容器Cst中。驱动晶体管T1还可以包括与定位在半导体层中的沟道重叠的重叠电极，重叠电极可以通过第十一晶体管T11接收重叠电极电压VBML，并且重叠电极还可以连接到第十晶体管T10的第一电极。

第二晶体管T2可以是将数据电压Vdata接收到像素中的晶体管。第二晶体管T2的栅极电极可以连接到第一扫描线151。第二晶体管T2的第一电极可以连接到数据线171。第二晶体管T2的第二电极可以连接到D节点D_node，并且可以连接到第三晶体管T3的第二电极和传输电容器Cpr的第一传输电极。在第二晶体管T2由通过第一扫描线151传输的第一扫描信号GW的正电压导通的情况下，通过数据线171传输的数据电压Vdata可以传输到传输电容器Cpr，并且数据电压Vdata可以通过传输电容器Cpr传输到驱动晶体管T1的驱动栅极电极Gate。

第三晶体管T3可以用于将基准电压Vref传输到D节点D_node，所以基准电压Vref可以传输到第二晶体管T2的第二电极和传输电容器Cpr的第一电极。第三晶体管T3的栅极电极可以连接到第二扫描线152，第三晶体管T3的第一电极可以连接到基准电压线127，并且第三晶体管T3的第二电极可以连接到D节点D_node并且可以连接到第二晶体管T2的第二电极和传输电容器Cpr的第一电极。第三晶体管T3可以由通过第二扫描线152接收的第二扫描信号GR的正电压导通，以将基准电压Vref传输到D节点D_node。

第四晶体管T4可以用于将基准电压Vref传输到驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二传输电极。第四晶体管T4的栅极电极可以连接到第三扫描线153，第四晶体管T4的第一电极可以连接到基准电压线127，并且第四晶体管T4的第二电极可以连接到传输电容器Cpr的第二传输电极、驱动晶体管T1的驱动栅极电极Gate、存储电容器Cst的第二电极以及第五晶体管T5的第二电极。第四晶体管T4可以由通过第三扫描线153传输的第三扫描信号GI的正电压导通，并且基准电压Vref可以传输到驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二传输电极。

第五晶体管T5可以将驱动晶体管T1的第二电极Source和驱动晶体管T1的驱动栅极电极Gate电连接。第五晶体管T5的栅极电极可以连接到第四扫描线154，并且第五晶体管T5的第一电极可以连接到驱动晶体管T1的第二电极Source和第七晶体管T7的第一电极。第五晶体管T5的第二电极可以连接到驱动晶体管T1的驱动栅极电极Gate、存储电容器Cst的第二电极、第四晶体管T4的第二电极和传输电容器Cpr的第二传输电极。第五晶体管T5可以由通过第四扫描线154传输的第四扫描信号GC的正电压导通，从而将驱动晶体管T1的第二电极Source和驱动晶体管T1的驱动栅极电极Gate连接。

第六晶体管T6可以用于将驱动电压ELVDD传输到驱动晶体管T1。第六晶体管T6的栅极电极可以连接到第一发射控制线155，第六晶体管T6的第一电极可以连接到驱动电压线172，并且第六晶体管T6的第二电极可以连接到驱动晶体管T1的第一电极Drain和第九晶体管T9的第二电极。

第七晶体管T7可以用于将从驱动晶体管T1输出的发射电流传输到发光二极管LED。第七晶体管T7的栅极电极可以连接到第一发射控制线155，第七晶体管T7的第一电极可以连接到驱动晶体管T1的第二电极Source和第五晶体管T5的第一电极，并且第七晶体管T7的第二电极可以连接到发光二极管LED的电极Anode、存储电容器Cst的第一电极、第八晶体管T8的第二电极和第十晶体管T10的第二电极。

第八晶体管T8可以用于使发光二极管LED的电极Anode初始化。在下文中，第八晶体管T8也被称为发光二极管初始化晶体管。第八晶体管T8的栅极电极可以连接到第二扫描线152，第八晶体管T8的第二电极可以连接到发光二极管LED的电极Anode、存储电容器Cst的第一电极、第七晶体管T7的第二电极以及第十晶体管T10的第二电极，并且第八晶体管T8的第一电极可以连接到初始化电压线128。在第八晶体管T8由流过第二扫描线152的第二扫描信号GR的正电压导通的情况下，初始化电压VINT可以施加到发光二极管LED的待被初始化的电极Anode。

第九晶体管T9可以用于将补偿电压Vcomp传输到驱动晶体管T1的第一电极Drain。第九晶体管T9的栅极电极可以连接到第四扫描线154，第九晶体管T9的第二电极可以连接到驱动晶体管T1的第一电极Drain和第六晶体管T6的第二电极，并且第九晶体管T9的第一电极可以连接到补偿电压线173。在第九晶体管T9由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，补偿电压Vcomp可以施加到驱动晶体管T1的第一电极Drain。

第十晶体管T10可以用于在发射周期期间将发光二极管LED的电极Anode和驱动晶体管T1的重叠电极(第二驱动栅极电极)保持在相同的电压。第十晶体管T10的栅极电极可以连接到第一发射控制线155，第十晶体管T10的第二电极可以连接到发光二极管LED的电极Anode、第七晶体管T7的第二电极和存储电容器Cst的第一电极，并且第十晶体管T10的第一电极可以连接到驱动晶体管T1的重叠电极和第十一晶体管T11的第二电极。第十晶体管T10可以在发射周期期间导通，以将驱动晶体管T1的重叠电极(第二驱动栅极电极)和发光二极管LED的电极Anode电连接，并且由于第七晶体管T7可以在发射周期期间导通，因此发光二极管LED的电极Anode(阳极)的电压可以与驱动晶体管T1的第二电极Source的电压相同。因此，在发射周期期间，第十晶体管T10可以使驱动晶体管T1的重叠电极的电压具有驱动晶体管T1的第二电极Source的电压值。

第十一晶体管T11可以用于将重叠电极电压VBML传输到驱动晶体管T1的重叠电极(第二驱动栅极电极)。第十一晶体管T11的栅极电极可以连接到第四扫描线154，第十一晶体管T11的第二电极可以连接到驱动晶体管T1的重叠电极(第二驱动栅极电极)和第十晶体管T10的第一电极，并且第十一晶体管T11的第一电极可以连接到重叠电极电压线129。在第十一晶体管T11由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，重叠电极电压VBML可以施加到驱动晶体管T1的重叠电极(第二驱动栅极电极)。第十一晶体管T11可以被包括在包含于像素中的每个像素电路单元中，并且根据实施例，如图11中所示，一个第十一晶体管T11可以跨多个像素或多个像素电路单元形成。一个第十一晶体管T11可以形成为与一行中的像素中的所有驱动晶体管T1对应。

参照图12，仅驱动晶体管T1可以包括与包含在半导体层中的沟道重叠的重叠电极。其它晶体管T2、T3、T4、T5、T6、T7、T8、T9、T10和T11中的至少一个可以具有与包括在半导体层中的沟道重叠的重叠电极。在除了驱动晶体管T1之外的所有晶体管T2、T3、T4、T5、T6、T7、T8、T9、T10和T11中，每个重叠电极可以电连接到对应的栅极电极，并且每个重叠电极可以充当另一栅极电极(在下文中也被称为第二栅极电极)。

在以上描述中，所有的晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11可以形成为n型晶体管，并且氧化物半导体可以用于半导体层，但是对于这些晶体管而言所必需的可以仅是n型晶体管，并且硅半导体也可以用于半导体层。

传输电容器Cpr的第一传输电极可以连接到D节点D_node，以连接到第二晶体管T2的第二电极和第三晶体管T3的第二电极，并且第二传输电极可以连接到驱动晶体管T1的驱动栅极电极Gate、存储电容器Cst的第二电极、第四晶体管T4的第二电极和第五晶体管T5的第二电极。

存储电容器Cst的第一电极可以连接到第八晶体管T8的第二电极、第七晶体管T7的第二电极、第十晶体管T10的第二电极以及发光二极管LED的电极Anode(阳极)，并且存储电容器Cst的第二电极可以连接到驱动晶体管T1的栅极电极Gate、第四晶体管T4的第二电极、第五晶体管T5的第二电极以及传输电容器Cpr的第二传输电极。

发光二极管LED的第一电极Anode(阳极)可以连接到第七晶体管T7的第二电极、第八晶体管T8的第二电极、第十晶体管T10的第二电极和存储电容器Cst的第一电极，并且发光二极管LED的第二电极(阴极)可以连接到驱动低电压线178以接收驱动低电压ELVSS。

已经描述了像素包括11个晶体管T1至T11、两个电容器(传输电容器Cpr和存储电容器Cst)和发光二极管LED，但是本公开不限于此，并且在第十一晶体管T11如图11中所示的公共地形成的情况下，像素可以包括十个晶体管T1至T10、两个电容器(传输电容器Cpr和存储电容器Cst)和发光二极管LED。

在以上内容中，已经参照图12描述了根据另一实施例的像素的电路结构。

图2的信号也可以施加到图12的像素，并且图12的像素的操作可以与图1的像素的操作类似。图1的像素和图12的像素之间的区别可以在于第五晶体管T5和第九晶体管T9，并且第五晶体管T5和第九晶体管T9两者可以连接到第四扫描线154。由于栅极导通电压可以在补偿周期期间施加到第四扫描线154，因此在补偿周期的操作上，图1的像素可以与图12的像素不同。在其它区间期间，例如，在初始化周期、写入周期和发射周期期间，图1的像素的操作和图12的像素的操作可以是相同的。因此，下面将详细描述图12的像素的在补偿周期期间的操作。

参照图2，在补偿周期期间，第四扫描信号GC可以改变为栅极导通电压(高电平电压)，并且第二扫描信号GR可以保持在栅极导通电压，其它信号(第一发射信号EM、第一扫描信号GW和第三扫描信号GI)可以具有栅极截止电压。

参照图12，在第三晶体管T3和第八晶体管T8可以由第二扫描信号GR导通的状态下，第五晶体管T5、第九晶体管T9和第十一晶体管T11可以由第四扫描信号GC导通。驱动晶体管T1的驱动栅极电极Gate和第二电极Source可以通过第五晶体管T5彼此连接，补偿电压Vcomp可以通过第九晶体管T9施加到驱动晶体管T1的第一电极Drain，并且重叠电极电压VBML可以通过第十一晶体管T11施加到驱动晶体管T1的重叠电极(第二驱动栅极电极)。本文中，重叠电极电压VBML可以具有高电压，并且驱动晶体管T1的阈值电压可以依据重叠电极电压VBML的大小而在一方向上移位，并且移位后的阈值电压可以被保持。例如，可以通过使用重叠电极电压VBML来防止驱动晶体管T1的阈值电压移位到不能由基准电压Vref导通的情况，并且可以依据数据电压Vdata产生恒定的输出电流。

由于驱动晶体管T1可以在初始化周期中导通，因此驱动晶体管T1的第一电极Drain可以经由驱动晶体管T1的第二电极Source和第五晶体管T5连接到驱动晶体管T1的驱动栅极电极Gate和存储电容器Cst的第二电极。驱动晶体管T1的驱动栅极电极Gate和存储电容器Cst的第二电极的电压可以具有基准电压Vref，补偿电压Vcomp可以施加到驱动晶体管T1的第一电极Drain，并且基准电压Vref可以具有比补偿电压Vcomp高的电压，并且因此，在存储在存储电容器Cst的第二电极中的电压值从基准电压Vref逐渐降低并且驱动晶体管T1截止的情况下，电压下降停止并且对应的电压值可以存储在存储电容器Cst的第二电极中。在驱动晶体管T1截止的情况下，驱动栅极电极Gate的电压可以因阈值电压(Vth)而高于驱动晶体管T1的第一电极Drain的电压，并且因此，在补偿周期结束的情况下，存储电容器Cst的第二电极的电压可以因驱动晶体管T1的阈值电压(Vth)而高于补偿电压Vcomp。存储电容器Cst的第二电极的电压可以与驱动晶体管T1的驱动栅极电极Gate的电压相同，并且驱动栅极电极Gate的电压可以如上面的等式1。

在如上所述的补偿周期期间，由于可以不施加依据灰度级而变化的数据电压Vdata，而是可以施加用于补偿的恒定的补偿电压Vcomp，因此可以执行更均匀的补偿操作。

在图12的像素中，补偿周期之后的写入周期和发射周期的操作可以与图1的像素的操作相同，并且补偿周期之前的初始化周期的操作可以与图1的像素的操作相同。将省略对它们的详细描述。

在以上内容中，为了将图1的实施例与图12的实施例区分开，驱动晶体管T1的所有第一电极Drain可以被描述为漏极，并且所有第二电极Source可以被描述为源极，但是根据实施例，第一电极可以是源极，并且第二电极可以是漏极。

在下文中，将参照图13至图16描述图12的像素结构的修改结构。

图13至图16各自示意性地示出了根据图12的实施例的修改像素的电路图。

与图12的像素不同，在根据图13的实施例的像素中，第八晶体管T8的第一电极可以连接到驱动低电压线178，而不是初始化电压线128。

在图13的实施例中，发光二极管LED的电极Anode(阳极)可以在初始化周期期间被初始化为驱动低电压ELVSS。在图13的实施例中，可以存在的优点是可以不形成初始化电压线128。

与图12的像素不同，图14的实施例可以是第九晶体管T9的第一电极可以连接到驱动电压线172而不是补偿电压线173的实施例。

在图14的实施例中，在补偿周期期间，驱动电压ELVDD可以施加到驱动晶体管T1的第一电极Drain，并且与等式1不同，驱动晶体管T1的驱动栅极电极Gate的电压可以因驱动晶体管T1的阈值电压(Vth)而高于驱动电压ELVDD。基准电压Vref可以具有比驱动电压ELVDD高的电压值。在图14的实施例中，可以存在的优点是可以不形成补偿电压线173。

与图12的像素不同，图15的实施例是第三晶体管T3的第一电极可以连接到驱动电压线172以接收驱动电压ELVDD的实施例，并且与图12的像素不同，图16的实施例是第一发射信号EM可以被分为两个第一发射信号EM1和EM2使得施加到第六晶体管T6的第一发射信号EM1可以与施加到第七晶体管T7和第十晶体管T10的第一发射信号EM2不同的实施例。两个第一发射信号EM1和EM2可以以不同的时序改变为高电压和低电压，但是栅极导通电压可以在发射周期期间施加到第一发射信号EM1和EM2两者。

如在图13至图16的以上实施例中，图12的像素可以具有各种修改，在这些修改中，施加到每个晶体管的控制信号可以改变或者施加到每个晶体管的电压可以改变。

在图12至图16的实施例中，它们可以具有其中一个第十一晶体管T11将重叠电极电压VBML传输到包括在像素中的驱动晶体管T1的重叠电极(第二驱动栅极电极)的相同的结构，从而具有如图11中所示的结构。

另一方面，具有与图1至图16的结构不同的结构的实施例将参照图17至图30进行如下描述。

首先，将参照图17描述包括n型晶体管作为驱动晶体管的像素的电路结构。

图17示意性地示出了包括在根据实施例的发射显示装置中的像素的电路图。

根据图17的像素可以包括可以连接到布线127、128、129、151、152、153、154、155、171、172、173和178的多个晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11、存储电容器Cst、传输电容器Cpr和发光二极管LED。本文中，发光二极管LED以外的晶体管和电容器可以构成像素电路单元，并且像素可以包括像素电路单元和发光二极管LED。在图17的实施例中，晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11可以全部被归类为n型晶体管。在实施例中，n型晶体管可以形成为包括氧化物半导体的氧化物半导体晶体管。n型晶体管可以是在施加栅极电极的相对高的电压情况下导通的晶体管。

多个布线127、128、129、151、152、153、154、155、171、172、173和178可以连接到像素。布线可以包括基准电压线127、初始化电压线128、重叠电极电压线129、第一扫描线151、第二扫描线152、第三扫描线153、第四扫描线154、第一发射控制线155、数据线171、驱动电压线172、补偿电压线173和驱动低电压线178(在下文中也被称为公共电压线)。

第一扫描线151可以将第一扫描信号GW传输到第二晶体管T2，第二扫描线152可以将第二扫描信号GR传输到第三晶体管T3，第三扫描线153可以将第三扫描信号GI传输到第四晶体管T4和第八晶体管T8，第四扫描线154可以将第四扫描信号GC传输到第五晶体管T5、第九晶体管T9和第十一晶体管T11，并且第一发射控制线155可以将第一发射信号EM传输到第六晶体管T6、第七晶体管T7和第十晶体管T10。

数据线171可以是传输由数据驱动器(未示出)产生的数据电压Vdata的线，并且因此，传输到发光二极管LED的发射电流的大小可以改变，使得发光二极管LED的亮度也可以改变。驱动电压线172可以施加驱动电压ELVDD，并且驱动低电压线178可以施加驱动低电压ELVSS。基准电压线127可以传输基准电压Vref，并且初始化电压线128可以传输初始化电压VINT。重叠电极电压线129可以传输施加到与驱动晶体管T1的沟道重叠的重叠电极(在下文中也被称为第二驱动栅极电极)的重叠电极电压VBML，并且补偿电压线173可以将补偿电压Vcomp传输到驱动晶体管T1的第二电极Source。在实施例中，施加到驱动电压线172、驱动低电压线178、基准电压线127、初始化电压线128、重叠电极电压线129和补偿电压线173的电压可以各自是恒定电压。

驱动晶体管T1(也被称为第一晶体管)可以是n型晶体管并且具有氧化物半导体(多晶半导体)作为半导体层。驱动晶体管T1可以是依据驱动晶体管T1的栅极电极Gate(在下文中也被称为驱动栅极电极Gate)的电压(即，存储在传输电容器Cpr中的电压)的大小来调节可以输出到发光二极管LED的电极Anode(在下文中也被称为第一电极Anode或阳极)的发射电流的大小的晶体管。可以依据输出到发光二极管LED的电极Anode的发射电流的大小来调节发光二极管LED的亮度，并且因此，可以依据施加到像素的数据电压Vdata来调节发光二极管LED的发射亮度。为了这个目的，驱动晶体管T1的第一电极Drain可以经由第六晶体管T6连接到驱动电压线172，以接收驱动电压ELVDD。驱动晶体管T1的第一电极Drain还可以连接到第五晶体管T5的第一电极。数据电压Vdata可以通过第二晶体管T2和传输电容器Cpr施加到驱动晶体管T1的栅极电极Gate。驱动晶体管T1的第二电极Source可以将发射电流输出到发光二极管LED，并且可以经由第七晶体管T7(在下文中也被称为输出控制晶体管)连接到发光二极管LED的电极Anode。驱动晶体管T1的第二电极Source还可以连接到第九晶体管T9的第二电极。驱动晶体管T1的栅极电极Gate可以连接到传输电容器Cpr的第二电极(在下文中被称为第二传输电极)。因此，驱动晶体管T1的栅极电极Gate的电压可以依据存储在传输电容器Cpr中的电压而改变，并且由驱动晶体管T1输出的发射电流可以相应地改变。传输电容器Cpr可以用于使驱动晶体管T1的栅极电极Gate的电压在一帧期间保持恒定。驱动晶体管T1的栅极电极Gate还可以连接到第四晶体管T4，以通过接收基准电压Vref而被初始化。驱动晶体管T1还可以包括与定位在半导体层中的沟道重叠的重叠电极，重叠电极可以通过第十一晶体管T11接收重叠电极电压VBML，并且重叠电极还可以连接到第十晶体管T10的第一电极。

可以是n型晶体管的第二晶体管T2可以具有氧化物半导体作为半导体层。第二晶体管T2可以是将数据电压Vdata接收到像素中的的晶体管。第二晶体管T2的栅极电极可以连接到第一扫描线151。第二晶体管T2的第一电极可以连接到数据线171。第二晶体管T2的第二电极可以连接到第三晶体管T3的第二电极、传输电容器Cpr的第一电极(在下文中被称为第一传输电极)和存储电容器Cst的第二电极。在下文中，第二晶体管T2的第二电极、第三晶体管T3的第二电极、传输电容器Cpr的第一电极和存储电容器Cst的第二电极可以连接到的节点也被称为D节点D_node。在第二晶体管T2由通过第一扫描线151传输的第一扫描信号GW的正电压导通的情况下，通过数据线171传输的数据电压Vdata可以传输到传输电容器Cpr，并且数据电压Vdata可以通过传输电容器Cpr传输到驱动晶体管T1的驱动栅极电极Gate。

可以是n型晶体管的第三晶体管T3可以具有氧化物半导体作为半导体层。由于第三晶体管T3用于将基准电压Vref传输到D节点D_node，因此基准电压Vref可以传输到第二晶体管T2的第二电极、传输电容器Cpr的第一电极和存储电容器Cst的第二电极。第三晶体管T3的栅极电极可以连接到第二扫描线152，第三晶体管T3的第一电极可以连接到基准电压线127，并且第三晶体管T3的第二电极可以连接到D节点D_node并且可以连接到第二晶体管T2的第二电极、传输电容器Cpr的第一电极和存储电容器Cst的第二电极。第三晶体管T3可以由通过第二扫描线152接收的第二扫描信号GR的正电压导通，以将基准电压Vref传输到D节点D_node。

可以是n型晶体管的第四晶体管T4可以具有氧化物半导体作为半导体层。第四晶体管T4可以用于将基准电压Vref传输到驱动晶体管T1的栅极电极Gate和传输电容器Cpr的第二传输电极。第四晶体管T4的栅极电极可以连接到第三扫描线153，第四晶体管T4的第一电极可以连接到基准电压线127，第四晶体管T4的第二电极可以连接到传输电容器Cpr的第二传输电极、驱动晶体管T1的驱动栅极电极Gate和第五晶体管T5的第二电极。第四晶体管T4可以由通过第三扫描线153传输的第三扫描信号GI的正电压导通，并且基准电压Vref可以传输到驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二传输电极。

可以是n型晶体管的第五晶体管T5可以具有氧化物半导体作为半导体层。第五晶体管T5可以将驱动晶体管T1的第一电极Drain和驱动晶体管T1的驱动栅极电极Gate电连接。第五晶体管T5的栅极电极可以连接到第四扫描线154，并且第五晶体管T5的第一电极可以连接到驱动晶体管T1的第一电极Drain和第六晶体管T6的第二电极。第五晶体管T5的第二电极可以连接到驱动晶体管T1的驱动栅极电极Gate、第四晶体管T4的第二电极和传输电容器Cpr的第二传输电极。第五晶体管T5可以由通过第四扫描线154传输的第四扫描信号GC的正电压导通，从而将驱动晶体管T1的第一电极Drain和驱动晶体管T1的驱动栅极电极Gate连接。

可以是n型晶体管的第六晶体管T6和可以是n型晶体管的第七晶体管T7可以具有氧化物半导体作为半导体层。

第六晶体管T6可以用于将驱动电压ELVDD传输到驱动晶体管T1。第六晶体管T6的栅极电极可以连接到第一发射控制线155，第六晶体管T6的第一电极可以连接到驱动电压线172，并且第六晶体管T6的第二电极可以连接到驱动晶体管T1的第一电极Drain和第五晶体管T5的第一电极。

第七晶体管T7可以用于将从驱动晶体管T1输出的发射电流传输到发光二极管LED。第七晶体管T7的栅极电极可以连接到第一发射控制线155，第七晶体管T7的第一电极可以连接到驱动晶体管T1的第二电极Source和第九晶体管T9的第二电极，并且第七晶体管T7的第二电极可以连接到发光二极管LED的电极Anode、第八晶体管T8的第二电极和第十晶体管T10的第二电极。

可以是n型晶体管的第八晶体管T8可以具有氧化物半导体作为半导体层。第八晶体管T8可以用于使发光二极管LED的电极Anode初始化。在下文中，第八晶体管T8也被称为发光二极管初始化晶体管。第八晶体管T8的栅极电极可以连接到第三扫描线153，第八晶体管T8的第二电极可以连接到发光二极管LED的电极Anode、第七晶体管T7的第二电极以及第十晶体管T10的第二电极，并且第八晶体管T8的第一电极可以连接到初始化电压线128。在第八晶体管T8由流过第三扫描线153的第三扫描信号GI的正电压导通的情况下，初始化电压VINT可以施加到发光二极管LED的待被初始化的电极Anode。

可以是n型晶体管的第九晶体管T9可以具有氧化物半导体作为半导体层。第九晶体管T9可以用于将补偿电压Vcomp传输到驱动晶体管T1的第二电极Source。在下文中，第九晶体管T9也被称为补偿电压传输晶体管。第九晶体管T9的栅极电极可以连接到第四扫描线154，第九晶体管T9的第二电极可以连接到驱动晶体管T1的第二电极Source和第七晶体管T7的第一电极，并且第九晶体管T9的第一电极可以连接到补偿电压线173。在第九晶体管T9由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，补偿电压Vcomp可以施加到驱动晶体管T1的第二电极Source。

可以是n型晶体管的第十晶体管T10可以具有氧化物半导体作为半导体层。第十晶体管T10可以用于在发射周期期间将发光二极管LED的电极Anode和驱动晶体管T1的重叠电极(第二驱动栅极电极)保持在相同的电压。第十晶体管T10的栅极电极可以连接到第一发射控制线155，第十晶体管T10的第二电极可以连接到发光二极管LED的电极Anode，并且第十晶体管T10的第一电极可以连接到驱动晶体管T1的重叠电极和第十一晶体管T11的第二电极。第十晶体管T10可以在发射周期期间导通，以将驱动晶体管T1的重叠电极(第二驱动栅极电极)和发光二极管LED的电极Anode电连接，并且由于第七晶体管T7可以在发射周期期间导通，因此发光二极管LED的电极Anode(阳极)的电压可以与驱动晶体管T1的第二电极Source的电压相同。因此，在发射周期期间，第十晶体管T10可以使驱动晶体管T1的重叠电极的电压具有驱动晶体管T1的第二电极Source的电压值。

可以是n型晶体管的第十一晶体管T11可以具有氧化物半导体作为半导体层。第十一晶体管T11可以用于将重叠电极电压VBML传输到驱动晶体管T1的重叠电极(第二驱动栅极电极)。在下文中，第十一晶体管T11也被称为叠加电压传输晶体管。第十一晶体管T11的栅极电极可以连接到第四扫描线154，第十一晶体管T11的第二电极可以连接到驱动晶体管T1的重叠电极(第二驱动栅极电极)和第十晶体管T10的第一电极，并且第十一晶体管T11的第一电极可以连接到重叠电极电压线129。在第十一晶体管T11由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，重叠电极电压VBML可以施加到驱动晶体管T1的重叠电极(第二驱动栅极电极)。第十一晶体管T11可以被包括在包含于像素中的每个像素电路单元中，并且还根据实施例，如图26中所示，一个第十一晶体管T11可以跨多个像素或多个像素电路单元形成。一个第十一晶体管T11可以形成为与一行中的像素中的所有驱动晶体管T1对应。

参照图17，仅驱动晶体管T1包括与包含在半导体层中的沟道重叠的重叠电极。其它晶体管T2、T3、T4、T5、T6、T7、T8、T9、T10和T11中的至少一个可以具有与包括在半导体层中的沟道重叠的重叠电极。在除了驱动晶体管T1之外的所有晶体管T2、T3、T4、T5、T6、T7、T8、T9、T10和T11中，每个重叠电极可以电连接到对应的栅极电极，并且每个重叠电极可以充当另一栅极电极(在下文中也被称为第二栅极电极)。

在以上描述中，所有晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11可以形成为n型晶体管，并且氧化物半导体可以用于半导体层，但是对于这些晶体管而言所必需的可以仅是n型晶体管，并且硅半导体也可以用于半导体层。

传输电容器Cpr的第一传输电极可以连接到D节点D_node，以连接到第二晶体管T2的第二电极、第三晶体管T3的第二电极和存储电容器Cst的第二电极，并且第二传输电极可以连接到驱动晶体管T1的驱动栅极电极Gate、第四晶体管T4的第二电极和第五晶体管T5的第二电极。

存储电容器Cst的第一电极可以连接到驱动低电压线178以接收驱动低电压ELVSS，并且存储电容器Cst的第二电极可以连接到D节点D_node以连接到第二晶体管T2的第二电极、第三晶体管T3的第二电极以及传输电容器Cpr的第一传输电极。

发光二极管LED的第一电极Anode(阳极)可以连接到第七晶体管T7的第二电极、第八晶体管T8的第二电极和第十晶体管T10的第二电极，并且发光二极管LED的第二电极(阴极)可以连接到驱动低电压线178以接收驱动低电压ELVSS。

已经描述了像素包括11个晶体管T1至T11、两个电容器(传输电容器Cpr和存储电容器Cst)和发光二极管LED，但是本公开不限于此，并且在第十一晶体管T11如稍后将描述的图26中所示的公共地形成的情况下，像素可以包括十个晶体管T1至T10、两个电容器(传输电容器Cpr和存储电容器Cst)以及发光二极管LED。将在后文中参照图23至图30描述各种修改。

在以上内容中，已经参照图17描述了根据实施例的像素的电路结构。

在下文中，将参照图18至图22描述施加到图17的像素的信号的波形以及依据波形的像素的操作。

图18示意性地示出了示出施加到图17的像素的信号的波形图，并且图19至图22各自示意性地示出了用于描述图17的像素的基于图18的信号的对于每个周期的操作的视图。

参照图18，在施加到像素的信号被划分为周期的情况下，所述信号可以被划分为初始化周期、补偿周期、写入周期和发射周期。在实施例中，可以使用n型晶体管，并且因此在图18中，高电压可以是栅极导通电压，并且低电压可以是栅极截止电压。

首先，参照图17和图18，发射周期可以是其中发光二极管LED发光的周期，并且初始化周期、补偿周期和写入周期可以顺序地位于相邻的发射周期之间。在发射周期期间，栅极导通电压(高电平电压)可以施加到第一发光信号EM，以使第六晶体管T6和第七晶体管T7导通。在第六晶体管T6导通使得驱动电压ELVDD传输到驱动晶体管T1的情况下，可以依据驱动晶体管T1的栅极电极Gate的电压产生输出电流。驱动晶体管T1的输出电流可以通过导通的第七晶体管T7传送到发光二极管LED，以使发光二极管LED能够发光。在图18中，未示出在其期间第一发射信号EM施加栅极导通电压(高电平电压)的发射周期是长的，但是发射周期实际上可以具有最长的时间。因为可以仅执行以上简单的操作，所以在图18中简单地示出了发射周期，而没有具体的说明。

参照图18，还示出了初始化周期期间的驱动晶体管T1(参见图17)的驱动栅极电极Gate和第二电极Source的电压变化以及D节点D_node的电压变化。

参照图18，随着第一发射信号EM可以改变为栅极截止电压(低电平电压)，发射周期可以结束并且可以进入初始化周期。

将参照图18和图19对初始化周期进行如下描述。

初始化周期可以是其中栅极导通电压(高电平电压)施加到第二扫描信号GR和第三扫描信号GI的周期，并且参照图18，首先，第二扫描信号GR改变为栅极导通电压(高电平电压)，并且第三扫描信号GI改变为栅极导通电压(高电平电压)。参照图18，在其期间第三扫描信号GI保持栅极导通电压(高电平电压)的周期可以短于其中第二扫描信号GR保持栅极导通电压(高电平电压)的周期，并且第二扫描信号GR保持栅极导通电压(高电平电压)至少直到随后的补偿周期的结束为止。第一发光信号EM、第一扫描信号GW和第四扫描信号GC可以保持栅极截止电压(低电平电压)。

参照图19描述像素的在初始化周期期间的操作。在图19中用X标记的晶体管表明截止状态，并且电路图中的粗线表示它经由对应的布线和晶体管连接。这种说明在图20至图22中是相同的。

在初始化周期期间，首先，第三晶体管T3可以由第二扫描信号GR的栅极导通电压导通，以将D节点D_node的电压值改变为基准电压Vref，使得传输电容器Cpr的第一传输电极和存储电容器Cst的第二电极的电压值可以被初始化为基准电压Vref。之后，第四晶体管T4和第八晶体管T8可以在栅极导通电压可以施加到第三扫描信号GI时导通。第四晶体管T4可以导通，以将驱动晶体管T1的驱动栅极电极Gate的电压初始化为基准电压Vref，并且第八晶体管T8可以导通以将发光二极管LED的电极Anode(阳极)初始化为初始化电压VINT。基准电压Vref可以具有高电压，使得驱动晶体管T1具有导通状态，传输电容器Cpr的相对两端具有基准电压Vref，并且存储电容器Cst的相对两端可以具有基准电压Vref和驱动低电压ELVSS。

参照图18，随着第四扫描信号GC可以改变为栅极导通电压(高电平电压)，第四扫描信号GC进入补偿周期，并且第二扫描信号GR可以保持在栅极导通电压，并且其它信号(第一发射信号EM、第一扫描信号GW和第三扫描信号GI)可以具有栅极截止电压。

参照图20，在第三晶体管T3可以由第二扫描信号GR导通的状态下，第五晶体管T5、第九晶体管T9和第十一晶体管T11可以由第四扫描信号GC而导通。驱动晶体管T1的驱动栅极电极Gate和第一电极Drain可以通过第五晶体管T5彼此连接，补偿电压Vcomp可以通过第九晶体管T9施加到驱动晶体管T1的第二电极Source，并且重叠电极电压VBML可以通过第十一晶体管T11施加到驱动晶体管T1的重叠电极(第二驱动栅极电极)。本文中，重叠电极电压VBML可以具有高电压，并且驱动晶体管T1的阈值电压可以依据重叠电极电压VBML的大小而在一方向上移位，并且移位后的阈值电压可以被保持。例如，可以通过使用重叠电极电压VBML来防止驱动晶体管T1的阈值电压移位到不能由基准电压Vref导通的情况，并且可以依据数据电压Vdata产生恒定的输出电流。

由于驱动晶体管T1可以在初始化周期中导通，因此驱动晶体管T1的第二电极Source可以通过驱动晶体管T1的第一电极Drain和第五晶体管T5连接到驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二电极。驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二传输电极的电压可以具有基准电压Vref，补偿电压Vcomp可以施加到驱动晶体管T1的第二电极Source，并且基准电压Vref具有比补偿电压Vcomp高的电压，并且因此在存储在传输电容器Cpr的第二传输电极中的电压值从基准电压Vref逐渐降低并且驱动晶体管T1截止的情况下，电压下降停止并且对应的电压值可以存储在传输电容器Cpr的第二传输电极中。在驱动晶体管T1截止的情况下，驱动栅极电极Gate的电压可以因阈值电压(Vth)而高于驱动晶体管T1的第二电极Source的电压，并且因此，在补偿周期结束的情况下，传输电容器Cpr的第二传输电极的电压可以因驱动晶体管T1的阈值电压(Vth)而高于补偿电压Vcomp。传输电容器Cpr的第二传输电极的电压可以与驱动晶体管T1的驱动栅极电极Gate的电压相同，并且驱动栅极电极Gate的电压可以如下面等式3。

[等式3]

驱动栅极电极的电压＝Vcomp+Vth

在如上所述的补偿周期期间，由于可以不施加依据灰度级而变化的数据电压Vdata，而是可以施加用于补偿的恒定的补偿电压Vcomp，所以可以执行更均匀的补偿操作。

返回参照图18，随着第四扫描信号GC可以改变为栅极截止电压(低电平电压)，补偿周期结束，并且之后，第二扫描信号GR也进入写入周期，同时改变为栅极截止电压(低电平电压)。在写入周期期间，栅极导通电压(高电平电压)可以施加到第一扫描信号GW。

参照图21，随着第二扫描信号GR也可以改变为栅极截止电压(低电平电压)，第三晶体管T3可以截止，使得基准电压Vref可以不再传输到传输电容器Cpr的第一传输电极和D节点D_node。之后，随着栅极导通电压(高电平电压)可以施加到第一扫描信号GW，第二晶体管T2可以导通以将数据电压Vdata传输到传输电容器Cpr的第一传输电极和D节点D_node。

在补偿周期期间，存储在传输电容器Cpr的第二传输电极中的电压值可以与等式3中的相同，并且在写入周期期间，随着传输电容器Cpr的第一传输电极的电压值变化，第二传输电极的电压值也可以发生改变。例如，在补偿周期期间，第一传输电极的电压值可以从基准电压Vref改变为数据电压Vdata，并且因此，第二传输电极的电压值可以按通过从数据电压Vdata中减去基准电压Vref而得到的值的比例来改变。因此，写入周期之后的第二传输电极的电压值和驱动栅极电极Gate的电压值可以通过下面的等式4来表示。

[等式4]

驱动栅极电极的电压＝Vref-Vth+α(Vdata-Vref)

本文中，α可以是Cpr/(Cpr+Cst)，并且Cst和Cpr可以分别是存储电容器Cst和传输电容器Cpr的电容值。

等式4中的驱动栅极电极Gate的电压之中的阈值电压(Vth)可以用于使驱动晶体管T1导通，并且即使在阈值电压对于每个驱动晶体管T1而不同的情况下，阈值电压也可以被补偿。在等式4中，除了阈值电压(Vth)之外的值可以被驱动晶体管T1使用以产生输出电流。

返回参照图18，写入周期结束，并且第一发射信号EM在可以施加栅极导通电压时再次进入发射周期。

参照图22，第六晶体管T6、第七晶体管T7和第十晶体管T10可以由第一发射信号EM的栅极导通电压(高电平电压)导通。

在第六晶体管T6导通使得驱动电压ELVDD传输到驱动晶体管T1的情况下，可以依据驱动晶体管T1的驱动栅极电极Gate的电压(即，等式4的电压)产生输出电流。驱动晶体管T1的输出电流可以通过导通的第七晶体管T7传输到发光二极管LED，以使发光二极管LED能够发光。

发光二极管LED的电极Anode(阳极)和驱动晶体管T1的重叠电极可以通过导通的第十晶体管T10连接，并且发光二极管LED的电极Anode(阳极)的电压可以与驱动晶体管T1的第二电极Source的电压相同，并且因此最后，第十晶体管T10使驱动晶体管T1的重叠电极的电压能够具有驱动晶体管T1的第二电极Source的电压值。结果是，驱动晶体管T1的重叠电极的电压可以依据第二电极Source的电压值而保持恒定，使得驱动晶体管T1的沟道特性可以不改变，以产生恒定的输出电流。

在以上内容中，已经参照图17至图22描述了像素的电路结构和操作。

在下文中，将参照图23至图25描述图17的像素结构的修改结构。

图23至图25各自示意性地示出了根据图17的实施例的修改像素的电路图。

与图17的像素不同，在根据图23的实施例的像素中，第八晶体管T8的第一电极可以连接到驱动低电压线178，而不是初始化电压线128。

在图23的实施例中，发光二极管LED的电极Anode(阳极)可以在初始化周期期间被初始化为驱动低电压ELVSS。在图23的实施例中，可以存在的优点是可以不形成初始化电压线128。

与图17的像素不同，图24的实施例是存储电容器Cst的第一电极可以连接到初始化电压线128而不是驱动低电压线178的实施例。

与图17的像素不同，图25的实施例是第九晶体管T9的第一电极可以连接到驱动电压线172而不是补偿电压线173的实施例。

在图25的实施例中，在补偿周期期间，驱动电压ELVDD可以施加到驱动晶体管T1的第二电极Source，并且与等式3不同，驱动晶体管T1的驱动栅极电极Gate的电压可以因驱动晶体管T1的阈值电压(Vth)而高于驱动电压ELVDD。基准电压Vref可以具有比驱动电压ELVDD高的电压值。在图25的实施例中，可以存在的优点是可以不形成补偿电压线173。

在以上描述中，已经描述了第十一晶体管T11可以被包括在一个像素中的实施例。然而，根据实施例，可以提供每多个像素可以连接一个第十一晶体管T11的结构，并且将参照图26描述所述结构的实施例。

图26示意性地示出了图17的实施例中的第十一晶体管的修改结构。

为了方便起见，图26仅示出了包括在多个像素中的各个驱动晶体管T1，并且示出了多个驱动晶体管T1的多个重叠电极和一个第十一晶体管T11之间的连接结构。

根据图26的实施例，第十一晶体管T11的第二电极可以连接到驱动晶体管T1的重叠电极(第二驱动栅极电极)，并且在补偿周期期间施加第四扫描线154的栅极导通电压(高电平电压)的情况下，第十一晶体管T11可以导通，以将重叠电极电压VBML同时施加到驱动晶体管T1的重叠电极。

在图26的实施例中，通过将相同的重叠电极电压VBML施加到驱动晶体管T1的重叠电极，驱动晶体管T1的阈值电压可以在相同的方向上移位，并且结果是，可以防止驱动晶体管T1在补偿周期期间可能不导通的情况，并且可以在写入周期期间依据数据电压Vdata(参见图17)产生恒定的输出电流。

在图26的实施例中，可以为每个像素行形成一个第十一晶体管T11，并且重叠电极电压VBML可以通过一个第十一晶体管T11同时施加到包括在一行中的像素中的所有驱动晶体管T1的重叠电极。连接到一个第十一晶体管T11的驱动晶体管T1的重叠电极的数量可以根据实施例而变化。

在下文中，作为图17的像素的修改电路结构，将参照图27描述第五晶体管T5和第九晶体管T9可以连接到驱动晶体管T1的实施例。

图27示意性地示出了包括在根据另一实施例的发射显示装置中的像素的电路图。

在根据图27的实施例的像素中，第五晶体管T5可以连接驱动晶体管T1的第二电极Source和驱动栅极电极Gate，并且第九晶体管T9可以被配置为将补偿电压Vcomp传输到驱动晶体管T1的第一电极Drain。对于其它晶体管和电容器，可以提供与图17中的连接结构相同的连接结构。

具体地，第五晶体管T5可以将驱动晶体管T1的第二电极Source和驱动晶体管T1的驱动栅极电极Gate电连接。第五晶体管T5的栅极电极可以连接到第四扫描线154，并且第五晶体管T5的第一电极可以连接到驱动晶体管T1的第二电极Source和第七晶体管T7的第一电极。第五晶体管T5的第二电极可以连接到驱动晶体管T1的驱动栅极电极Gate、第四晶体管T4的第二电极和传输电容器Cpr的第二传输电极。第五晶体管T5可以由通过第四扫描线154传输的第四扫描信号GC的正电压导通，从而将驱动晶体管T1的第二电极Source和驱动晶体管T1的驱动栅极电极Gate连接。

第九晶体管T9可以用于将补偿电压Vcomp传输到驱动晶体管T1的第一电极Drain。在下文中，第九晶体管T9也被称为补偿电压传输晶体管。第九晶体管T9的栅极电极可以连接到第四扫描线154，第九晶体管T9的第二电极可以连接到驱动晶体管T1的第一电极Drain和第六晶体管T6的第二电极，并且第九晶体管T9的第一电极可以连接到补偿电压线173。在第九晶体管T9由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，补偿电压Vcomp可以施加到驱动晶体管T1的第一电极Drain。

在下文中，除了第五晶体管T5和第九晶体管T9之外的其它晶体管和电容器之间的连接关系将进行如下详细描述。

即使在图27的一个像素中，发光二极管LED以外的晶体管和电容器也可以构成像素电路单元，并且一个像素可以包括像素电路单元和发光二极管LED。在图27的实施例中，晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11全部可以被归类为n型晶体管。在实施例中，n型晶体管可以形成为包括氧化物半导体的氧化物半导体晶体管。n型晶体管可以是在施加栅极电极的相对高的电压的情况下导通的晶体管。

多个布线127、128、129、151、152、153、154、155、171、172、173和178可以连接到图27的像素。这些布线可以包括基准电压线127、初始化电压线128、重叠电极电压线129、第一扫描线151、第二扫描线152、第三扫描线153、第四扫描线154、第一发射控制线155、数据线171、驱动电压线172、补偿电压线173和驱动低电压线178(在下文中也被称为公共电压线)。

第一扫描线151可以将第一扫描信号GW传输到第二晶体管T2，第二扫描线152可以将第二扫描信号GR传输到第三晶体管T3，第三扫描线153可以将第三扫描信号GI传输到第四晶体管T4和第八晶体管T8，第四扫描线154可以将第四扫描信号GC传输到第五晶体管T5、第九晶体管T9和第十一晶体管T11，并且第一发射控制线155可以将第一发射信号EM传输到第六晶体管T6、第七晶体管T7和第十晶体管T10。

数据线171可以是传输由数据驱动器(未示出)产生的数据电压Vdata的线，并且因此，传输到发光二极管LED的发射电流的大小可以改变，使得发光二极管LED的亮度也可以改变。驱动电压线172可以施加驱动电压ELVDD，并且驱动低电压线178可以施加驱动低电压ELVSS。基准电压线127可以传输基准电压Vref，并且初始化电压线128可以传输初始化电压VINT。重叠电极电压线129可以传输施加到与驱动晶体管T1的沟道重叠的重叠电极(在下文中也被称为第二驱动栅极电极)的重叠电极电压VBML，并且补偿电压线173可以将补偿电压Vcomp传输到驱动晶体管T1的第一电极Drain。在实施例中，施加到驱动电压线172、驱动低电压线178、基准电压线127、初始化电压线128、重叠电极电压线129和补偿电压线173的电压可以各自是恒定电压。

驱动晶体管T1(也被称为第一晶体管)可以是依据驱动栅极电极Gate的电压(即，存储在传输电容器Cpr的第二传输电极中的电压)的电平来调节输出到发光二极管LED的电极Anode(或者第一电极Anode或阳极)的发射电流的水平的晶体管。可以依据输出到发光二极管LED的电极Anode的发射电流的大小来调节发光二极管LED的亮度，并且因此，可以依据施加到像素的数据电压Vdata来调节发光二极管LED的发射亮度。为了这个目的，驱动晶体管T1的第一电极Drain可以经由第六晶体管T6连接到驱动电压线172，以接收驱动电压ELVDD。驱动晶体管T1的第一电极Drain还可以连接到第九晶体管T9的第二电极以接收补偿电压Vcomp。数据电压Vdata可以通过第二晶体管T2和传输电容器Cpr施加到驱动晶体管T1的驱动栅极电极Gate。驱动晶体管T1的第二电极Source可以将发射电流输出到发光二极管LED，并且可以经由第七晶体管T7(输出控制晶体管)连接到发光二极管LED的电极Anode(阳极)。驱动晶体管T1的第二电极Source还可以连接到第五晶体管T5的第一电极。驱动晶体管T1的栅极电极Gate可以连接到传输电容器Cpr的第二传输电极。因此，驱动晶体管T1的驱动栅极电极Gate的电压可以依据存储在传输电容器Cpr中的电压而改变，并且由驱动晶体管T1输出的发射电流可以相应地改变。传输电容器Cpr可以用于使驱动晶体管T1的驱动栅极电极Gate的电压在一帧期间保持恒定。驱动晶体管T1的驱动栅极电极Gate还可以连接到第四晶体管T4，以通过接收基准电压Vref而被初始化。驱动晶体管T1还可以包括与定位在半导体层中的沟道重叠的重叠电极，重叠电极可以通过第十一晶体管T11接收重叠电极电压VBML，并且重叠电极还可以连接到第十晶体管T10的第一电极。

第二晶体管T2可以是将数据电压Vdata接收到像素中的晶体管。第二晶体管T2的栅极电极可以连接到第一扫描线151。第二晶体管T2的第一电极可以连接到数据线171。第二晶体管T2的第二电极可以连接到D节点D_node，并且可以连接到第三晶体管T3的第二电极、传输电容器Cpr的第一传输电极和存储电容器Cst的第二电极。在第二晶体管T2由通过第一扫描线151传输的第一扫描信号GW的正电压导通的情况下，通过数据线171传输的数据电压Vdata可以传输到传输电容器Cpr，并且数据电压Vdata可以通过传输电容器Cpr传输到驱动晶体管T1的驱动栅极电极Gate。

第三晶体管T3可以用于将基准电压Vref传输到D节点D_node，并且基准电压Vref可以传输到第二晶体管T2的第二电极、传输电容器Cpr的第一电极以及存储电容器Cst的第二电极。第三晶体管T3的栅极电极可以连接到第二扫描线152，第三晶体管T3的第一电极可以连接到基准电压线127，并且第三晶体管T3的第二电极可以连接到D节点D_node并且可以连接到第二晶体管T2的第二电极、传输电容器Cpr的第一电极和存储电容器Cst的第二电极。第三晶体管T3可以由通过第二扫描线152接收的第二扫描信号GR的正电压导通，以将基准电压Vref传输到D节点D_node。

第四晶体管T4可以用于将基准电压Vref传输到驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二传输电极。第四晶体管T4的栅极电极可以连接到第三扫描线153，第四晶体管T4的第一电极可以连接到基准电压线127，并且第四晶体管T4的第二电极可以连接到传输电容器Cpr的第二传输电极、驱动晶体管T1的驱动栅极电极Gate以及第五晶体管T5的第二电极。第四晶体管T4可以由通过第三扫描线153传输的第三扫描信号GI的正电压导通，并且基准电压Vref可以传输到驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二传输电极。

第五晶体管T5可以电连接驱动晶体管T1的第二电极Source和驱动晶体管T1的驱动栅极电极Gate。第五晶体管T5的栅极电极可以连接到第四扫描线154，并且第五晶体管T5的第一电极可以连接到驱动晶体管T1的第二电极Source和第七晶体管T7的第一电极。第五晶体管T5的第二电极可以连接到驱动晶体管T1的驱动栅极电极Gate、第四晶体管T4的第二电极和传输电容器Cpr的第二传输电极。第五晶体管T5可以由通过第四扫描线154传输的第四扫描信号GC的正电压导通，从而将驱动晶体管T1的第二电极Source和驱动晶体管T1的驱动栅极电极Gate连接。

第六晶体管T6可以用于将驱动电压ELVDD传输到驱动晶体管T1。第六晶体管T6的栅极电极可以连接到第一发射控制线155，第六晶体管T6的第一电极可以连接到驱动电压线172，并且第六晶体管T6的第二电极可以连接到驱动晶体管T1的第一电极Drain和第九晶体管T9的第二电极。

第七晶体管T7可以用于将从驱动晶体管T1输出的发射电流传输到发光二极管LED。第七晶体管T7的栅极电极可以连接到第一发射控制线155，第七晶体管T7的第一电极可以连接到驱动晶体管T1的第二电极Source和第五晶体管T5的第一电极，并且第七晶体管T7的第二电极可以连接到发光二极管LED的电极Anode、第八晶体管T8的第二电极和第十晶体管T10的第二电极。

第八晶体管T8可以用于使发光二极管LED的电极Anode初始化。在下文中，第八晶体管T8也被称为发光二极管初始化晶体管。第八晶体管T8的栅极电极可以连接到第三扫描线153，第八晶体管T8的第二电极可以连接到发光二极管LED的电极Anode、第七晶体管T7的第二电极以及第十晶体管T10的第二电极，并且第八晶体管T8的第一电极可以连接到初始化电压线128。在第八晶体管T8由流过第三扫描线153的第三扫描信号GI的正电压导通的情况下，初始化电压VINT可以施加到发光二极管LED的待被初始化的电极Anode。

第九晶体管T9可以用于将补偿电压Vcomp传输到驱动晶体管T1的第一电极Drain。第九晶体管T9的栅极电极可以连接到第四扫描线154，第九晶体管T9的第二电极可以连接到驱动晶体管T1的第一电极Drain和第六晶体管T6的第二电极，并且第九晶体管T9的第一电极可以连接到补偿电压线173。在第九晶体管T9由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，补偿电压Vcomp可以施加到驱动晶体管T1的第一电极Drain。

第十晶体管T10可以用于在发射周期期间将发光二极管LED的电极Anode和驱动晶体管T1的重叠电极(第二驱动栅极电极)保持在相同的电压。第十晶体管T10的栅极电极可以连接到第一发射控制线155，第十晶体管T10的第二电极可以连接到发光二极管LED的电极Anode，并且第十晶体管T10的第一电极可以连接到驱动晶体管T1的重叠电极和第十一晶体管T11的第二电极。第十晶体管T10可以在发射周期期间导通，以将驱动晶体管T1的重叠电极(第二驱动栅极电极)和发光二极管LED的电极Anode电连接，并且由于第七晶体管T7在发射周期期间导通，因此发光二极管LED的电极Anode(阳极)的电压可以与驱动晶体管T1的第二电极Source的电压相同。因此，在发射周期期间，第十晶体管T10可以使驱动晶体管T1的重叠电极的电压具有驱动晶体管T1的第二电极Source的电压值。

第十一晶体管T11可以用于将重叠电极电压VBML传输到驱动晶体管T1的重叠电极(第二驱动栅极电极)。第十一晶体管T11的栅极电极可以连接到第四扫描线154，第十一晶体管T11的第二电极可以连接到驱动晶体管T1的重叠电极(第二驱动栅极电极)和第十晶体管T10的第一电极，并且第十一晶体管T11的第一电极可以连接到重叠电极电压线129。在第十一晶体管T11由流过第四扫描线154的第四扫描信号GC的正电压导通的情况下，重叠电极电压VBML可以施加到驱动晶体管T1的重叠电极(第二驱动栅极电极)。第十一晶体管T11可以被包括在包含于像素中的每个像素电路单元中，并且根据实施例，如图26中所示，一个第十一晶体管T11可以跨多个像素或多个像素电路单元形成。一个第十一晶体管T11可以形成为与一行中的像素中的所有驱动晶体管T1对应。

参照图27，仅驱动晶体管T1可以包括与包含在半导体层中的沟道重叠的重叠电极。并且根据实施例，其它晶体管T2、T3、T4、T5、T6、T7、T8、T9、T10和T11中的至少一个可以具有与包括在半导体层中的沟道重叠的重叠电极。在除了驱动晶体管T1之外的所有晶体管T2、T3、T4、T5、T6、T7、T8、T9、T10和T11中，每个重叠电极可以电连接到对应的栅极电极，并且每个重叠电极可以充当另一栅极电极(在下文中也被称为第二栅极电极)。

在以上描述中，所有的晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10和T11可以形成为n型晶体管，并且氧化物半导体可以用于半导体层，但是对于这些晶体管而言所必需的可以仅是n型晶体管，并且硅半导体也可以用于半导体层。

传输电容器Cpr的第一传输电极可以连接到D节点D_node，以连接到第二晶体管T2的第二电极、第三晶体管T3的第二电极和存储电容器Cst的第二电极，并且第二传输电极可以连接到驱动晶体管T1的驱动栅极电极Gate、第四晶体管T4的第二电极和第五晶体管T5的第二电极。

存储电容器Cst的第一电极可以连接到驱动低电压线178以接收驱动低电压ELVSS，并且存储电容器Cst的第二电极可以连接到D节点D_node以连接到第二晶体管T2的第二电极、第三晶体管T3的第二电极以及传输电容器Cpr的第一传输电极。

发光二极管LED的第一电极Anode(阳极)可以连接到第七晶体管T7的第二电极、第八晶体管T8的第二电极和第十晶体管T10的第二电极，并且发光二极管LED的第二电极(阴极)可以连接到驱动低电压线178以接收驱动低电压ELVSS。

已经描述了像素可以包括11个晶体管T1至T11、两个电容器(传输电容器Cpr和存储电容器Cst)和发光二极管LED，但是本公开不限于此，并且在第十一晶体管T11如图26中所示的公共地形成的情况下，一个像素可以包括十个晶体管T1至T10、两个电容器(传输电容器Cpr和存储电容器Cst)和发光二极管LED。

在以上内容中，已经参照图27描述了根据另一实施例的像素的电路结构。

图18的信号也可以施加到图27的像素，并且图27的像素的操作可以与图17的像素的操作类似。图17的像素和图27的像素之间的区别可以在于第五晶体管T5和第九晶体管T9，并且第五晶体管T5和第九晶体管T9两者可以连接到第四扫描线154。由于栅极导通电压可以在补偿周期期间施加到第四扫描线154，因此在补偿周期的操作上，图17的像素可以与图27的像素不同。在其它区间期间，例如，在初始化周期、写入周期和发射周期期间，图17的像素的操作和图27的像素的操作可以是相同的。因此，下面将详细描述图27的像素的在补偿周期期间的操作。

参照图18，在补偿周期期间，第四扫描信号GC可以改变为栅极导通电压(高电平电压)，并且第二扫描信号GR可以保持在栅极导通电压，并且其它信号(第一发射信号EM、第一扫描信号GW和第三扫描信号GI)可以具有栅极截止电压。

参照图27，在第三晶体管T3可以由第二扫描信号GR导通的状态下，第五晶体管T5、第九晶体管T9和第十一晶体管T11可以由第四扫描信号GC导通。驱动晶体管T1的驱动栅极电极Gate和第二电极Source可以通过第五晶体管T5彼此连接，补偿电压Vcomp可以通过第九晶体管T9施加到驱动晶体管T1的第一电极Drain，并且重叠电极电压VBML可以通过第十一晶体管T11施加到驱动晶体管T1的重叠电极(第二驱动栅极电极)。本文中，重叠电极电压VBML可以具有高电压，并且驱动晶体管T1的阈值电压可以依据重叠电极电压VBML的大小而在一方向上移位，并且移位后的阈值电压可以被保持。例如，可以通过使用重叠电极电压VBML来防止驱动晶体管T1的阈值电压移位到不能由基准电压Vref导通的情况，并且可以依据数据电压Vdata产生恒定的输出电流。

由于驱动晶体管T1可以在初始化周期中导通，因此驱动晶体管T1的第一电极Drain可以经由驱动晶体管T1的第二电极Source和第五晶体管T5连接到驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二传输电极。驱动晶体管T1的驱动栅极电极Gate和传输电容器Cpr的第二传输电极的电压可以具有基准电压Vref，补偿电压Vcomp可以施加到驱动晶体管T1的第一电极Drain，并且基准电压Vref可以具有比补偿电压Vcomp高的电压，并且因此，在存储在传输电容器Cpr的第二传输电极中的电压值从基准电压Vref逐渐降低并且驱动晶体管T1截止的情况下，电压下降停止并且对应的电压值可以存储在传输电容器Cpr的第二传输电极中。在驱动晶体管T1截止的情况下，驱动栅极电极Gate的电压可以因阈值电压(Vth)而高于驱动晶体管T1的第一电极Drain的电压，并且因此，在补偿周期结束的情况下，传输电容器Cpr的第二传输电极的电压可以因驱动晶体管T1的阈值电压(Vth)而高于补偿电压Vcomp。传输电容器Cpr的第二传输电极的电压可以与驱动晶体管T1的驱动栅极电极Gate的电压相同，并且驱动栅极电极Gate的电压可以如上面的等式3。

在如上所述的补偿周期期间，由于可以不施加依据灰度级而变化的数据电压Vdata，而是可以施加用于补偿的恒定的补偿电压Vcomp，所以可以执行更均匀的补偿操作。

在图27的像素中，补偿周期之后的写入周期和发射周期的操作可以与图17的像素的操作相同，并且在补偿周期之前的初始化周期的操作可以与图17的像素的操作相同。将省略对它的详细描述。

在以上内容中，为了将图17的实施例与图27的实施例区分开，驱动晶体管T1的所有第一电极Drain可以被描述为漏极，并且所有第二电极Source可以被描述为源极，但是根据实施例，第一电极可以是源极，并且第二电极可以是漏极。

在下文中，将参照图28至图30描述图27的像素结构的修改结构。

图28至图30各自示意性地示出了根据图27的实施例的修改像素的电路图。

与图27的像素不同，在根据图28的实施例的像素中，第八晶体管T8的第一电极可以连接到驱动低电压线178，而不是初始化电压线128。

在图28的实施例中，发光二极管LED的电极Anode(阳极)可以在初始化周期期间被初始化为驱动低电压ELVSS。在图28的实施例中，可以存在的优点是可以不形成初始化电压线128。

与图27的像素不同，图29的实施例是存储电容器Cst的第一电极可以连接到初始化电压线128而不是驱动低电压线178的实施例。

与图27的像素不同，图30的实施例是第九晶体管T9的第一电极可以连接到驱动电压线172而不是补偿电压线173的实施例。

在图30的实施例中，在补偿周期期间，驱动电压ELVDD可以施加到驱动晶体管T1的第一电极Drain，并且与等式3不同，驱动晶体管T1的驱动栅极电极Gate的电压可以因驱动晶体管T1的阈值电压(Vth)而高于驱动电压ELVDD。基准电压Vref可以具有比驱动电压ELVDD高的电压值。在图30的实施例中，可以存在的优点是可以不形成补偿电压线173。

在图27至图30的实施例中，它们可以具有其中一个第十一晶体管T11将重叠电极电压VBML传输到包括在像素中的驱动晶体管T1的重叠电极(第二驱动栅极电极)的相同的结构，从而具有如图26中所示的结构。

虽然已经结合被认为是可行的实施例描述了本公开，但是将理解的是，本公开不限于所公开的实施例，而是相反，本公开旨在涵盖被包括在本公开的精神和范围内的各种修改和等同布置。

Claims (20)

1.一种发射显示装置，其中，所述发射显示装置包括：

驱动晶体管，包括第一电极、第二电极和驱动栅极电极；

第二晶体管，包括电连接到数据线的第一电极；

传输电容器，包括电连接到所述第二晶体管的第二电极的第一传输电极以及电连接到所述驱动栅极电极的第二传输电极；

第五晶体管，将所述驱动晶体管的所述第一电极和所述驱动栅极电极电连接；

第九晶体管，包括电连接到所述驱动晶体管的所述第二电极的第二电极；以及

发光二极管，包括接收输出到所述驱动晶体管的所述第二电极的输出电流的阳极、以及阴极。

2.根据权利要求1所述的发射显示装置，其中，

所述第九晶体管的第一电极电连接到补偿电压线和驱动电压线中的一者。

3.根据权利要求1所述的发射显示装置，其中，

所述驱动晶体管还包括第二驱动栅极电极，并且

所述发射显示装置还包括第十一晶体管，所述第十一晶体管包括电连接到重叠电极电压线的第一电极以及电连接到所述第二驱动栅极电极的第二电极。

4.根据权利要求3所述的发射显示装置，其中，

所述第十一晶体管的所述第二电极电连接到多个像素的多个所述驱动晶体管的多个所述第二驱动栅极电极中的一个或多个。

5.根据权利要求3所述的发射显示装置，其中，

所述第五晶体管的栅极电极、所述第九晶体管的栅极电极和所述第十一晶体管的栅极电极电连接到第四扫描线。

6.根据权利要求5所述的发射显示装置，其中，

所述第四扫描线在补偿周期期间传输栅极导通电压。

7.根据权利要求3所述的发射显示装置，其中，所述发射显示装置还包括：

第六晶体管，包括电连接到驱动电压线的第一电极以及电连接到所述驱动晶体管的所述第一电极的第二电极；以及

第七晶体管，包括电连接到所述驱动晶体管的所述第二电极的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

8.根据权利要求7所述的发射显示装置，其中，所述发射显示装置还包括：

第十晶体管，包括电连接到所述第二驱动栅极电极的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

9.根据权利要求8所述的发射显示装置，其中，

所述发光二极管的所述阴极电连接到驱动低电压线，并且

所述发射显示装置还包括第八晶体管，所述第八晶体管包括电连接到初始化电压线和所述驱动低电压线中的一者的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

10.根据权利要求9所述的发射显示装置，其中，所述发射显示装置还包括：

第三晶体管，包括电连接到基准电压线和所述驱动电压线中的一者的第一电极以及电连接到所述第二晶体管的所述第二电极和所述第一传输电极的第二电极；以及

第四晶体管，包括电连接到所述基准电压线的第一电极以及电连接到所述驱动栅极电极和所述第二传输电极的第二电极。

11.一种发射显示装置，其中，所述发射显示装置包括：

驱动晶体管，包括第一电极、第二电极和驱动栅极电极；

第二晶体管，包括电连接到数据线的第一电极；

传输电容器，包括电连接到所述第二晶体管的第二电极的第一传输电极以及电连接到所述驱动栅极电极的第二传输电极；

第五晶体管，将所述驱动晶体管的所述第二电极和所述驱动栅极电极电连接；

第九晶体管，包括电连接到所述驱动晶体管的所述第一电极的第二电极；以及

发光二极管，包括接收输出到所述驱动晶体管的所述第二电极的输出电流的阳极、以及阴极。

12.根据权利要求11所述的发射显示装置，其中，

所述第九晶体管的第一电极电连接到补偿电压线和驱动电压线中的一者。

13.根据权利要求11所述的发射显示装置，其中，

所述驱动晶体管还包括第二驱动栅极电极，并且

所述发射显示装置还包括第十一晶体管，所述第十一晶体管包括电连接到重叠电极电压线的第一电极以及电连接到所述第二驱动栅极电极的第二电极。

14.根据权利要求13所述的发射显示装置，其中，

所述第十一晶体管的所述第二电极电连接到一个或多个第二驱动栅极电极。

15.根据权利要求13所述的发射显示装置，其中，

所述第五晶体管的栅极电极、所述第九晶体管的栅极电极和所述第十一晶体管的栅极电极电连接到第四扫描线。

16.根据权利要求15所述的发射显示装置，其中，

所述第四扫描线在补偿周期期间传输栅极导通电压。

17.根据权利要求13所述的发射显示装置，其中，所述发射显示装置还包括：

第六晶体管，包括电连接到驱动电压线的第一电极以及电连接到所述驱动晶体管的所述第一电极的第二电极；以及

第七晶体管，包括电连接到所述驱动晶体管的所述第二电极的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

18.根据权利要求17所述的发射显示装置，其中，所述发射显示装置还包括：

第十晶体管，包括电连接到所述第二驱动栅极电极的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

19.根据权利要求18所述的发射显示装置，其中，

所述发光二极管的所述阴极电连接到驱动低电压线，并且

所述发射显示装置还包括第八晶体管，所述第八晶体管包括电连接到初始化电压线和所述驱动低电压线中的一者的第一电极以及电连接到所述发光二极管的所述阳极的第二电极。

20.根据权利要求19所述的发射显示装置，其中，所述发射显示装置还包括：

第三晶体管，包括电连接到基准电压线和所述驱动电压线中的一者的第一电极以及电连接到所述第二晶体管的所述第二电极和所述第一传输电极的第二电极；以及

第四晶体管，包括电连接到所述基准电压线的第一电极以及电连接到所述驱动栅极电极和所述第二传输电极的第二电极。