CN116886786A - 两相捆绑与四相双轨协议间的转换装置、芯片及电子设备 - Google Patents

Abstract

本发明公开了一种实现两相捆绑与四相双轨协议间的转换装置、芯片及电子设备。为解决采用不同异步电路协议模块之间不支持信息传输的缺陷，本发明通过C单元、与门、D触发器、非门等逻辑器件，实现了两相捆绑协议数据与四相双轨协议数据之间的转换。本发明根据最基本的逻辑器件，实现了的在采用不同异步电路协议模块之间也能传输数据的技术效果。本发明适于神经形态芯片、异步电路设计、物联网领域。

Description

两相捆绑与四相双轨协议间的转换装置、芯片及电子设备

技术领域

本发明涉及两相捆绑协议与四相双轨协议间的转换，并具体涉及一种实现两相捆绑协议数据与四相双轨协议数据之间转换的转换装置、芯片及电子设备。

背景技术

作为与同步电路显著区别，异步电路没有全局时钟，而是通过异步握手协议实现模块间的通信。在没有数据发生变化的时候，异步电路没有动态功耗，在超低功耗场景中具有巨大的应用前景。异步握手协议分为双轨协议（dual-rail）和捆绑数据协议（bundled-data，也称单轨协议）。

双轨协议，使用两条导线{d.t，d.f}表示1位data信息，其请求信号（req）与数据（data）编码在一起，可以认为请求信号是实时的，对导线延迟不敏感。捆绑数据协议，其突出data与握手信号（req、ack）之间的时序关系，对导线延迟敏感。

对于每一种握手协议来说，根据一个周期传输数据所需要的步骤或通信活动数量，每一种协议又分为四相协议、两相协议。

四相协议，也称为归零信号或电平。其实现方式简单，与同步电路最相似，但通常需要4个步骤才能完成单个数据的传输，数据传输时间较长，并且有多余的“归零动作”，增加电路在速度和功耗上的开销。

两相协议，也称为非归零信号或跳变。仅需两个步骤就能完成单个数据的传输，没有多余的归零动作，传输速度更快、功耗更低，但响应电路更复杂，实现困难。

在电路设计中，如果不同模块根据需要而选择了不同的握手协议，比如一部分选择了两相捆绑协议而另一部分选择了四相双轨协议，那么如何实现两部模块之间的通信，是异步集成电路设计中亟待解决的问题。

发明内容

为了解决或缓解上述部分或全部技术问题，本发明是通过如下技术方案实现的：

第一类转换装置，实现两相捆绑协议至四相双轨协议数据的转换，包括第一握手信号转换器及第一数据信号转换器；

第一握手信号转换器，用于将发送端发出的请求信号转换为第一中间信号，以及将接收端返回的四相双轨协议数据中的应答信号转换为适配于发送端的两相应答信号；

所述第一数据信号转换器，包括n个并行的第一数据信号转换单元；

任一所述第一数据信号转换单元将所述第一中间信号与发送端的数据信号data[i]一起编码，得到适配于四相双轨协议数据中的真值信息d[i].t和假值信息d[i].f；

其中，标记i属于0至n-1中的任意整数，n表示通信位数，且n为正整数。

在某类实施例中，所述第一握手信号转换器，包括第一边沿检测器、第一C单元和第二C单元，以及第一D触发器；

所述第一边沿检测器，用于检测发送端的请求信号是否存在跳变，若存在跳变，则发出第一指示；

所述第一C单元，其两个输入端分别与第一边沿检测器的输出和第二C单元输出的信号的反相信号耦接，其输出为所述第一中间信号；

所述第二C单元，其两个输入端分别与所述四相双轨协议数据中的应答信号和所述第一中间信号耦接，其输出端与第一D触发器的时钟控制端耦接，第一D触发器的输出为适配于发送端的两相应答信号。

在某类实施例中，所述第一边沿检测器为异步边沿检测器。

在某类实施例中，所述第一数据信号转换单元包括第一与门和第二与门；

所述第一与门，用于将数据data[i]和所述第一中间信号进行逻辑与，得到适配于接收端的真值信息d[i].t；

所述第二与门，用于将所述数据data[i]的反相信号和所述第一中间信号进行逻辑与，得到适配于接收端的假值信息d[i].f。

在某类实施例中，所述转换装置包括第一多路复用器；

所述第一多路复用器耦接于所述第一C单元的输出与所述第二C单元的输入之间；或者，所述第一多路复用器耦接于所述第一C单元的输出与所述第一与门或所述第二与门的输入之间。

第二类转换装置，实现四相双轨协议至两相捆绑协议数据的转换，包括第二数据信号转换器及第二握手信号转换器；

所述第二数据信号转换器，基于四相双轨协议中表示真值信息的d[i].t，得到适配于两相捆绑协议对应比特的data[i]，其中，标记i∈0至n之间任意整数，n为正整数；

所述第二握手信号转换器，基于发送端发出的所有数据信号获得适配于接收端的两相请求信号，以及将接收端返回的四相双轨协议数据中的应答信号转换为适配于发送端的两相应答信号。

在某类实施例中，第二握手信号转换器包括：n个异或门，每个异或门用于将4相双轨协议中表示对应比特数据的真值信息d[i].t和假值信息d[i].f进行异或，得到逻辑运算结果，其中/>0 至n之间任意整数；第一逻辑部，对各异或门的输出/>进行逻辑运算，得到第二中间信号；第二D触发器，其时钟控制端与所述第二中间信号耦接，其输出端为所述两相请求信号；第二边沿检测器，其检测接收端返回的两相应答信号是否存在跳变，若存在跳变，则发出指示；第三C单元，其两个输入端分别与所述第二中间信号和所述第二边沿检测器的输出耦接，其输出端输出四相双轨协议数据中的应答信号。

在某类实施例中，所述第一逻辑部包括多个C单元，所述第一逻辑部包括的C单元数量为所述异或门的数量减1。

在某类实施例中，第一逻辑部中的所述多个C单元被划分为至少一级，其中，第一级C单元的输出交由包括若干C单元的第二级C单元处理，前一级C单元中每两个C单元的输出作为后一级C单元中一个C单元的输入；直至最后一级C单元仅有1个C单元，该最后一级C单元的输出即为第一逻辑部的输出。

在某类实施例中，所述异或门中的一个或多个被替换为或门。

一种芯片，包括如前所述的第一类转换装置或/和第二类转换装置。

在某类实施例中，所述芯片为神经形态芯片或基于事件驱动设计的芯片。

一种电子设备，所述电子设备包括如前所述的芯片。

本发明的部分或全部实施例，具有如下有益技术效果：

1）实现了两相捆绑协议与四相双轨协议间的转换，打通了不同异步电路协议之间的信息传输。

2）转换电路依然是事件驱动，没有引入同步电路中的时钟，维持电路纯异步设计特性，并且结构简单、易实现，能够基于EDA工具进行商业化设计。

更多的有益效果将在优选实施例中作进一步的介绍。

以上披露的技术方案/特征，旨在对具体实施方式部分中所描述的技术方案、技术特征进行概括，因而记载的范围可能不完全相同。但是该部分披露的这些新的技术方案同样属于本发明文件所公开的众多技术方案的一部分，该部分披露的技术特征与后续具体实施方式部分公开的技术特征、未在说明书中明确描述的附图中的部分内容，以相互合理组合的方式披露更多的技术方案。

本发明任意位置所披露的所有技术特征所组合出的技术方案，用于支撑对技术方案的概括、专利文件的修改、技术方案的披露。

附图说明

图1是2相捆绑协议数据与4相双轨协议数据转换装置整体框图；

图2是某实施例中2相捆绑协议数据至4相双轨协议数据转换的电路图；

图3是某实施例中4相双轨协议数据至2相捆绑协议数据转换的电路图；

图4为本发明某些实施例中第一逻辑部的示意图。

具体实施方式

由于不能穷尽描述各种替代方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案中的要点内容进行清楚、完整地描述。对于下文未详细披露的其它的技术方案和细节，一般均属于本领域通过常规手段即可实现的技术目标或技术特征，限于篇幅，本发明不对其详细介绍。

除非是除法的含义，本发明中任意位置的“/”均表示逻辑“或”。本发明任意位置中的“第一”、“第二”等序号仅仅用于描述上的区分标记，并不暗示时间或空间上的绝对顺序，也不暗示冠以这种序号的术语与冠以其它定语的相同术语必然是不同的指代。

本发明会对各种用于组合成各种不同具体实施例的要点进行描述，这些要点将被组合至各种方法、产品中。在本发明中，即便仅在介绍方法/产品方案时所描述的要点，意味着对应的产品/方法方案也明确地包括该技术特征。

本发明中任意位置处描述存在或包括某步骤、模块、特征时，并不暗示这种存在是排它性地唯一存在，本领域技术人员完全可以根据本发明所披露的技术方案而辅以其它技术手段而获得其它实施例。本发明所公开的实施例，一般是出于披露优选实施例的目的，但这并不暗示该优选实施例的相反实施例，为本发明所排斥/排除，只要这种相反实施例至少解决了本发明的某个技术问题，都是本发明所希望涵盖的。基于本发明中具体实施例描述的要点，本领域技术人员完全可以对某些技术特征施加替换、删减、增加、组合、调换顺序等手段，获得一个仍遵循本发明构思的技术方案。这些未脱离本发明技术构思的方案也在本发明保护范围之内。

C单元是异步电路设计中常见的基本单元，其输出的变化能够指示或确认其他信号的变化情况。异步电路中使用C单元的优势在于，即使输入变化的很快，也能将其记录下来，并进行及时的跟踪与响应。C单元的输出y在其两个输入a、b不相同时状态保持不变。

参考图1，其展示了2相捆绑协议数据与4相双轨协议数据转换装置100整体框图。该转换装置100包括2相捆绑协议数据至4相双轨协议数据（简称2相捆绑至4相双轨）转换装置200，或/和，4相双轨协议数据至2相捆绑协议数据（简称4相双轨至2相捆绑）转换装置300。

以2相捆绑协议数据包括data[0]、data[1]数据为例，对于2相捆绑至4相双轨转换装置200，其输入数据包括data[0]、data[1]、请求信号REQ，以及4相双轨协议数据的应答信号ACK，应注意应答信号ACK的传输方向与data数据、请求信号REQ方向相反，输出则通过4条传输线输出2路信号（通过0/1区分），即第一路信号d0.t（真值信号）和d0.f（假值信号），第二路信号d1.t（真值信号）和d1.f（假值信号）。

与上述传输方向相反，4相双轨至2相捆绑转换装置300的输入数据则为第一路信号d0.t和d0.f，第二路信号d1.t和d1.f，以及2相捆绑协议数据的应答信号ACK，输出则为2相捆绑协议数据的data[0]、data[1]数据，以及2相捆绑协议数据的请求信号REQ，4相双轨协议数据的应答信号ACK，应注意该应答信号ACK的传输方向与data数据、请求信号REQ传输方向相反。

上述转换装置100，优选实施为接口电路，可以完全实现2相捆绑协议数据与4相双轨协议数据之间的转换。但在某些实施例中，可能只需要2相捆绑至4相双轨转换装置200或4相双轨至2相捆绑转换装置300，即可实现单向转换的特定需求。

参考图2，其展示了2相捆绑至4相双轨转换装置200的某类具体实施方式，应当注意这里仅仅以data[0]、data[1]两条数据支路为例，实际可以是其它数量的数据支路，比如1、3~16路。2相请求信号REQ（2相捆绑）经过边缘（边沿）检测器的处理，输出信号被送入C单元201。此处的边缘检测器，可以参考CN116582113A所公开的技术内容，在此以引用的方式将其全部纳入本申请。C单元201的另一输入为反相器223的输出。

由于双轨协议将req信号与data信号放在一起编码，并使用2条线表示1位信息，因此需要将捆绑协议中的请求req信号进行转换，设请求信号转换后为第一中间信号P1，基于P1和捆绑协议中的1位数据data得到适配于4相双轨协议表示该位信息的数据｛d.t，d.f｝。

因此，C单元201的输出标记为第一中间信号P1，作为与门211的输入之一，与门211的另一个输入是data[0]（2相捆绑），与门211的输出是d0.t（4相双轨）。此外，将data[0]（2相捆绑）经反相器221反相后的反相数据和C单元201的输出，作为与门212的输入，与门212的输出是d0.f（4相双轨）。

C单元201的输出还作为多路复用器MUX的输入，多路复用器的另一输入为0。多路复用器的输出作为与门213、与门214、C单元202的输入。与门213的另一输入为data[1]（2相捆绑）。与门214的另一输入为data[1]（2相捆绑）经过反相器222反相后的数据。与门213的输出是d1.t（4相双轨），与门214的输出是d1.f（4相双轨）。

C单元202的另一输入应答信号ACK（4相双轨），C单元202的输出，送入D触发器时钟CK端。C单元202的输出，还作为反相器223的输入，而该反相器223的输出，如前所述，作为C单元201的输入之一。

所述D触发器的Q端的输出经过反相器224反相后输入至D触发器的D端。D触发器的Q端的输出，还作为2相应答信号ACK（2相捆绑）。

通过上述实施例，即可实现2相捆绑数据协议数据向4相双轨协议数据的转换。

图2所述实施例仅示例性地列举了转换2位数据信号的情形，对于包括N位数据的通用情形，2相捆绑至4相双轨转换装置200包括第一握手信号转换器及第一数据信号转换器。

第一握手信号转换器，包括第一边沿检测器、第一C单元和第二C单元、第一D触发器。

第一边沿检测器检测2相请求信号是否存在跳变，若存在跳变，则发出指示。优选地，所述边沿检测电路为异步边沿检测电路，所述指示为事件event（也称为脉冲事件，spike）。可选地，本发明以全文引用的方式引入申请人的在先申请（申请号：202310862286.3，名称：异步边沿检测电路、从机电路及芯片），基于事件驱动机制实现，且适用于本发明全文，后续不再赘述。

第一C单元，其两个输入端分别与第一边沿检测器的输出、第二C单元输出的信号的反相信号耦接，进行状态跟踪，得到第一中间信号P1。

第二C单元，其两个输入端分别与4相应答信号、第一C单元输出耦接，进行状态跟踪。

第一D触发器的时钟控制端与第二C单元的输出耦接，第一D触发器的输出为2相应答信号。

第一数据信号转换器，包括n个并行的第一数据信号转换单元，每一个第一数据信号转换单元用于将表示一位数据的一对信号｛d.t，d.f｝进行转换。

第一数据信号转换单元包括第一与门和第二与门，其中，第一与门将一位数据data[i]和第一C单元的输出（第一中间信号P1）进行逻辑与，得到适配于四相双轨协议中的真值信号d[i].t，第二与门将该bit数据状态的反和第一C单元的输出（第一中间信号P1）进行逻辑与，得到适配于四相双轨协议中的假值信号d[i].f，其中，0至n之间任意整数，n为正整数。

可选地，所述2相捆绑至4相双轨转换装置200包括第一多路复用器，用于上电时进行复位。第一多路复用器耦接于第一C单元201的输出与第二C单元202的输入之间，具体地，其第一输入端耦接逻辑0、第二输入端耦接P1，其输出端耦接于第二C单元202的输入。此外，与门213/与门214也接收第一多路复用器被控制选择后的输出。

参考图3，其展示了4相双轨至2相捆绑转换装置300的某类具体实施方式。

该装置中，d0.t（4相双轨）与d0.f（4相双轨）作为异或门301的输入，d1.t（4相双轨）与d1.f（4相双轨）作为异或门302的输入。在某类实施例中，此处的异或门301和302均可以使用或门替代。

异或门301和302的输出和/>作为C单元303的输入，C单元303的输出作为D触发器306时钟端CK的输入。C单元303的输出同时还作为C单元304的输入。

d0.t（4相双轨）可以直接作为data[0]（2相捆绑）输出，d1.t（4相双轨）可以直接作为data[1]（2相捆绑）输出。

D触发器306的Q端经过反相器305反相后，输出至D触发器306的D端。同时，D触发器306的Q端的输出，是2相请求信号REQ（2相捆绑）。

2相应答信号ACK（2相捆绑）经过边缘检测器的处理后，其输出被送入C单元304的另一输入端。C单元304的输出，作为4相应答信号ACK（4相捆绑）。

图3所述实施例仅示例性地列举了转换2位数据信号的情形，对于包括N位数据的通用情形，4相双轨至2相捆绑转换装置300包括第二握手信号转换器及第二数据信号转换器。

第二数据信号转换器，基于4相双轨协议中表示真值信号的d[i].t，得到适配于2相捆绑协议对应比特的data[i]，其中，i∈0至n之间任意整数，n为正整数。

第二握手信号转换器，包括n个异或门、第一逻辑部、第二D触发器，以及第二边沿检测器、第三C单元，其中，所述异或门的数量对应通信位数。

每个异或门用于将4相双轨协议中表示对应比特数据的真值信息d[i].t和假值信息d[i].f进行异或，得到逻辑运算结果，其中/>0至n之间任意整数。

第一逻辑部，对各异或门的输出进行逻辑运算，得到输出out（也可称作第二中间信号P2）。

第二D触发器，其时钟控制端与第一逻辑部的输出out耦接，其输出端Q为2相请求信号REQ（2相捆绑）。

第二边沿检测器，检测接收端返回的2相应答信号是否存在跳变，即存在上升沿或下降沿。若存在跳变，则发出指示。优选地，所述边沿检测电路为异步边沿检测电路。

第三C单元，其两个输入端分别与第一逻辑部的输出out和第二边沿检测器的输出耦接，其输出端输出4相应答信号。

图4为本发明某些实施例中第一逻辑部的示意图。图4的（a）至（d）分别对应第一数据信号转换器转换2位至5位数据信号的情形。

第一逻辑部包括多个C单元，所述C单元数量为所述异或门数量减1，也等于所需转换的数据信号位数N减。

第一逻辑部中的所述多个C单元被划分为至少一级，其中，第一级C单元的输出交由包括若干C单元的第二级C单元处理，直至最后一级C单元仅有1个C单元，该最后一级C单元的输出即为第一逻辑部的输出out；前一级C单元中每两个C单元的输出作为后一级C单元中一个C单元的输入；最后一级C单元中的1个C单元的输出，作为第一逻辑部的输出out。

本发明还涉及一种芯片，该芯片包括2相捆绑至4相双轨转换装置200或/和4相双轨至2相捆绑转换装置300。

一种电子设备，该电子设备包括上述芯片。该电子设备可以是各种低功耗设备，比如用于智能畜牧行业的耳标，而上述芯片可以是耳标中的主控芯片。

本发明中所谓的“转/转换”，强调的是欲传输数据的转换方向，对于应答信号一般则与此方向相反。对本发明任意位置的异或门，其中的至少一个异或门可以被替换为或门，相对来说，或门复杂度低一些，面积更小、功耗更低。优选地，所有异或门均使用或门替代。

尽管已经参考本发明的具体特征和实施例描述了本发明，但是在不脱离本发明的情况下仍可以对其进行各种修改、组合、替换。本发明的保护范围旨在不限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例，并且这些方法、模块可能还被实施在相关联、相互依赖、相互配合、前/后级的一个或多个产品、方法当中。

因此，说明书和附图应简单地视为由所附权利要求限定的技术方案的部分实施例的介绍，因而应根据最大合理解释原则对所附权利要求解读，并旨在尽可能涵盖本发明公开范围内的所有修改、变化、组合或等同物，同时还应避免不合常理的解读方式。

为了实现更好的技术效果或出于某些应用的需求，本领域技术人员可能在本发明的基础之上，对技术方案做出进一步的改进。然而，即便该部分改进/设计具有创造性或/和进步性，只要依赖本发明的技术构思，覆盖了权利要求所限定的技术特征，该技术方案同样应落入本发明的保护范围之内。

所附的权利要求中所提及的若干技术特征可能存在替代的技术特征，或者对某些技术流程的顺序、物质组织顺序可以重组。本领域普通技术人员知晓本发明后，容易想到该些替换手段，或者改变技术流程的顺序、物质组织顺序，然后采用了基本相同的手段，解决基本相同的技术问题，达到基本相同的技术效果，因此即便权利要求中明确限定了上述手段或/和顺序，然而该些修饰、改变、替换，均应依据等同原则而落入权利要求的保护范围。

结合本文中所公开的实施例中描述的各方法步骤或模块，能够以硬件、软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各实施例的步骤及组成。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用或设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为在本发明所要求保护的范围之外。

Claims (10)

1.一种转换装置，实现两相捆绑协议数据至四相双轨协议数据的转换，其特征在于：

包括第一握手信号转换器及第一数据信号转换器；

第一握手信号转换器，用于将发送端发出的请求信号转换为第一中间信号，以及将接收端返回的四相双轨协议数据中的应答信号转换为适配于发送端的两相应答信号；

所述第一数据信号转换器，包括n个并行的第一数据信号转换单元；

任一所述第一数据信号转换单元将所述第一中间信号与发送端的数据信号data[i]一起编码，得到适配于四相双轨协议数据中的真值信息d[i].t和假值信息d[i].f；

其中，标记i属于0至n之间的正整数，n表示通信位数。

2.根据权利要求1所述的转换装置，其特征在于：

所述第一握手信号转换器，包括第一边沿检测器、第一C单元和第二C单元，以及第一D触发器；

所述第一边沿检测器，用于检测发送端的请求信号是否存在跳变，若存在跳变，则发出第一指示；

所述第一C单元，其两个输入端分别与第一边沿检测器的输出和第二C单元输出的信号的反相信号耦接，其输出为所述第一中间信号；

所述第二C单元，其两个输入端分别与所述四相双轨协议数据中的应答信号和所述第一中间信号耦接，其输出端与第一D触发器的时钟控制端耦接，第一D触发器的输出为适配于发送端的两相应答信号。

3.根据权利要求2所述的转换装置，其特征在于：

所述第一数据信号转换单元包括第一与门和第二与门；

所述第一与门，用于将数据data[i]和所述第一中间信号进行逻辑与，得到适配于接收端的真值信息d[i].t；

所述第二与门，用于将所述数据data[i]的反相信号和所述第一中间信号进行逻辑与，得到适配于接收端的假值信息d[i].f。

4.根据权利要求3所述的转换装置，其特征在于：

所述转换装置包括第一多路复用器；

所述第一多路复用器耦接于所述第一C单元的输出与所述第二C单元的输入之间；或者，

所述第一多路复用器耦接于所述第一C单元的输出与所述第一与门或所述第二与门的输入之间。

5.一种转换装置，实现四相双轨协议数据至两相捆绑协议数据的转换，其特征在于：

包括第二数据信号转换器及第二握手信号转换器；

所述第二数据信号转换器，基于四相双轨协议中表示真值信息的d[i].t，得到适配于两相捆绑协议对应比特的data[i]，其中标记i属于0至n之间的正整数，n表示通信位数；

所述第二握手信号转换器，基于发送端发出的所有数据信号获得适配于接收端的两相请求信号，以及将接收端返回的四相双轨协议数据中的应答信号转换为适配于发送端的两相应答信号。

6.根据权利要求5所述的转换装置，其特征在于，第二握手信号转换器包括：

n个异或门，每个异或门用于将4相双轨协议中表示对应比特数据的真值信息d[i].t和假值信息d[i].f进行异或，得到逻辑运算结果；

第一逻辑部，对各异或门的输出进行逻辑运算，得到第二中间信号；

第二D触发器，其时钟控制端与所述第二中间信号耦接，其输出端为所述两相请求信号；

第二边沿检测器，其检测接收端返回的两相应答信号是否存在跳变，若存在跳变，则发出指示；

第三C单元，其两个输入端分别与所述第二中间信号和所述第二边沿检测器的输出耦接，其输出端输出四相双轨协议数据中的应答信号。

7.根据权利要求6所述的转换装置，其特征在于：

所述第一逻辑部包括多个C单元，所述第一逻辑部包括的C单元数量为所述异或门的数量减1。

8.根据权利要求7所述的转换装置，其特征在于：

第一逻辑部中的所述多个C单元被划分为至少一级，其中，第一级C单元的输出交由包括若干C单元的第二级C单元处理，前一级C单元中每两个C单元的输出作为后一级C单元中一个C单元的输入；直至最后一级C单元仅有1个C单元，该最后一级C单元的输出即为第一逻辑部的输出。

9.一种芯片，其特征在于：

包括如权利要求1至4任一项所述的转换装置，或/和，包括如权利要求5至8任一项所述的转换装置。

10.一种电子设备，其特征在于：

所述电子设备包括如权利要求9所述的芯片。