CN116884949A - 半导体测试结构 - Google Patents
半导体测试结构 Download PDFInfo
- Publication number
- CN116884949A CN116884949A CN202310800524.8A CN202310800524A CN116884949A CN 116884949 A CN116884949 A CN 116884949A CN 202310800524 A CN202310800524 A CN 202310800524A CN 116884949 A CN116884949 A CN 116884949A
- Authority
- CN
- China
- Prior art keywords
- metal
- communication
- blocks
- strips
- contact holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 173
- 238000004891 communication Methods 0.000 claims abstract description 65
- 239000011295 pitch Substances 0.000 claims description 4
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种半导体测试结构。所述半导体测试结构包括：连通结构，所述连通结构包括至少两层堆叠的金属层，每一所述金属层形成间隔排布的金属条，且相邻两所述金属层相应的金属条之间通过位于所述金属条端部的接触孔相接；虚拟金属层，所述虚拟金属层包括多个阵列排布的虚拟金属块，所述虚拟金属块在所述连通结构上的投影与至少一金属条相交，并且暴露所述金属条端部的接触孔。上述技术方案通过在连通结构的金属条表面设置阵列排布的虚拟金属块，在保持局部的金属条密度的同时，避免遮挡接触孔，进而使得使用微光显微镜时，接触孔能够接收到红外激光，不会被虚拟金属块遮挡，便于观察及识别失效的接触孔。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种半导体测试结构。
背景技术
应力迁移测试(Stress Migration，简称SM)是一项评估金属互连线可靠性的重要测试。该测试是把集成电路芯片在一定高温下放置一定时间,应力结束后再次量测相关结构的电阻值，在有些情况下可以观察到有些金属导线上出现了空洞,甚至完全断开。测试过程中探测到测试结果结构阻值异常时，需要借助失效分析(FA)对具体的失效位置进行分析。然而，SM蛇形结构面积比较大，且测试结构周围布满虚拟金属块，对光源造成干扰，难以精准定位到失效通孔处。请参阅图1，其为现有技术中应力迁移测试结构的结构示意图。如图1所示，所述应力迁移测试结构包括：下层金属层11、通孔12、上层金属层13、虚拟金属层14。所述虚拟金属层14包括多个无规律排布的虚拟金属块，这些金属块一定程度上会遮挡所述下层金属层11、所述通孔12、及所述上层金属层13，对光源造成干扰，难以精准定位到失效的所述通孔12处。
因此，提供一种便于失效定位的新型测试结构，是目前需要解决的问题。
发明内容
本发明所要解决的技术问题是提供一种半导体测试结构，以便于进行失效定位。
为了解决上述问题，本发明提供了一种半导体测试结构，包括：连通结构，所述连通结构包括至少两层堆叠的金属层，每一所述金属层形成间隔排布的金属条，且相邻两所述金属层相应的金属条之间通过位于所述金属条端部的接触孔相接；虚拟金属层，所述虚拟金属层包括多个阵列排布的虚拟金属块，所述虚拟金属块在所述连通结构上的投影与至少一金属条相交，并且暴露所述金属条端部的接触孔。
在一些实施例中，在垂直于所述金属层的堆叠方向上，所述虚拟金属层位于所述连通结构的任一侧。
在一些实施例中，所述堆叠的金属层包括相邻的第一金属层及第二金属层；所述第一金属层包括沿第一方向延伸的第一金属条，所述第二金属层包括沿第一方向延伸的第二金属条；相应的所述第一金属条与所述第二金属条之间通过接触孔相接，以使沿第一方向延伸的所述第一金属条与沿第一方向延伸的所述第二金属条形成多个沿第一方向延伸的子连通结构。
在一些实施例中，每一所述虚拟金属块在所述连通结构上的投影在第二方向上至少与相邻两所述子连通结构相交。
在一些实施例中，所述虚拟金属块在第二方向上长度等于相邻两所述子连通结构的宽度及间距之和。
在一些实施例中，在第一方向上，每一所述金属条的表面设置有多个所述虚拟金属块。
在一些实施例中，所述虚拟金属层还包括多个阵列排布的定位金属块，位于所述虚拟金属块组成的阵列内，所述定位金属块在所述连通结构上的投影与至少一所述金属条相交，并且暴露所述金属条端部的接触孔。
在一些实施例中，所述定位金属块的阵列密度小于所述虚拟金属块的阵列密度。
在一些实施例中，每一所述定位金属块在所述连通结构上的投影在第二方向上至少与相邻两所述子连通结构相交。
在一些实施例中，所述定位金属块在第二方向上长度等于相邻两所述子连通结构的宽度及间距之和。
在一些实施例中，所述第一金属层还包括沿第二方向延伸的第三金属条，相邻两所述子连通结构端部的两第一金属条通过所述第三金属条连接，以串联多个所述子连通结构形成所述连通结构。
在一些实施例中，所述连通结构的两端连接至相应的焊盘，用于接收测试电压。
上述技术方案通过在连通结构的金属条表面设置阵列排布的虚拟金属块，在保持局部的金属条密度的同时，避免遮挡接触孔，进而使得使用微光显微镜时，接触孔能够接收到红外激光，不会被虚拟金属块遮挡，便于观察及识别失效的接触孔。同时在虚拟金属块组成的阵列之间定位金属块，能够形成特殊标识，辅助定位失效的接触孔，提高失效定位的效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
附图说明
为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简要介绍。显而易见地，下面描述中的附图仅是本发明的一些具体实施方式，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中应力迁移测试结构的结构示意图。
图2为本发明所述半导体测试结构的一实施例的结构示意图。
具体实施方式
下面将结合附图对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图2，其为本发明所述半导体测试结构的一实施例的结构示意图。如图2所示，所述半导体测试结构包括：连通结构21、虚拟金属层22。所述连通结构21包括至少两层堆叠的金属层，每一所述金属层形成间隔排布的金属条23，且相邻两所述金属层相应的金属条23之间通过位于所述金属条23端部的接触孔24相接。所述虚拟金属层22包括多个阵列排布的虚拟金属块29，所述虚拟金属块29在所述连通结构21上的投影与至少一所述金属条23相交，并且暴露所述金属条23端部的接触孔24。
上述技术方案通过在连通结构的金属条表面设置阵列排布的虚拟金属块，在保持局部的金属条密度的同时，避免遮挡接触孔，进而使得使用微光显微镜时，接触孔能够接收到红外激光，不会被虚拟金属块遮挡，便于观察及识别失效的接触孔。
在一些实施例中，在垂直于所述金属层的堆叠方向上，所述虚拟金属层22位于所述连通结构21的任一侧。
在一些实施例中，所述堆叠的金属层包括相邻的第一金属层及第二金属层；所述第一金属层包括沿第一方向D1延伸的第一金属条231，所述第二金属层包括沿第一方向D1延伸的第二金属条232；相邻的所述第一金属条231与所述第二金属条232之间通过接触孔24相接，以使沿第一方向D1延伸的所述第一金属条231与沿第一方向D1延伸的所述第二金属条232形成多个沿第一方向D1延伸的子连通结构25。
在一些实施例中，所述第一金属层还包括沿第二方向D2延伸的第三金属条233，相邻两所述子连通结构25端部的两第一金属条231通过所述第三金属条233连接，以串联多个所述子连通结构25形成所述连通结构21。所述连通结构21由多条沿第一方向D1延伸、沿第二方向D2排布的子连通结构25及串联每一所述子连通结构25的第三金属条233组成蛇形结构，所述蛇形结构面积比较大，且所述半导体测试结构周围布满虚拟金属块29，若所述虚拟金属块29不规则排布，不仅会对光源造成干扰，而且会遮挡蛇形结构上的所接触孔24，导致难以观察并精准定位到失效的所述接触孔24处。因此，本发明设置阵列排布的所述虚拟金属块29，能够避免遮挡所述接触孔24，便于对所述接触孔24进行观察及定位。
在一些实施例中，每一所述虚拟金属块29在所述连通结构21上的投影在第二方向D2上至少与相邻两所述子连通结构25相交。所述虚拟金属块29在第二方向D2上长度等于相邻两所述子连通结构25的宽度及间距之和。每两条所述子连通结构25共用一行所述虚拟金属块29，以起到保持局部金属条密度的作用。
在一些实施例中，在第一方向D1上，每一所述金属条23的表面设置有多个所述虚拟金属块29。在每一所述金属条23的表面在第一方向D1上设置多个所述虚拟金属块29，能够增加所述虚拟金属块29的排布密度，适应不同环境的使用需求。在本实施例中，所述虚拟金属块29在每一所述金属条23的表面上的数量为三个，分别为第一虚拟金属块291、第二虚拟金属块292、第三虚拟金属块293。在其他的实施例中，所述虚拟金属块29在每一所述金属条23的表面上的数量为还可以为两个或四个。
在一些实施例中，所述虚拟金属层22还包括多个阵列排布的定位金属块28，位于所述虚拟金属块29组成的阵列内，所述定位金属块28在所述连通结构21上的投影与至少一所述金属条23相交，并且暴露所述金属条23端部的接触孔24。在虚拟金属块29组成的阵列之间定位金属块28，所述定位金属块28作为特殊标记，用于辅助识别所述接触孔24的位置，提高失效定位的效率。同时，所述定位金属块28在排布时，仍需满足不遮挡所述接触孔24的排布原则，以便于观察和定位失效的所述接触孔24。
在一些实施例中，所述定位金属块28的阵列密度小于所述虚拟金属块29的阵列密度。可以根据实际需求对所述定位金属块28进行排布，在本实施例中，在沿第一方向D1排列的第5个子连通结构(标号为251)表面增加一行第一定位金属块281，且每一所述金属条23表面仅包含一个所述第一定位金属块281，所述第一定位金属块281位于所述第一虚拟金属块291及所述第二虚拟金属块292之间；在沿第一方向D1排列的第11个子连通结构(标号为252)表面增加一行第二定位金属块282，且每一所述金属条23表面仅包含一个所述第二定位金属块282，所述第二定位金属块282位于所述第二虚拟金属块292及所述第三虚拟金属块293之间。此外，每隔10行设置一行第一定位金属块281，例如沿第一方向D1排列的第15个子连通结构、第25个子连通结构、第35个子连通结构(未图示)；每隔10行设置一行第二定位金属块282，例如沿第一方向D1排列的第21个子连通结构、第31个子连通结构、第41个子连通结构(未图示)。在其他的实施例中，也可以在沿第一方向D1排列的第3个子连通结构表面增加一行第一定位金属块281，并每隔6行设置一行第一定位金属块281；在沿第一方向D1排列的第6个子连通结构表面增加一行第二定位金属块282，并每隔6行设置一行第二定位金属块282。此外，所述定位金属块28可以位于任意一层金属层表面。在所述定位金属块28的辅助下，能够快速定位到失效的所述接触孔24处。
在一些实施例中，每一所述定位金属块28在所述连通结构21上的投影在第二方向D2上至少与相邻两所述子连通结构25相交。所述定位金属块28在第二方向D2上长度等于相邻两所述子连通结构25的宽度及间距之和。
在一些实施例中，所述连通结构21的两端连接至相应的焊盘27，用于接收测试电压。
应注意到，在说明书中对“一实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其它实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。
通常，可以至少部分地从上下文中的用法理解术语。例如，如在本文中所使用的术语“一个或多个”至少部分取决于上下文，可以用于以单数意义描述任何特征、结构或特性，或可以用于以复数意义描述特征、结构或特征的组合。类似地，至少部分取决于上下文，诸如“一”、“某一”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在表达一组排他性的因素，而是可以替代地，同样至少部分地取决于上下文，允许存在不一定明确描述的其它因素。在本说明书中也应当注意的是，“连接/耦接”不仅指一个部件与另一个部件直接耦接，也指一个部件通过中间部件与另一个部件间接地耦接。
需要说明的是，本发明的文件中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。另外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本发明的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见即可。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种半导体测试结构，其特征在于，包括：
连通结构，所述连通结构包括至少两层堆叠的金属层，每一所述金属层形成间隔排布的金属条，且相邻两所述金属层相应的金属条之间通过位于所述金属条端部的接触孔相接；
虚拟金属层，所述虚拟金属层包括多个阵列排布的虚拟金属块，所述虚拟金属块在所述连通结构上的投影与至少一所述金属条相交，并且暴露所述金属条端部的接触孔。
2.根据权利要求1所述的结构，其特征在于，在垂直于所述金属层的堆叠方向上，所述虚拟金属层位于所述连通结构的任一侧。
3.根据权利要求1所述的结构，其特征在于，所述堆叠的金属层包括相邻的第一金属层及第二金属层；所述第一金属层包括沿第一方向延伸的第一金属条，所述第二金属层包括沿第一方向延伸的第二金属条；相邻的所述第一金属条与所述第二金属条之间通过接触孔相接，以使沿第一方向延伸的所述第一金属条与沿第一方向延伸的所述第二金属条形成多个沿第一方向延伸的子连通结构。
4.根据权利要求3所述的结构，其特征在于，每一所述虚拟金属块在所述连通结构上的投影在第二方向上至少与相邻两所述子连通结构相交。
5.根据权利要求4所述的结构，其特征在于，所述虚拟金属块在第二方向上长度等于相邻两所述子连通结构的宽度及间距之和。
6.根据权利要求3所述的结构，其特征在于，在第一方向上，每一所述金属条的表面设置有多个所述虚拟金属块。
7.根据权利要求3所述的结构，其特征在于，所述虚拟金属层还包括多个阵列排布的定位金属块，位于所述虚拟金属块组成的阵列内，所述定位金属块在所述连通结构上的投影与至少一所述金属条相交，并且暴露所述金属条端部的接触孔。
8.根据权利要求7所述的结构，其特征在于，所述定位金属块的阵列密度小于所述虚拟金属块的阵列密度。
9.根据权利要求7所述的结构，其特征在于，每一所述定位金属块在所述连通结构上的投影在第二方向上至少与相邻两所述子连通结构相交。
10.根据权利要求9所述的结构，其特征在于，所述定位金属块在第二方向上长度等于相邻两所述子连通结构的宽度及间距之和。
11.根据权利要求3所述的结构，其特征在于，所述第一金属层还包括沿第二方向延伸的第三金属条，相邻两所述子连通结构端部的两第一金属条通过所述第三金属条连接，以串联多个所述子连通结构形成所述连通结构。
12.根据权利要求1所述的结构，其特征在于，所述连通结构的两端连接至相应的焊盘，用于接收测试电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310800524.8A CN116884949A (zh) | 2023-06-30 | 2023-06-30 | 半导体测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310800524.8A CN116884949A (zh) | 2023-06-30 | 2023-06-30 | 半导体测试结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116884949A true CN116884949A (zh) | 2023-10-13 |
Family
ID=88259648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310800524.8A Pending CN116884949A (zh) | 2023-06-30 | 2023-06-30 | 半导体测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116884949A (zh) |
-
2023
- 2023-06-30 CN CN202310800524.8A patent/CN116884949A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307574B2 (ja) | プリント回路基板の試験装置 | |
| WO2019129585A1 (en) | Probe head having vertical probes with respectively opposite scrub directions | |
| KR100356637B1 (ko) | 시스템 ｌｓｉ 칩 및 그 제조 방법 | |
| US6787800B2 (en) | Test vehicle with zig-zag structures | |
| CN104576614A (zh) | 半导体器件、半导体器件的测试结构和测试方法 | |
| CN118156253A (zh) | 半导体测试结构及半导体测试方法 | |
| CN101358999A (zh) | 探针组合体 | |
| CN103137606A (zh) | 电阻测试结构及方法 | |
| CN116884949A (zh) | 半导体测试结构 | |
| JP2010182932A (ja) | 半導体装置及び半導体装置の不良解析方法 | |
| KR100797690B1 (ko) | 인쇄회로기판 | |
| CN102023236A (zh) | 测试结构及测试方法 | |
| JPH0367358B2 (zh) | ||
| WO2017179836A1 (ko) | Cis 프로브카드 및 그 제작 방법 | |
| KR200416956Y1 (ko) | 가요성 인쇄회로기판을 이용하는 프로브 카드 | |
| JP2010045177A (ja) | 多層配線基板及び多層配線基板の試験方法 | |
| CN1249534A (zh) | 在晶片阶段内测试集成电路的方法和系统 | |
| CN113823643B (zh) | 阵列基板母板、阵列基板、显示面板及显示装置 | |
| CN110470978B (zh) | 一种pcb反焊盘的测试方法及测试装置 | |
| JPS6171691A (ja) | 分割用プリント基板の分割溝配設もれ検出方法 | |
| US20150262896A1 (en) | Evaluation element and wafer | |
| KR20080064250A (ko) | 초정밀 검사가 가능한 적층형 테스트 보드 | |
| JPH0447689A (ja) | Ｉｃタブ用ソケット | |
| CN118800763A (zh) | 半导体测试结构及其测试方法 | |
| US6535659B2 (en) | Electrical testing of waveguides |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |