CN116806448A - 包含磁性顶部触点的mram - Google Patents

包含磁性顶部触点的mram Download PDF

Info

Publication number
CN116806448A
CN116806448A CN202280011619.5A CN202280011619A CN116806448A CN 116806448 A CN116806448 A CN 116806448A CN 202280011619 A CN202280011619 A CN 202280011619A CN 116806448 A CN116806448 A CN 116806448A
Authority
CN
China
Prior art keywords
magnetic
liner
mram
mtj
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280011619.5A
Other languages
English (en)
Inventor
M·里佐洛
S·扎雷
V·V·梅塔
E·R·埃瓦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN116806448A publication Critical patent/CN116806448A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

披露了一种磁性随机存取存储器(MRAM)结构,该MRAM结构包含磁性衬垫(160),该磁性衬垫包含铁磁性材料,其位于磁性隧道结(MTJ)堆叠(140)与顶部触点(180)之间或可选金属硬掩模(150)之上。这使得磁性衬垫用作自变量以平衡MTJ堆叠中的磁参数以在MTJ层处实现零磁场。扩散阻挡衬垫(170)可能位于顶部触点(180)和磁性衬垫(160)之间。同样披露了对应的制造方法。

Description

包含磁性顶部触点的MRAM
技术领域
本发明涉及存储器件,更具体地,涉及磁性随机存取存储器(MRAM)。
背景技术
不同于常规随机存取存储器(RAM)芯片技术,磁性RAM(MRAM)不将数据存储为电荷,而是通过存储元件的磁极化来存储数据。通常,存储元件由被隧道层分开的两个铁磁层形成。铁磁层中的一个具有设置为特定极性的至少一个钉扎(pinned)磁极化(也称为‘参考’或‘固定’层)。另一铁磁层(或自由层)的磁极性被改变为表示“1”(即,与固定层反平行极性)或“0”(即,与固定层平行极性)。具有固定层、隧道层和自由层的器件是磁性隧道结(MTJ)。MTJ的电阻取决于自由层的磁极性与固定层的磁极性相比。存储器设备(诸如MRAM)可以从可单独寻址的MTJ阵列构建。
在磁隧道结(MTJ)中,电流感应的磁化是MRAM器件感兴趣的主要现象。因此,自由层(FL)上的平均外部磁场需要为零。为了做到这一点,参考层与薄的反铁磁层分离以具有相反的磁化,并且通过平衡这两个层来实现零磁场。两个层之间的平衡可能非常具有挑战性,并且通过在这些层的每中控制低至几埃的厚度来实现。此外,一些集成工艺流程(诸如IBE)可简单地改变参考层的尺寸并且改变平衡,即使在覆盖膜沉积之后通过非均匀地蚀刻其侧壁中的顶部和底部参考层来实现。
因此,在本领域中需要解决上述问题。
发明内容
从第一方面来看,本发明提供一种磁性随机存取存储器(MRAM)结构,包括:磁性隧道结堆叠;以及位于所述磁性隧道结堆叠和顶部触点之间的磁性衬垫,其中所述磁性衬垫包括铁磁性材料。
从另一方面来看,本发明提供一种磁性随机存取存储器(MRAM)结构,包括:磁性隧道结堆叠;在所述磁性隧道结堆叠上的金属;以及磁性衬垫,其位于所述金属的顶表面上,其中,所述磁性衬垫包括铁磁材料;
从另一方面来看,本发明提供一种磁性随机存取存储器(MRAM)结构,包括:磁性隧道结堆叠;在所述磁性隧道结堆叠上的金属;以及磁性衬垫,其位于所述金属的侧表面上,其中,所述磁性衬垫包括铁磁性材料。
从另一方面来看,本发明提供一种磁性随机存取存储器(MRAM)结构,包括:磁性隧道结堆叠;在所述磁性隧道结堆叠上的金属;所述磁性衬垫位于所述金属的顶面和侧面,所述磁性衬垫包括磁性材料。
从另一方面来看,本发明提供一种形成磁性随机存取存储器(MRAM)结构的方法,包括:在磁性隧道结堆叠上方形成磁性衬垫;以及在所述磁性衬垫上方形成顶部触点。
本发明的实施例可以包括磁随机存取存储器(MRAM)结构。MRAM结构可包含磁性隧道结堆叠。该MRAM结构可以包括位于该磁性隧道结堆叠与顶部触点之间的磁性衬垫,其中该磁性衬垫可以是铁磁性材料。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料可以是钴。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料可以是镍、铁、稀土元素或其组合。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料的厚度可为约1至约20nm。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,在顶部触点与磁性衬垫之间可存在扩散衬垫。这可改善磁性衬层的长期装置可靠性和功能。
在MRAM结构的实施例中,可存在位于金属触点与磁性隧道结堆叠之间的金属。这可改善磁性衬层的长期装置可靠性和功能。
本发明的实施例可以包括磁随机存取存储器(MRAM)结构。MRAM结构可包含磁性隧道结堆叠。MRAM结构可包含磁性隧道结堆叠上的金属。MRAM结构可包含位于金属的顶表面上的磁性衬层,其中所述磁性衬层可为铁磁性材料。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料可以是钴。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料可以是镍、铁、稀土元素或其组合。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料的厚度可为约1至约20nm。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,在顶部触点与磁性衬垫之间可存在扩散衬垫。这可改善磁性衬层的长期装置可靠性和功能。
本发明的实施例可以包括磁随机存取存储器(MRAM)结构。MRAM结构可包含磁性隧道结堆叠。MRAM结构可包含磁性隧道结堆叠上的金属。所述MRAM结构可包含位于所述金属的侧表面上的磁性衬层,其中所述磁性衬层可为铁磁性材料。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料可以是钴。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料可以是镍、铁、稀土元素或其组合。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料的厚度可为约1至约20nm。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,在顶部触点与磁性衬垫之间可存在扩散衬垫。这可改善磁性衬层的长期装置可靠性和功能。
本发明的实施例可以包括磁随机存取存储器(MRAM)结构。MRAM结构可包含磁性隧道结堆叠。MRAM结构可包含磁性隧道结堆叠上的金属。MRAM结构可包含位于金属的顶表面和侧表面上的磁性衬垫,其中所述磁性衬垫可为铁磁性材料。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料可以是钴。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料可以是镍、铁、稀土元素或其组合。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,铁磁材料的厚度可为约1至约20nm。这可使得磁衬层能够用作自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在MRAM结构的实施例中,在顶部触点与磁性衬垫之间可存在扩散衬垫。这可改善磁性衬层的长期装置可靠性和功能。
本发明的实施例可以包括一种形成磁性随机存取存储器(MRAM)结构的方法。该方法可以包括在磁性隧道结堆叠上方形成金属衬里。该方法可以包括在金属衬垫上方形成顶部触点。这可实现结构的形成,其中磁衬层充当自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在该方法的实施例中,铁磁材料可以是钴。这可实现结构的形成,其中磁衬层充当自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在该方法的实施例中,铁磁材料的厚度可以为约1至约20nm。这可实现结构的形成,其中磁衬层充当自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在所述方法的实施例中,在所述磁性隧道结堆叠上方形成所述磁性衬垫可以包括在位于所述磁性隧道结堆叠上方的金属硬掩模上选择性地形成所述磁性衬垫。这可实现结构的形成,其中磁衬层充当自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
在该方法的实施例中,可以去除位于金属硬掩模的顶表面上的磁性衬垫的一部分。这可实现结构的形成,其中磁衬层充当自变量以平衡MTJ膜堆叠中的许多磁参数以在MTJ层处实现零磁场。
附图说明
现在将参考如在以下附图中所展示的优选实施例仅通过实例的方式来描述本发明:
图1描绘根据示范性实施例的MRAM单元;
图2描绘根据示范性实施例的在金属硬掩模上沉积倒置的杯状磁性衬垫之后的MRAM单元;
图3描绘根据示范性实施例的在沉积衬垫之后的MRAM单元;
图4描绘根据示范性实施例的在形成顶部触点之后的MRAM单元;
图5描绘根据示范性实施例的MRAM单元;
图6描绘根据示范性实施例的在金属硬掩模上沉积磁性衬垫之后的MRAM单元;
图7描绘根据示范性实施例的在沉积主要平坦衬垫之后的MRAM单元;
图8描绘根据示范性实施例的在形成顶部触点之后的MRAM单元;
图9描绘根据示范性实施例的MRAM单元;
图10描绘根据示范性实施例的在金属硬掩模周围沉积环形磁性衬垫之后的MRAM单元;
图11描绘根据示例性实施方式的在沉积衬垫之后的MRAM单元;以及
图12描绘根据示范性实施例的在形成顶部触点之后的MRAM单元。
附图的元件不一定按比例绘制,并且不旨在描述本发明的具体参数。为了清楚和易于说明,元件的尺寸可被放大。应参考详细说明以获得准确的尺寸。附图旨在仅描述本发明的典型实施例,因此不应被视为限制本发明的范围。在附图中,相同的标号表示相同的元件。
具体实施方式
现在将参考附图在本文中更全面地描述示例性实施方式,在附图中示出了示例性实施方式。然而,本公开可以以许多不同的形式体现,并且不应被解释为局限于本文所阐述的示例性实施方式。相反,提供这些示例性实施方式使得本公开将是彻底和完整的,并且将本公开的范围传达给本领域技术人员。在描述中,可省略众所周知的特征和技术的细节以避免不必要地使所呈现的实施例模糊。
出于下文描述的目的,诸如“上”、“下”、“右”、“左”、“竖直”、“水平”、“顶部”、“底部”及其派生词的术语应当涉及如在附图中定向的所公开的结构和方法。诸如“上方”、“覆盖”、“顶部”、“在顶部”、“定位在…上”或者“定位在…顶部”的术语意指诸如第一结构的第一元件存在于诸如第二结构的第二元件上,其中,诸如界面结构的中间元件可存在于第一元件与第二元件之间。术语“直触点点”是指诸如第一结构的第一元件和诸如第二结构的第二元件在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。
为了不模糊本发明的实施例的呈现,在以下详细描述中,本领域已知的一些处理步骤或操作可能已经被组合在一起用于呈现和用于说明的目的,并且在一些情况下可能尚未被详细描述。在其他情况下,可能根本不描述本领域已知的一些处理步骤或操作。应当理解,以下描述更注重本发明的各个实施例的区别特征或元件。
通过向MTJ堆叠的触点添加选择性金属衬垫,可创建额外的可调谐参数以平衡自由层上的磁场。
图1描绘了起始磁性随机存取存储器(MRAM)。MRAM装置位于半导体装置的Mx层100上。MRAM设备可包括底部触点120、扩散阻挡层130、磁性隧道结(MTJ)堆叠140和金属硬掩模150。MRAM器件可以通过ILD 110与周围器件隔离。
Mx层100可包含底层布线、存储器或逻辑装置。这种底层结构在MRAM是其一部分的半导体器件的计算或运行中使用包含在MRAM中的状态。
ILD 110可以选自下组,该组由以下各项组成:含硅材料,例如SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH和SiCH化合物;上述含硅材料,其中一些或全部的Si被碳掺杂的氧化物替换;无机氧化物;无机聚合物;混合聚合物;有机聚合物,例如聚酰胺或SiLKTM;其他含碳材料;有机无机材料,例如旋涂玻璃和基于倍半硅氧烷的材料;以及类金刚石碳(DLC),也称为无定形氢化碳,α-C:H)。对于ILD 110的附加选择包括以多孔形式或在加工期间改变为多孔和/或可渗透到为非多孔和/或不可渗透的形式的任何前述材料。在当前实施例中,ILD110中的沟槽在金属硬掩模150的顶部下方延伸,这使得金属衬垫160能够沿金属硬掩模150的侧面向下形成。沟槽沿着金属硬掩模150的高度的距离可以是金属硬掩模150的高度的5%-50%。
底部触点120可以包括到位于整个半导体器件中的其他器件的连接。底部触头120可包括诸如铜、铝、氮化钛、氮化钽或钨的材料。
扩散阻挡层130可以是阻挡原子或离子从MTJ堆叠140迁移到底部触点120中或者反之亦然的任何导电材料。例如,扩散阻挡层130可以由诸如钽、钛、钨、氮化钨、镍、铂、钌等的金属形成。
MTJ堆叠140包括由薄绝缘隧道势垒层分隔开的两层铁磁材料。绝缘隧道阻挡层足够薄,使得电荷载流子的量子机械隧穿发生在铁磁电极之间。隧穿过程是电子自旋相关的,这意味着横跨结的隧穿电流取决于铁磁材料的自旋相关的电子属性,并且是两个铁磁层的磁矩(磁化方向)的相对取向的函数。两个铁磁层被设计为对磁场具有不同的响应,使得其力矩的相对定向可随外部磁场而变化。MTJ可用作(例如)非易失性磁性随机存取存储器(MRAM)阵列中的存储器单元,且可用作(例如)磁场传感器,例如磁性记录磁盘驱动器中的磁阻读取头。铁磁层材料可以是展现磁性的任何合适的材料、材料的组合、或合金,诸如铁磁材料或包括CoFe、CoFeB、NiFe等的铁磁薄膜。绝缘层可以是任何合适的材料或可以是绝缘的并且允许隧穿穿过绝缘层的材料的组合,诸如
MRAM是使用隧道磁阻(TMR)来存储信息的一种类型的固态存储器。MRAM由被称为磁性隧道结(MTJ)的磁阻式存储器元件的电连接阵列构成。每个MTJ包括具有可变的磁化方向的自由层和具有不变的磁化方向的固定层。自由层和固定层各自包括磁性材料层并且由绝缘的非磁性隧道势垒分隔开。MTJ通过切换自由层的磁化状态来存储信息。当自由层的磁化方向平行于固定层的磁化方向时,MTJ处于低电阻状态。当自由层的磁化方向反平行于固定层的磁化方向时,MTJ处于高电阻状态。MTJ的电阻差可用于表示逻辑‘1’或‘0’,从而存储位信息。MTJ的TMR确定高电阻状态与低电阻状态之间的电阻差。高电阻状态与低电阻状态之间的相对高差异促进MRAM中的读取操作。
金属硬掩模150可以是用于在形成期间限定MTJ堆叠140的覆盖区的金属层。金属硬掩模150可以是氮化钽、氮化钛、氮化钨、钌/氮化钌、氮化钴、钼族金属氮化物、它们的纯金属对应物等。
参照图2,磁性衬垫160选择性地沉积在金属硬掩模150的表面上。可以通过原子层沉积(ALD)、化学气相沉积(CVD)、或者可以在金属硬掩模150上选择性地沉积磁性衬垫160而不在ILD 110上沉积磁性衬垫的任何其他合适的技术来执行磁性衬垫160的沉积。磁衬层160可为能够在MTJ堆叠140上施加磁场的铁磁衬层。磁性衬垫160可由例如钴、镍、铁、稀土元素或其组合的材料制成。磁衬层可以具有约1至20nm的厚度并且可以延伸金属硬掩模150的高度的5%-50%。
参考图3,可以在磁性衬垫上并且沿着沟槽的侧壁沉积衬垫170。类似于扩散阻挡层130,衬垫170可以包括能够阻挡原子或离子迁移出或进入磁性衬垫160的材料。衬垫可由例如钽或氮化钽制成,且可包含一层或多层衬垫材料。衬垫170可使用填充沉积技术形成,例如电镀、无电电镀、化学气相沉积、物理气相沉积或方法的组合。
参照图4,沟槽可以填充有顶部触点180。顶部触点180可以被选择为低电阻金属,诸如例如Al、W、Cu、TiN、TaN或其他合适的材料。可以使用诸如电镀、化学镀、化学气相沉积、物理气相沉积的填充技术或方法的组合来形成顶部触点180。顶部触点180可形成为沟槽或过孔的一部分,并且可连接到半导体芯片的较高层上的附加布线。
在图1-4中概述的步骤之后,存在MRAM单元,所述MRAM单元具有通过金属硬掩模150与MTJ堆叠140分开的磁性衬垫160。MTJ堆叠140可通过扩散势垒130与底部触点120分离。磁性衬垫160可通过衬垫170与顶部触点180分离。磁衬层160可以位于金属硬掩模160的延伸越过ILD 110的所有部分上。这可使得磁衬层160能够平衡MTJ堆叠140的自由层上的磁场以便在该层处实现O磁场。这可使得磁衬层能够充当自变量以平衡MTJ膜堆叠中的许多磁参数。
图5描绘了起始磁性随机存取存储器(MRAM)。MRAM装置位于半导体装置的Mx层200上。MRAM器件可以包括底部触点220、扩散阻挡层230、磁性隧道结(MTJ)堆叠240和金属硬掩模250。MRAM器件可以通过ILD 210与周围器件隔离。
Mx层200可包含底层布线、存储器或逻辑装置。这种底层结构在MRAM是其一部分的半导体器件的计算或运行中使用包含在MRAM中的状态。
ILD 210可选自由以下材料组成的群组:含硅材料,例如SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH和SiCH化合物;上述含硅材料,其中一些或全部的Si被碳掺杂的氧化物替换;无机氧化物;无机聚合物;混合聚合物;有机聚合物,例如聚酰胺或SiLKTM;其他含碳材料;有机无机材料,例如旋涂玻璃和基于硅倍半氧烷的材料;以及类金刚石碳(DLC),也称为无定形氢化碳,α-C:H)。对于ILD 210的附加选择包括以多孔形式或在加工期间改变为多孔和/或可渗透或非多孔和/或不可渗透的形式的任何前述材料。在ILD 110中形成的沟槽的底部基本上与金属硬掩模250的顶表面共面。
底部触点220可以包括到遍及半导体器件定位的其他设备的连接。底部触点220可以包括诸如铜、铝、氮化钛、氮化钽或钨的材料。
扩散阻挡层230可以是阻挡原子或离子迁移出MTJ堆叠240进入底部触点220或反之亦然的任何导电材料。例如,扩散阻挡层230可由诸如钽、钛、钨、氮化钨、镍、铂、钌等的金属形成。
MTJ堆叠240包括由薄绝缘隧道阻挡层分隔开的两层铁磁性材料。绝缘隧道阻挡层足够薄,使得电荷载流子的量子机械隧穿发生在铁磁电极之间。隧穿过程是电子自旋相关的,这意味着横跨结的隧穿电流取决于铁磁材料的自旋相关的电子属性,并且是两个铁磁层的磁矩(磁化方向)的相对取向的函数。两个铁磁层被设计为对磁场具有不同的响应,使得其力矩的相对定向可随外部磁场而变化。MTJ可用作(例如)非易失性磁性随机存取存储器(MRAM)阵列中的存储器单元,且可用作(例如)磁场传感器,例如磁性记录磁盘驱动器中的磁阻读取头。铁磁层材料可以是展现磁性的任何合适的材料、材料的组合、或合金,诸如铁磁材料或包括CoFe、CoFeB、NiFe等的铁磁薄膜。绝缘层可以是任何合适的材料或可以是绝缘的并且允许隧穿穿过绝缘层的材料的组合,诸如
MRAM是使用隧道磁阻(TMR)来存储信息的一种类型的固态存储器。MRAM由被称为磁性隧道结(MTJ)的磁阻式存储器元件的电连接阵列构成。每个MTJ包括具有可变的磁化方向的自由层和具有不变的磁化方向的固定层。自由层和固定层各自包括磁性材料层并且由绝缘的非磁性隧道势垒分隔开。MTJ通过切换自由层的磁化状态来存储信息。当自由层的磁化方向平行于固定层的磁化方向时,MTJ处于低电阻状态。当自由层的磁化方向反平行于固定层的磁化方向时,MTJ处于高电阻状态。MTJ的电阻差可用于表示逻辑‘1’或‘0’,从而存储位信息。MTJ的TMR确定高电阻状态与低电阻状态之间的电阻差。高电阻状态与低电阻状态之间的相对高差异促进MRAM中的读取操作。
金属硬掩模250可以是用于在形成期间定义MTJ栈240的覆盖区的金属层。金属硬掩模250可以是氮化钽、氮化钛、氮化钨、钌/氮化钌、氮化钴、钼族金属氮化物、它们的纯金属对应物等。
参考图6,在金属硬掩模250的表面上选择性地沉积磁性衬垫260。可以通过原子层沉积(ALD)、化学气相沉积(CVD)、或者可以在金属硬掩模250上选择性地沉积磁衬层260而不在ILD 210上沉积磁衬层的任何其他合适的技术来执行磁衬层260的沉积。磁衬层260可为能够在MTJ堆叠240上施加磁场的铁磁衬层。磁性衬层260可由例如钴、镍、铁、稀土元素或其组合的材料制成。磁衬层可以具有约2至20nm的厚度并且可以延伸金属硬掩模250的高度的5%-50%。
参考图7,衬垫270可以沉积在磁性衬垫上并且沿着沟槽的侧壁。类似于扩散阻挡层230,衬垫270可包括能够阻挡原子或离子迁移出磁性衬垫260的材料。衬垫可由例如钽或氮化钽制成,且可包含一层或多层衬垫材料。衬垫270可使用诸如电镀、化学镀、化学气相沉积、物理气相沉积的填充技术或方法的组合来形成。
参考图8,沟槽可填充有顶部触点280。顶部触点280可以被选择为低电阻金属,诸如例如Al、W、Cu、TiN、TaN或其他合适的材料。可使用诸如电镀、化学镀、化学气相沉积、物理气相沉积的填充技术或方法的组合来形成顶部触点280。顶部触点280可以形成为沟槽或过孔的一部分并且可以连接至半导体芯片的较高层级上的附加布线。
在图5-8中概述的步骤之后,存在MRAM单元,该MRAM单元具有通过金属硬掩模250与MTJ堆叠240分离的磁性衬垫260。MTJ堆叠240可以通过扩散势垒230与底触点部220分隔开。磁性衬垫260可通过衬垫270与顶部触点280分离。磁性衬层260可位于金属硬掩模260的顶表面上。这可使得磁衬层260能够平衡MTJ堆叠240的自由层上的磁场以便在该层处实现O磁场。这可使得磁衬层能够充当自变量以平衡MTJ膜堆叠中的许多磁参数。
图9描绘了起始磁性随机存取存储器(MRAM)。MRAM装置位于半导体装置的Mx层300上。MRAM设备可包括底部触点320、扩散势垒330、磁性隧道结(MTJ)堆叠340和金属硬掩模350。MRAM器件可以通过ILD 310与周围器件隔离。
Mx层300可包含底层布线、存储器或逻辑装置。这种底层结构在MRAM是其一部分的半导体器件的计算或运行中使用包含在MRAM中的状态。
ILD 310可选自由以下材料组成的群组:含硅材料,例如SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH和SiCH化合物,上述含硅材料具有部分或全部的Si被碳掺杂的氧化物替换,无机氧化物,无机聚合物,混合聚合物,有机聚合物,例如聚酰胺或SiLKTM,其他含碳材料,有机无机材料,例如旋涂玻璃和基于硅倍半氧烷的材料,以及类金刚石碳(DLC),也称为无定形氢化碳,α-C:H)。对于ILD 310的附加选择包括以多孔形式或在加工期间改变为多孔和/或可渗透或非多孔和/或不可渗透的形式的任何前述材料。在当前实施例中,ILD 110中的沟槽在金属硬掩模150的顶部下方延伸,这使得金属衬垫160能够沿金属硬掩模150的侧面向下形成。沟槽沿着金属硬掩模150的高度的距离可以是金属硬掩模150的高度的5%-50%。
底部触点320可以包括到位于整个半导体器件中的其他器件的连接。底部触点320可包括诸如铜、铝、氮化钛、氮化钽或钨的材料。
扩散阻挡层330可以是阻挡原子或离子从MTJ堆叠340迁移出进入底部触点320或反之亦然的任何导电材料。例如,扩散阻挡层330可以由诸如钽、钛、钨、氮化钨、镍、铂、钌等的金属形成。
MTJ堆叠340包括由薄绝缘隧道阻挡层分隔开的两层铁磁材料。绝缘隧道阻挡层足够薄,使得电荷载流子的量子机械隧穿发生在铁磁电极之间。隧穿过程是电子自旋相关的,这意味着横跨结的隧穿电流取决于铁磁材料的自旋相关的电子属性,并且是两个铁磁层的磁矩(磁化方向)的相对取向的函数。两个铁磁层被设计为对磁场具有不同的响应,使得其力矩的相对定向可随外部磁场而变化。MTJ可用作(例如)非易失性磁性随机存取存储器(MRAM)阵列中的存储器单元,且可用作(例如)磁场传感器,例如磁性记录磁盘驱动器中的磁阻读取头。铁磁层材料可以是展现磁性的任何合适的材料、材料的组合、或合金,诸如铁磁材料或包括CoFe、CoFeB、NiFe等的铁磁薄膜。绝缘层可以是任何合适的材料或可以是绝缘的并且允许隧穿穿过绝缘层的材料的组合,诸如
MRAM是使用隧道磁阻(TMR)来存储信息的一种类型的固态存储器。MRAM由被称为磁性隧道结(MTJ)的磁阻式存储器元件的电连接阵列构成。每个MTJ包括具有可变的磁化方向的自由层和具有不变的磁化方向的固定层。自由层和固定层各自包括磁性材料层并且由绝缘的非磁性隧道势垒分隔开。MTJ通过切换自由层的磁化状态来存储信息。当自由层的磁化方向平行于固定层的磁化方向时,MTJ处于低电阻状态。当自由层的磁化方向反平行于固定层的磁化方向时,MTJ处于高电阻状态。MTJ的电阻差可用于表示逻辑‘1’或‘0’,从而存储位信息。MTJ的TMR确定高电阻状态与低电阻状态之间的电阻差。高电阻状态与低电阻状态之间的相对高差异促进MRAM中的读取操作。
金属硬掩模350可以是用于在形成期间定义MTJ堆叠340的覆盖区的金属层。金属硬掩模350可以是氮化钽、氮化钛、氮化钨、钌/氮化钌、氮化钴、钼族金属氮化物、它们的纯金属对应物等。
参照图10,磁性衬垫360选择性地沉积在金属硬掩模350的表面上。可以通过原子层沉积(ALD)、化学气相沉积(CVD)、或者可以在金属硬掩模350上选择性地沉积磁性衬垫360而不在ILD 310上沉积磁性衬垫的任何其他合适的技术来执行磁性衬垫360的沉积。磁衬层360可为能够在MTJ堆叠340上施加磁场的铁磁衬层。磁性衬垫360可由例如钴、镍、铁、稀土元素或其组合的材料制成。磁性衬垫可以具有大约3nm至30nm的厚度并且可以延伸金属硬掩模350的高度的5%-50%。在选择性沉积之后,可以执行各向异性蚀刻(诸如RIE)以从金属硬掩模250的顶表面去除磁性材料。
参照图11,衬垫370可以沉积在磁性衬垫上并且沿着沟槽的侧壁。类似于扩散阻挡层330,衬垫370可以包括能够阻挡原子或离子迁移出磁性衬垫360的材料。衬垫可由例如钽或氮化钽制成,且可包含一层或多层衬垫材料。衬垫370可使用诸如电镀、化学镀、化学气相沉积、物理气相沉积的填充技术或方法的组合来形成。
参照图12,沟槽可填充有顶部触点380。顶部触点380可以被选择为低电阻金属,诸如例如Al、W、Cu、TiN、TaN或其他合适的材料。可以使用诸如电镀、化学镀、化学气相沉积、物理气相沉积的填充技术或方法的组合来形成顶部触点380。顶部触点380可以形成为沟槽或过孔的一部分,并且可以连接至半导体芯片的较高层上的附加布线。
在图9-12中概述的步骤之后,存在MRAM单元,该MRAM单元具有通过金属硬掩模350与MTJ堆叠340分开的磁性衬垫360。MTJ堆叠340可通过扩散势垒330与底触点320分离。磁性衬垫360可通过衬垫370与顶部触点380分离。磁性衬垫360可以位于金属硬掩模360的侧壁的延伸超过ILD 310的部分上。这可使得磁衬层360能够平衡MTJ堆叠340的自由层上的磁场以便在该层处实现0磁场。这可使得磁衬层能够充当自变量以平衡MTJ膜堆叠中的许多磁参数。
已经出于说明的目的呈现了本发明的各种实施方式的描述,但并不旨在是详尽的或者限于所公开的实施方式。在不脱离所描述的实施例的范围的情况下,许多修改和变化对于本领域普通技术人员来说是显而易见的。在此所使用的术语被选择来最好地解释实施例的原理、实际应用或对在市场中发现的技术的技术改进、或使得本领域普通技术人员能够理解在此所披露的实施例。因此,本发明旨在不限于所描述和展示的确切形式和细节,而是落入所附权利要求书的范围内。

Claims (14)

1.一种磁性随机存取存储器(MRAM)结构,包括:
磁性隧道结堆叠;以及
位于所述磁性隧道结堆叠和顶部触点之间的磁性衬垫,其中所述磁性衬垫包括铁磁性材料。
2.如权利要求1所述的结构,其中所述铁磁材料包括从由钴、镍、铁、稀土元素构成的组中选择的至少一种材料。
3.如在前权利要求中任一项所述的结构,其中,所述铁磁性材料的厚度为约1nm至约20nm。
4.如在前权利要求中任一项所述的结构,进一步包括位于所述顶部触点与所述磁性衬垫之间的扩散衬垫。
5.如在前权利要求中任一项所述的结构,进一步包括位于所述磁性衬垫与所述磁性隧道结堆叠之间的金属。
6.如权利要求5所述的结构,其中
所述磁性衬垫位于所述金属的顶表面上。
7.如权利要求5或6之一所述的结构,
其中,所述磁性衬垫位于所述金属的侧表面上。
8.一种形成磁性随机存取存储器(MRAM)结构的方法,包括:
形成磁性隧道结堆叠;
在所述磁性隧道结堆叠上方形成磁性衬垫;以及
在所述磁性衬层上方形成顶部触点,其中所述磁性衬层包括铁磁材料。
9.如权利要求8所述的方法,其中所述铁磁材料包括从由钴、镍、铁、稀土元素构成的组中选择的至少一种材料。
10.如权利要求8或9之一所述的方法,其进一步包括在所述磁性衬垫与所述磁性隧道结堆叠之间形成金属硬掩模。
11.如权利要求11所述的方法,进一步包括:
在所述金属硬掩模的顶表面上形成所述磁性衬垫。
12.如权利要求10或11之一所述的方法,进一步包括
在所述金属硬掩模的侧表面上形成所述磁性衬垫。
13.如权利要求10至12中任一项所述的方法,其进一步包括移除所述磁性衬层的位于所述金属硬掩模的顶表面上的部分。
14.如权利要求8至13中任一项的方法,其中所述磁性衬垫的厚度为约1nm至约20nm。
CN202280011619.5A 2021-01-27 2022-01-14 包含磁性顶部触点的mram Pending CN116806448A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/248,479 2021-01-27
US17/248,479 US11665974B2 (en) 2021-01-27 2021-01-27 MRAM containing magnetic top contact
PCT/EP2022/050731 WO2022161792A1 (en) 2021-01-27 2022-01-14 Mram containing magnetic top contact

Publications (1)

Publication Number Publication Date
CN116806448A true CN116806448A (zh) 2023-09-26

Family

ID=80218375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280011619.5A Pending CN116806448A (zh) 2021-01-27 2022-01-14 包含磁性顶部触点的mram

Country Status (5)

Country Link
US (1) US11665974B2 (zh)
EP (1) EP4285419A1 (zh)
JP (1) JP2024505125A (zh)
CN (1) CN116806448A (zh)
WO (1) WO2022161792A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11665974B2 (en) 2021-01-27 2023-05-30 International Business Machines Corporation MRAM containing magnetic top contact
US11942126B2 (en) * 2021-05-26 2024-03-26 International Business Machines Corporation Selectively biasing magnetoresistive random-access memory cells

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US735351A (en) * 1900-10-30 1903-08-04 Krupp Gmbh Cartridge-shell.
US6803615B1 (en) * 2001-02-23 2004-10-12 Western Digital (Fremont), Inc. Magnetic tunnel junction MRAM with improved stability
US6707083B1 (en) * 2002-07-09 2004-03-16 Western Digital (Fremont), Inc. Magnetic tunneling junction with improved power consumption
US7033881B2 (en) 2004-06-15 2006-04-25 International Business Machines Corporation Method for fabricating magnetic field concentrators as liners around conductive wires in microelectronic devices
US7304360B2 (en) * 2005-07-12 2007-12-04 Magic Technologies, Inc. Method of forming super-paramagnetic cladding material on conductive lines of MRAM devices
US7772663B2 (en) * 2007-02-21 2010-08-10 International Business Machines Corporation Method and apparatus for bitline and contact via integration in magnetic random access memory arrays
US20090218644A1 (en) * 2008-02-29 2009-09-03 Gill Yong Lee Integrated Circuit, Memory Device, and Method of Manufacturing an Integrated Circuit
US7442647B1 (en) * 2008-03-05 2008-10-28 International Business Machines Corporation Structure and method for formation of cladded interconnects for MRAMs
US7782660B2 (en) * 2008-03-20 2010-08-24 International Business Machines Corporation Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors
US8557610B2 (en) 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
WO2014164520A1 (en) * 2013-03-11 2014-10-09 Dafna Beery Magnetic random access memory cells with isolating liners
US9564403B2 (en) 2013-09-27 2017-02-07 Infineon Technologies Ag Magnetic shielding of perpendicular STT-MRAM
US9472749B2 (en) 2014-03-20 2016-10-18 International Business Machines Corporation Armature-clad MRAM device
US9230565B1 (en) 2014-06-24 2016-01-05 Western Digital (Fremont), Llc Magnetic shield for magnetic recording head
US9559294B2 (en) * 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US10096768B2 (en) 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
KR102473663B1 (ko) * 2015-10-01 2022-12-02 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US10446607B2 (en) * 2016-12-28 2019-10-15 GLOBALFOUNDARIES Singapore Pte. Ltd. Integrated two-terminal device with logic device for embedded application
AU2018317641B2 (en) * 2017-08-17 2021-09-30 Inventio Ag Elevator system
WO2019066792A1 (en) * 2017-09-27 2019-04-04 Intel Corporation INTEGRATED CIRCUIT COMPONENTS WITH FACIAL STRUCTURES
US10854809B2 (en) 2017-12-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. STT-MRAM heat sink and magnetic shield structure design for more robust read/write performance
CN111969103B (zh) * 2019-05-20 2023-10-10 联华电子股份有限公司 半导体元件及其制作方法
CN117858513A (zh) * 2019-05-31 2024-04-09 联华电子股份有限公司 磁阻式随机存取存储器
US11444238B2 (en) * 2020-05-14 2022-09-13 International Business Machines Corporation Scalable heat sink and magnetic shielding for high density MRAM arrays
US11672180B2 (en) * 2020-08-11 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
US20220180911A1 (en) * 2020-12-07 2022-06-09 International Business Machines Corporation External magnetic bottom contact structure for mram
US11665974B2 (en) 2021-01-27 2023-05-30 International Business Machines Corporation MRAM containing magnetic top contact
US11849647B2 (en) * 2021-03-04 2023-12-19 International Business Machines Corporation Nonmetallic liner around a magnetic tunnel junction

Also Published As

Publication number Publication date
JP2024505125A (ja) 2024-02-05
WO2022161792A1 (en) 2022-08-04
US20220238794A1 (en) 2022-07-28
US11665974B2 (en) 2023-05-30
EP4285419A1 (en) 2023-12-06

Similar Documents

Publication Publication Date Title
US11631806B2 (en) Method of integration of a magnetoresistive structure
US11011697B2 (en) Faceted sidewall magnetic tunnel junction structure
US7183130B2 (en) Magnetic random access memory and method of fabricating thereof
US7459739B2 (en) Double density MRAM with planar processing
JP4555780B2 (ja) 高密度及び高プログラミング効率のmram設計
KR20180133278A (ko) 반도체 장치 및 그 제조 방법
US20100109085A1 (en) Memory device design
CN116806448A (zh) 包含磁性顶部触点的mram
JP2024523775A (ja) 側壁ポリマースペーサを有するワイドベース磁気トンネル接合デバイス
CN117413627A (zh) 具有低电阻率自旋霍尔效应(she)写入线的自旋轨道扭矩(sot)磁阻随机存取存储器(mram)
CN109545958A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545745A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN118202819A (zh) 具有最小杂散场的磁性隧道结器件
US11018184B2 (en) Magnetoresistive random access memory with particular shape of dielectric layer
CN116391227A (zh) 基于mtj的模拟存储器器件
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
US11729996B2 (en) High retention eMRAM using VCMA-assisted writing
US20230403948A1 (en) Magneto-resistive random-access memory (mram) devices and methods of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination