JP2024505125A - 磁気頂部コンタクトを含むmram - Google Patents

磁気頂部コンタクトを含むmram Download PDF

Info

Publication number
JP2024505125A
JP2024505125A JP2023540049A JP2023540049A JP2024505125A JP 2024505125 A JP2024505125 A JP 2024505125A JP 2023540049 A JP2023540049 A JP 2023540049A JP 2023540049 A JP2023540049 A JP 2023540049A JP 2024505125 A JP2024505125 A JP 2024505125A
Authority
JP
Japan
Prior art keywords
magnetic
liner
mram
mtj
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023540049A
Other languages
English (en)
Inventor
リッツォーロ、マイケル
ゼア、サーバ
メータ、ビラト、バサフ
エバーツ、エリック、レイモンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2024505125A publication Critical patent/JP2024505125A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本発明の一実施形態は、磁気ランダム・アクセス・メモリ(MRAM)構造体およびその構造体を作製する方法を含むことができる。MRAM構造体は、磁気トンネル接合スタックを含むことができる。MRAM構造体は、磁気トンネル接合スタックと頂部コンタクトとの間に配置された磁気ライナを含むことができ、磁気ライナは強磁性材料であってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。

Description

本発明は、メモリ・デバイスに関し、より詳細には、磁気ランダム・アクセス・メモリ(MRAM)に関する。
従来のランダム・アクセス・メモリ(RAM)チップ技術とは異なり、磁気RAM(MRAM)は、電荷としてデータを記憶せず、代わりに、記憶素子の磁気分極によってデータを記憶する。典型的には、記憶素子は、トンネル層によって分離された2つの強磁性層から形成されている。強磁性層の一方は、特定の極性に設定された少なくとも1つのピン止めされた磁気分極(「参照」層または「固定」層としても知られている)を有する。もう一方の強磁性層(または自由層)の磁気極性は、「1」(すなわち、固定層に対して逆平行の極性)または「0」(すなわち、固定層に対して平行の極性)のいずれかを表すように変更される。固定層、トンネル層、および自由層を有する1つのデバイスは、磁気トンネル接合(MTJ)である。MTJの電気抵抗は、固定層の磁気極性と比較した自由層の磁気極性に依存する。MRAMなどのメモリ・デバイスは、個々にアドレス指定可能なMTJのアレイから構築することができる。
磁気トンネル接合(MTJ)において、電流誘起磁化がMRAMデバイスにとって関心のある主な現象である。そのため、自由層(FL)に対する平均外部磁場はゼロである必要がある。そうするために、参照層は、反対方向の磁化を有するように薄い反強磁性層で分離され、これらの2つの層をバランスさせることによってゼロ磁場を達成する。2つの層間のバランスをとることは、非常に困難な場合があり、これらの層のそれぞれの厚さを数オングストロームにまで制御することによって行われている。さらに、IBEなどの一部の統合プロセス・フローは、頂部参照層および底部参照層をそれらの側壁において不均一にエッチングすることによって、ブランケット膜の堆積後であっても、参照層のサイズを単純に修正し、バランスを変更することができる。
したがって、当技術分野では、前述の問題に対処する必要がある。
第1の態様から見ると、本発明は、磁気トンネル接合スタックと、磁気トンネル接合スタックと頂部コンタクトとの間に配置された磁気ライナとを備え、磁気ライナが強磁性材料を含む、磁気ランダム・アクセス・メモリ(MRAM)構造体を提供する。
さらなる態様から見ると、本発明は、磁気トンネル接合スタックと、磁気トンネル接合スタック上の金属と、金属の頂面に配置された磁気ライナとを備え、磁気ライナが強磁性材料を含む、磁気ランダム・アクセス・メモリ(MRAM)構造体を提供する。
さらなる態様から見ると、本発明は、磁気トンネル接合スタックと、磁気トンネル接合スタック上の金属と、金属の側面に配置された磁気ライナとを備え、磁気ライナが強磁性材料を含む、磁気ランダム・アクセス・メモリ(MRAM)構造体を提供する。
さらなる態様から見ると、本発明は、磁気トンネル接合スタックと、磁気トンネル接合スタック上の金属と、金属の頂面および側面に配置された磁気ライナとを備え、磁気ライナが磁性材料を含む、磁気ランダム・アクセス・メモリ(MRAM)構造体を提供する。
さらなる態様から見ると、本発明は、磁気トンネル接合スタックの上方に磁気ライナを形成することと、磁気ライナの上方に頂部コンタクトを形成することとを含む、磁気ランダム・アクセス・メモリ(MRAM)構造体を形成する方法を提供する。
本発明の一実施形態は、磁気ランダム・アクセス・メモリ(MRAM)構造体を含むことができる。MRAM構造体は、磁気トンネル接合スタックを含むことができる。MRAM構造体は、磁気トンネル接合スタックと頂部コンタクトとの間に配置された磁気ライナを含むことができ、磁気ライナは強磁性材料であってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料は、コバルトであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料は、ニッケル、鉄、希土類元素、またはそれらの組合せであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料の厚さは、約1~約20nmであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、頂部コンタクトと磁気ライナとの間に拡散ライナが存在してもよい。これにより、磁気ライナの長期的なデバイス信頼性および機能を向上させることができる。
MRAM構造体の一実施形態では、金属コンタクトと磁気トンネル接合スタックとの間に配置された金属が存在してもよい。これにより、磁気ライナの長期的なデバイス信頼性および機能を向上させることができる。
本発明の一実施形態は、磁気ランダム・アクセス・メモリ(MRAM)構造体を含むことができる。MRAM構造体は、磁気トンネル接合スタックを含むことができる。MRAM構造体は、磁気トンネル接合スタック上に金属を含むことができる。MRAM構造体は、金属の頂面に配置された磁気ライナを含むことができ、磁気ライナは、強磁性材料であってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料は、コバルトであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料は、ニッケル、鉄、希土類元素、またはそれらの組合せであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料の厚さは、約1~約20nmであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、頂部コンタクトと磁気ライナとの間に拡散ライナが存在してもよい。これにより、磁気ライナの長期的なデバイス信頼性および機能を向上させることができる。
本発明の一実施形態は、磁気ランダム・アクセス・メモリ(MRAM)構造体を含むことができる。MRAM構造体は、磁気トンネル接合スタックを含むことができる。MRAM構造体は、磁気トンネル接合スタック上に金属を含むことができる。MRAM構造体は、金属の側面に配置された磁気ライナを含むことができ、磁気ライナは、強磁性材料であってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料は、コバルトであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料は、ニッケル、鉄、希土類元素、またはそれらの組合せであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料の厚さは、約1~約20nmであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、頂部コンタクトと磁気ライナとの間に拡散ライナが存在してもよい。これにより、磁気ライナの長期的なデバイス信頼性および機能を向上させることができる。
本発明の一実施形態は、磁気ランダム・アクセス・メモリ(MRAM)構造体を含むことができる。MRAM構造体は、磁気トンネル接合スタックを含むことができる。MRAM構造体は、磁気トンネル接合スタック上に金属を含むことができる。MRAM構造体は、金属の頂面および側面に配置された磁気ライナを含むことができ、磁気ライナは、強磁性材料であってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料は、コバルトであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料は、ニッケル、鉄、希土類元素、またはそれらの組合せであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、強磁性材料の厚さは、約1~約20nmであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
MRAM構造体の一実施形態では、頂部コンタクトと磁気ライナとの間に拡散ライナが存在してもよい。これにより、磁気ライナの長期的なデバイス信頼性および機能を向上させることができる。
本発明の一実施形態は、磁気ランダム・アクセス・メモリ(MRAM)構造体を形成する方法を含むことができる。本方法は、磁気トンネル接合スタックの上方に金属ライナを形成することを含むことができる。本方法は、金属ライナの上方に頂部コンタクトを形成することを含むことができる。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用する構造体を形成することを可能にすることができる。
本方法の一実施形態では、強磁性材料は、コバルトであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用する構造体を形成することを可能にすることができる。
本方法の一実施形態では、強磁性材料の厚さは、約1~約20nmであってもよい。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用する構造体を形成することを可能にすることができる。
本方法の一実施形態において、磁気トンネル接合スタックの上方に磁気ライナを形成することは、磁気トンネル接合スタックの上方に配置された金属ハード・マスク上に磁気ライナを選択的に形成することを含むことができる。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用する構造体を形成することを可能にすることができる。
本方法の一実施形態において、金属ハード・マスクの頂面に配置された磁気ライナの一部を除去することができる。これにより、MTJ層においてゼロ磁場を達成するために、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用する構造体を形成することを可能にすることができる。
本発明は、ここで、以下の図面に示されるような好ましい実施形態を参照して、単なる例として説明される。
例示的な実施形態によるMRAMセルを示す図である。 例示的な実施形態による、金属ハード・マスク上に逆カップ形状の磁気ライナを堆積させた後のMRAMセルを示す図である。 例示的な実施形態による、ライナを堆積させた後のMRAMセルを示す図である。 例示的な実施形態による、頂部コンタクトを形成した後のMRAMセルを示す図である。 例示的な実施形態によるMRAMセルを示す図である。 例示的な実施形態による、金属ハード・マスク上に磁気ライナを堆積させた後のMRAMセルを示す図である。 例示的な実施形態による、おおむね平坦なライナを堆積させた後のMRAMセルを示す図である。 例示的な実施形態による、頂部コンタクトを形成した後のMRAMセルを示す図である。 例示的な実施形態によるMRAMセルを示す図である。 例示的な実施形態による、金属ハード・マスクの周りに環状磁気ライナを堆積させた後のMRAMセルを示す図である。 例示的な実施形態による、ライナを堆積させた後のMRAMセルを示す図である。 例示的な実施形態による、頂部コンタクトを形成した後のMRAMセルを示す図である。
図の要素は、必ずしも縮尺通りではなく、本発明の特定のパラメータを描写することを意図したものではない。説明を明確かつ容易にするために、要素の寸法は誇張されている場合がある。正確な寸法については、詳細な説明を参照されたい。図面は、本発明の典型的な実施形態のみを示すことが意図されており、したがって、本発明の範囲を限定するものとみなされるべきではない。図面において、同様の番号は同様の要素を表す。
次に、例示的な実施形態が示されている添付の図面を参照して、例示的な実施形態について本明細書でより完全に説明する。しかしながら、本開示は、多くの異なる形態で具現化されてもよく、本明細書に記載される例示的な実施形態に限定されると解釈されるべきではない。むしろ、これらの例示的な実施形態は、本開示が徹底的かつ完全であり、本開示の範囲を当業者に伝えるように提供される。説明において、よく知られている特徴および技術の詳細は、提示された実施形態を不必要に曖昧にすることを避けるために省略されることがある。
以下の説明の目的のために、「上」、「下」、「右」、「左」、「垂直」、「水平」、「頂部」、「底部」、およびそれらの派生語などの用語は、図面において方向付けられるような、開示された構造および方法に関連するものとする。「上にある(overlying)」、「の上に(atop)」、「上に(on top)」、「上に位置する(positioned on)」または「の上に位置する(positioned atop)」などの用語は、第1の構造などの第1の要素が、第2の構造などの第2の要素上に存在し、界面構造などの介在要素が第1の要素と第2の要素との間に存在してもよいことを意味する。「直接接触」という用語は、第1の構造などの第1の要素と、第2の構造などの第2の要素とが、2つの要素の界面において中間の導電層、絶縁層または半導体層なしに接続されることを意味する。
本発明の実施形態の提示を不明瞭にしないために、以下の詳細な説明では、当技術分野で知られているいくつかの処理ステップまたは動作は、提示および例示のために一緒に組み合わされていることがあり、場合によっては、詳細に説明されていないことがある。他の事例では、当技術分野で知られているいくつかの処理ステップまたは動作は、全く説明されないことがある。以下の説明は、むしろ、本発明の様々な実施形態の特有の特徴または要素に焦点を当てていることを理解されたい。
MTJスタックのコンタクトに選択的な金属ライナを追加することによって、自由層の磁場をバランスさせるための追加の調整可能なパラメータを生成することができる。
図1は、始めの磁気ランダム・アクセス・メモリ(MRAM)を示す。MRAMデバイスは、半導体デバイスのMx層100上に配置されている。MRAMデバイスは、底部コンタクト120と、拡散バリア130と、磁気トンネル接合(MTJ)スタック140と、金属ハード・マスク150とを含むことができる。MRAMデバイスは、ILD110によって周囲のデバイスから絶縁されていてもよい。
Mx層100は、下層にある配線、メモリ、または論理デバイスを含むことができる。このような下層構造では、MRAMに含まれる状態を、MRAMが一部である半導体デバイスの計算または機能に使用する。
ILD110は、SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH、およびSiCH化合物などのシリコン含有材料、Siの一部または全部が炭素ドープ酸化物によって置換された上述のシリコン含有材料、無機酸化物、無機ポリマ、ハイブリッド・ポリマ、ポリアミドまたはSiLK(商標)などの有機ポリマ、他の炭素含有材料、スピン・オン・ガラスおよびシルセスキオキサン系材料などの有機無機材料、ならびに非晶質水素化炭素(α-C:H)としても知られているダイヤモンド状炭素(DLC)からなる群から選択することができる。ILD110の追加の選択肢には、多孔質形態の、あるいは処理中に多孔質または透過性あるいはその両方から、非多孔質または非透過性あるいはその両方に変化する形態の、前述の材料のいずれかが含まれる。本実施形態では、ILD110内のトレンチは、金属ハード・マスク150の頂部よりも下に達し、それにより、金属ハード・マスク150の側面の下まで磁気ライナ160を形成することが可能になる。金属ハード・マスク150の高さを下回るトレンチの距離は、金属ハード・マスク150の高さの5~50%であってもよい。
底部コンタクト120は、半導体デバイス全体にわたって配置された他のデバイスへの接続を含むことができる。底部コンタクト120は、例えば、銅、アルミニウム、窒化チタン、窒化タンタル、またはタングステンなどの材料を含むことができる。
拡散バリア130は、MTJスタック140から底部コンタクト120への、またはその逆の原子またはイオンの移動を阻止する任意の導電性材料であってもよい。例えば、拡散バリア130は、タンタル、チタン、タングステン、窒化タングステン、ニッケル、白金、ルテニウムなどの金属で形成することができる。
MTJスタック140は、薄い絶縁トンネル障壁層によって分離された2層の強磁性材料を含む。絶縁トンネル障壁層は、電荷キャリアの量子力学的トンネリングが強磁性電極間で起こるように十分に薄い。トンネリング・プロセスは、電子スピン依存性があり、これは、接合を横切るトンネル電流が、強磁性材料のスピン依存性電子特性に依存し、2つの強磁性層の磁気モーメントの相対的配向(磁化方向)の関数であることを意味する。2つの強磁性層は、それらのモーメントの相対的な配向を外部磁場によって変化させることができるように、磁場に対する応答が異なるように設計されている。MTJは、例えば、不揮発性磁気ランダム・アクセス・メモリ(MRAM)アレイ内のメモリ・セルとして、および例えば、磁気記録ディスク・ドライブ内の磁気抵抗読取りヘッドなどの磁場センサとして使用可能である。強磁性層材料は、CoFe、CoFeB、NiFeなどを含む強磁性材料または強磁性薄膜などの、磁気特性を示す任意の適切な材料、材料の組合せ、または合金とすることができる。絶縁層は、絶縁性であり、絶縁層を横切るトンネリングを可能にする任意の適切な材料または材料の組合せであってもよい。
MRAMは、情報を記憶するためにトンネル磁気抵抗(TMR)を使用する固体メモリの一種である。MRAMは、磁気トンネル接合(MTJ)と呼ばれる磁気抵抗メモリ素子の電気的に接続されたアレイで構成される。各MTJは、磁化方向が可変の自由層と、磁化方向が不変の固定層とを含む。自由層および固定層はそれぞれ、磁性材料の層を含み、絶縁非磁性トンネル障壁によって分離されている。MTJは、自由層の磁化状態を切り替えることによって情報を記憶する。自由層の磁化方向が固定層の磁化方向と平行である場合、MTJは低抵抗状態にある。自由層の磁化方向が固定層の磁化方向に対して反平行である場合、MTJは高抵抗状態にある。MTJの抵抗の差を使用して、論理「1」または「0」を示すことができ、それによって1ビットの情報を記憶することができる。MTJのTMRは、高抵抗状態と低抵抗状態の抵抗の差を決定する。高抵抗状態と低抵抗状態との比較的大きな差は、MRAMの読み出し動作を容易にする。
金属ハード・マスク150は、形成中にMTJスタック140のフットプリントを画定するために使用される金属層であってもよい。金属ハード・マスク150は、窒化タンタル、窒化チタン、窒化タングステン、ルテニウム/窒化ルテニウム、窒化コバルト、白金族金属窒化物、これらの純金属対応物(pure-metal counterpart)などとすることができる。
図2を参照すると、金属ハード・マスク150の表面に磁気ライナ160を選択的に堆積させている。磁気ライナ160の堆積は、原子層堆積(ALD)、化学気相堆積(CVD)、またはILD110上に磁気ライナを堆積させることなく金属ハード・マスク150上に磁気ライナ160を選択的に堆積させることができる任意の他の適切な技術によって行うことができる。磁気ライナ160は、MTJスタック140に磁場を作用させることができる強磁性ライナであってもよい。磁気ライナ160は、例えば、コバルト、ニッケル、鉄、希土類元素、またはそれらの組合せなどの材料で作られてもよい。磁気ライナは、約1~20nmの厚さを有することができ、金属ハード・マスク150の高さの5~50%延在することができる。
図3を参照すると、磁気ライナ上に、かつトレンチの側壁に沿ってライナ170を堆積させることができる。拡散バリア130と同様に、ライナ170は、原子またはイオンが磁気ライナ160の外または中に移動するのを阻止することができる材料を含むことができる。ライナは、例えば、タンタルまたは窒化タンタルで作られてもよく、ライナ材料の1つまたは複数の層を含んでもよい。ライナ170は、電気めっき、無電解めっき、化学気相堆積、物理的気相堆積、または方法の組合せなどの充填堆積技術を使用して形成されてもよい。
図4を参照すると、トレンチは、頂部コンタクト180で充填することができる。頂部コンタクト180は、例えば、Al、W、Cu、TiN、TaN、または他の適切な材料などの低抵抗金属として選択されてもよい。頂部コンタクト180は、電気めっき、無電解めっき、化学気相堆積、物理的気相堆積、または方法の組合せなどの充填技術を使用して形成されてもよい。頂部コンタクト180は、トレンチまたはビアの一部として形成されてもよく、半導体チップのより高レベルの追加配線に接続されてもよい。
図1~図4に概説されたステップの後に、磁気ライナ160が金属ハード・マスク150によってMTJスタック140から分離されたMRAMセルが存在する。MTJスタック140は、拡散バリア130によって底部コンタクト120から分離されていてもよい。磁気ライナ160は、ライナ170によって頂部コンタクト180から分離されていてもよい。磁気ライナ160は、ILD110を越えて延在する金属ハード・マスク150のすべての部分に配置されていてもよい。これにより、MTJスタック140の自由層において0磁場を達成するために、その層の磁場を磁気ライナ160がバランスさせることを可能にすることができる。これにより、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
図5は、始めの磁気ランダム・アクセス・メモリ(MRAM)を示す。MRAMデバイスは、半導体デバイスのMx層200上に配置されている。MRAMデバイスは、底部コンタクト220と、拡散バリア230と、磁気トンネル接合(MTJ)スタック240と、金属ハード・マスク250とを含むことができる。MRAMデバイスは、ILD210によって周囲のデバイスから絶縁されていてもよい。
Mx層200は、下層にある配線、メモリ、または論理デバイスを含むことができる。このような下層構造では、MRAMに含まれる状態を、MRAMが一部である半導体デバイスの計算または機能に使用する。
ILD210は、SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH、およびSiCH化合物などのシリコン含有材料、Siの一部または全部が炭素ドープ酸化物によって置換された上述のシリコン含有材料、無機酸化物、無機ポリマ、ハイブリッド・ポリマ、ポリアミドまたはSiLK(商標)などの有機ポリマ、他の炭素含有材料、スピン・オン・ガラスおよびシルセスキオキサン系材料などの有機無機材料、ならびに非晶質水素化炭素(α-C:H)としても知られているダイヤモンド状炭素(DLC)からなる群から選択することができる。ILD210の追加の選択肢には、多孔質形態の、あるいは処理中に多孔質または透過性あるいはその両方から、非多孔質または非透過性あるいはその両方に変化する形態の、前述の材料のいずれかが含まれる。ILD210に形成されたトレンチの底部は、金属ハード・マスク250の頂面と実質的に同一平面上にある。
底部コンタクト220は、半導体デバイス全体にわたって配置された他のデバイスへの接続を含むことができる。底部コンタクト220は、例えば、銅、アルミニウム、窒化チタン、窒化タンタル、またはタングステンなどの材料を含むことができる。
拡散バリア230は、MTJスタック240から底部コンタクト220への、またはその逆の原子またはイオンの移動を阻止する任意の導電性材料であってもよい。例えば、拡散バリア230は、タンタル、チタン、タングステン、窒化タングステン、ニッケル、白金、ルテニウムなどの金属で形成することができる。
MTJスタック240は、薄い絶縁トンネル障壁層によって分離された2層の強磁性材料を含む。絶縁トンネル障壁層は、電荷キャリアの量子力学的トンネリングが強磁性電極間で起こるように十分に薄い。トンネリング・プロセスは、電子スピン依存性があり、これは、接合を横切るトンネル電流が、強磁性材料のスピン依存性電子特性に依存し、2つの強磁性層の磁気モーメントの相対的配向(磁化方向)の関数であることを意味する。2つの強磁性層は、それらのモーメントの相対的な配向を外部磁場によって変化させることができるように、磁場に対する応答が異なるように設計されている。MTJは、例えば、不揮発性磁気ランダム・アクセス・メモリ(MRAM)アレイ内のメモリ・セルとして、および例えば、磁気記録ディスク・ドライブ内の磁気抵抗読取りヘッドなどの磁場センサとして使用可能である。強磁性層材料は、CoFe、CoFeB、NiFeなどを含む強磁性材料または強磁性薄膜などの、磁気特性を示す任意の適切な材料、材料の組合せ、または合金とすることができる。絶縁層は、絶縁性であり、絶縁層を横切るトンネリングを可能にする任意の適切な材料または材料の組合せであってもよい。
MRAMは、情報を記憶するためにトンネル磁気抵抗(TMR)を使用する固体メモリの一種である。MRAMは、磁気トンネル接合(MTJ)と呼ばれる磁気抵抗メモリ素子の電気的に接続されたアレイで構成される。各MTJは、磁化方向が可変の自由層と、磁化方向が不変の固定層とを含む。自由層および固定層はそれぞれ、磁性材料の層を含み、絶縁非磁性トンネル障壁によって分離されている。MTJは、自由層の磁化状態を切り替えることによって情報を記憶する。自由層の磁化方向が固定層の磁化方向と平行である場合、MTJは低抵抗状態にある。自由層の磁化方向が固定層の磁化方向に対して反平行である場合、MTJは高抵抗状態にある。MTJの抵抗の差を使用して、論理「1」または「0」を示すことができ、それによって1ビットの情報を記憶することができる。MTJのTMRは、高抵抗状態と低抵抗状態の抵抗の差を決定する。高抵抗状態と低抵抗状態との比較的大きな差は、MRAMの読み出し動作を容易にする。
金属ハード・マスク250は、形成中にMTJスタック240のフットプリントを画定するために使用される金属層であってもよい。金属ハード・マスク250は、窒化タンタル、窒化チタン、窒化タングステン、ルテニウム/窒化ルテニウム、窒化コバルト、白金族金属窒化物、これらの純金属対応物などとすることができる。
図6を参照すると、金属ハード・マスク250の表面に磁気ライナ260を選択的に堆積させている。磁気ライナ260の堆積は、原子層堆積(ALD)、化学気相堆積(CVD)、またはILD210上に磁気ライナを堆積させることなく金属ハード・マスク250上に磁気ライナ260を選択的に堆積させることができる任意の他の適切な技術によって行うことができる。磁気ライナ260は、MTJスタック240に磁場を作用させることができる強磁性ライナであってもよい。磁気ライナ260は、例えば、コバルト、ニッケル、鉄、希土類元素、またはそれらの組合せなどの材料で作られてもよい。磁気ライナは、約2~20nmの厚さを有することができ、金属ハード・マスク250の高さの5~50%延在することができる。
図7を参照すると、磁気ライナ上に、かつトレンチの側壁に沿ってライナ270を堆積させることができる。拡散バリア230と同様に、ライナ270は、磁気ライナ260からの原子またはイオンの移動を阻止することができる材料を含むことができる。ライナは、例えば、タンタルまたは窒化タンタルで作られてもよく、ライナ材料の1つまたは複数の層を含んでもよい。ライナ270は、電気めっき、無電解めっき、化学気相堆積、物理的気相堆積、または方法の組合せなどの充填技術を使用して形成されてもよい。
図8を参照すると、トレンチは、頂部コンタクト280で充填することができる。頂部コンタクト280は、例えば、Al、W、Cu、TiN、TaN、または他の適切な材料などの低抵抗金属として選択されてもよい。頂部コンタクト280は、電気めっき、無電解めっき、化学気相堆積、物理的気相堆積、または方法の組合せなどの充填技術を使用して形成されてもよい。頂部コンタクト280は、トレンチまたはビアの一部として形成されてもよく、半導体チップのより高レベルの追加配線に接続されてもよい。
図5~図8に概説されたステップの後に、磁気ライナ260が金属ハード・マスク250によってMTJスタック240から分離されたMRAMセルが存在する。MTJスタック240は、拡散バリア230によって底部コンタクト220から分離されていてもよい。磁気ライナ260は、ライナ270によって頂部コンタクト280から分離されていてもよい。磁気ライナ260は、金属ハード・マスク250の頂面に配置されていてもよい。これにより、MTJスタック240の自由層において0磁場を達成するために、その層の磁場を磁気ライナ260がバランスさせることを可能にすることができる。これにより、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
図9は、始めの磁気ランダム・アクセス・メモリ(MRAM)を示す。MRAMデバイスは、半導体デバイスのMx層300上に配置されている。MRAMデバイスは、底部コンタクト320と、拡散バリア330と、磁気トンネル接合(MTJ)スタック340と、金属ハード・マスク350とを含むことができる。MRAMデバイスは、ILD310によって周囲のデバイスから絶縁されていてもよい。
Mx層300は、下層にある配線、メモリ、または論理デバイスを含むことができる。このような下層構造では、MRAMに含まれる状態を、MRAMが一部である半導体デバイスの計算または機能に使用する。
ILD310は、SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH、およびSiCH化合物などのシリコン含有材料、Siの一部または全部が炭素ドープ酸化物によって置換された上述のシリコン含有材料、無機酸化物、無機ポリマ、ハイブリッド・ポリマ、ポリアミドまたはSiLK(商標)などの有機ポリマ、他の炭素含有材料、スピン・オン・ガラスおよびシルセスキオキサン系材料などの有機無機材料、ならびに非晶質水素化炭素(α-C:H)としても知られているダイヤモンド状炭素(DLC)からなる群から選択することができる。ILD310の追加の選択肢には、多孔質形態の、あるいは処理中に多孔質または透過性あるいはその両方から、非多孔質または非透過性あるいはその両方に変化する形態の、前述の材料のいずれかが含まれる。本実施形態では、ILD110内のトレンチは、金属ハード・マスク150の頂部よりも下に達し、それにより、金属ハード・マスク150の側面の下まで磁気ライナ160を形成することが可能になる。金属ハード・マスク150の高さを下回るトレンチの距離は、金属ハード・マスク150の高さの5~50%であってもよい。
底部コンタクト320は、半導体デバイス全体にわたって配置された他のデバイスへの接続を含むことができる。底部コンタクト320は、例えば、銅、アルミニウム、窒化チタン、窒化タンタル、またはタングステンなどの材料を含むことができる。
拡散バリア330は、MTJスタック340から底部コンタクト320への、またはその逆の原子またはイオンの移動を阻止する任意の導電性材料であってもよい。例えば、拡散バリア330は、タンタル、チタン、タングステン、窒化タングステン、ニッケル、白金、ルテニウムなどの金属で形成することができる。
MTJスタック340は、薄い絶縁トンネル障壁層によって分離された2層の強磁性材料を含む。絶縁トンネル障壁層は、電荷キャリアの量子力学的トンネリングが強磁性電極間で起こるように十分に薄い。トンネリング・プロセスは、電子スピン依存性があり、これは、接合を横切るトンネル電流が、強磁性材料のスピン依存性電子特性に依存し、2つの強磁性層の磁気モーメントの相対的配向(磁化方向)の関数であることを意味する。2つの強磁性層は、それらのモーメントの相対的な配向を外部磁場によって変化させることができるように、磁場に対する応答が異なるように設計されている。MTJは、例えば、不揮発性磁気ランダム・アクセス・メモリ(MRAM)アレイ内のメモリ・セルとして、および例えば、磁気記録ディスク・ドライブ内の磁気抵抗読取りヘッドなどの磁場センサとして使用可能である。強磁性層材料は、CoFe、CoFeB、NiFeなどを含む強磁性材料または強磁性薄膜などの、磁気特性を示す任意の適切な材料、材料の組合せ、または合金とすることができる。絶縁層は、絶縁性であり、絶縁層を横切るトンネリングを可能にする任意の適切な材料または材料の組合せであってもよい。
MRAMは、情報を記憶するためにトンネル磁気抵抗(TMR)を使用する固体メモリの一種である。MRAMは、磁気トンネル接合(MTJ)と呼ばれる磁気抵抗メモリ素子の電気的に接続されたアレイで構成される。各MTJは、磁化方向が可変の自由層と、磁化方向が不変の固定層とを含む。自由層および固定層はそれぞれ、磁性材料の層を含み、絶縁非磁性トンネル障壁によって分離されている。MTJは、自由層の磁化状態を切り替えることによって情報を記憶する。自由層の磁化方向が固定層の磁化方向と平行である場合、MTJは低抵抗状態にある。自由層の磁化方向が固定層の磁化方向に対して反平行である場合、MTJは高抵抗状態にある。MTJの抵抗の差を使用して、論理「1」または「0」を示すことができ、それによって1ビットの情報を記憶することができる。MTJのTMRは、高抵抗状態と低抵抗状態の抵抗の差を決定する。高抵抗状態と低抵抗状態との比較的大きな差は、MRAMの読み出し動作を容易にする。
金属ハード・マスク350は、形成中にMTJスタック340のフットプリントを画定するために使用される金属層であってもよい。金属ハード・マスク350は、窒化タンタル、窒化チタン、窒化タングステン、ルテニウム/窒化ルテニウム、窒化コバルト、白金族金属窒化物、これらの純金属対応物などとすることができる。
図10を参照すると、金属ハード・マスク350の表面に磁気ライナ360を選択的に堆積させている。磁気ライナ360の堆積は、原子層堆積(ALD)、化学気相堆積(CVD)、またはILD310上に磁気ライナを堆積させることなく金属ハード・マスク350上に磁気ライナ360を選択的に堆積させることができる任意の他の適切な技術によって行うことができる。磁気ライナ360は、MTJスタック340に磁場を作用させることができる強磁性ライナであってもよい。磁気ライナ360は、例えば、コバルト、ニッケル、鉄、希土類元素、またはそれらの組合せなどの材料で作られてもよい。磁気ライナは、約3~30nmの厚さを有することができ、金属ハード・マスク350の高さの5~50%延在することができる。選択的堆積に続いて、RIEなどの異方性エッチングを行って、金属ハード・マスク250の頂面から磁性材料を除去することができる。
図11を参照すると、磁気ライナ上に、かつトレンチの側壁に沿ってライナ370を堆積させることができる。拡散バリア330と同様に、ライナ370は、磁気ライナ360からの原子またはイオンの移動を阻止することができる材料を含むことができる。ライナは、例えば、タンタルまたは窒化タンタルで作られてもよく、ライナ材料の1つまたは複数の層を含んでもよい。ライナ370は、電気めっき、無電解めっき、化学気相堆積、物理的気相堆積、または方法の組合せなどの充填技術を使用して形成されてもよい。
図12を参照すると、トレンチは、頂部コンタクト380で充填することができる。頂部コンタクト380は、例えば、Al、W、Cu、TiN、TaN、または他の適切な材料などの低抵抗金属として選択されてもよい。頂部コンタクト380は、電気めっき、無電解めっき、化学気相堆積、物理的気相堆積、または方法の組合せなどの充填技術を使用して形成されてもよい。頂部コンタクト380は、トレンチまたはビアの一部として形成されてもよく、半導体チップのより高レベルの追加配線に接続されてもよい。
図9~図12に概説されたステップの後に、磁気ライナ360が金属ハード・マスク350によってMTJスタック340から分離されたMRAMセルが存在する。MTJスタック340は、拡散バリア330によって底部コンタクト320から分離されていてもよい。磁気ライナ360は、ライナ370によって頂部コンタクト380から分離されていてもよい。磁気ライナ360は、ILD310を越えて延在する金属ハード・マスク350の側壁の部分に配置されていてもよい。これにより、MTJスタック340の自由層において0磁場を達成するために、その層の磁場を磁気ライナ360がバランスさせることを可能にすることができる。これにより、MTJ膜スタックの磁気パラメータの多くをバランスさせるための独立変数として磁気ライナが作用することを可能にすることができる。
本発明の様々な実施形態の説明は、例示の目的で提示されてきたが、網羅的であることは意図されておらず、開示された実施形態に限定されることも意図されていない。記載された実施形態の範囲から逸脱することなく、当業者には多くの変更形態および変形形態が明らかであろう。本明細書で使用される用語は、実施形態の原理、市場で見出される技術に対する実際の適用または技術的改善を最もよく説明するために、または他の当業者が本明細書に開示された実施形態を理解できるようにするために選択された。したがって、本発明は、説明および図示された厳密な形態および詳細に限定されず、添付の特許請求の範囲に含まれることが意図されている。

Claims (14)

  1. 磁気ランダム・アクセス・メモリ(MRAM)構造体であって、
    磁気トンネル接合スタックと、
    前記磁気トンネル接合スタックと頂部コンタクトとの間に配置された磁気ライナであって、強磁性材料を含む、前記磁気ライナと、
    を備える、構造体。
  2. 前記強磁性材料が、コバルト、ニッケル、鉄、希土類元素からなる群から選択された少なくとも1つの材料を含む、請求項1に記載の構造体。
  3. 前記強磁性材料の厚さが1nm~20nmである、請求項1または2に記載の構造体。
  4. 前記頂部コンタクトと前記磁気ライナとの間に拡散ライナをさらに含む、請求項1ないし3のいずれか一項に記載の構造体。
  5. 前記磁気ライナと前記磁気トンネル接合スタックとの間に配置された金属をさらに含む、請求項1ないし4のいずれか一項に記載の構造体。
  6. 前記磁気ライナが前記金属の頂面に配置されている、
    請求項5に記載の構造体。
  7. 前記磁気ライナが前記金属の側面に配置されている、
    請求項5または6に記載の構造体。
  8. 磁気ランダム・アクセス・メモリ(MRAM)構造体を形成する方法であって、
    磁気トンネル接合スタックを形成することと、
    前記磁気トンネル接合スタックの上方に磁気ライナを形成することと、
    前記磁気ライナの上方に頂部コンタクトを形成することであって、前記磁気ライナが強磁性材料を含む、前記形成することと、
    を含む、方法。
  9. 前記強磁性材料が、コバルト、ニッケル、鉄、希土類元素からなる群から選択された少なくとも1つの材料を含む、請求項8に記載の方法。
  10. 前記磁気ライナと前記磁気トンネル接合スタックとの間に金属ハード・マスクを形成することをさらに含む、請求項8または9に記載の方法。
  11. 前記金属ハード・マスクの頂面に前記磁気ライナを形成すること、
    をさらに含む、請求項10に記載の方法。
  12. 前記金属ハード・マスクの側面に前記磁気ライナを形成すること、
    をさらに含む、請求項10または11に記載の方法。
  13. 前記金属ハード・マスクの頂面に配置された前記磁気ライナの一部を除去することをさらに含む、請求項10ないし12のいずれか一項に記載の方法。
  14. 前記磁気ライナの厚さが1nm~20nmである、請求項8ないし13のいずれか一項に記載の方法。
JP2023540049A 2021-01-27 2022-01-14 磁気頂部コンタクトを含むmram Pending JP2024505125A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/248,479 2021-01-27
US17/248,479 US11665974B2 (en) 2021-01-27 2021-01-27 MRAM containing magnetic top contact
PCT/EP2022/050731 WO2022161792A1 (en) 2021-01-27 2022-01-14 Mram containing magnetic top contact

Publications (1)

Publication Number Publication Date
JP2024505125A true JP2024505125A (ja) 2024-02-05

Family

ID=80218375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023540049A Pending JP2024505125A (ja) 2021-01-27 2022-01-14 磁気頂部コンタクトを含むmram

Country Status (5)

Country Link
US (1) US11665974B2 (ja)
EP (1) EP4285419A1 (ja)
JP (1) JP2024505125A (ja)
CN (1) CN116806448A (ja)
WO (1) WO2022161792A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11665974B2 (en) 2021-01-27 2023-05-30 International Business Machines Corporation MRAM containing magnetic top contact
US11942126B2 (en) * 2021-05-26 2024-03-26 International Business Machines Corporation Selectively biasing magnetoresistive random-access memory cells

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US735351A (en) * 1900-10-30 1903-08-04 Krupp Gmbh Cartridge-shell.
US6803615B1 (en) * 2001-02-23 2004-10-12 Western Digital (Fremont), Inc. Magnetic tunnel junction MRAM with improved stability
US6707083B1 (en) * 2002-07-09 2004-03-16 Western Digital (Fremont), Inc. Magnetic tunneling junction with improved power consumption
US7033881B2 (en) 2004-06-15 2006-04-25 International Business Machines Corporation Method for fabricating magnetic field concentrators as liners around conductive wires in microelectronic devices
US7304360B2 (en) * 2005-07-12 2007-12-04 Magic Technologies, Inc. Method of forming super-paramagnetic cladding material on conductive lines of MRAM devices
US7772663B2 (en) * 2007-02-21 2010-08-10 International Business Machines Corporation Method and apparatus for bitline and contact via integration in magnetic random access memory arrays
US20090218644A1 (en) * 2008-02-29 2009-09-03 Gill Yong Lee Integrated Circuit, Memory Device, and Method of Manufacturing an Integrated Circuit
US7442647B1 (en) * 2008-03-05 2008-10-28 International Business Machines Corporation Structure and method for formation of cladded interconnects for MRAMs
US7782660B2 (en) * 2008-03-20 2010-08-24 International Business Machines Corporation Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors
US8557610B2 (en) 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
WO2014164520A1 (en) * 2013-03-11 2014-10-09 Dafna Beery Magnetic random access memory cells with isolating liners
US9564403B2 (en) 2013-09-27 2017-02-07 Infineon Technologies Ag Magnetic shielding of perpendicular STT-MRAM
US9472749B2 (en) 2014-03-20 2016-10-18 International Business Machines Corporation Armature-clad MRAM device
US9230565B1 (en) 2014-06-24 2016-01-05 Western Digital (Fremont), Llc Magnetic shield for magnetic recording head
US9559294B2 (en) * 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US10096768B2 (en) 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
KR102473663B1 (ko) * 2015-10-01 2022-12-02 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US10446607B2 (en) * 2016-12-28 2019-10-15 GLOBALFOUNDARIES Singapore Pte. Ltd. Integrated two-terminal device with logic device for embedded application
AU2018317641B2 (en) * 2017-08-17 2021-09-30 Inventio Ag Elevator system
WO2019066792A1 (en) * 2017-09-27 2019-04-04 Intel Corporation INTEGRATED CIRCUIT COMPONENTS WITH FACIAL STRUCTURES
US10854809B2 (en) 2017-12-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. STT-MRAM heat sink and magnetic shield structure design for more robust read/write performance
CN111969103B (zh) * 2019-05-20 2023-10-10 联华电子股份有限公司 半导体元件及其制作方法
CN117858513A (zh) * 2019-05-31 2024-04-09 联华电子股份有限公司 磁阻式随机存取存储器
US11444238B2 (en) * 2020-05-14 2022-09-13 International Business Machines Corporation Scalable heat sink and magnetic shielding for high density MRAM arrays
US11672180B2 (en) * 2020-08-11 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
US20220180911A1 (en) * 2020-12-07 2022-06-09 International Business Machines Corporation External magnetic bottom contact structure for mram
US11665974B2 (en) 2021-01-27 2023-05-30 International Business Machines Corporation MRAM containing magnetic top contact
US11849647B2 (en) * 2021-03-04 2023-12-19 International Business Machines Corporation Nonmetallic liner around a magnetic tunnel junction

Also Published As

Publication number Publication date
CN116806448A (zh) 2023-09-26
WO2022161792A1 (en) 2022-08-04
US20220238794A1 (en) 2022-07-28
US11665974B2 (en) 2023-05-30
EP4285419A1 (en) 2023-12-06

Similar Documents

Publication Publication Date Title
US11631806B2 (en) Method of integration of a magnetoresistive structure
US20050023581A1 (en) Magnetic random access memory and method of fabricating thereof
US20200083425A1 (en) Faceted sidewall magnetic tunnel junction structure
KR20180133278A (ko) 반도체 장치 및 그 제조 방법
US11812669B2 (en) Magnetoresistive random access memory and method of manufacturing the same
JP2024505125A (ja) 磁気頂部コンタクトを含むmram
US10944044B2 (en) MRAM structure with T-shaped bottom electrode to overcome galvanic effect
US20200321394A1 (en) Magnetic random access memory (mram) structure with small bottom electrode
CN109713006A (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
JP2024523775A (ja) 側壁ポリマースペーサを有するワイドベース磁気トンネル接合デバイス
WO2022248224A1 (en) Spin-orbit torque (sot) magnetoresistive random-access memory (mram) with low resistivity spin hall effect (she) write line
CN109545958A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
JP2023552422A (ja) 磁気抵抗ランダム・アクセス・メモリ
US20230402078A1 (en) Simultaneous electrodes for magneto-resistive random access memory devices
US20230060906A1 (en) Mram stack with reduced height
CN118202819A (zh) 具有最小杂散场的磁性隧道结器件
US11018184B2 (en) Magnetoresistive random access memory with particular shape of dielectric layer
JP2024522439A (ja) エア・ギャップを有する磁気トンネル接合デバイス
WO2022089953A1 (en) Mtj-based analog memory device
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
US11729996B2 (en) High retention eMRAM using VCMA-assisted writing
US20230200086A1 (en) Magneto-resistive random access memory with substitutional bottom electrode
US20230031478A1 (en) In-array magnetic shield for spin-transfer torque magneto-resistive random access memory