CN116803218A - 配线基板的制造方法以及配线基板 - Google Patents

配线基板的制造方法以及配线基板 Download PDF

Info

Publication number
CN116803218A
CN116803218A CN202280013175.9A CN202280013175A CN116803218A CN 116803218 A CN116803218 A CN 116803218A CN 202280013175 A CN202280013175 A CN 202280013175A CN 116803218 A CN116803218 A CN 116803218A
Authority
CN
China
Prior art keywords
wiring board
glass substrate
forming
hole
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280013175.9A
Other languages
English (en)
Inventor
梅村优树
高田健央
石井智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN116803218A publication Critical patent/CN116803218A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

为了提供在玻璃基板形成高精度的MIM电容器的配线基板的制造方法以及配线基板，配线基板的制造方法具有：工序A，从玻璃基板的第一面朝向另一面照射激光而形成激光改性部；工序B，在所述玻璃基板的所述第一面形成MIM电容器；工序C，在所述第一面的相反侧的面实施蚀刻处理，由此在所述激光改性部形成贯通孔，并且形成与所述玻璃基板的第一面相对的第二面；以及工序D，在所述贯通孔形成贯通电极，在所述第二面形成经由所述贯通电极而与所述第一面配线层连接的第二面配线层。

Description

配线基板的制造方法以及配线基板
技术领域
本发明涉及配线基板的制造方法以及配线基板。
背景技术
伴随着电子设备的高功能化以及小型化，构成半导体装置的配线基板的高密度化的要求高涨。其中，与电路配线的微细化相应地，对于电阻、电容器、电感器之类的无源部件也要求进一步的小型化。以非常高的水平要求进一步的小型化，仅对于无源部件的小型化及相对于基板表面的高密度安装已经存有极限。
作为使得配线基板的高密度化有效的技术，如专利文献1所示，能举出在电路基板形成有MIM(Metal-Insulator-Metal)构造的平行平板电容器的结构。MIM构造是指交替地层叠有金属及电介质的薄膜的构造。MIM构造的电容器(下面，称为MIM电容器)的特征在于，与分立部件的电容器相比而为薄形构造，在此基础上，寄生电感、等效串联电阻也较小。因此，其优点在于，能够确保电源的稳定化性能，能够实现高密度且精度高的LC电路等。
另一方面，作为基板的材料，通常采用以玻璃环氧树脂为代表的有机材料，近年来因针对玻璃的开孔技术的进步，例如能够针对300μm的厚度的玻璃以小于或等于150μm的间距而形成小于或等于100μm的小径贯通孔。因此，利用玻璃材料的电子电路基板受到关注。关于玻璃材料用于芯体的电路基板(下面称为玻璃电路基板)，玻璃的线热膨胀系数(CTE)为较小的2ppm～8ppm而与硅芯片匹配，因此安装可靠性较高，并且平坦性优异，因此能够实现高精度的安装。
进而，玻璃的平坦性优异，因此微细配线形成性、高速传输性也优异。并且，研究了针对能发挥玻璃的透明性、化学稳定性、高弹性且廉价的特征的电子电路基板的应用，能够期待半导体装置用中介层、拍摄元件用电路基板、通信设备用的LC分波器(双工器)等的产品化。对于上述玻璃设为芯体的电子电路，需要形成去耦电容器、LC电路等，因此内置电容器的要求高涨。
在专利文献2中公开了如下技术，即，在玻璃基板形成贯通孔之后，在该贯通孔的附近形成MIM电容器。
专利文献1：日本特许第4916715号说明书
专利文献2：日本特开2018-74134号公报
发明内容
然而，根据本发明的发明人的研究结果能够判明，如果在形成于基板的贯通孔的附近形成MIM电容器，则有可能导致电容器的性能劣化。下面对其理由进行说明。
图1是表示通过现有技术在贯通孔的附近形成MIM电容器的工序的一部分的图。下面，对现有技术的制造工序进行说明。
首先，在基板1形成贯通孔2，在基板1的两面以及贯通孔2内形成导电层3。接下来，在基板1的一个面，在导电层3上形成电介质层4以及溅射晶种层5，并且相对于基板1的两面对干膜抗蚀剂6进行层压。
层压后的干膜抗蚀剂6的一部分如图1(a)所示进入贯通孔2内，但此时，有时贯通孔2内的空气向基板1的表面侧移动。由此，在干膜抗蚀剂6的下表面滞留有气泡BB、或者产生干膜抗蚀剂6的表面起伏等现象，然后，如果如图1(b)所示进行图案化，则干膜抗蚀剂6的形状有可能破坏而在一部分产生缺损MS。
如果对于具有产生这种缺损MS的干膜抗蚀剂6的基板1进行镀覆处理，则如图1(c)所示，在干膜抗蚀剂6缺损的场所析出镀层。然后，如果将干膜抗蚀剂6去除，则如图1(d)所示因析出的镀层而形成的上电极7的形状与设计形状不同。由这种上电极7、电介质层4以及导电层3形成的MIM电容器有可能无法实现设计的电容。
本发明就是鉴于上述问题而提出的，其目的在于提供在玻璃基板形成高精度的MIM电容器的配线基板的制造方法以及配线基板。
为了达成上述目的，代表性的本发明的配线基板的制造方法之一
具有：
工序A，从玻璃基板的第一面朝向另一面照射激光而形成激光改性部；
工序B，在所述玻璃基板的所述第一面形成MIM电容器；
工序C，在所述第一面的相反侧的面实施蚀刻处理，由此在所述激光改性部形成贯通孔，并且形成与所述玻璃基板的第一面相对的第二面；以及
工序D，在所述贯通孔形成贯通电极，在所述第二面形成经由所述贯通电极而与所述第一面配线层连接的第二面配线层。
并且，代表性的本发明的配线基板具有：
第一面配线层，其包含在玻璃基板的第一面形成的MIM电容器；
第二面配线层，其形成于所述玻璃基板的与第一面相对的第二面；
贯通孔，其将所述第一面与所述第二面连通；以及
贯通电极，其形成于所述贯通孔内，将所述第一面配线层与所述第二面配线层连接，
所述贯通孔的所述第一面侧的直径小于所述第二面侧的直径。
发明的效果
根据本发明，能够提供在玻璃基板形成高精度的MIM电容器的配线基板的制造方法以及配线基板。
上述以外的问题、结构及效果能够通过下面的实施方式的说明而变得更明确。
附图说明
图1是表示通过现有技术在贯通孔的附近形成MIM电容器的工序的一部分的图。
图2是表示本实施方式所涉及的配线基板的制造方法的各工序的图。
图3是表示进行了第一面配线的形成的玻璃基板的第一面的例子的俯视图。
图4(a)是表示按顺序在玻璃基板形成了贯通孔及MIM电容器的例子的俯视图。图4(b)是表示按顺序在玻璃基板形成了MIM电容器及贯通孔的例子的俯视图。
图5是利用本实施方式的配线基板形成的多层配线基板(实施例1)的剖面图。
图6是在玻璃基板的第一面形成贯通孔之后，在第一面形成了MIM电容器的多层配线基板(对比例1)的剖面图。
图7是在玻璃基板的第二面形成贯通孔之后，在第二面形成了MIM电容器的多层配线基板(对比例2)的剖面图。
图8是关于实施例1及对比例1、2而求出并表示电容器的电容波动(±3σ)的曲线图。
具体实施方式
此外，在本公开中，“面”不仅是指板状部件的面，关于板状部件中包含的层还指与板状部件的面大致平行的层的界面。另外，“上表面”、“下表面”是指对板状部件、板状部件中包含的层进行图示的情况下的附图上的上方或下方所示的面。
下面，参照附图对本发明的实施方式进行说明。此外，本发明并不受到该实施方式的限定。另外，在附图的记载中，对相同部分标注相同的标号而示出。
图2是表示本实施方式所涉及的配线基板的制造方法的各工序的图。下面，对本实施方式所涉及的配线基板的制造方法进行说明。
(工序1)
准备厚度为500μm的无碱玻璃，通过超声波清洗等将表面的污染物去除而形成为玻璃基板11。然后，从第一面11a侧对玻璃基板11照射激光，形成成为贯通孔的起点的激光改性部12。激光改性部12形成为，从第一面11a向下方、例如沿垂直方向延伸，下端停留于玻璃基板11内。
此外，在本实施方式中，将从玻璃基板的一个面朝向另一个面照射激光而形成激光改性部的工序称为工序A。工序A与上述工序1对应，但工序1的公开内容并不限定工序A。
此时，例如对激光的输出等进行变更，增大激光的强度，对第一面11a照射而使得玻璃表面变形为凹状或者凸状，形成可见的对准标记AM。通过与激光改性部12的形成相同的工序进行对准标记AM的形成，从而实现工时的减少。
(工序2)
接下来，在玻璃基板11的第一面11a通过溅射法等而在大于或等于10nm且小于或等于500nm的范围形成耐氢氟酸金属膜13。然后，在耐氢氟酸金属膜13上通过溅射法以及无电解镀覆法等而在大于或等于100nm且小于或等于500nm的范围内形成铜覆膜14。由此，在玻璃基板11的第一面11a之上形成晶种层。耐氢氟酸金属膜13的材料例如从铬、镍、镍铬中适当地选定。
(工序3)
接下来，形成图案的光刻胶。具体而言，利用“昭和電工マテリアルズ社”制的干光刻胶(产品名为RD1225)进行第一面11a侧的层压，例如在利用对准标记AM进行定位并描绘图案之后，通过显影而使晶种层露出。并且，对晶种层供电，进行大于或等于2μm且小于或等于10μm的厚度的电解铜镀覆而形成下电极15。在镀覆之后对不需要的干膜抗蚀剂进行溶解剥离。利用对准标记AM而能够高精度地进行下电极15的定位。
(工序4)
接下来，在下电极15上形成电介质膜16。作为电介质膜16的形成，例如存在通过等离子体CVD而形成SiN、SiO2、TaOx等的方法，但并不局限于此。
(工序5)
接下来，在电介质膜16上形成上电极17。在电介质膜16上通过溅射法以及无电解镀覆法等在大于或等于100nm且小于或等于500nm的范围内成膜出铜覆膜(Cu、Ti/Cu)等，如图2(a)所示，利用干光刻胶18而进行第一面11a侧的层压。
然后，在例如利用对准标记AM进行定位并描绘图案之后，通过显影而使晶种层露出，对晶种层供电，如图2(b)所示，进行大于或等于2μm且小于或等于10μm的厚度的电解铜镀覆。
此时，在玻璃基板11未形成贯通孔，因此在干光刻胶18的层压时，不会如现有技术那样空气滞留于干光刻胶18的下表面，能够确保图案化之后的镀覆层的高精度的形状。
并且，对镀覆之后不需要的干光刻胶18进行溶解去除，如图2(c)所示，进行包含MIM电容器在内的第一面配线层19的形成。此时，对上电极17、电介质膜16、下电极15、耐氢氟酸金属膜13实施蚀刻处理。
在图3中以俯视图示出了进行第一面配线层19的形成的玻璃基板11的第一面11a的例子。在第一面11a上除了上电极17以外，还形成有配线用的铜层25。
此外，在本实施方式中，将在所述玻璃基板的第一面形成包含MIM电容器在内的第一面配线层的工序称为工序B。工序B与上述工序3～5对应，但工序3～5的公开内容并不限定工序B。但是，可以在工序B之后实施工序A。在该情况下，从玻璃基板11的面11b侧照射激光。
这里，Cu能够通过湿蚀刻处理而去除，电介质能够通过干蚀刻处理而去除，Ti能够通过干蚀刻处理以及湿蚀刻处理而去除。并且，耐氢氟酸金属膜13也能够通过与金属膜相应的湿蚀刻处理而去除。由上电极17、电介质膜16、下电极15构成MIM电容器。
(工序7)
接下来，对“味の素ファインテクノ社”制的绝缘树脂24(产品名为ABF-GXT31)以32.5μm的厚度在第一面配线层19上进行层压。
(工序8)
接下来，在绝缘树脂24上粘贴玻璃载体20。具体而言，在第一面配线层19上经由预粘贴用的粘接剂(“日東电工社”制，产品名为“リバアルファ”)而粘贴玻璃载体20。鉴于薄板化后的输送性，优选玻璃载体20的厚度处于大于或等于0.7mm且小于或等于1.5mm的范围。可以根据玻璃基板11的厚度而适当地设定玻璃载体20的厚度。另外，作为支撑体而举例示出了玻璃载体，但支撑体可以不是玻璃制的，也可以是金属制、树脂制等。
(工序9)
接下来，从第一面11a的相反侧的玻璃基板11的面11b利用氟化氢溶液而进行蚀刻处理。未形成激光改性部12的部分的玻璃利用氟化氢溶液进行蚀刻处理，如图2(d)所示，与玻璃基板11的第一面11a平行地实施薄板化，由此实现配线基板的薄形化、小型化。作为蚀刻处理而利用氟化氢溶液，由此能够抑制对于MIM电容器的加工损伤。
此外，在本实施方式中，将对所述第一面的相反侧的面进行蚀刻而在所述激光改性部形成贯通孔并且形成与所述玻璃基板的第一面相对的第二面的工序称为工序C。工序C与上述工序9对应，但工序9的公开内容并不限定工序C。
如果氟化氢溶液与激光改性部12接触，则激光改性部12优先溶解而形成圆锥台形状的贯通孔21。由此，与贯通孔21的形成一起对玻璃基板11实施薄板化。即，通过一个蚀刻处理而进行薄板化以及贯通孔21的形成，能够将对MIM电容器的影响抑制为最小限度。实现了薄板化的玻璃基板11的下表面成为第二面11b’。贯通孔21具有第二面11b’侧的直径(或者截面积)大于第一面11a侧的直径(或者截面积)的圆锥台形状。优选地，贯通孔21的第二面11b’侧的直径相对于第一面11a侧的直径大于或等于1.2倍且小于或等于4.0倍。通过调整激光改性部12的深度而能够变更该倍率。
基于氟化氢溶液的蚀刻量可以根据玻璃装置的厚度而适当地设定。例如，在工序1中利用的玻璃基板11的厚度为400μm的情况下，优选该蚀刻量处于大于或等于100μm且小于或等于350μm的范围。薄板化后的玻璃基板11的厚度优选大于或等于50μm且小于或等于300μm。
(工序10)
接下来，如图2(e)所示，在玻璃基板11的第二面11b’通过溅射法以及无电解镀覆法等在大于或等于100nm且小于或等于500nm的范围包含贯通孔21内在内地成膜出铜覆膜或者基于该铜覆膜的膜。由此，在玻璃基板11的第二面11b’侧形成晶种层。
(工序11)
接下来，与工序3相同地，利用干膜抗蚀剂形成图案，对晶种层供电，在进行大于或等于2μm且小于或等于10μm的厚度的电解镀覆之后，对不需要的干膜抗蚀剂进行溶解剥离，在贯通孔21内形成贯通电极22。然后将不需要的晶种层去除，涂敷绝缘树脂、或者阻焊剂等外层保护膜而形成第二面配线层23。
此外，在本实施方式中，将在所述贯通孔形成贯通电极，在所述第二面经由所述贯通电极而形成与所述第一面配线层连接的第二面配线层的工序称为工序D。工序D与上述工序10、11对应，但工序10，11的公开内容并不限定工序D。
(工序12)
然后，将工序8中预粘贴的玻璃载体20从玻璃基板11拆下。
(工序13)
并且，相对于第一面配线层19而对配线层进行层叠。此时，例如如日本特开2021-7127号公报记载的那样，能够利用贯通电极22而形成电感器(线圈)，将该电感器与MIM电容器组合而能够形成薄形的LC电路。其中，电感器可以是螺线管/螺旋等形状。
图4(a)是表示通过图1的制造工序而按顺序在玻璃基板形成贯通孔2及MIM电容器的例子的俯视图。图4(b)是表示通过图2的制造工序而按顺序在玻璃基板形成MIM电容器及贯通孔21的俯视图。
在图4(a)所示的例子中，在MIM电容器的上电极7发现形状异常。这是因为，在形成上电极7时使用的干膜抗蚀剂表现出因气泡BB(图1)而变形的影响。与此相对，在图4(b)所示的本实施方式中，干膜抗蚀剂不会变形，能够按照设计高精度地形成作为矩形的MIM电容器的上电极17。
并且，根据本实施方式，利用对准标记AM进行图案化等，因此能够高精度地确定构成MIM电容器的下电极15等的位置、形状。由此，能够抑制MIM电容器的特性波动。
另外，根据本实施方式，贯通孔21的第一面11a侧的直径小于第二面11b’侧的直径，因此在空置的空间能够确保配线、下电极15的面积，在确保MIM电容器的电容并改善特性波动的方面，能够实现配线基板的小型化。
并且，根据本实施方式，在第一面配线层19粘贴玻璃载体20而进行蚀刻处理，因此无论玻璃基板11是否较薄都能够进行精度高的处理。另外，在蚀刻处理之后将玻璃载体20拆下而能够实现低高度化的配线基板。
(与对比例的对比)
图5是利用本实施方式的配线基板而形成的多层配线基板(实施例1)的剖面图。图6是在玻璃基板11的第一面11a形成贯通孔21之后，在第一面11a形成了MIM电容器的多层配线基板(对比例1)的剖面图。图7是在玻璃基板11的第二面11b’形成贯通孔21之后，在第二面11b’形成了MIM电容器的多层配线基板(对比例2)的剖面图。
本发明的发明人针对实施例1和对比例1、2，关于电容器特性及小型化而进行了对比试验。在表1中示出了其结果。
[表1]
电容器特性 小型化 判定
实施例1 ○ ○ ○
对比例1 × × ×
对比例2 × Δ ×
图8是关于实施例1及对比例1、2而求出并表示电容器的电容波动的曲线图。根据图8可知，关于对比例1、2，产生电容器的电容波动，与此相对，在实施例1中电容器的电容波动受到抑制。
在表1中，关于电容器特性，在满足设计电容的情况下判定为良好(〇)，在不满足设计电容的情况下判定为不良(×)。另外，关于小型化，在最大厚度小于或等于0.2mm的情况下设为良好(〇)，在最大厚度超过0.2mm且小于或等于0.4mm的情况下设为普通(△)，在最大厚度超过0.4mm的情况下设为不良(×)。
如表1所示，关于对比例1，电容器特性以及小型化分别为不良(×)。另外，关于对比例2，电容器特性不良(×)，并且小型化普通(△)。与此相对，关于实施例1，电容器特性以及小型化分别为良好(〇)，能够确认为本申请发明是有效的。
标号的说明
11…玻璃基板、12…激光改性部、13…耐氢氟酸金属膜、14…铜覆膜、15…下电极、16…电介质膜、17…上电极、18…干光刻胶、19…第一面配线层、20…玻璃载体、21…贯通孔、22…贯通电极、23…第二面配线层、25…配线用的铜层。

Claims (8)

1.一种配线基板的制造方法，其特征在于，
所述配线基板的制造方法具有：
工序A，从玻璃基板的第一面朝向另一面照射激光而形成激光改性部；
工序B，在所述玻璃基板的所述第一面形成包含MIM电容器在内的第一面配线层；
工序C，通过在所述第一面的相反侧的面实施蚀刻处理，由此在所述激光改性部形成贯通孔，并且形成与所述玻璃基板的第一面相对的第二面；以及
工序D，在所述贯通孔形成贯通电极，在所述第二面形成经由所述贯通电极而与所述第一面配线层连接的第二面配线层。
2.根据权利要求1所述的配线基板的制造方法，其特征在于，
在所述工序A之后实施所述工序B。
3.根据权利要求1所述的配线基板的制造方法，其特征在于，
在所述工序B之后实施所述工序A。
4.根据权利要求1至3中任一项所述的配线基板的制造方法，其特征在于，
在所述工序B之后且在所述工序C之前，将载体粘贴于所述第一面配线层。
5.根据权利要求1至4中任一项所述的配线基板的制造方法，其特征在于，
所述贯通孔的所述第二面侧的直径大于所述第一面侧的直径。
6.根据权利要求1至5中任一项所述的配线基板的制造方法，其特征在于，
对所述玻璃基板的所述第一面照射激光而形成对准标记。
7.一种配线基板，其特征在于，
所述配线基板具有：
第一面配线层，其包含在玻璃基板的第一面形成的MIM电容器；
第二面配线层，其形成于所述玻璃基板的与第一面相对的第二面；
贯通孔，其将所述第一面与所述第二面连通；以及
贯通电极，其形成于所述贯通孔内，将所述第一面配线层与所述第二面配线层连接，
所述贯通孔的所述第一面侧的直径小于所述第二面侧的直径。
8.根据权利要求7所述的配线基板，其特征在于，
在所述玻璃基板形成有对准标记。
CN202280013175.9A 2021-03-26 2022-03-15 配线基板的制造方法以及配线基板 Pending CN116803218A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-052646 2021-03-26
JP2021052646A JP2022150166A (ja) 2021-03-26 2021-03-26 配線基板の製造方法及び配線基板
PCT/JP2022/011537 WO2022202475A1 (ja) 2021-03-26 2022-03-15 配線基板の製造方法及び配線基板

Publications (1)

Publication Number Publication Date
CN116803218A true CN116803218A (zh) 2023-09-22

Family

ID=83397201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280013175.9A Pending CN116803218A (zh) 2021-03-26 2022-03-15 配线基板的制造方法以及配线基板

Country Status (4)

Country Link
US (1) US20240014047A1 (zh)
JP (1) JP2022150166A (zh)
CN (1) CN116803218A (zh)
WO (1) WO2022202475A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140035935A1 (en) * 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Passives via bar
JP2018107419A (ja) * 2016-12-27 2018-07-05 大日本印刷株式会社 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
CN112312654B (zh) * 2020-08-14 2021-09-17 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法

Also Published As

Publication number Publication date
JP2022150166A (ja) 2022-10-07
US20240014047A1 (en) 2024-01-11
WO2022202475A1 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
JP7083600B2 (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
US11881414B2 (en) Method for manufacturing glass device, and glass device
US6370012B1 (en) Capacitor laminate for use in printed circuit board and as an interconnector
JP6373574B2 (ja) 回路基板及びその製造方法
US8206530B2 (en) Manufacturing method of printed circuit board having electro component
JP5351149B2 (ja) プリント配線板のビルドアップ層への薄膜キャパシタの統合方法
US8022311B2 (en) Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
JP2018093061A (ja) 電子部品及び電子部品製造方法
KR101494988B1 (ko) 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스
KR20090057922A (ko) 개선된 중간 주파수 디커플링 방법
US20210076491A1 (en) Glass circuit board and method of manufacturing same
JP7206589B2 (ja) キャパシタ内蔵ガラス回路基板の製造方法
JPH1041634A (ja) 多層パターン形成方法および電子部品
US20240021439A1 (en) Wiring board manufacturing method and wiring board
JP4525786B2 (ja) 電子部品及び電子部品モジュール
CN116313827A (zh) Fcbga玻璃芯板、封装基板及其制备方法
CN116803218A (zh) 配线基板的制造方法以及配线基板
JP2018200911A (ja) ガラス回路基板及びその製造方法
US10548222B1 (en) Embedded passive device structure
US6867121B2 (en) Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
KR100301107B1 (ko) 멀티칩모듈기판및그제조방법
US9640477B1 (en) Semiconductor package and method of producing the semiconductor package
WO2024004566A1 (ja) ガラスコア積層構造体およびガラスコア積層構造体の製造方法
WO2024062808A1 (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination