CN116800225A - 插值滤波器装置，系统和方法 - Google Patents

插值滤波器装置，系统和方法 Download PDF

Info

Publication number
CN116800225A
CN116800225A CN202310277155.9A CN202310277155A CN116800225A CN 116800225 A CN116800225 A CN 116800225A CN 202310277155 A CN202310277155 A CN 202310277155A CN 116800225 A CN116800225 A CN 116800225A
Authority
CN
China
Prior art keywords
signals
signal
compensation
scaling
vector magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310277155.9A
Other languages
English (en)
Inventor
A·巴尔
G·阿加尔沃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/185,130 external-priority patent/US20230299751A1/en
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Publication of CN116800225A publication Critical patent/CN116800225A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0438—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0444—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)

Abstract

本公开涉及插值滤波器装置，系统和方法。一种方法基于输入信号生成延迟信号，并对延迟信号应用向量幅值缩放，从而生成一个或多个向量幅值缩放信号。输入信号被加到一个或多个向量幅值缩放信号，生成一个或多个相移信号。将补偿缩放应用于一个或多个相移信号，生成一个或多个补偿信号。组合输入信号和一个或多个补偿信号，生成插值输出信号。该方法可以由装置或系统来实现。

Description

插值滤波器装置，系统和方法
技术领域
本公开大体上涉及用于插值或抽取的数字滤波器领域。
背景技术
数字滤波器或多速率数字滤波器用于数字通信，电信，语音处理，图像压缩，天线/雷达系统，频谱分析，控制系统如牵引控制系统等。
插值滤波器或插值器增加输入数字信号的采样率，并且通常使用多相滤波器组来实现。另一方面，抽取滤波器或抽取器降低了输入数字信号的采样率。
在维持性能的同时实现不同吞吐量的数据转换中的多速率改变是一个挑战。例如，对于可编程插值因子，多相插值滤波器是庞大且复杂的设计。对于多相插值滤波器、面积、功率开销可能很高。
发明内容
在一个实施例中，一种装置包括：输入，其在操作中接收输入信号；相位延迟元件，耦合到所述输入，在操作中基于所述输入信号生成延迟信号；向量幅值缩放电路装置，其耦合到所述相位延迟元件，在操作中对所述延迟信号应用向量幅值缩放，从而生成一个或多个向量幅值缩放信号。在操作中，耦合到输入和向量幅值缩放电路装置的加法电路装置将输入信号加到一个或多个向量幅值缩放的信号，生成一个或多个相移信号。耦合到加法电路装置的幅值补偿缩放电路装置将补偿缩放应用于一个或多个相移信号，生成一个或多个补偿信号。该装置包括耦合到输入和幅值补偿电路的多路复用电路装置，该多路复用电路装置在操作中组合输入信号和一个或多个补偿信号，生成插值输出信号。
在一个实施例中，一种方法基于输入信号生成延迟信号，并对延迟信号应用向量幅值缩放，从而生成一个或多个向量幅值缩放信号。输入信号被加到一个或多个向量幅值缩放信号，生成一个或多个相移信号。将补偿缩放应用于一个或多个相移信号，生成一个或多个补偿信号。组合输入信号和一个或多个补偿信号，生成插值输出信号。
在一个实施例中，系统包括存储器和耦合到存储器的插值电路。所述插值电路包括：输入端，其在操作中接收输入信号；以及相位延迟元件，其耦合到所述输入端，所述相位延迟元件在操作中基于所述输入信号生成经延迟的信号。耦合到相位延迟元件的向量幅值缩放电路装置在操作中对延迟信号应用向量幅值缩放，生成一个或多个向量幅值缩放信号。在操作中，耦合到输入和向量幅值缩放电路装置的加法电路装置将输入信号加到一个或多个向量幅值缩放的信号，生成一个或多个相移信号。耦合到加法电路装置的幅值补偿缩放电路装置在操作中对一个或多个相移信号应用补偿缩放，生成一个或多个补偿信号。耦合到输入和幅值补偿电路的多路复用电路装置在操作中组合输入信号和一个或多个补偿信号，生成插值输出信号。
在一个实施例中，非暂态计算机可读介质的内容使得插值电路执行一种方法。该方法包括基于输入信号生成延迟信号，对延迟信号应用向量幅值缩放，从而生成一个或多个向量幅值缩放信号，将输入信号添加到一个或多个向量幅值缩放信号，从而生成一个或多个相移信号，对一个或多个相移信号应用补偿缩放，从而生成一个或多个补偿信号，以及组合输入信号和一个或多个补偿信号，从而生成插值输出信号。
附图说明
参考以下附图描述非限制性和非穷尽性实施例，其中除非上下文另外指示，否则在各个视图中相同标号指代相同部分。附图中元件的尺寸和相对位置不必按比例绘制。例如，各种元件的形状被选择，放大和定位以提高绘图清晰度。为了便于在附图中识别，已经选择了所绘制的元件的特定形状。此外，为了便于说明，在附图中没有示出本领域技术人员已知的一些元件。在下文中参考附图描述一个或多个实施例，其中：
图1是根据本公开的一些实施例的示例插值架构的功能框图。
图2A到2C是说明生成相移信号的方法的实施例的概念图。
图3A和3B示出了根据按2插值的一些实施例的示例插值架构。
图4说明插值方法的实施例。
图5A和5B是说明根据本公开的一些实施例的分数插值方法的概念图。
图6A和6B示出了根据一些实施例的示例插值架构。
图7是根据本公开的一些实施例的示例系统框图。
图8示出了根据本公开的一些实施例的采用插值架构的系统的示例实施例。
图9示出了结合了根据本公开的一些实施例的插值架构的系统的示例实施例。
具体实施方式
为了提供对各种公开的实施例的透彻理解，以下描述连同附图阐明了某些具体细节。然而，相关领域的技术人员将认识到，所公开的实施例可以在没有这些具体细节中的一个或多个的情况下，或者利用其他方法，组件，装置，材料等以各种组合来实践。在其他实例中，没有示出或描述与本公开的环境相关联的公知结构或组件，包括但不限于接口，电源，物理组件布局等，以避免不必要地模糊对实施例的描述。另外，各种实施例可以是方法，系统或装置。
在整个说明书，权利要求书和附图中，除非上下文另有说明，否则以下术语具有以下含义。术语“本文”是指与本申请相关的说明书，权利要求书和附图。短语“在一个实施例中”，“在另一实施例中”，“在各种实施例中”，“在一些实施例中”，“在其它实施例中”及其其它变化形式是指本公开的一个或多个特征，结构，功能，限制或特性，且除非上下文另外指示，否则不限于相同或不同实施例。如本文所用，术语“或”是包含性的“或”运算符，并且等同于短语"A或B，或两者“或”A或B或C，或其任何组合"，并且具有附加要素的列表被类似地处理。术语“基于”不是排他性的，并且允许基于未描述的附加特征，功能，方面或限制，除非上下文另有说明。此外，在整个说明书中，“一个”，“一种”和“该”的含义包括单数和复数指代。
图1是根据本公开的一些实施例的示例插值架构100的功能框图。插值架构或电路100包括输入线102，相位延迟元件110，如图所示的多个插值支路104，插值支路104a至104p，以及多路复用电路装置130。在特定插值处理期间采用的插值支路104的数目取决于在输出信号的周期或循环中包括在由多路复用器130生成的插值输出信号132中的采样数目N。举例来说，在以2进行插值的情况下，除输入线102之外将存在一个支路(在此情况下，p为1)，且插值输出将组合(例如，时间多路复用)输入信号与支路的输出。在以10进行插值的情况下，将存在输入线和九个支路(在此情况下，p为9)，且插值输出将组合(例如，时间多路复用)输入信号和九个支路的九个输出。在分数插值的情况下(例如，输出速率与输入速率的比率为分数)，可选择待采用的支路的数目以促进在输出处提供对应于所要分数插值周期。
输入线102接收输入信号X，其在概念上可以表示为：
其中，n表示时间戳，N表示样本数，k/N表示数字采样频率。
由z－1表示的相位延迟元件110(也称为相位延迟电路110)耦合在输入线102与一个或多个插值支路104a到104p之间，并生成输入信号X(其可称为延迟信号)的延迟版本X(n－1)。
如图所示的插值架构100的插值支路104包括：向量幅值缩放电路装置112，包括如图所示的向量幅值缩放支路112a至112p；加法电路装置114，包括如图所示的加法支路114a至114p；以及幅值补偿缩放电路装置116，包括如图所示的幅值补偿支路116a至116p。
向量幅值缩放电路装置112对相位延迟信号X(n－1)执行向量幅值缩放。例如，向量幅值缩放电路装置112的每个支路112a到112p将相应的向量幅值缩放因子Ki(其中i＝1到p，如图所示)应用于相位延迟信号X(n－1)，从而为支路104i生成可以表示为KiX(n－1)的向量幅值缩放信号。
例如，在一个实施方案中，Ki可根据下式确定：
其中β表示数字角频率。
加法电路装置114耦合到输入线102和向量幅值缩放电路装置112。例如，添加电路114的每个支路114i(其中i＝1到p，如图所示)将在输入线102上接收的输入信号X添加到由相应的向量幅值缩放支路112i生成的向量幅值缩放信号KiX(n－1)，从而为添加电路装置104的支路104i生成相移信号，该相移信号可以表示为X(n)+KiX(n－1)。
正弦曲线可以表示为正弦和余弦的线性组合。相反，两个或多个正弦曲线的线性组合可以表示为正弦和余弦的线性组合，因此可以表示为单个正弦曲线。可以看出，具有相同频率ω但具有相位差和振幅A和B的两个正弦函数f(t)和g(t)的向量求和分别将生成具有相同频率ω但不同振幅C和相位ψ的另一正弦波。这可以表示为：
f(t)＝A sin(ωt)
h(t)＝C sin(ωt+ψ)
图2A和2B是示出支路104i的输入信号X(n)(表示为向量210)和向量幅值缩放信号KiX(n－1)(表示为向量220)的相加的概念图。在图2A中，向量210和向量220之间的相位差表示为相位差230。将向量210，220相加得到相移向量250，该相移向量250相对于输入向量210具有不同的相位差240，该相位差小于相位差230，并且具有与向量210的幅值不同的幅值(图示为向量250的长度)。图2B示出了导致向量280的类似示例，该向量280具有与向量210不同的相位差270和与向量210和250的幅值不同的幅值。
图2C是示出生成相移信号X(n)+K1X(n－1)的例子的概念图。输入信号X(n)在图2C中表示为X＝3sin(t)。向量幅值缩放信号KiX(n－1)，在图2C中表示为4sin(t+0.5)，已经从输入信号X(n)以+0.5的相移缩放了4/3。通过将输入信号X(n)和向量幅值缩放信号KiX(n－1)相加而生成的相移信号X(n)+KiX(n－1)在图2C中表示为3sin(t)+4sin(t+0.5)。
如图2A，2B和2C所示，由加法电路装置114(例如，114a到114p)生成的相移信号X(n)+K1X(n－1)的幅值不同于输入信号X(n)的幅值。返回参考图1，幅值补偿缩放电路装置116对相移信号X(n)+KiX(n－1)执行幅值补偿缩放，使得输入和插值支路的信号在组合时可用(例如，以归一化相移信号X(n)+KiX(n－1))，生成一个或多个补偿信号。例如，幅值补偿缩放电路装置116的每个支路116a至116p将相应的幅值缩放因子Bi(其中i＝1至p，如图所示)应用于相移信号X(n)+KiX(n－1)，从而为支路104i生成可以表示为Bi(X(n)+KiX(n－1))的补偿信号Yi。
例如，在一个实施例中，缩放因子Bi可以根据下式确定：
缩放因子Bi是幅值补偿缩放电路装置116的滤波器/增益，其寻求使频率响应的幅值变平，使得向量幅值缩放电路装置112和加法电路装置114不相对于输入和彼此缩放插值输出。加法电路装置114的输出是插值信号，但是其幅值(或幅值)对于不同的输入频率是不同的。幅值补偿缩放电路装置116应用逆幅值传递函数来补偿由相移引入的幅值差。
多路复用电路装置130耦合到输入线102和幅值补偿缩放电路装置116。在操作中，多路复用电路装置130组合输入信号和一个或多个补偿信号(例如，Y1，Y2，……Yp)以生成插值输出信号132。多路复用电路装置可以被配置成例如通过对输入线102上的信号和由幅值补偿缩放电路装置生成的一个或多个补偿信号Yi进行时间多路复用来生成插值输出信号132，以选择输入信号102和一个或多个补偿信号Yi中的一个或多个来在特定时刻提供等。多路复用电路装置130可以具有一个或多个控制信号输入，状态机等，以控制多路复用电路装置130接收的信号如何被组合来生成输出信号132。
在一个实施例中，插值电路装置104可以具有固定数目的支路104i，并且用于执行特定插值操作的支路的数目基于要在输出132中提供的采样数目N。如果N在特定应用中是固定的(例如，待应用的插值总是插值3)，那么支路的数目可相应地固定(例如，当插值固定在3时，两个支路)。
如上所述，支路104i的输出Yi可以表示为：
Yi＝Bi·(X(n)+KiK(n-1))
Yi可以根据输入信号X(n)如下确定：
Yi＝Bi·(X(n)+Kix(n-1))＝Bi·(cos(βn)+Kicos(βn+β))
其中
这里，β表示角频率(β＝2πfd)，其中fd是数字频率并且被定义为fd＝fi/fs，其中fi表示模拟信号频率并且表示采样频率。
Yi也可能表示如下：
输出信号幅值被表示为并且其相位被表示为
信号X(n)和信号Yi可由多路复用器电路装置130进行时间多路复用以生成经插值的输出信号132，其可表示为((X(n)，Ya，Yb，…Yp))。图1的示例插值架构100可以实现为多模插值器，例如图9所示的多模插值器的实施例。
关于计算缩放元素，诸如向量幅值缩放因子Ki和幅值补偿缩放因子Bi，下面将提供以2进行插值和以3进行插值的例子。本领域普通技术人员将容易理解如何基于所提供的示例公式来计算缩放元素。用于导出每个缩放元素的特定公式对于每个滤波器设计可以不同。
如上所述，Ki可以基于以下关系确定：
图3A示出了插值2(p＝1和N＝2)的示例。图3A的示例示出了系统300，其包括提供输入信号X(其可以表示为X＝cos(βn))的输入线302，相位延迟元件310，具有向量幅值缩放电路装置312，加法电路装置314和幅值补偿缩放电路装置316的第一支路304，以及多路复用器电路330。多路复用器电路330基于线路302上的输入信号和支路304的幅值补偿缩放电路装置316输出的补偿信号生成输出信号332。图3A可视为图1的实施例，其中N为2且p为1。换句话说，图3A表示提供由2的插值的实施例。
基于以上阐述的Yi的表示，在插值2的示例情况下的向量幅值缩放因子K1可以根据下式确定：
由幅值补偿缩放电路装置316生成的补偿信号的增益可以表示为：
当K1为1时对于B1的求解导致：
因此，图3A的系统300的2的插值可替代地使用如图3B所示的简化架构300'来实现。在图3B中，可以省略图3A的向量幅值缩放电路装置312，因为Kp是1。因此，图3B的插值电路304'不需要包括向量幅值缩放电路装置，并且加法器314在操作中将相位延迟元件310的输出添加到输入线302上的输入信号X。图3B的幅值补偿缩放电路装置316'可以使用低通滤波器来实现。
注意，对于2进制插值，不需要向量幅值缩放。这对于以2的幂为插值因子是正确的。可以采用级联低通滤波器架构来实现2的幂的插值因子。
类似地，当插值3(p＝2且N＝3)时，Ki可根据下式来确定：
当p＝1且N＝3时，K1确定为：
当p＝2且N＝3时，K2确定为：
Bi可根据以下确定：
基于上述K1和K2值，可以如下确定B1和B2。
在各种实施例中可以采用其它插值因子，包括分数插值(参见例如下面讨论的图5)。
图4图解说明可(例如)由图1的插值架构100的实施例，由图3A和3B的实施例，由图7的系统700的实施例等执行的插值方法400的实施例，且将出于方便而参考图1的插值架构100和图7的系统700来描述。
过程400开始于410，其中接收待插值的输入信号X(或X(n))。参考图1的插值架构，在输入线102上接收输入信号X(n)。
过程400从410前进到420，其中例如使用图1的相位延迟电路110来延迟输入信号X，从而生成相位延迟信号。得到的延迟信号可以表示为X(n－1)，如前所述。
过程400从420前进到430，其中对相位延迟信号应用向量幅值缩放，生成向量幅值缩放信号。参考图1，来自相位延迟电路110的延迟信号X(n－1)被提供给向量幅值缩放电路装置112，向量幅值缩放电路装置112应用向量幅值缩放因子Ki，生成向量幅值缩放信号。向量幅值缩放信号可以表示为KiX(n－1)。应用向量幅值缩放可以包括例如使用上述等式来确定要应用的向量幅值缩放因子Ki。可以使用查找表来确定由向量幅值缩放电路装置1121应用的向量幅值缩放因子Ki，例如，基于插值数。在一些实施例中，Ki可以是将由向量幅值缩放电路装置112i应用的相应值的固定集合。
过程400从430前进到440，其中向量幅值缩放信号KiX(n－1)被加到输入信号X(n－1)，生成相移信号。参考图1，通过加法电路装置114将向量幅值缩放信号KiX(n－1)加到输入信号X(n)，生成相移信号。相移信号可以表示为X(n)+KiX(n－1)。图2A和2B示出了添加信号以获得相移信号的示例。如图4所示，动作430和440一起执行相移过程。
过程400从440前进到450，其中对相移信号执行幅值缩放补偿，生成补偿信号。例如，相移信号可以相对于输入信号归一化。参考图1，幅值补偿缩放电路装置116将幅值补偿缩放因子Bi应用于相移信号，生成补偿信号。补偿信号可以表示为Bi(X(n)+KiX(n－1))。应用幅值补偿缩放可以包括例如使用上述等式来确定要应用的幅值补偿缩放因子Bi。可以采用查找表来确定例如由幅值补偿缩放电路装置1161基于插值数应用的幅值补偿缩放因子Bi。在一些实施例中，Bi可以是将由幅值补偿缩放电路装置116i应用的相应值的固定集合。
过程400从450前进到460，其中确定是否需要额外的补偿信号来根据插值数目N生成插值信号。当确定需要更多的补偿信号时，过程400从460返回到430以在动作430到450中生成另一补偿信号。在一个实施例中，控制变量i可以递增。当没有确定需要附加的补偿信号来生成插值信号时，过程从460进行到470。
在470，组合补偿(或归一化)信号和输入信号。参照图1，多路复用器电路装置130接收来自输入线102的输入和来自支路104i的经补偿信号，并组合所述信号以生成经插值信号。例如，可以采用时间复用。在另一实例中，可在所需时间在输出处提供被提供到多路复用器电路的信号中的选定一者。过程400从470前进到480，其中过程可终止或执行其它功能，例如返回到410以处理输入信号的下一样本。
前述过程和方法的实施例可以包含图4中未示出的附加动作，可以不包含图4中示出的所有动作，可以以各种顺序执行图4中示出的动作，可以组合动作，并且可以在各个方面进行修改。例如，可以采用并行处理来并行生成和输出多个补偿信号，而不是使用环路并串行生成一组补偿信号，然后组合该组补偿信号。
图5A是说明根据本公开的一些实施例的分数插值方法的概念图。具体地，图5A示出了插值数为6除以5(N＝6/5＝1.2)的分数插值。
传统上，分数插值涉及对信号进行上采样(例如，插入5个零)，应用低通滤波器和下采样(例如，抽取6)。该方法需要至少两个步骤。
返回参考图5A，输入信号510，512，514，516，518和520在时间线中均匀地间隔开1个时间单位。期望的输出信号是530，其与在510，532，534，536，538和540处的输入采样一致，510，532，534，536，538和540在时间线上间隔开5/6单位时间。
图6A和6B说明分数插值滤波器系统600，600′的实例实施方案，且将出于方便而参考图5A的实例分数插值来论述。在回顾本公开之后，本领域技术人员将认识到，图6A和6B的实施例可以用于通过选择适当的滤波器系数来实现其他分数插值，如下所述。
如图6A所示，插值滤波器系统600包括一个或多个插值支路604，插值支路604通过相位延迟元件610从输入线602接收输入信号X的延迟版本。为了便于说明，图6A中仅示出一个支路604。如图所示，支路604包括使用5抽头有限脉冲响应(FIR)滤波器实现的向量幅值缩放电路装置612，加法电路装置614，以及使用另一个5抽头FIR滤波器实现的幅值补偿缩放电路装置616。参考图5，输入线602可以提供符号530，并且各个支路604可以提供插值输出信号的其它符号532，534，536，538和540中的各个符号，其中多路复用电路装置632选择适当的符号以在给定时间提供(例如，6：1复用方案)。发明人已经观察到，使用5抽头FIR滤波器来实现向量幅值缩放电路装置612和幅值补偿缩放电路装置提供了令人满意的结果。
代替使用多个插值支路604，可以采用单个插值支路以及系数选择电路(参见图6B)来选择系数以提供向量幅值缩放来生成期望的相移量，以及选择系数以提供期望的补偿缩放量。例如，第一相移码元532从输入码元512移位β/6；第二相移符号534从输入符号514偏移2β/6，第三相移符号536从输入符号516偏移3β/6，第四相移符号538从输入符号518偏移4β/6，第五相移符号540从输入符号520偏移5β/6。
发明人已经认识到，对于分数插值，插值电路604可以用包括例如5个支路的简化插值电路604'代替，如图6B所示。实现向量幅值缩放电路装置612的5抽头FIR滤波器，加法器614和实现支路的幅值补偿缩放电路装置616的5抽头FIR滤波器已经被9抽头FIR滤波器618代替。在一个实施例中，可以使用可选的系数选择电路622(如图所示)来选择用于9抽头FIR滤波器618的滤波器系数，以选择提供图5A所示的期望符号所需的5个相位。例如，第一相移码元532从输入码元512移位β/6；第二相移符号534从输入符号514偏移2β/6，第三相移符号536从输入符号516偏移3β/6，第四相移符号538从输入符号518偏移4β/6，第五相移符号540从输入符号520偏移5β/6。
在该示例分数插值情况下，每个相位Phasei可表示如下：
其中i表示获得分数插值所需的相移。
基于表示期望相位信息的Phasei,，可以基于这里描述的公式获得5个不同的Ki和Bi。
当通过6/5插值时，则p＝[1，5]且N＝6。Ki可根据下式确定：
Bi可根据以下确定：
以及
即，根据本公开的一个实施例，可以获得n/m(其中n大于m)的分数插值。以下给出当分数插值为6/5时获得Ki和Bi定标因子的总结公式。
图5B是基于相位i＝5的幅值和相位信息(Ki和Bi)的示例响应图。因此，实例插值架构可用于整数插值和分数插值两者。
图7是这里描述的实施例可以应用的类型的电子装置或系统700的实施例的功能框图。系统700包括一个或多个处理核心或电路702。处理核心702可包括例如一个或多个处理器，状态机，微处理器，可编程逻辑电路，离散电路，逻辑门，寄存器等及其各种组合。处理核心可以控制系统700的整体操作，系统700对应用程序的执行等。
系统700可以包括一个或多个传感器720(例如，图像传感器，音频传感器，加速度计，压力传感器，温度传感器，编码器等)，一个或多个接口730(例如，无线通信接口，有线通信接口，总线系统接口等)，一个或多个控制器740(例如，一个或多个牵引逆变器750)，以及可以包括天线，电源等的其他电路760，以及主总线系统770。主总线系统770可以包括耦合到系统700的各个组件的一个或多个数据，地址，功率和/或控制总线。
系统700还包含一个或多个插值器780，例如图1，3A，3B，6A，6B，8或9中所说明的插值器100，300，300′，600，600′，850，904中的一者或多者，其可使用(例如)图4的方法400来生成经插值输出信号。一个或多个插值器700可以例如接收诸如由一个或多个传感器(例如，牵引马达的编码器或分解器)生成的传感器信号之类的信号，并且生成由一个或多个控制器(例如，牵引逆变器)使用的插值输出信号，以生成诸如控制牵引马达的控制信号之类的信号(见图8)。
图8示出了可以采用根据本公开的一个或多个实施例的插值架构的系统800的示例实施例。图8A的系统800包括具有牵引马达820，旋转变压器830和牵引逆变器840的电动车辆810。该系统还包括插值电路850，例如图1的插值电路100，图3A的插值电路300，图3B的插值电路300'，图7的插值电路780等。插值电路850可用于插值由牵引逆变器840用来控制牵引马达820的信号，例如由分解器830感测的旋转角感测信号。
图9示出了结合了根据本公开的一些实施例的插值架构的系统900的示例实施例。系统900包括ADC902和插值器电路904。ADC902接收输入信号并将待插值的数字信号提供到插值器电路904，例如上文参考图1描述的信号X(n)。插值器电路904具有模式控制输入906和旁路控制输入908。模式控制输入906可用于指示插值输出信号中所需的采样数目N，插值器电路904可使用该采样数目N来确定要采用的支路数目以及要采用的向量幅值缩放因子Ki和幅值补偿缩放因子Bi。举例来说，控制器(例如，图7的控制器740中的一者)可生成提供到插值器电路904的模式控制输入的模式控制信号。旁路控制输入908可用于向插值器电路904指示旁路插值并提供输入信号作为输出。举例来说，控制器(例如，图7的控制器740中的一者)可生成提供到插值器电路904的旁路控制输入的旁路控制信号。
实施例可以有助于在面积和计算成本以及延迟方面提供显著的改进。例如，多相63抽头半带滤波器传统分数插值器实现将需要32个寄存器，以及32个乘法和32个加法和相应的延迟。一个实施例的15抽头FIR滤波器实现可以使用具有15个乘法和15个加法的15个寄存器来提供令人满意的结果，具有明显更小的系统延迟。
在一个实施例中，一种设备包括：输入，该输入在操作中接收输入信号；相位延迟元件，耦合到所述输入，其中所述相位延迟元件在操作中基于所述输入信号产生延迟信号；耦合到所述相位延迟元件的向量幅值缩放电路，其中所述向量幅值缩放电路装置在操作中对所述延迟信号应用向量幅值缩放，生成一个或多个向量幅值缩放信号；耦合到所述输入和所述向量幅值缩放电路的加法电路，其中所述加法电路在操作中将所述输入信号与所述一个或多个向量幅值缩放信号相加，生成一个或更多个相移信号；耦合到所述加法电路的幅值补偿缩放电路，其中所述幅值补偿电路在操作中将补偿缩放应用于所述一个或多个相移信号，产生一个或多个补偿信号；以及多路复用电路，其耦合到所述输入和所述幅值补偿电路，其中所述多路复用电路在操作中组合所述输入信号和所述一个或多个补偿的信号，产生经插值的输出信号。
在一个实施例中，该设备包括多个插值分支，每个插值分支耦合在相位延迟元件和多路复用电路之间，并且包括：向量幅值缩放电路的分支，该分支在操作中对延迟信号应用相应的向量幅值缩放操作，生成所述一个或多个向量幅值缩放信号中的相应向量幅值缩放信号；所述加法电路的分支，耦合到所述向量幅值缩放电路的所述分支和所述输入，其中在操作中，所述加法回路的所述支路将所述输入信号添加到所述一个或多个向量幅值缩放信号中的相应向量幅值缩放信号，生成所述一个或多个相移信号中的对应相移信号；以及所述幅值补偿电路的分支，其耦合到所述加法电路的所述分支，其中所述幅值补偿电路的分支将相应的补偿缩放操作应用于所述一个或多个相移信号中的相应相移信号，从而生成所述一种或多个补偿信号中的对应补偿信号。在一个实施例中，分支的相应向量幅值缩放操作包括对多个插值分支的分支i应用向量幅值缩放因子Ki。在一个实施例中，Ki根据以下公式确定：
在一个实施例中，分支的相应补偿缩放操作包括对多个插值分支的分支i应用补偿缩放因子Bi。在一个实施例中，根据以下来确定Bi：
在实施例中，分支的补偿信号Yi对应于Yi＝Bi(X(n)+KiX(n-1)，以及
输入信号X(n)对应于
其中n是时间戳，并且k/N是数字频率。
在一个实施例中，矢量幅值缩放电路的分支包括有限脉冲响应滤波器。在一个实施例中，幅值补偿缩放电路的分支包括有限脉冲响应滤波器。在一个实施例中，矢量幅值缩放电路包括有限脉冲响应滤波器。在一个实施例中，幅值补偿缩放电路包括有限脉冲响应滤波器，并且插值电路在操作中生成分数插值输出信号。
在一个实施例中，一种方法包括：基于输入信号生成延迟信号；将矢量幅值缩放应用于所述延迟信号，生成一个或多个矢量幅值缩放信号；将所述输入信号与所述一个或多个矢量幅值缩放信号相加，生成一个或更多个相移信号；将补偿缩放应用于所述一个或多个相移信号，产生一个或多个经补偿信号；以及组合输入信号和一个或多个补偿信号，生成插值输出信号。在一个实施例中，应用矢量幅值缩放包括将多个矢量幅值缩放因子应用于延迟信号，生成对应的多个矢量大小缩放信号；将所述输入信号添加到所述一个或多个矢量幅值缩放信号包括将所述输出信号添加到多个矢量大小缩放信号中的每一个，生成相应的多个相移信号；对所述一个或多个相移信号应用补偿缩放包括对所述多个相移位信号应用相应的补偿缩放因子，生成多个补偿信号；并且组合输入信号和一个或多个补偿信号包括对输入信号和多个补偿信号进行时间复用，生成插值后的输出信号。在一个实施例中，多个矢量幅值缩放因子中的矢量幅值缩放系数Ki根据以下公式确定：
其中N表示样本数目，i是多个向量幅值缩放因子中的向量幅值缩放因数的阶，并且β是数字角频率。
在一个实施例中，多个补偿缩放因子中的补偿缩放因子Bi是根据以下公式确定的：
在一个实施例中，多个补偿信号中的补偿信号Yi对应于Yi＝Bi(X(n)+KiX(n-1)；并且输入信号X(n)对应于
在一个实施例中，系统包括存储器、耦合到存储器的插值电路和多路复用电路。插值电路包括：输入端，该输入端在操作中接收输入信号；相位延迟元件，其耦合到所述输入，其中所述相位延迟元件在操作中基于所述输入信号产生延迟信号；耦合到所述相位延迟元件的矢量幅值缩放电路，其中所述矢量幅值缩放回路在操作中对所述延迟信号应用矢量幅值缩放，生成一个或多个矢量幅值缩放信号；耦合到所述输入和所述矢量幅值缩放电路的加法电路，其中所述加法电路在操作中将所述输入信号与所述一个或多个矢量幅值缩放信号相加，生成一个或多个相移信号；耦合到所述加法电路的幅值补偿缩放电路，其中所述幅值补偿电路将补偿缩放应用于所述一个或多个相移信号，产生一个或更多个补偿信号；以及多路复用电路，其耦合到所述输入和所述幅值补偿电路。在操作中，多路复用电路将输入信号和一个或多个补偿信号组合，生成插值输出信号。
在一个实施例中，插值电路包括多个插值分支，每个插值分支耦合在相位延迟元件和多路复用电路之间，并且包括：矢量幅值缩放电路的分支，其在操作中对延迟信号应用相应的矢量幅值缩放操作，生成所述一个或多个矢量幅值缩放信号中的相应一个；所述加法电路的分支，耦合到所述矢量幅值缩放电路的分支和所述输入，其中，在操作中，所述加法回路的支路将所述输入信号添加到所述一个或多个矢量幅值缩放信号中的相应一个，生成所述一个或多个相移信号中的对应一个；以及所述幅值补偿电路的分支，其耦合到所述加法电路的所述分支，其中所述幅值补偿电路的分支将相应的补偿缩放操作应用于所述一个或多个相移信号中的相应一个，从而生成所述一种或多个经补偿信号中的对应一个。在一个实施例中，插值电路在操作中基于插值模式控制信号来确定要与输入信号组合的一个或多个补偿信号的数目。在一个实施例中，该系统包括：耦合到输入端的旋转变压器，其中该旋转变压器在操作中感测与牵引马达相关联的旋转角度，并基于感测到的旋转角度产生输入信号；以及牵引逆变器，其耦合到所述多路复用电路，其中所述牵引逆变器在操作中基于所述插值信号产生信号以控制牵引马达。
在一个实施例中，非暂态计算机可读介质的内容使得插值电路执行一种方法。该方法包括：基于输入信号生成延迟信号；将矢量幅值缩放应用于所述延迟信号，生成一个或多个矢量幅值缩放信号；将所述输入信号与所述一个或多个矢量幅值缩放信号相加，生成一个或更多个相移信号；将补偿缩放应用于所述一个或多个相移信号，产生一个或多个经补偿信号；以及组合输入信号和一个或多个补偿信号，生成插值输出信号。在一个实施例中，该方法包括基于插值的输出信号来控制牵引马达。在一个实施例中，内容包括由插值电路执行的指令。
在一个实施例中，一种设备包括：输入端，该输入端在操作中接收输入信号；延迟元件，其耦合到所述输入，在操作中，所述延迟元件基于所述输入信号产生延迟信号；加法器，耦合到所述输入端和所述延迟元件，其中所述加法器在操作中将所述延迟信号和所述输入信号相加，生成组合信号；耦合到所述加法器的有限脉冲响应滤波器，其中所述有限脉冲响应滤波器在操作中基于所述组合信号生成相移和缩放的信号；以及多路复用电路，其耦合到所述输入和所述有限脉冲响应滤波器，其中所述多路复用电路在操作中对所述输入信号和所述相移和缩放的信号进行时间多路复用，从而生成插值输出信号。
在一个实施例中，一种设备包括：输入端，该输入端在操作中接收输入信号；延迟元件，其耦合到所述输入，在操作中，所述延迟元件基于所述输入信号产生延迟信号；耦合到所述延迟元件的一个或多个有限脉冲响应滤波器，其中所述有限脉冲响应滤波器在操作中基于所述延迟信号和相应的滤波器系数产生相应的相移和缩放信号；以及信号组合电路，其耦合到所述输入和所述有限脉冲响应滤波器，其中所述信号组合电路在操作中组合所述输入信号和所述相移和缩放的信号，产生分数插值输出信号。在一个实施例中，该设备包括：耦合到一个或多个有限脉冲响应滤波器的系数选择电路，其中，在操作中，系数选择电路将相应的滤波器系数提供给有限脉冲反应滤波器。
在一个实施例中，一种设备包括：输入端，该输入端在操作中接收输入信号；相位延迟元件，其耦合到所述输入，其中所述相位延迟元件在操作中基于所述输入信号产生延迟信号；相移电路，其耦合到所述输入和所述延迟元件，其中所述相移电路在操作中基于所述输入信号和所述经延迟信号产生一个或多个相移信号；耦合到所述相移电路的幅值补偿缩放电路，其中所述幅值补偿电路在操作中对所述一个或多个相移信号应用补偿缩放；以及信号组合电路，其耦合到所述输入和所述幅值补偿电路，其中所述信号组合电路在操作中组合所述输入信号和所述一个或多个补偿信号，产生插值输出信号。在一个实施例中，该设备包括：耦合在相位延迟元件和相移电路之间的矢量幅值缩放电路，其中矢量幅值缩放回路在操作中对延迟信号应用矢量幅值缩放，生成一个或多个矢量幅值缩放信号，其中相移电路在操作中，将所述输入信号与所述一个或多个矢量幅值缩放信号相加，生成所述一个或多个相移信号，其中所述幅值补偿电路在操作中对所述一或多种相移位信号应用补偿缩放，生成一个或多个补偿信号。在一个实施例中，该设备包括多个插值分支，每个插值分支耦合在相位延迟元件和多路复用电路之间，并且包括：矢量幅值缩放电路的分支，该分支在操作中对延迟信号应用相应的矢量幅值缩放操作，生成所述一个或多个矢量幅值缩放信号中的相应一个；所述相移电路的分支，耦合到所述矢量幅值缩放电路的所述分支和所述输入，其中，在操作中，所述相迁电路的所所述分支将所述输入信号添加到所述一个或多个矢量幅值缩放信号中的相应一个，生成所述一个或多个相移信号中的对应一个；以及所述幅值补偿电路的分支，其耦合到所述加法电路的所述分支，其中所述幅值补偿电路的分支将相应的补偿缩放操作应用于所述一个或多个相移信号中的相应一个，从而生成所述一种或多个补偿信号中的对应一个。
在一个实施例中，一种设备包括：输入端，该输入端在操作中接收输入信号；插值电路，耦合到所述输入，其中所述插值电路在操作中：基于所述输入信号生成延迟信号；基于所述延迟信号和所述输入信号生成一个或多个相移信号；将幅值补偿缩放应用于所述一个或多个相移信号，生成相应的幅值补偿信号；并且将所述输入信号与所述一个或多个幅值补偿信号组合，生成插值信号。在一个实施例中，插值电路在操作中通过以下方式生成一个或多个相移信号：将幅值缩放应用于延迟信号，生成一个或者多个幅值缩放信号；以及将所述输入信号与所述一个或多个幅值缩放信号相加，生成所述一个或多个相移信号。
一些实施例可以采用计算机程序产品的形式或包括计算机程序产品。例如，根据一个实施例，提供了一种计算机可读介质，其包括适于执行上述方法或功能中的一个或多个的计算机程序。该介质可以是物理存储介质，例如只读存储器(ROM)芯片，或盘，例如数字多功能盘(DVD－ROM)，光盘(CD－ROM)，硬盘，存储器，网络，或将由适当的驱动器或经由适当的连接读取的便携式介质制品，包括编码在存储在一个或多个这样的计算机可读介质上并可由适当的读取器装置读取的一个或多个条形码或其他相关代码。
此外，在一些实施例中，这些方法和/或功能中的一些或全部可以以其他方式来实现或提供，例如至少部分地以固件和/或硬件来实现或提供，这些固件和/或硬件包括但不限于一个或多个专用集成电路(ASIC)，数字信号处理器，分立电路，逻辑门，标准集成电路，控制器(例如，通过执行适当的指令，并且包括微控制器和/或嵌入式控制器)，现场可编程门阵列(FPGA)，复杂可编程逻辑器件(CPLD)等，以及采用RFID技术的器件及其各种组合。
上述各种实施例可以组合以提供另外的实施例。
根据上述详细描述，可以对实施例进行这些和其它改变。通常，在下面的权利要求中，所使用的术语不应该被解释为将权利要求限制到在说明书和权利要求中公开的特定实施例，而是应该被解释为包括所有可能的实施例以及这些权利要求被授权的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (31)

1.一种装置，包括：
输入，其在操作中接收输入信号；
相位延迟元件，耦合到所述输入，其中所述相位延迟元件在操作中基于所述输入信号生成延迟信号；
向量幅值缩放电路装置，耦合到所述相位延迟元件，其中所述向量幅值缩放电路装置在操作中对所述延迟信号应用向量幅值缩放，从而生成一个或多个向量幅值缩放信号；
加法电路装置，耦合到所述输入和所述向量幅值缩放电路装置，其中所述加法电路装置在操作中将所述输入信号与所述一个或多个向量幅值缩放信号相加，从而生成一个或多个相移信号；
幅值补偿缩放电路装置，耦合到所述加法电路装置，其中所述幅值补偿电路装置在操作中对所述一个或多个相移信号应用补偿缩放，从而生成一个或多个补偿信号；以及
多路复用电路装置，耦合到所述输入和所述幅值补偿电路装置，其中所述多路复用电路装置在操作中组合所述输入信号和所述一个或多个补偿信号，从而生成插值输出信号。
2.根据权利要求1所述的装置，包括多个插值支路，每个插值支路被耦合在所述相位延迟元件和所述多路复用电路装置之间，并且包括：
所述向量幅值缩放电路装置的支路，其在操作中对所述延迟信号应用相应向量幅值缩放操作，从而生成所述一个或多个向量幅值缩放信号中的相应向量幅值缩放信号；
所述加法电路装置的支路，耦合到所述向量幅值缩放电路装置的支路和所述输入，其中所述加法电路装置的所述支路在操作中将所述输入信号与所述一个或多个向量幅值缩放信号中的相应向量幅值缩放信号相加，从而生成所述一个或多个相移信号中的相应相移信号；以及
所述幅值补偿电路的支路，耦合到所述加法电路装置的支路，其中所述幅值补偿电路的支路对一个或多个相移信号中的相应相移信号应用相应补偿缩放操作，从而生成一个或多个补偿信号中的相应补偿信号。
3.根据权利要求2所述的装置，其中支路的相应向量幅值缩放操作包括针对所述多个插值支路中的支路i应用向量幅值缩放因子Ki。
4.根据权利要求3所述的装置，其中Ki根据以下确定：
其中N表示样本数，并且β表示数字角频率。
5.根据权利要求4所述的装置，其中支路的相应补偿缩放操作包括针对所述多个插值支路中的所述支路i应用补偿缩放因子Bi。
6.根据权利要求5所述的装置，其中Bi根据以下确定：
7.根据权利要求4所述的装置，其中，
支路的补偿信号Yi对应于
Yi＝Bi(X(n)+KiX(n-1)；以及
所述输入信号X(n)对应于
其中n是时间戳，以及
k/N是数字频率。
8.根据权利要求2所述的装置，其中所述向量幅值缩放电路装置的支路包括有限脉冲响应滤波器。
9.根据权利要求8所述的装置，其中所述幅值补偿缩放电路装置的所述支路包括有限脉冲响应滤波器。
10.根据权利要求1所述的装置，其中所述向量幅值缩放电路装置包括有限脉冲响应滤波器。
11.根据权利要求10所述的装置，其中所述幅值补偿缩放电路装置包括有限脉冲响应滤波器，并且所述插值电路装置在操作中生成分数插值输出信号。
12.一种方法，包括：
基于输入信号生成延迟信号；
对所述延迟信号应用向量幅值缩放，从而生成一个或多个向量幅值缩放信号；
将所述输入信号与所述一个或多个向量幅值缩放信号相加，从而生成一个或多个相移信号；
对所述一个或多个相移信号应用补偿缩放，从而生成一个或多个补偿信号；以及
组合所述输入信号与所述一个或多个补偿信号，从而生成插值输出信号。
13.根据权利要求12所述的方法，其中，
应用所述向量幅值缩放包括将多个向量幅值缩放因子应用于所述延迟信号，从而生成对应的多个向量幅值缩放信号；
将所述输入信号与所述一个或多个向量幅值缩放信号相加包括将所述输入信号与所述多个向量幅值缩放信号中的每个向量幅值缩放信号相加，从而生成对应的多个相移信号；
对所述一个或多个相移信号应用所述补偿缩放包括对所述多个相移信号应用相应补偿缩放因子，从而生成多个补偿信号；以及
组合所述输入信号与所述一个或多个补偿信号包括时间复用所述输入信号所述多个补偿信号，从而生成插值输出信号。
14.根据权利要求13所述的方法，其中所述多个向量幅值缩放因子中的向量幅值缩放因子Ki根据以下确定：
其中N表示样本数，i是所述多个向量幅值缩放因子中的所述向量幅值缩放因子的阶，并且β表示数字角频率。
15.根据权利要求14所述的方法，其中所述多个补偿缩放因子中的补偿缩放因子Bi根据以下确定：
16.根据权利要求14所述的方法，其中，
所述多个补偿信号中的补偿信号Yi对应于
Yi＝Bi(X(n)+KiX(n-1)；以及
所述输入信号X(n)对应于
其中n是时间戳，以及
k/N是数字频率。
17.一种系统，包括：
存储器；
插值电路装置，耦合到所述存储器，所述插值电路装置包括：
输入，其在操作中接收输入信号；
相位延迟元件，耦合到所述输入，其中所述相位延迟元件在操作中基于所述输入信号生成延迟信号；
向量幅值缩放电路装置，耦合到所述相位延迟元件，其中所述向量幅值缩放电路装置在操作中对所述延迟信号应用向量幅值缩放，从而生成一个或多个向量幅值缩放信号；
加法电路装置，耦合到所述输入和所述向量幅值缩放电路装置，其中所述加法电路装置在操作中将所述输入信号与所述一个或多个向量幅值缩放信号相加，从而生成一个或多个相移信号；
幅值补偿缩放电路装置，耦合到所述加法电路装置，其中所述幅值补偿电路将补偿缩放应用于所述一个或多个相移信号，从而生成一个或多个补偿信号；以及
多路复用电路装置，耦合到所述输入和所述幅值补偿电路，其中所述多路复用电路装置在操作中组合所述输入信号和所述一个或多个补偿信号，从而生成插值输出信号。
18.根据权利要求17所述的系统，其中所述插值电路包括多个插值支路，每个插值支路被耦合在所述相位延迟元件和所述多路复用电路装置之间，并且包括：
所述向量幅值缩放电路装置的支路，其在操作中对所述延迟信号应用相应向量幅值缩放操作，从而生成所述一个或多个向量幅值缩放信号中的相应向量幅值缩放信号；
所述加法电路装置的支路，耦合到所述向量幅值缩放电路装置的支路和所述输入，其中所述加法电路装置的支路在操作中将所述输入信号与所述一个或多个向量幅值缩放信号中的相应向量幅值缩放信号相加，从而生成所述一个或多个相移信号中的相应相移信号；以及
幅值补偿电路的支路，耦合到所述加法电路装置的支路，其中所述幅值补偿电路的支路对所述一个或多个相移信号中的相应相移信号应用相应补偿缩放操作，从而生成一个或多个补偿信号中的相应补偿信号。
19.根据权利要求17所述的系统，其中所述插值电路装置在操作中基于插值模式控制信号确定要与所述输入信号组合的所述一个或多个补偿信号的数目。
20.根据权利要求17所述的系统，包括：
旋转变压器，耦合到所述输入，其中所述旋转变压器在操作中感测与牵引马达相关联的旋转角度，并且基于所感测的所述旋转角度生成所述输入信号；以及
牵引逆变器，耦合到所述多路复用电路装置，其中所述牵引逆变器在操作中基于所述插值信号生成信号以控制牵引马达。
21.一种非暂态计算机可读介质，其上具有使插值电路执行一种方法的内容，所述方法包括：
基于输入信号生成延迟信号；
对所述延迟信号应用缩放，从而生成一个或多个向量幅值缩放信号；
将所述输入信号与所述一个或多个向量幅值缩放信号相加，从而生成一个或多个相移信号；
对所述一个或多个相移信号应用补偿缩放，从而生成一个或多个补偿信号；以及
组合所述输入信号与所述一个或多个补偿信号，从而生成插值输出信号。
22.根据权利要求21所述的非暂态计算机可读介质，其中所述方法包括基于所述插值输出信号控制所述牵引马达。
23.根据权利要求21所述的非暂态计算机可读介质，其中所述内容包括由所述插值电路装置执行的指令。
24.一种装置，包括：
输入，其在操作中接收输入信号；
耦合到所述输入的延迟元件，所述延迟元件在操作中基于所述输入信号生成延迟信号；
加法器，耦合到所述输入和所述延迟元件，其中所述加法器在操作中将所述延迟信号与所述输入信号相加，从而生成组合信号；
有限脉冲响应滤波器，耦合到所述加法器，其中所述有限脉冲响应滤波器在操作中基于所述组合信号生成经相移且经缩放信号；以及
多路复用电路装置，耦合到所述输入和所述有限脉冲响应滤波器，其中所述多路复用电路装置在操作中对所述输入信号和所述经相移且经缩放的信号进行时间多路复用，从而生成插值输出信号。
25.一种装置，包括：
输入，其在操作中接收输入信号；
延迟元件，耦合到所述输入，所述延迟元件在操作中基于所述输入信号生成延迟信号；
一个或多个有限脉冲响应滤波器，耦合到所述延迟元件，其中所述有限脉冲响应滤波器在操作中基于所述延迟信号和相应的滤波器系数生成相应的经相移且经缩放信号；以及
信号组合电路装置，耦合到所述输入和所述有限脉冲响应滤波器，其中所述信号组合电路装置在操作中组合所述输入信号和所述经相移且经缩放信号，从而生成分数插值输出信号。
26.根据权利要求25所述的装置，包括：
系数选择电路装置，耦合到所述一个或多个有限脉冲响应滤波器，其中所述系数选择电路装置在操作中向所述有限脉冲响应滤波器提供所述相应的滤波器系数。
27.一种装置，包括：
输入，其在操作中接收输入信号；
相位延迟元件，耦合到所述输入，其中所述相位延迟元件在操作中基于所述输入信号生成延迟信号；
相移电路装置，耦合到所述输入和所述延迟元件，其中所述相移电路装置在操作中基于所述输入信号和所述延迟信号生成一个或多个相移信号；
幅值补偿缩放电路装置，耦合到所述相移电路装置，其中所述幅值补偿电路装置在操作中对所述一个或多个相移信号应用补偿缩放；以及
信号组合电路装置，耦合到所述输入和所述幅值补偿电路装置，其中所述信号组合电路装置在操作中组合所述输入信号与所述一个或多个补偿信号，从而生成插值输出信号。
28.根据权利要求27所述的装置，包括：
向量幅值缩放电路装置，耦合在所述相位延迟元件和所述相移电路装置之间，其中所述向量幅值缩放电路装置在操作中对所述延迟信号应用向量幅值缩放，从而生成一个或多个向量幅值缩放信号，
其中所述相移电路在操作中将所述输入信号与所述一个或多个向量幅值缩放信号相加，从而生成所述一个或多个相移信号，
其中所述幅值补偿电路装置在操作中对所述一个或多个相移信号应用补偿缩放，从而生成一个或多个补偿信号。
29.根据权利要求28所述的装置，包括多个插值支路，每个插值支路被耦合在所述相位延迟元件与所述多路复用电路装置之间，并且包括：
所述向量幅值缩放电路装置的支路，其在操作中对所述延迟信号应用相应向量幅值缩放操作，从而生成所述一个或多个向量幅值缩放信号中的相应向量幅值缩放信号；
相移电路装置的支路，耦合到所述向量幅值缩放电路装置的支路以及所述输入，其中所述相移电路装置的支路在操作中将所述输入信号与所述一个或多个向量幅值缩放信号中的相应向量幅值缩放信号相加，从而生成一个或多个相移信号的相应相移信号；以及
幅值补偿电路装置的支路，耦合到所述加法电路装置的支路，其中所述幅值补偿电路装置的支路对所述一个或多个相移信号中的相应相移信号应用相应补偿缩放操作，从而生成所述一个或多个补偿信号中的相应补偿信号。
30.一种装置，包括：
输入，其在操作中接收输入信号；
插值电路装置，耦合到所述输入，其中所述插值电路装置在操作中：
基于所述输入信号生成延迟信号；
基于所述延迟信号和所述输入信号生成一个或多个相移信号；
对所述一个或多个相移信号应用幅值补偿缩放，从而生成相应幅值补偿信号；以及
将所述输入信号与所述一个或多个幅值补偿信号组合，从而生成插值信号。
31.根据权利要求30所述的装置，其中所述插值电路装置在操作中通过以下步骤生成所述一个或多个相移信号：
对所述延迟信号应用幅值缩放，从而生成一个或多个幅值缩放信号；以及
将所述输入信号与所述一个或多个幅值缩放信号相加，从而生成所述一个或多个相移信号。
CN202310277155.9A 2022-03-21 2023-03-21 插值滤波器装置，系统和方法 Pending CN116800225A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/321,954 2022-03-21
US18/185,130 US20230299751A1 (en) 2022-03-21 2023-03-16 Interpolation filter device, system and method
US18/185,130 2023-03-16

Publications (1)

Publication Number Publication Date
CN116800225A true CN116800225A (zh) 2023-09-22

Family

ID=88047219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310277155.9A Pending CN116800225A (zh) 2022-03-21 2023-03-21 插值滤波器装置，系统和方法

Country Status (1)

Country Link
CN (1) CN116800225A (zh)

Similar Documents

Publication Publication Date Title
JP5142342B2 (ja) Ａｄ変換回路
KR20060082803A (ko) 샘플 속도 변환기
CA2861299C (en) Low delay real-to-complex conversion in overlapping filter banks for partially complex processing
US5949695A (en) Interpolator using a plurality of polynomial equations and associated methods
JP2006345508A (ja) デジタル信号のサンプリング周波数を変換するための方法および装置
JPH10300517A (ja) エンコーダの内挿回路
JP5065784B2 (ja) 同相成分抽出方法及び装置
CN116800225A (zh) 插值滤波器装置，系统和方法
EP1708363A2 (en) Interpolation and decimation filters with polyphase configurations
WO2006077795A1 (ja) サンプリング周波数変換装置
US20230299751A1 (en) Interpolation filter device, system and method
CN102403985A (zh) 采样频率转换器
JP6015431B2 (ja) サンプリングレート変換装置及びプログラム
WO2000079686A1 (fr) Convertisseur numerique-analogique et son procede d'utilisation, et dispositif et procede d'interpolation de donnees
US7242326B1 (en) Sample rate conversion combined with filter
JP4249425B2 (ja) インターポーレータ
Eltawil et al. Interpolation based direct digital frequency synthesis for wireless communications
US10224062B1 (en) Sample rate conversion with pitch-based interpolation filters
JP2008219560A (ja) デシメーションフィルタ
WO2002101925A1 (fr) Dispositif d'interpolation de donnees et procede correspondant, dispositif de generation de fonctions d'echantillonnage, programme d'interpolation de donnees, et support enregistre
JPH06204798A (ja) 非同期サンプリング周波数変換の補間方式
Beckmann et al. An efficient asynchronous sampling-rate conversion algorithm for multi-channel audio applications
US6778600B1 (en) Method of filtering and apparatus therefore
Yu et al. Restoring coefficient symmetry in polyphase implementation of linear-phase FIR filters
JP3197648B2 (ja) ディジタルフィルタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination