CN116783704A - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN116783704A
CN116783704A CN202180087904.0A CN202180087904A CN116783704A CN 116783704 A CN116783704 A CN 116783704A CN 202180087904 A CN202180087904 A CN 202180087904A CN 116783704 A CN116783704 A CN 116783704A
Authority
CN
China
Prior art keywords
substrate
functional element
element substrate
electronic device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180087904.0A
Other languages
English (en)
Inventor
岩本敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN116783704A publication Critical patent/CN116783704A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Acoustics & Sound (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

电子器件(100)具备基板(10)、基底基板(20)、金属连接体(30)、金属体(50)以及导通孔(60)。基板(10)在一个主面设置功能元件(11)，并且是压电基板或者化合物半导体基板。基底基板(20)朝向与一个主面相反侧的基板(10)的另一个主面侧以供安装基板(10)。金属体(50)设置于基板(10)的一个主面，并且至少一部分在从一个主面侧俯视时设置到基板(10)的外侧。导通孔(60)将与基板(10)相比设置在外侧的金属体(50)的部分与基底基板(20)连接，并且导热率比基板(10)高。

Description

电子器件
技术领域
本公开涉及安装了设置有功能元件的功能元件基板的电子器件。
背景技术
在安装了设置有集成电路等功能元件的功能元件基板的电子器件中，为了将在驱动时从功能元件或者布线产生的热释放到外部，而设置有散热器等。具体而言，日本特开2004-165281号公报(专利文献1)所示的电子器件是将半导体芯片(功能元件基板)在基底基板上设置成配置了功能元件以及电极的主面朝上的面朝上构造。因此，因从配置于半导体芯片的主面的电极通过电线布线将端子引出到外部，所以芯片尺寸大型化。而且，在该电子器件中，通过模制树脂密封配置了功能元件以及电极的主面侧，并且在与该主面相反侧的半导体芯片的背面设置散热器。
专利文献1：日本特开2004-165281号公报
在专利文献1的电子器件中，在半导体芯片的材料为硅(Si)的情况下，能够将从半导体芯片的主面侧的功能元件产生的热传递至半导体芯片的背面并利用散热器进行散热。但是，半导体芯片的材料并不限定于硅，也有采用化合物半导体等的情况。化合物半导体的导热率比硅低，所以在专利文献1所示的结构中，有不能够充分地将从功能元件产生的热从半导体芯片的主面(第一主面)侧传递到基底基板而散热性降低的担心。
发明内容
因此，本公开的目的在于提供在第一主面设置了功能元件的功能元件基板中，能够将热从第一主面侧传递到基底基板来使散热性提高的电子器件。
本公开的一方式的电子器件具备：功能元件基板，在功能元件基板的第一主面设置功能元件，并且功能元件基板是压电基板或者化合物半导体基板；基底基板，朝向与第一主面相反侧的功能元件基板的第二主面侧以供安装功能元件基板；金属连接体，将功能元件基板的第二主面与基底基板连接；第一金属体，设置于功能元件基板的第一主面，并且第一金属体的至少一部分在从第一主面侧俯视时设置到功能元件基板的外侧；以及导通孔，将与功能元件相比设置在外侧的第一金属体的部分与基底基板连接，并且导通孔的导热率比功能元件基板高。
根据本公开的一方式，与功能元件相比设置在外侧的第一金属体的部分与基底基板通过导热率比功能元件基板高的导通孔连接，所以在第一主面设置了功能元件的功能元件基板中，能够将热从第一主面侧传递到基底基板来使散热性提高。
附图说明
图1是实施方式1的电子器件的剖视图。
图2是实施方式1的其它的电子器件的剖视图。
图3是实施方式2的电子器件的剖视图。
图4是实施方式2的其它的电子器件的剖视图。
图5是实施方式3的电子器件的剖视图。
图6是设置了功能元件的基板的剖视图。
图7是形成了导通孔的基板的剖视图。
图8是在基板的一个主面以及支承体的面形成了金属体的剖视图。
图9是在基板的一个主面形成了金属体的俯视图。
图10是安装了电子部件的基板的剖视图。
图11是实施方式3的其它的电子器件的剖视图。
图12是实施方式4的电子器件的剖视图。
图13是实施方式4的其它的电子器件的剖视图。
图14是实施方式4的另外其它的电子器件的剖视图。
图15是变形例的电子器件的剖视图。
具体实施方式
以下，基于附图对实施方式的电子器件进行说明。在以下的说明中，对相同部件附加相同的附图标记。它们的名称以及功能也相同。因此，不重复它们的详细的说明。
(实施方式1)
图1是实施方式1的电子器件100的剖视图。实施方式1的电子器件100在基板10的一个主面(第一主面)设置功能元件11，并且朝向与一个主面相反侧的基板10的另一个主面(第二主面)侧来将基板10安装于基底基板20。基底基板20也可以是由玻璃环氧树脂、氧化铝等形成的封装基板、硅基板、压电基板(铌酸锂(LN)、钽酸锂(LT))、部件内置基板(聚酰亚胺、环氧树脂、金属布线等的层叠品)等。
在功能元件11设置有电极12(功能元件电极)。在与设置了该电极12的一个主面相反侧的另一个主面，通过金属连接体30(例如，焊料、导电膏等)将基板10与基底基板20连接。优选金属连接体30的至少一部分设置到从一个主面侧俯视时的基板10的外侧。换句话说，优选金属连接体30设置成在从一个主面侧俯视时从基板10的内侧跨越至基板10的外侧。此外，在图1所示的电子器件100中，在基板10与金属连接体30之间设置金属体70(第二金属体)，电极12与金属连接体30经由该金属体70连接。当然，也可以不设置金属体70，而电极12与金属连接体30连接。另外，优选金属体70设置到从一个主面侧俯视时的基板10的外侧的金属连接体30。换句话说，优选金属体70设置成在从一个主面侧俯视时，从金属连接体30的内侧跨越至金属连接体30的外侧。
在对功能元件11供给电力、信号而使功能元件11动作的情况下，在动作中，在功能元件11、电极12产生热。在基板10使用硅(Si)等导热率较高的材料的情况下，能够使在功能元件11、电极12产生的热经由基板10从基板10的另一个主面(第二主面)侧传递到基底基板20来进行散热。此外，硅的导热率为160～200W/(m·k)。
但是，基板10是压电基板或者化合物半导体基板。压电基板所使用的材料例如是石英、LiTaO3、LiNbO3、KNbO3、La3Ga5SiO14、Li2B4O7等，化合物半导体基板所使用的材料是GaAs、GaN等。任何一种材料均为导热率比硅等低的材料，而有不能够充分地使在功能元件11、电极12产生的热经由基板10从基板10的另一个主面侧传递到基底基板20来进行散热的担心。另外，LiTaO3、LiNbO3的导热率为3～5W/(m·k)。GaAs的导热率为55W/(m·k)。GaN的导热率为100W/(m·k)。
因此，在实施方式1的电子器件100中，具有将在功能元件11、电极12产生的热传递到基底基板20的导热路径。具体而言，电子器件100在设置了功能元件11以及电极12的基板10的一个主面侧设置金属体50(第一金属体)。金属体50的至少一部分设置到从一个主面侧俯视时的基板10的外侧。换句话说，优选金属体50设置成在从一个主面侧俯视时，从基板10的内侧跨越至基板10的外侧。设置到外侧的金属体50的部分位于从一个主面侧俯视时的基板10的对置的边的两侧。
通过导通孔60连接与该基板10相比设置在外侧的金属体50的部分与基底基板20。此外，金属体50例如使用铜、铝(Al)等，导通孔60使用导热率比基板10高的铜系导电膏固化物以及银系导电膏固化物中的至少一种材料等。另外，虽然图1所示的导通孔60夹着金属连接体30与基底基板20连接，但也可以不夹着金属连接体30而与基底基板20直接连接，也可以夹着金属连接体30以及金属体70与基底基板20连接。
通过利用导通孔60将金属体50与基底基板20连接，能够确保将在功能元件11、电极12产生的热传递到金属体50-导通孔60-基底基板20的新的导热路径。具体而言，新的导热路径是将在功能元件11、电极12产生的热按照金属体50、导通孔60、金属连接体30以及形成在基底基板20上的布线或者电极的顺序传递，而从基板10的一个主面向基底基板20散热的导热路径。由此，电子器件100不仅能够使从基板10的另一个主面(第二主面)，也能够使从基板10的一个主面(第一主面)向基底基板20的散热性提高。
在电子器件100中，优选使在与金属连接体30和导通孔60的层叠方向正交的横向上截断导通孔60的与金属连接体30连接的部分的截面积比在横向上分别截断多个金属连接体30的截面积中的至少一个截面积大。通过增大导通孔60的截面积，能够较大地确保从金属体50传递至导通孔60并到达金属连接体30以及基底基板20的导热路径，能够进一步使从基板10的一个主面的散热性提高。
另外，如图1所示，电子器件100能够认为是将设置了功能元件11以及电极12的基板10的芯片面朝上安装在基底基板20上的结构。虽然在基板10上图示功能元件11以及电极12，但也可以除了它们以外还设置保护膜、引绕布线、绝缘层等。并且，电子器件100在面朝上安装到基底基板20的基板10的表面侧(设置了功能元件11的面)设置金属体50，并配置连接该金属体50与基底基板20的导通孔60。优选金属体50在基板10上设置成在从一个主面侧俯视的情况下，包含设置了功能元件11、电极12的基板10的区域。由此，能够形成从设置了功能元件11的基板10的表面(一个主面)传递到金属体50的热较多的散热路径，所以能够提高散热性。
在图1所示的电子器件100中，设置有覆盖基板10的侧面的绝缘体80。这里，基板10的侧面是指在基板10中将设置了功能元件11的一个主面和与设置了功能元件11的面相反侧的另一个主面连结的面。导通孔60形成于设置在基板10的侧面的绝缘体80，能够确保相对于基板10的侧面的绝缘。
在图1所示的电子器件100中，对由一种材料形成基板10的结构进行了说明，但并不限定于此。例如，也可以构成为在对基板10实施凹陷加工而形成的凹陷部设置与基板10不同的材料。图2是实施方式1的其它的电子器件100A的剖视图。此外，在图2所示的电子器件100A中，对与图1所示的电子器件100相同的结构附加相同的附图标记且不重复详细的说明。
在电子器件100A中，对基板10的另一个主面实施凹陷加工，并在形成的凹陷部10a形成导热率比基板10高的导电膜13。凹陷部10a在基板10中向功能元件11侧凹陷。换句话说，凹陷部10a是在基板10中向金属连接体30侧开口的开口部。导电膜13例如是包含铜(Cu)、金(Au)、钨(W)以及镍(Ni)中的至少一种材料的层叠构造，或者是包含铜(Cu)、金(Au)、钨(W)以及镍(Ni)中的至少一种材料的合金。导电膜13与金属体70相接，所以电子器件100A通过设置于基板10的凹陷部10a的导电膜13，能够进一步使从基板10的另一个主面向基底基板20的散热性提高。此外，凹陷部10a至少设置于在从一个主面侧俯视的情况下与设置了功能元件11或者电极12的区域重叠的基板10的位置即可。
如以上那样，实施方式1的电子器件100、100A具备基板10、基底基板20、金属连接体30、金属体50以及导通孔60。基板10在一个主面设置功能元件11，是压电基板或者化合物半导体基板。基底基板20朝向与一个主面相反侧的基板10的另一个主面侧以供安装基板10。金属连接体30连接基板10的另一个主面与基底基板20。金属体50设置于基板10的一个主面，至少一部分设置到从一个主面侧俯视时的基板10的外侧。导通孔60连接与基板10相比设置在外侧的金属体50的部分与基底基板20，并且导热率比基板10高。
由此，实施方式1的电子器件100、100A通过导热率比基板10高的导通孔连接至少一部分设置到从一个主面侧俯视时的基板10的外侧的金属体50与基底基板20，所以能够使从基板10的一个主面向基底基板20的散热性提高。
另外，优选金属体50设置成跨越从一个主面侧俯视时的基板10，与基板10相比设置在外侧的金属体50的部分位于从一个主面侧俯视时的基板10的对置的边的两侧，各个金属体50的部分经由导通孔60与基底基板20连接。由此，电子器件100、100A能够较大地确保从基板10的一个主面侧向基底基板20侧的导热路径。
另外，优选金属连接体30设置成在从一个主面侧俯视时从基板10的内侧跨越至基板10的外侧。由此，电子器件100、100A能够较大地确保从基板10的一个主面侧向基底基板20侧的导热路径。
另外，优选在基板10的另一个主面与金属连接体30之间还具备金属体70。由此，基板10的另一个主面与金属连接体30的连接变得容易。并且，优选金属体70设置成在从一个主面侧俯视时从基板10的内侧跨越至基板10的外侧。
另外，优选在基板10的另一个主面设置凹陷部10a，在该凹陷部10a形成导热率比基板10高的导电膜13，并且导电膜13与金属连接体30相接。由此，电子器件100A能够进一步使从基板10的另一个主面的散热性提高。
另外，优选还具备覆盖基板10的侧面的绝缘体80。由此，电子器件100、100A能够确保相对于基板10的侧面的绝缘。
(实施方式2)
在实施方式1的电子器件100、100A中，对经由金属体70以及金属连接体30将基板10的另一个主面与基底基板20连接的结构进行了说明。在实施方式2的电子器件中，对在基板的另一个主面设置支承体的结构进行说明。
图3是实施方式2的电子器件200的剖视图。此外，在图3所示的电子器件200中，对与图1所示的电子器件100相同的结构附加相同的附图标记且不重复详细的说明。在电子器件200中，在基板10的另一个主面(与设置了功能元件11的主面相反侧的基板10的主面)设置支承体40。支承体40的导热率比基板10高。金属连接体30将设置在基板10的另一个主面的支承体40与基底基板20连接。
具体而言，支承体40所使用的材料有硅(Si)、碳化硅(SiC)、氧化铝(例如，Al2O3)、氮化硼(BN)、氮化铝(AlN)、氮化硅、铜(Cu)、镍(Ni)、银(Ag)系导电膏固化物等。另外，铜的导热率为300～400W/(m·k)。碳化硅的导热率为200W/(m·k)。碳化硼的导热率为150～200W/(m·k)。氮化铝的导热率为150～180W/(m·k)。
此外，基板10通过设置支承体40而能够薄化。通过组合基板10和支承体40制成规定的厚度的基板，能够在维持基板10的特性的同时，通过使基板10薄化来减少导热率较低的部分，通过使支承体40厚化来增加导热率较高的部分。由此，在功能元件11、电极12产生的热从支承体40侧高效地传递到基底基板20，而散热性提高。
在图3所示的电子器件200中，对由一种材料形成支承体40的构成进行了说明，但并不限定于此。例如，也可以构成为对支承体40实施凹陷加工并在形成的凹陷部设置与支承体40不同的材料。图4是实施方式2的其它的电子器件200A的剖视图。此外，在图4所示的电子器件200A中，对与图1所示的电子器件100以及图3所示的电子器件200相同的结构附加相同的附图标记且不重复详细的说明。
在电子器件200A中，对与和基板10相接的面相反侧的支承体40的面实施凹陷加工，并在形成的凹陷部40a形成导热率比支承体40高的导电膜41。凹陷部40a在支承体40中，向功能元件11侧凹陷。换句话说，凹陷部40a是在支承体40中向金属连接体30侧开口的开口部。导电膜41例如是包含铜(Cu)、金(Au)、钨(W)以及镍(Ni)中的至少一种材料的层叠构造，或者是包含铜(Cu)、金(Au)、钨(W)以及镍(Ni)中的至少一种材料的合金。导电膜41与金属体70相接，所以电子器件200A通过设置于支承体40的凹陷部40a的导电膜41，能够进一步使从基板10的另一个主面的散热性提高。此外，凹陷部40a至少设置于在从一个主面侧俯视的情况下与设置了功能元件11或者电极12的区域重叠的基板10的位置即可。另外，也可以在支承体40不设置凹陷部40a，而设置贯通支承体40并到达基板10的另一个主面的贯通孔。
如以上那样，实施方式2的电子器件200、200A还具备设置于基板10的另一个主面并且导热率比基板10高的支承体40，金属连接体30经由支承体40将基板10的另一个主面与基底基板20连接。由此，实施方式2的电子器件200、200A通过设置导热率比基板10高的支承体40，能够使从基板10的另一个主面的散热性提高。
另外，优选支承体40在与基板10侧的面相反侧的面设置凹陷部40a或者贯通孔，并在该凹陷部或者该贯通孔形成导热率比支承体40高的导电膜41，并且导电膜41与金属连接体30相接。由此，电子器件200A能够进一步使从基板10的另一个主面的散热性提高。此外，在设置了金属体70的情况下，导电膜41夹着金属体70与金属连接体30相接。
另外，优选支承体40包含金属与树脂的混合体、硅、碳化硅、氧化铝、氮化硼、氮化铝、氮化硅、铜以及镍中的至少一种材料。
另外，优选还具备覆盖基板10的侧面以及支承体40的侧面的绝缘体80。这里，支承体40的侧面是指在支承体40中将基板10侧的面和与基板10侧的面相反侧的面连接的面。由此，电子器件200、200A能够确保相对于基板10以及支承体40的侧面的绝缘。
(实施方式3)
在实施方式1的电子器件100、100A以及实施方式2的电子器件200、200A中，对在基板10的一个主面设置金属体50的结构进行了说明。在实施方式3的电子器件中，对在与基板相接侧相反侧的金属体的面安装电子部件的结构进行说明。
图5是实施方式3的电子器件300的剖视图。此外，实施方式3的电子器件300的从基底基板20到金属体50的结构是与实施方式2的电子器件200相同的结构，对相同的结构附加相同的附图标记且不重复详细的说明。另外，电子器件300也可以对从基底基板20到金属体50的结构应用电子器件100、100A、200A的结构。
图5所示的电子器件300在金属体50的与基板10相接侧相反侧的面上表面安装电子部件90。具体而言，电子部件90例如为倒装安装，通过凸块92连接电极91与设置在金属体50的面上的电极。
接下来，对电子器件300的制造方法进行说明。此外，到在金属体50的面安装电子部件90为止的制造方法与图3所示的电子器件200的制造方法相同，所以以下也一并对电子器件200的制造方法进行说明。另外，从电子器件300的制造方法不设置支承体40的制造方法是电子器件100的制造方法。
首先，对设置了功能元件11的基板10的制造方法进行说明。图6是设置了功能元件11的基板10的剖视图。在基板10上进行了功能元件11、电极12、布线、绝缘层等的形成之后，以能够实现所希望的功能的单位进行单片化后的基板10如图6所示。在图6所示的基板10中，使与设置了功能元件11的一个主面相反侧的基板10的另一个主面薄化，并在该薄化后的面设置支承体40。
接下来，在临时基板上的规定的位置形成导通孔60。在临时基板上使用半加成法等形成导通孔60。通过利用半加成法形成导通孔60，能够形成大致垂直、大致矩形且纵横比高的导通孔60。因此，能够使从支承体40侧俯视的情况下的导通孔60位置偏移为最小限度。此外，为了使从基板10的另一个主面的散热性提高，优选导通孔60在不对功能元件11的电特性给予影响的范围内增大截面积。
在规定的位置形成了导通孔60的临时基板上，将基板10载置为使一个主面侧朝向该临时基板。通过绝缘体覆盖临时基板上的基板10以及导通孔60，并使支承体40、导通孔60以及绝缘体薄化为所希望的厚度。图7是形成了导通孔60的基板10的剖视图。通过进行上述那样的制造方法，如图7所示，在临时基板25上形成基板10、导通孔60以及绝缘体80。
接下来，从基板10除去临时基板25，并在基板10的一个主面、以及与和基板10相接的侧相反侧的支承体40的面形成金属体50、70。图8是在基板10的一个主面以及支承体40的面形成了金属体50、70的剖视图。图9是在基板10的一个主面形成了金属体50的俯视图。此外，图9所示的VIII-VIII面处的剖视图是图8所示的剖视图。优选金属体50、70选择导热率比基板10、支承体40、绝缘体80高的材料。由此，在功能元件11、电极12产生的热能够从基板10的一个主面侧在金属体50以及导通孔60中传递并释放到基底基板20，或者能够从基板10的另一个主面侧在金属体70中传递并释放到基底基板20。
优选金属体70通过半加成法形成，并且用于与设置于基底基板20的布线连接的金属图案等被图案化。优选金属体70的材料为铜主体的金属膜。在金属体70上为了焊接而形成下凸块金属层以及绝缘层等，形成用于通过焊料连接基底基板20与基板10的安装焊片。此外，金属体70被图案化为跨越从基板10到绝缘体80的区域。换句话说，金属体70设置到从支承体40侧俯视时的基板10的外侧的金属连接体30。由此，能够增大到基底基板20的导热路径。
另外，金属体50通过半加成法形成，如图9所示那样安装的电子部件90的连接用的端子焊片51、52、与导通孔60连接的焊片61等被图案化。优选金属体50的材料为铜主体的金属膜。另外，金属体50设置成在从支承体40侧俯视时跨越基板10，与基板10相比设置到外侧的金属体50的部分在从支承体40侧俯视时位于基板10的对置的边的两侧。由此，能够使用导通孔60等基板10的外侧的导热路径来使在功能元件11、电极12产生的热的散热性提高。
接下来，在金属体50上的端子焊片51、52上，为了焊接而形成下凸块金属层，在图8的金属体50的下侧安装电子部件90。成为通过凸块92将电子部件90与金属体50上的端子焊片51、52连接而将电子部件90安装于基板10的层叠构造。此外，优选导通孔60的截面积比电子部件90的凸块92的截面积大。图10是安装了电子部件90的基板10的剖视图。此外，在制造图3的电子器件200的情况下，在金属体50的上侧不安装电子部件90而进入下一个制造方法。
接下来，在金属体70中与金属连接体30连接的部分形成下凸块金属层。在形成的下凸块金属层上形成与基底基板20的连接端子亦即金属连接体30。此时，金属连接体30被图案化为跨越从基板10到绝缘体80的区域。换句话说，金属连接体30的部分设置到基板10的外侧。由此，能够增大到基底基板20的导热路径。特别是，金属连接体30一般而言使用焊料或者导电膏，导热率较低而成为导热的难点的情况较多，所以能够通过增大与金属体70连接的金属连接体30的部分来提高散热性。
接下来，将形成了金属连接体30的基板10与基底基板20上的布线层连接，而将基板10安装于基底基板20。将基板10安装于基底基板20的剖视图为图5。如图5所示，金属连接体30配置为从基板10的区域跨越到外侧，在与基底基板20的连接后也同样地配置为从基板10的区域跨越到外侧。此外，也可以构成为在基底基板20上安装基板10和其它的电子部件并通过共用的密封材料(绝缘体)进行密封，并将金属体50配置为跨越其上。
并且，对设置于基板10的功能元件11为弹性表面波元件的情况下的一个例子进行说明。图11是实施方式3的其它的电子器件300A的剖视图。此外，在图11所示的电子器件300A中，对与图5所示的电子器件300相同的结构附加相同的附图标记且不重复详细的说明。但是，在功能元件11为弹性表面波元件的情况下，基板10的材料使用压电基板。
在功能元件11为弹性表面波元件的情况下，需要使设置了功能元件11的一侧中空来确保多个梳齿状电极(IDT电极)等的动作。因此，在电子器件300A中，如图11所示，为了在基板10与金属体50之间确保中空部分，而在中间基板22设置金属体50。设置于基板10的电极12与设置于中间基板22的金属体50连接，该金属体50与设置于中间基板22的布线连接。此外，优选为了容易将热从基板10的电极12传递到中间基板22的金属体50，而增大电极12的截面积。
如以上那样，实施方式3的电子器件300、300A还具备安装在金属体50的与基板10侧的面相反侧的面的电子部件90。由此，电子器件300、300A能够在使从基板10的一个主面的散热性提高的同时，实现各种结构的器件。优选导通孔60的截面积比电子部件90的安装于金属体的面的部分(例如，电子部件90电连接的部分(凸块92))的截面积大。由此，能够增大到基底基板20的导热路径。
(实施方式4)
在实施方式2的电子器件200、200A中，对在基板10设置支承体40的结构进行了说明。在实施方式4的电子器件中，对在基板10的另一个主面设置支承体40以外的结构的例子进行说明。也可以对实施方式4的电子器件应用在实施方式3中进行了说明的在金属体50的面安装电子部件90的结构。
图12是实施方式4的电子器件400A的剖视图。此外，在图12所示的电子器件400A中，对与图3所示的电子器件200相同的结构附加相同的附图标记且不重复详细的说明。
在电子器件400A中，在基板10与支承体40之间设置有插入层42。插入层42的导热率比基板10以及支承体40高。因此，能够进一步使从基板10的另一个主面的散热性提高。此外，也可以不设置在基板10与支承体40之间的整个面，而仅设置在从支承体40侧俯视的情况下包含设置了功能元件11、电极12的基板10的区域的部分。另外，优选选择铜主体的金属材料等作为导热率较高的插入层42的材料。
图13是实施方式4的其它的电子器件400B的剖视图。此外，在图13所示的电子器件400B中，对与图3所示的电子器件200相同的结构附加相同的附图标记且不重复详细的说明。
在电子器件400B中，在基板10与支承体40之间并且与基板10相接地设置中间层43。中间层43具有基板10的线膨胀系数与支承体40的线膨胀系数之间的线膨胀系数。因此，通过中间层43，在温度上升时能够对基板10施加压缩应力。特别是，在基板10为结晶性基板的情况下，在温度上升时能够通过中间层43的压缩应力抑制对基板10施加拉伸应力而产生破裂。此外，作为中间层43，能够使用含有铜(Cu)、金(Au)、白金(Pt)、钛(Ti)、钽(Ta)、钨(W)等的材料。另外，也可以在支承体40上设置由比支承体40以及基板10的线膨胀系数小的线膨胀系数的材料构成的中间层。
图14是实施方式4的另外其它的电子器件400C的剖视图。此外，在图14所示的电子器件400C中，对与图3所示的电子器件200相同的结构附加相同的附图标记且不重复详细的说明。
在电子器件400C中，是应用于弹性表面波器件的情况下的一个例子，基板10由压电基板构成，支承体为所传播的体声波的声速与在压电基板中传播的表面波、边界波等弹性波相比高速的高声速支承基板45。并且，在电子器件400C中，进一步设置有低声速膜46，该低声速膜46设置在基板10与高声速支承基板45之间，并且与在压电基板中传播的弹性波相比，所传播的体声波的声速为低速。换句话说，在电子器件400C中，是依次层叠了基板10、低声速膜46以及高声速支承基板45的层叠构造。
基板10例如由50°Y切割X传播LiTaO3压电单晶或者压电陶瓷(在将以X轴为中心轴从Y轴旋转了50°后的轴作为法线的面进行切断后的钽酸锂单晶或者陶瓷，并且弹性波在X轴方向上传播的单晶或者陶瓷)构成。例如在将根据功能元件11亦即IDT电极的电极指间距规定的波长设为λ时，基板10的厚度在3.5λ以下。
高声速支承基板45是支承低声速膜46、设置了功能元件11的基板10的基板。高声速支承基板45也是与在基板10中传播的表面波、边界波等弹性波相比，高声速支承基板45中的体声波的声速为高速的基板，发挥作用以将弹性波封闭在层叠有基板10以及低声速膜46的部分，使其不向高声速支承基板45的图中上方泄漏。高声速支承基板45的厚度例如为120μm。
低声速膜46是与在基板10中传播的弹性波相比，低声速膜46中的体声波的声速为低速的膜，配置在基板10与高声速支承基板45之间。通过该构造、和弹性波本质上能量集中于低声速的介质这样的性质，能够抑制弹性波能量的向功能元件11亦即IDT电极外的泄漏。低声速膜46的厚度例如为670nm。根据该层叠构造，与以单层使用压电基板的构造相比较，能够大幅度地提高谐振频率以及反谐振频率下的Q值。即，能够构成Q值较高的弹性表面波谐振子，所以使用该弹性波谐振子，能够构成插入损耗较小的滤波器。
作为高声速支承基板45，能够使用氮化铝、氧化铝、碳化硅、氮化硅、硅、蓝宝石、钽酸锂、铌酸锂、石英等压电体、氧化铝、氧化锆、堇青石、莫来石、块滑石、镁橄榄石等各种陶瓷、氧化镁金刚石、或者将上述各材料作为主要成分的材料、将上述各材料的混合物作为主要成分的材料。
低声速膜46例如由以对玻璃、氮氧化硅、氧化钽或者氧化硅加入了氟、碳或者硼的化合物为主要成分的材料等构成。此外，低声速膜46的材料只要是相对低声速的材料即可。
此外，高声速支承基板45也可以是层叠了支承体、和与在基板10中传播的表面波、边界波等弹性波相比，所传播的体声波的声速为高速的高声速膜的构造。该情况下，支承体能够使用蓝宝石、钽酸锂、铌酸锂、石英等压电体、氧化铝、氧化镁、氮化硅、氮化铝、碳化硅、氧化锆、堇青石、莫来石、块滑石、镁橄榄石等各种陶瓷、玻璃等电介质或者硅、氮化镓等半导体以及树脂基板等。另外，高声速膜能够使用氮化铝、氧化铝、碳化硅、氮化硅、氮氧化硅、DLC膜或者金刚石、以上述材料为主要成分的介质、将上述材料的混合物作为主要成分的介质等各种高声速材料。
如以上那样，实施方式4的电子器件400A在支承体40与基板10之间还具备导热率比基板10以及支承体40高的插入层42。由此，能够进一步使从基板10的另一个主面的散热性提高。
另外，实施方式4的电子器件400B还具备在基板10与支承体40之间，设置成与基板10相接，并且具有基板10的线膨胀系数与支承体40的线膨胀系数之间的线膨胀系数的中间层43。由此，通过中间层43，在温度上升时能够对基板10施加压缩应力。
并且，对于实施方式4的电子器件400C来说，基板是压电基板，支承体40是与在压电基板中传播的表面波、边界波等弹性波相比，所传播的体声波的声速为高速的高声速支承基板45，还具备设置在基板10与高声速支承基板45之间，并且与在基板10中传播的弹性波相比，所传播的体声波的声速为低速的低声速膜46。由此，能够将弹性波封闭在层叠了基板10以及低声速膜46的部分，使其不向高声速支承基板45的上方泄漏。
此外，也可以适当地组合在实施方式4中进行了说明的电子器件400A～400C的结构构成。
(其它的变形例)
图15是变形例的电子器件500的剖视图。此外，在图15所示的电子器件500中，对与图3所示的电子器件200相同的结构附加相同的附图标记且不重复详细的说明。该变形例能够适当地应用于上述的电子器件的结构。
在电子器件500中，对于支承体40来说，相对于基板10侧的面，金属体70侧的面的面粗糙度较大。换句话说，支承体40的金属体70侧的面的表面粗糙度40b比基板10侧的表面粗糙度大。由此，支承体40与金属体70的接触面积增加，所以能够使向金属体70的散热性提高。
应该认为这次公开的实施方式在全部的点为例示而并不是限制性的实施方式。本发明的范围不通过上述的说明而通过权利要求书示出，包含与权利要求书同等的意思以及范围内的全部的变更。
附图标记说明：10…基板，11…功能元件，12、91…电极，13、41…导电膜，20…基底基板，22…中间基板，25…临时基板，30…金属连接体，40…支承体，42…插入层，43…中间层，45…高声速支承基板，46…低声速膜，50、70…金属体，60…导通孔，80…绝缘体，90…电子部件，100、100A、200、200A、300、300A、400A～400C、500…电子器件。

Claims (19)

1.一种电子器件，其中，具备：
功能元件基板，在所述功能元件基板的第一主面设置功能元件，并且所述功能元件基板是压电基板或者化合物半导体基板；
基底基板，朝向与所述第一主面相反侧的所述功能元件基板的第二主面侧以供安装所述功能元件基板；
金属连接体，将所述功能元件基板的所述第二主面与所述基底基板连接；
第一金属体，设置于所述功能元件基板的所述第一主面，并且所述第一金属体的至少一部分在从所述第一主面侧俯视时设置到所述功能元件基板的外侧；以及
导通孔，将与所述功能元件基板相比设置在外侧的所述第一金属体的部分与所述基底基板连接，并且所述导通孔的导热率比所述功能元件基板高。
2.根据权利要求1所述的电子器件，其中，
所述第一金属体设置成在从所述第一主面侧俯视时跨越所述功能元件基板，
与所述功能元件基板相比设置到外侧的所述第一金属体的部分在从所述第一主面侧俯视时位于所述功能元件基板的对置的边的两侧，
各个所述第一金属体的部分经由所述导通孔与所述基底基板连接。
3.根据权利要求1或2所述的电子器件，其中，
所述金属连接体设置成在从所述第一主面侧俯视时从所述功能元件基板的内侧跨越至所述功能元件基板的外侧。
4.根据权利要求1或2所述的电子器件，其中，
在所述功能元件基板的所述第二主面与所述金属连接体之间还具备第二金属体。
5.根据权利要求4所述的电子器件，其中，
所述第二金属体设置成在从所述第一主面侧俯视时从所述功能元件基板的内侧跨越至所述功能元件基板的外侧。
6.根据权利要求1～5中的任意一项所述的电子器件，其中，
在所述功能元件基板的所述第二主面设置凹陷部，在该凹陷部形成导热率比所述功能元件基板高的导电膜，
所述导电膜与所述金属连接体相接。
7.根据权利要求1～5中的任意一项所述的电子器件，其中，
所述电子器件还具备设置于所述功能元件基板的所述第二主面且导热率比所述功能元件基板高的支承体，
所述金属连接体经由所述支承体将所述功能元件基板的所述第二主面与所述基底基板连接。
8.根据权利要求7所述的电子器件，其中，
所述支承体在与所述功能元件基板侧的面相反侧的面设置凹陷部或者贯通孔，并且在该凹陷部或者该贯通孔形成导热率比所述支承体高的导电膜，
所述导电膜与所述金属连接体相接。
9.根据权利要求7或8所述的电子器件，其中，
所述支承体包含金属与树脂的混合体、硅、碳化硅、氧化铝、氮化硼、氮化铝、氮化硅、铜以及镍中的至少一种材料。
10.根据权利要求7～9中的任意一项所述的电子器件，其中，
在所述支承体与所述功能元件基板之间还具备导热率比所述功能元件基板以及所述支承体高的插入层。
11.根据权利要求7～10中的任意一项所述的电子器件，其中，
所述电子器件还具备中间层，所述中间层在所述功能元件基板与所述支承体之间设置成与所述功能元件基板相接，并且具有所述功能元件基板的线膨胀系数与所述支承体的线膨胀系数之间的线膨胀系数。
12.根据权利要求7～11中的任意一项所述的电子器件，其中，
所述功能元件基板是压电基板，
所述支承体是与在所述功能元件基板中传播的弹性波相比，所传播的体声波的声速为高速的高声速支承基板，
所述电子器件还具备低声速膜，所述低声速膜设置在所述功能元件基板与所述高声速支承基板之间，并且与在所述功能元件基板中传播的弹性波相比，传播的体声波的声速为低速。
13.根据权利要求7～12中的任意一项所述的电子器件，其中，
相对于所述支承体的所述功能元件基板侧的面，所述支承体的所述金属连接体侧的面的面粗糙度大。
14.根据权利要求1～13中的任意一项所述的电子器件，其中，
所述电子器件还具备覆盖所述功能元件基板的侧面的绝缘体。
15.根据权利要求1～14中的任意一项所述的电子器件，其中，
所述电子器件还具备安装在所述第一金属体的与所述功能元件基板侧的面相反侧的面的电子部件。
16.根据权利要求15所述的电子器件，其中，
所述导通孔的截面积比所述电子部件的安装于所述第一金属体的面的部分的截面积大。
17.根据权利要求1～16中的任意一项所述的电子器件，其中，
所述功能元件基板是包含石英、LiTaO3、LiNbO3、KNbO3、La3Ga5SiO14、Li2B4O7中的至少一种的压电基板。
18.根据权利要求1～16中的任意一项所述的电子器件，其中，
所述功能元件基板是包含GaAs、GaN中的至少一种的化合物半导体基板。
19.一种电子器件，其中，具备：
功能元件基板，在所述功能元件基板的第一主面设置功能元件，并且所述功能元件基板是压电基板或者化合物半导体基板；
基底基板，朝向与所述第一主面相反侧的所述功能元件基板的第二主面侧以供安装所述功能元件基板；
金属连接体，将所述功能元件基板的所述第二主面与所述基底基板连接；
第一金属体，设置于所述功能元件基板的所述第一主面，并且所述第一金属体的至少一部分在从所述第一主面侧俯视时设置到所述功能元件基板的外侧；以及
导通孔，将与所述功能元件基板相比设置在外侧的所述第一金属体的部分与所述基底基板连接，并且包含铜系导电膏固化物以及银系导电膏固化物中的至少一种材料。
CN202180087904.0A 2021-01-04 2021-12-10 电子器件 Pending CN116783704A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021000078 2021-01-04
JP2021-000078 2021-01-04
PCT/JP2021/045551 WO2022145203A1 (ja) 2021-01-04 2021-12-10 電子デバイス

Publications (1)

Publication Number Publication Date
CN116783704A true CN116783704A (zh) 2023-09-19

Family

ID=82260439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180087904.0A Pending CN116783704A (zh) 2021-01-04 2021-12-10 电子器件

Country Status (3)

Country Link
US (1) US20230317691A1 (zh)
CN (1) CN116783704A (zh)
WO (1) WO2022145203A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
JP2004327624A (ja) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
WO2008026335A1 (en) * 2006-09-01 2008-03-06 Murata Manufacturing Co., Ltd. Electronic part device and method of manufacturing it and electronic part assembly and method of manufacturing it
WO2019124128A1 (ja) * 2017-12-22 2019-06-27 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
CN111492578B (zh) * 2017-12-22 2023-09-29 株式会社村田制作所 弹性波装置、高频前端电路及通信装置

Also Published As

Publication number Publication date
US20230317691A1 (en) 2023-10-05
WO2022145203A1 (ja) 2022-07-07

Similar Documents

Publication Publication Date Title
US10250223B2 (en) Acoustic wave device
JP6854905B2 (ja) 弾性波デバイスおよび通信装置
JP6963445B2 (ja) 電子部品
CN110771037B (zh) 弹性波装置、前端电路以及通信装置
US20230006708A1 (en) Radio frequency module and communication device
US10193528B2 (en) Acoustic wave device and acoustic wave module
CN110771038B (zh) 弹性波装置、前端电路以及通信装置
US20230223916A1 (en) Acoustic wave device
JP7426196B2 (ja) 弾性波デバイスおよびその製造方法、フィルタ及びマルチプレクサ
US20230134889A1 (en) Stacked die transversely-excited film bulk acoustic resonator (xbar) filters
CN116783704A (zh) 电子器件
JP2020156059A (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
CN116711071A (zh) 电子器件
CN116670823A (zh) 电子器件
KR102295454B1 (ko) 전자 부품 및 그것을 구비하는 모듈
JP2022165310A (ja) 弾性波デバイスおよびその弾性波デバイスを備えるモジュール
US11948854B2 (en) Electronic component and electronic component module including the same
JP4085549B2 (ja) 圧電デバイス及びその製造方法
JP7361343B2 (ja) モジュール
CN117978120A (zh) 弹性波装置及其制造方法
JP2022102099A (ja) 電子部品
JP2022102100A (ja) 電子部品
JP2022028566A (ja) 弾性波デバイス
JP2021190846A (ja) 弾性波装置及び複合フィルタ装置
JPH1012779A (ja) 半導体実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination