CN116779674A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN116779674A
CN116779674A CN202210683747.6A CN202210683747A CN116779674A CN 116779674 A CN116779674 A CN 116779674A CN 202210683747 A CN202210683747 A CN 202210683747A CN 116779674 A CN116779674 A CN 116779674A
Authority
CN
China
Prior art keywords
insulating film
region
source electrode
gate wiring
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210683747.6A
Other languages
English (en)
Inventor
富田幸太
白石达也
西胁达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN116779674A publication Critical patent/CN116779674A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

实施方式提供能够抑制特性恶化的半导体装置及其制造方法。根据一个实施方式，半导体装置具有半导体层、设置于所述半导体层上的第1绝缘膜、设置于所述第1绝缘膜上的栅极布线和设置于所述第1绝缘膜上的源极电极。所述装置还具有设置于所述栅极布线及所述源极电极上、包含夹在所述栅极布线与所述源极电极之间的部分的第2绝缘膜，以及设置于所述半导体层下的漏极电极。并且，所述第1绝缘膜的上表面包含磷的浓度为第1值的第1区域和磷的浓度为比所述第1值高的第2值的第2区域。所述第1区域存在于所述半导体层与所述栅极布线或者所述源极电极之间，所述第2区域存在于所述半导体层与所述第2绝缘膜的所述部分之间。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请享有以日本专利申请2022－36422号(申请日：2022年3月9日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置及其制造方法。
背景技术
在功率用晶体管中设置源极电极、与栅极电极电连接的栅极布线。源极电极、栅极布线的至少一部分形成于绝缘膜上。在该绝缘膜包含磷(P)的情况下，磷有可能对功率用晶体管的性能造成不良影响。
发明内容
实施方式提供能够抑制特性恶化的半导体装置及其制造方法。
根据一个实施方式，半导体装置具有半导体层、设置于所述半导体层上的第1绝缘膜、设置于所述第1绝缘膜上的栅极布线和设置于所述第1绝缘膜上的源极电极。所述装置还具有设置于所述栅极布线及所述源极电极上、包含夹在所述栅极布线与所述源极电极之间的部分的第2绝缘膜，以及设置于所述半导体层下的漏极电极。并且，所述第1绝缘膜的上表面包含磷的浓度为第1值的第1区域和磷的浓度为高于所述第1值的第2值的第2区域。所述第1区域存在于所述半导体层与所述栅极布线或者所述源极电极之间，所述第2区域存在于所述半导体层与所述第2绝缘膜的所述部分之间。
附图说明
图1是表示第1实施方式的半导体装置的构造的剖视图。
图2是表示第1实施方式的半导体装置的构造的俯视图。
图3至图5是表示第1实施方式的半导体装置的构造的其他剖视图。
图6是表示第1实施方式的半导体装置的构造的其他俯视图。
图7是表示第1实施方式的变形例的半导体装置的构造的剖视图。
图8是表示第1实施方式的变形例的半导体装置的构造的俯视图。
图9是表示第1实施方式的第1比较例的半导体装置的构造的剖视图。
图10是表示第1实施方式的第2比较例的半导体装置的构造的剖视图。
图11的(a)至(c)是表示第1实施方式的半导体装置的制造方法的第1例的剖视图。
图12的(a)至(c)是表示第1实施方式的半导体装置的制造方法的第2例的剖视图。
图13的(a)至(c)是表示第1实施方式的半导体装置的制造方法的第3例的剖视图。
图14的(a)至图22的(b)是表示第1实施方式的半导体装置的制造方法的详细内容的剖视图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。在图1至图22中，对同一结构标注同一附图标记，省略重复的说明。
(第1实施方式)
(1)半导体装置的构造
图1是表示第1实施方式的半导体装置的构造的剖视图。图1示出了本实施方式的半导体装置内的晶体管的剖面。该晶体管例如是具有沟槽栅构造的功率用MOSFET。
本实施方式的半导体装置具有半导体层1、漏极电极2、源极电极3、多个栅极沟槽GT和多个接触部CP。本实施方式的半导体装置还在各栅极沟槽GT内具有栅极电极4、场板电极5、绝缘膜11及绝缘膜12。本实施方式的半导体装置还具有绝缘膜13。
半导体层1包含有漂移层1a和漏极层1b。半导体层1还包含有图1所示的各接触部CP用的衬底层1c、接触层1d及源极层1e。
下面，参照图1对本实施方式的半导体装置的构造进行说明。
半导体层1例如由后面记述的多个杂质半导体层构成。半导体层1例如包含有Si(硅)基板等半导体基板。图1示出了与半导体层1的上表面及下表面平行且彼此垂直的X方向及Y方向以及与半导体层1的上表面及下表面垂直的Z方向。在本说明书中，将+Z方向看作上方向，将－Z方向看作下方向。－Z方向可以与重力方向一致，也可以不与重力方向一致。半导体层1的上表面及下表面分别是第1面及第2面的例子。
漂移层1a是设置于半导体层1内的n－型层。漏极层1b是设置于半导体层1内的n型层，配置于漂移层1a下。各衬底层1c是设置于半导体层1内的p型层，在栅极沟槽GT间配置于漂移层1a上。各接触层1d是设置于半导体层1内的p+型层，在栅极沟槽GT间配置于对应的衬底层1c上。各源极层1e是设置于半导体层1内的n型层，在栅极沟槽GT间配置于对应的衬底层1c上。上述多个栅极沟槽GT在半导体层1的上表面侧形成于半导体层1内，在Y方向上延伸，在X方向上彼此邻接。
此外，p+型层、n+型层分别是包含比p型层或n型层内的p型杂质或n型杂质的浓度高的浓度的p型杂质或n型杂质的层。另外，p－型层、n－型层分别是包含比p型层或n型层内的p型杂质或n型杂质的浓度低的浓度的p型杂质或n型杂质的层。
漏极电极2形成于半导体层1的下表面。漏极电极2与漏极层1b相接。漏极电极2例如是Al(铝)层、Au(金)层等金属层。
源极电极3形成于半导体层1的上表面。源极电极3包含有多个接触部CP，各接触部CP与对应的接触层1d及源极层1e相接。源极电极3例如由铝(Al)等金属形成。
各栅极电极4和各场板电极5隔着绝缘膜11而形成于对应的栅极沟槽GT内。在图1中，各栅极电极4形成于绝缘膜11上及绝缘膜12下，各场板电极5形成于绝缘膜11内。各栅极电极4例如是多晶硅层或者金属层。各场板电极5例如是多晶硅层或者金属层。绝缘膜11例如是SiO2膜(硅氧化膜)。绝缘膜12例如是SiO2膜。在各栅极沟槽GT内，栅极电极4和场板电极5在Y方向上延伸，栅极电极4配置于场板电极5的上方。
绝缘膜13形成于半导体层1的上表面上，夹在半导体层1与源极电极3之间。源极电极3的各接触部CP形成于绝缘膜13内。绝缘膜13还形成于各栅极沟槽GT内的绝缘膜11、12上。绝缘膜11将栅极电极4和场板电极5电绝缘，绝缘膜12、13将栅极电极4和源极电极3电绝缘。绝缘膜13例如是SiO2膜。绝缘膜13也可以是除了SiO2膜以外的膜(例如是SiON膜(硅氮氧化膜))。关于绝缘膜13的更详细内容在后面记述。
图2是表示第1实施方式的半导体装置的构造的俯视图。图1示出了沿图2中的A－A’线的剖面。
图2示出了形成于半导体层1上的源极电极3及栅极布线6。源极电极3具备：面状部21，其具有面状的形状；以及多个线状部22，它们具有从面状部21延伸的线状的形状。图1所示的源极电极3示出了源极电极3的面状部21。
栅极布线6具备：焊盘部23，其具有面状的形状；以及多个布线部24，它们具有从焊盘部23延伸的线状的形状。栅极布线6的焊盘部23例如作为用于将接合线电连接的接合焊盘使用。在图2中，在Y方向上，栅极布线6的各布线部24夹在源极电极3的面状部21与1条线状部22之间。
图2进一步与图1同样地，示出了形成于半导体层1内的多个栅极沟槽GT。这些栅极沟槽GT在Y方向上延伸，在X方向上彼此邻接。图2进一步与图1同样地，示出了源极电极3(面状部21)的一部分即多个接触部CP。这些接触部CP也在Y方向上延伸，在X方向上彼此邻接。各接触部CP配置于2个栅极沟槽GT间。
图2还示出了源极电极3(线状部22)的一部分即多个场板接触部FPC和栅极布线6(布线部24)的一部分即栅极接触部GC。各场板接触部FPC配置于1个栅极沟槽GT上，将该栅极沟槽GT内的1个场板电极5(图1)与源极电极3电连接。各栅极接触部GC配置于1个栅极沟槽GT上，将该栅极沟槽GT内的1个栅极电极4(图1)与栅极布线6电连接。关于场板接触部FPC及栅极接触部GC的更详细内容，参照图3及图4在后面记述。
图3是表示第1实施方式的半导体装置的构造的其他剖视图。图3示出了沿图2中的B－B’线的剖面。图1示出了源极电极3(面状部21)的剖面，与此相对，图3示出了栅极布线6(布线部24)的剖面。
栅极布线6形成于半导体层1的上表面上。栅极布线6包含有多个栅极接触部GC，图3示出了这些栅极接触部GC之中的1个。各栅极接触部GC与对应的栅极沟槽GT内的栅极电极4相接。栅极布线6例如由铝(Al)等金属形成。绝缘膜13夹在半导体层1与栅极布线6之间，栅极布线6的各栅极接触部GC形成于绝缘膜13内。
图4是表示第1实施方式的半导体装置的构造的其他剖视图。图4示出了沿图2中的C－C’线的剖面。图4示出了源极电极3(线状部22)及栅极布线6(布线部24)的剖面。
源极电极3包含有多个场板接触部FPC，图4示出了这些场板接触部FPC之中的1个。各场板接触部FPC与对应的栅极沟槽GT内的场板电极5相接。绝缘膜13夹在半导体层1与源极电极3之间，源极电极3的各场板接触部FPC形成于绝缘膜13内。
本实施方式的半导体装置还具有绝缘膜14和绝缘膜15。绝缘膜14形成于绝缘膜13上。绝缘膜14例如是SiO2膜。绝缘膜14也可以是除了SiO2膜以外的膜(例如SiON膜)。关于绝缘膜14的更详细内容在后面记述。绝缘膜15以使源极电极3的上表面和栅极布线6的上表面局部地露出的形态形成于源极电极3、栅极布线6及绝缘膜14上。绝缘膜15例如是依次包含SiO2膜、SiN膜(硅氮化膜)及聚酰亚胺膜的层叠膜。绝缘膜15相当于钝化绝缘膜。
接下来，参照图5至图10，对本实施方式的半导体装置的构造更详细地进行说明。
图5是表示第1实施方式的半导体装置的构造的其他剖视图。图6是表示第1实施方式的半导体装置的构造的其他俯视图。
图6与图2同样地，示出了形成于半导体层1上的源极电极3及栅极布线6。但是，图6示出了使图2所示的俯视图在顺时针方向进行90°旋转后的俯视图。源极电极3包含有：1个面状部21，其具有面状的形状；以及3个线状部22，它们具有从面状部21延伸的线状的形状。栅极布线6具备：1个焊盘部23，其具有面状的形状；以及3个布线部24，它们具有从焊盘部23延伸的线状的形状。
图5示出了沿图6中的D－D’线的剖面。由此，图5示出了1个面状部21及1个线状部22(源极电极3)和1个焊盘部23及2个布线部24(栅极布线6)。但是，图5所示的剖面为了容易观察附图而将面状部21的X方向的宽度和焊盘部23的X方向的宽度比图6中的宽度更短地图示出。在下面的说明中，对本实施方式的绝缘膜13、14的详细内容进行说明。因此，图5省略了本实施方式的半导体装置的其他构成要素(漏极电极2和栅极电极4、场板电极5、绝缘膜11、绝缘膜12、栅极沟槽GT等)的图示。省略掉的这些构成要素的构造与参照图1至图4所说明的构造相同。
下面，参照图5对本实施方式的绝缘膜13、14的详细内容进行说明。在该说明中还适当参照图6。下面的说明不仅能够应用于图5及图6所示的构造，还能够应用于图1至图4所示的构造。
图5示出了包含绝缘膜13和绝缘膜14在内的基底绝缘膜的上表面S。该基底绝缘膜作为源极电极3、栅极布线6的基底而形成于半导体层1上。如上所述，本实施方式的绝缘膜14以设置于绝缘膜13内的形态形成于绝缘膜13上(参照图4)。由此，基底绝缘膜的上表面S包含有绝缘膜13的上表面和绝缘膜14的上表面。包含绝缘膜13和绝缘膜14在内的基底绝缘膜是第1绝缘膜的例子。另外，绝缘膜13是第3绝缘膜的例子，绝缘膜14是第4绝缘膜的例子。
绝缘膜13、14例如是SiO2膜。更详细地说，绝缘膜13例如是NSG(Non-dopedSilicate Glass，未掺杂硅酸盐玻璃)膜。该绝缘膜13包含有Si(硅)和O(氧)，但不包含有意掺杂的元素。另一方面，绝缘膜14例如是PSG(Phospho Silicate Glass，磷硅酸盐玻璃)膜。该绝缘膜14包含有Si(硅)、O(氧)及P(磷)。
由此，绝缘膜14内的P浓度高于绝缘膜13内的P浓度。在本实施方式中，绝缘膜14包含有高浓度的P原子，绝缘膜13不包含P原子或包含有低浓度的P原子。例如，在绝缘膜14内的P原子由于某种原因而扩散至绝缘膜13内的情况下，绝缘膜13也包含P原子。绝缘膜13内的P浓度的值例如小于1.0×1018cm－3。绝缘膜14内的P浓度的值例如为1.0×1018至1.0×1022cm－3。前者的值是第1值的例子，后者的值是第2值的例子。在绝缘膜13不包含P原子的情况下，绝缘膜13内的P浓度的值为零。
本实施方式的基底绝缘膜的上表面S包含绝缘膜13的上表面即区域R1和绝缘膜14的上表面即区域R2。在本实施方式中，区域R2包含高浓度的P原子，区域R1不包含P原子或包含低浓度的P原子。如上所述，区域R1内的P浓度例如小于1.0×1018cm－3。另一方面，区域R2内的P浓度例如为1.0×1018至1.0×1022cm－3。区域R1是第1区域的例子，区域R2是第2区域的例子。
在本实施方式中，区域R1存在于源极电极3下及栅极布线6下，区域R2存在于源极电极3与栅极布线6之间。由此，区域R1与源极电极3的下表面及栅极布线6的下表面相接。另一方面，区域R2在俯视观察时夹在源极电极3与栅极布线6之间，与绝缘膜15的下表面相接。这关于上述的图4所示的绝缘膜14、15也是同样的。
在图5中，区域R1存在于半导体层1与源极电极3或者半导体层1与栅极布线6之间。另外，绝缘膜15包含有被源极电极3与栅极布线6夹着的部分，区域R2存在于半导体层1与绝缘膜15的该部分之间。绝缘膜15是第2绝缘膜的例子。
在这里，对源极电极3、栅极布线6的比上表面S更靠上的部分与区域R1、R2之间的关系进行说明。在本实施方式中，区域R1存在于源极电极3下、栅极布线6下，但不存在于源极电极3与栅极布线6之间。同样地，区域R2存在于源极电极3与栅极布线6之间，但不存在于源极电极3下、栅极布线6下。如上所述，本实施方式的区域R1没有扩展至源极电极3与栅极布线6之间的区域，本实施方式的区域R2没有扩展至源极电极3下、栅极布线6下的区域。
图6将源极电极3及栅极布线6所占的区域通过阴影示出，将其他区域通过白色示出。本实施方式的区域R1与点阴影所示的区域一致。另一方面，本实施方式的区域R2与白色所示的区域一致。
此外，区域R1也可以扩展至源极电极3与栅极布线6之间的区域，区域R2也可以扩展至源极电极3下、栅极布线6下的区域。参照图7及图8在后面记述如上所述的区域R1、R2的一个例子。
绝缘膜14也可以取代PSG膜而是设为BPSG(Boro Phospho Silicate Glass，硼磷硅玻璃)膜。该绝缘膜14包含有Si(硅)、O(氧)、P(磷)及B(硼)。
在该情况下，绝缘膜14内的B浓度高于绝缘膜13内的B浓度。绝缘膜14包含有高浓度的B原子，绝缘膜13不包含B原子或包含有低浓度的B原子。绝缘膜13内的B浓度的值例如小于1.0×1018cm－3。绝缘膜14内的B浓度的值例如为1.0×1018至1.0×1022cm－3。前者的值是第3值的例子，后者的值是第4值的例子。此外，绝缘膜14为BPSG膜的情况下的绝缘膜13、14内的P浓度能够与绝缘膜14为PSG膜的情况下的绝缘膜13、14内的P浓度同样地设定。
在绝缘膜14为BPSG膜的情况下，区域R2包含有高浓度的B原子，区域R1不包含B原子或包含有低浓度的B原子。如上所述，区域R1内的B浓度例如小于1.0×1018cm－3。另一方面，区域R2内的B浓度例如为1.0×1018至1.0×1022cm－3。此外，绝缘膜14为BPSG膜的情况下的区域R1、R2内的P浓度能够与绝缘膜14为PSG膜的情况下的区域R1、R2内的P浓度同样地设定。
如后面所述，绝缘膜14例如是通过在绝缘膜13上形成源极电极3及栅极布线6、并将源极电极3及栅极布线6作为掩模向绝缘膜13内注入P离子、B离子而形成的。在该情况下，P离子、B离子来到在源极电极3与栅极布线6之间露出的绝缘膜13的上表面，绝缘膜13的一部分变化为绝缘膜14。该绝缘膜14形成于源极电极3与栅极布线6之间。此时，有时P原子、B原子进入至源极电极3、栅极布线6的内部，P原子、B原子附着于源极电极3、栅极布线6的表面。在该情况下，完成品的半导体装置有时在源极电极3、栅极布线6的内部、表面包含P原子、B原子。
图7是表示第1实施方式的变形例的半导体装置的构造的剖视图。图8是表示第1实施方式的变形例的半导体装置的构造的俯视图。图7示出了沿图8中的D－D’线的剖面。但是，图7所示的剖面，为了容易观察附图，将面状部21的X方向的宽度和焊盘部23的X方向的宽度比图8中的宽度更短地图示。
图7示出了本变形例的区域R1、R2。在本变形例中，区域R1存在于源极电极3下及栅极布线6下，区域R2存在于源极电极3与栅极布线6之间。但是，本变形例的区域R2扩展至源极电极3下和栅极布线6下的区域。
图7示出了源极电极3与栅极布线6之间的宽度W1和区域R2的宽度W2。本变形例的区域R2突出至源极电极3下和栅极布线6下的区域，因此宽度W2变得比宽度W1长(W2＞W1)。
图7进一步示出了区域R2的突出宽度ΔW。本变形例的区域R2以突出宽度ΔW突出至源极电极3下和栅极布线6下的区域。在区域R2各向同性地突出的情况下，通过ΔW＝(W2－W1)/2的算式来得到突出宽度ΔW。突出宽度ΔW例如为1μm左右。
图8将源极电极3及栅极布线6所占的区域通过点阴影示出，将其他区域通过白色示出。本实施方式的区域R1变得比点阴影所示的区域窄。另一方面，本实施方式的区域R2变得比白色所示的区域宽。在图8中，源极电极3及栅极布线6内所示的线示出了区域R1与区域R2的边界线。
如后面所述，绝缘膜14例如是通过在绝缘膜13上形成源极电极3及栅极布线6、并将源极电极3及栅极布线6作为掩模而向绝缘膜13内注入P离子、B离子而形成的。此时，图5所示的绝缘膜14例如能够通过使P离子、B离子与Z方向平行地行进而形成。另一方面，图7所示的绝缘膜14例如能够通过使P离子、B离子相对于Z方向倾斜地行进而形成。即，图7所示的绝缘膜14通过进行P离子、B离子的斜向照射而能够形成。
图9是表示第1实施方式的第1比较例的半导体装置的构造的剖视图。
本比较例的半导体装置如图9所示，取代具有绝缘膜13、14而是仅具有绝缘膜13。由此，本比较例的上表面S成为绝缘膜13的上表面。如上所述，绝缘膜13例如是NSG膜。
在本比较例中，可动离子从源极电极3与栅极布线6之间的间隙侵入至功率用MOSFET的单元(cell)内会成为问题。其结果，附近单元的阈值电压有可能降低。
图10是表示第1实施方式的第2比较例的半导体装置的构造的剖视图。
本比较例的半导体装置如图10所示，具有绝缘膜13、14。但是，本比较例的绝缘膜14形成于绝缘膜13的上表面整体。由此，本比较例的上表面S成为绝缘膜14的上表面。如上所述，绝缘膜14例如是PSG膜(或者BPSG膜)。
根据本比较例，通过在源极电极3与栅极布线6之间的间隙露出了绝缘膜14，从而能够由绝缘膜14将可动离子吸杂(Gettering)。由此，能够抑制阈值电压的降低。
但是，若绝缘膜14吸湿，则会形成磷氧化物(进而形成硼氧化物)，由此有可能在功率用MOSFET发生不良。另外，绝缘膜14内的磷原子(进而硼原子)向源极电极3、栅极布线6的侧面飞散，由此功率用MOSFET的雪崩耐量、trr耐量有可能降低。
另一方面，本实施方式的半导体装置如图5所示，以上表面S成为绝缘膜13、14的上表面的方式具有绝缘膜13、14。具体地说，区域R1存在于源极电极3下及栅极布线6下，区域R2存在于源极电极3与栅极布线6之间。
由此，根据本实施方式，通过在源极电极3与栅极布线6之间的间隙露出了绝缘膜14，从而能够由绝缘膜14将可动离子吸杂。另外，根据本实施方式，通过减少占据上表面S的绝缘膜14的比例，从而能够减少绝缘膜14的吸湿量、磷原子(进而硼原子)的飞散量。由此，能够享受绝缘膜14的优点并抑制绝缘膜14的缺点。
(2)半导体装置的制造方法
接下来，参照图11至图13，对本实施方式的绝缘膜13、14的形成方法的3个例子进行说明。
图11是表示第1实施方式的半导体装置的制造方法的第1例的剖视图。
首先，在半导体层1上形成绝缘膜13，在绝缘膜13上形成源极电极3及栅极布线6(图11的(a))。源极电极3及栅极布线6例如是将源极电极3及栅极布线6用的共用的材料形成于绝缘膜13上，通过光刻及RIE(Reactive Ion Etching)对该材料进行加工而形成的。图11的(a)示出了源极电极3与栅极布线6之间的宽度W1。
接下来，将源极电极3及栅极布线6作为掩模使用，进行向绝缘膜13的离子注入(图11的(b))。此时，P(磷)离子及O(氧)离子在离子注入时被使用。其结果，在绝缘膜13内形成绝缘膜14。绝缘膜13例如是SiO2膜(NSG膜)。由此，绝缘膜14成为导入了由离子注入引起的P原子及O原子后的SiO2膜(PSG膜)。
在该离子注入中，P离子及O离子选择性地注入至源极电极3与栅极布线6之间的绝缘膜13内。由此，能够形成包含区域R1、R2的上表面S。区域R1形成于源极电极3下及栅极布线6下，区域R2形成于源极电极3与栅极布线6之间。区域R2内的P浓度高于区域R1内的P浓度。P离子和O离子可以同时注入至绝缘膜13内，也可以依次注入至绝缘膜13内。
在该离子注入中，可以实施离子的垂直照射，也可以实施离子的斜向照射。根据垂直照射，能够形成图5所示的形状的区域R1、R2，根据斜向照射，能够形成图7所示的形状的区域R1、R2。图11的(b)示出了斜向照射的结果即突出至源极电极3下和栅极布线6下的区域为止的区域R2。图11的(b)示出了区域R2的宽度W2。此外，突出至源极电极3下、栅极布线6下的区域为止的区域R2也可以由于不同于斜向照射的其他原因而形成，例如，可以通过导入至绝缘膜14内的P原子的扩散而形成。
O离子例如是为了在绝缘膜14内形成P－O键而在离子注入时被使用。向绝缘膜14内导入的P原子及O原子的个数之比例如优选设为2：5左右。
接下来，在源极电极3、栅极布线6及绝缘膜14上形成绝缘膜15(图11的(c))。如上所述，制造出本实施方式的半导体装置。此外，漏极电极2、栅极电极4及场板电极5例如是在进行图11的(a)的工序前形成的。此时，漏极电极2形成于半导体层1的一个面，源极电极3、栅极布线6形成于半导体层1的另一个面。
此外，上述的离子注入可以使用P离子、O离子及B(硼)离子而进行。在该情况下，绝缘膜14成为导入了由离子注入引起的P原子、O原子及B原子后的SiO2膜(BPSG膜)。区域R2内的P浓度及B浓度分别高于区域R1内的P浓度及B浓度。P离子、O离子、B离子可以同时地注入至绝缘膜13内，也可以依次注入至绝缘膜13内。
另外，在上述的离子注入中，有时P原子、B原子进入至源极电极3、栅极布线6的内部，或P原子、B原子附着于源极电极3、栅极布线6的表面。在该情况下，完成品的半导体装置有时在源极电极3、栅极布线6的内部、表面包含P原子、B原子。
另外，在进行了上述的离子注入后，可以实施绝缘膜13、14的退火，也可以不实施绝缘膜13、14的退火。例如，在绝缘膜14的性能通过退火而提高的情况下，可以实施退火。另一方面，在绝缘膜14的性能通过退火而没有提高或只少许提高的情况下，可以不实施退火。
图12是表示第1实施方式的半导体装置的制造方法的第2例的剖视图。在图12的说明中，将与图11的说明共用的事项的说明适当省略。
首先，在半导体层1上形成绝缘膜13，在绝缘膜13上形成抗蚀剂膜31，将抗蚀剂膜31图案化为抗蚀剂图案31a、31b(图12的(a))。抗蚀剂图案31a、31b在俯视观察时，具有与此后要形成的区域R1相同的形状。图12的(a)示出了此后要形成的区域R2的宽度W2即抗蚀剂图案31a与抗蚀剂图案31b之间的宽度。抗蚀剂膜31是第1膜的例子。
接下来，将抗蚀剂图案31a、31b用作掩模，进行向绝缘膜13的离子注入(图12的(b))。其结果，在绝缘膜13内形成绝缘膜14。在P离子及O离子被注入的情况下，绝缘膜14成为PSG膜。在P离子、O离子及B离子被注入的情况下，绝缘膜14成为BPSG膜。
在该离子注入中，P离子等选择性地注入至抗蚀剂图案31a与抗蚀剂图案31b之间的绝缘膜13内。由此，能够形成包含区域R1、R2的上表面S。区域R1形成于抗蚀剂图案31a、31b下，区域R2形成于抗蚀剂图案31a与抗蚀剂图案31b之间。图12的(b)示出了离子的垂直照射的结果即没有突出至抗蚀剂图案31a、31b下的区域的区域R2。此时，也可以取代垂直照射而是进行斜向照射。
接下来，将抗蚀剂图案31a、31b去除，在绝缘膜13、14上形成源极电极3及栅极布线6，在源极电极3、栅极布线6及绝缘膜14上形成绝缘膜15(图12的(c))。源极电极3及栅极布线6的大部分配置于区域R1上。如上所述，制造出本实施方式的半导体装置。图12的(c)示出了源极电极3与栅极布线6之间的宽度W1。
根据第2例，能够通过不使用斜向照射而是使用垂直照射来形成突出至源极电极3下和栅极布线6下的区域为止的区域R2。另一方面，根据第1例，能够不使用抗蚀剂膜31地形成区域R1、R2。
此外，第2例的区域R2也可以形成为与第1例的区域R2不同的形状。例如，第2例的区域R2可以仅形成于源极电极3与栅极布线6之间的区域的一部分。这例如能够通过对抗蚀剂图案31a、31b的形状进行设定以使得区域R2仅形成于源极电极3与栅极布线6之间的区域的一部分而实现。
图13是表示第1实施方式的半导体装置的制造方法的第3例的剖视图。在图13的说明中，将与图11的说明共用事项的说明适当省略。
首先，在半导体层1上形成绝缘膜13，在绝缘膜13上形成硬掩模膜32，通过光刻及RIE将硬掩模膜32加工为掩模图案32a、32b(图13的(a))。掩模图案32a、32b在俯视观察时，具有与此后要形成的区域R1大体相同的形状。图13的(a)示出了掩模图案32a与掩模图案32b之间的宽度W3。硬掩模膜32例如是SiN膜。硬掩模膜32也是第1膜的例子。
接下来，将包含P原子及O原子的气体供给至绝缘膜13，将绝缘膜13暴露于该气体(图13的(a))。此时，掩模图案32a、32b用作气体供给用的掩模。其结果，向绝缘膜13内导入P原子及O原子，在绝缘膜13内形成绝缘膜14(图13的(b))。该气体例如是POCl2气体。该气体可以还包含B原子。在导入了P原子及O原子的情况下，绝缘膜14成为PSG膜。在导入了P原子、O原子及B原子的情况下，绝缘膜14成为BPSG膜。
在该气体供给中，P原子等选择性地导入至掩模图案32a与掩模图案32b之间的绝缘膜13内。由此，能够形成包含区域R1、R2的上表面S。区域R1形成于掩模图案32a、32b下，区域R2形成于掩模图案32a与掩模图案32b之间。另外，在该气体供给中，将P原子等各向同性地导入至绝缘膜13内。由此，图13的(b)所示的区域R2突出至掩模图案32a、32b下的区域。图13的(b)示出了比宽度W3宽的区域R2的宽度W2。
接下来，将掩模图案32a、32b去除，在绝缘膜13、14上形成源极电极3及栅极布线6，在源极电极3、栅极布线6及绝缘膜14上形成绝缘膜15(图13的(c))。源极电极3及栅极布线6的大部分配置于区域R1上。如上所述，制造出本实施方式的半导体装置。图13的(c)示出了源极电极3与栅极布线6之间的宽度W1。
根据第3例，通过气体供给，能够简单地形成突出至源极电极3下和栅极布线6下的区域为止的区域R2。例如，该气体供给能够通过同时处理多个半导体层1(例如：多个半导体基板)的批处理的方式而进行。该气体供给也被称为磷扩散或气相扩散。另一方面，根据第1例，能够不使用硬掩模膜32地形成区域R1、R2。
此外，第3例的区域R2可以形成为与第1例的区域R2不同的形状。例如，第3例的区域R2可以仅形成于源极电极3与栅极布线6之间的区域的一部分。这例如是通过对掩模图案32a、32b的形状进行设定以使得区域R2仅形成于源极电极3与栅极布线6之间的区域的一部分而能够实现。
图13的(a)所示的气体供给有时在高温(例如约800℃)下进行。在该情况下，硬掩模膜32优选由耐高温的材料形成。该硬掩模膜32若是耐高温的膜，则也可以是除了SiN膜以外的膜。
绝缘膜14也可以通过第1至第3例以外的方法形成。例如，可以通过光刻及RIE在绝缘膜13内形成开口部，将绝缘膜14埋入至开口部内。在该情况下，开口部形成在预定形成区域R2的区域。
接下来，参照图14至图22，对本实施方式的半导体装置的制造方法更详细地进行说明。
图14至图22是表示第1实施方式的半导体装置的制造方法的详细内容的剖视图。
首先，通过光刻及RIE，在半导体层1内形成多个栅极沟槽GT(图14的(a))。这些栅极沟槽GT形成为在Y方向上延伸并在X方向上彼此邻接。
接下来，在半导体层1的整面形成绝缘膜11用的绝缘膜11a(图14的(b))。其结果，绝缘膜11a形成于各栅极沟槽GT的侧面及底面。绝缘膜11a例如是SiO2膜。
接下来，在半导体层1的整面形成场板电极5的材料(图15的(a))。其结果，该材料隔着绝缘膜11a而形成于各栅极沟槽GT内。该材料例如是多晶硅层。
接下来，通过湿蚀刻对场板电极5的材料进行加工(图15的(b))。其结果，该材料在栅极沟槽GT外被去除，残存于栅极沟槽GT内，在各栅极沟槽GT内形成为场板电极5。
接下来，通过湿蚀刻对绝缘膜11a进行加工(图16的(a))。其结果，绝缘膜11a在栅极沟槽GT外被去除，残存于栅极沟槽GT内。
接下来，对半导体层1及场板电极5的表面进行热氧化(图16的(b))。其结果，在半导体层1及场板电极5的表面，作为绝缘膜11用的绝缘膜11b而形成热氧化膜。绝缘膜11b例如是SiO2膜。
接下来，在半导体层1的整面形成栅极电极4的材料(图17的(a))。其结果，该材料隔着绝缘膜11而形成于各栅极沟槽GT内。该材料例如是多晶硅层。
接下来，通过湿蚀刻对栅极电极4的材料进行加工(图17的(b))。其结果，该材料在栅极沟槽GT外被去除，残存于栅极沟槽GT内，在各栅极沟槽GT内形成为栅极电极4。
接下来，通过CVD(Chemical Vapor Deposition)在半导体层1的整面形成绝缘膜12(图18的(a))。其结果，绝缘膜12隔着栅极电极4而形成于各栅极沟槽GT内。绝缘膜12例如是SiO2膜。
接下来，进行绝缘膜12的热处理(图18的(b))。其结果，绝缘膜12被软化，绝缘膜12的表面被平坦化。
接下来，通过干蚀刻对绝缘膜12进行加工(图19的(a))。其结果，绝缘膜12在栅极沟槽GT外被去除，残存于栅极沟槽GT内。
接下来，从半导体层1的上表面侧进行p型杂质离子的离子注入(图19的(b))。其结果，向半导体层1内等导入p型杂质原子。该p型杂质例如是B(硼)。
接下来，进行半导体层1的热处理(图20的(a))。其结果，在半导体层1内上述p型杂质被活性化且扩散，在半导体层1内形成衬底层1c。此外，半导体层1内的衬底层1c下的区域是漂移层1a。
接下来，从半导体层1的上表面侧进行n型杂质离子的离子注入，进行半导体层1的热处理(图20的(b))。其结果，向半导体层1内等导入n型杂质原子，在半导体层1内该n型杂质被活性化且扩散，在半导体层1内在衬底层1c上形成源极层1e。该n型杂质例如是P(磷)。
接下来，通过CVD在半导体层1的整面形成绝缘膜13(图21的(a))。其结果，绝缘膜13形成于绝缘膜12、栅极电极4及绝缘膜11上。绝缘膜13例如是NSG膜(SiO2膜)。
接下来，通过光刻及RIE，在绝缘膜13、绝缘膜11及半导体层1内形成多个接触沟槽CT(图21的(b))。其结果，衬底层1c在各接触沟槽CT内露出。这些接触沟槽CT形成为在Y方向上延伸且在X方向上彼此邻接。
接下来，从各接触沟槽CT向半导体层1内进行p型杂质离子的离子注入，进行半导体层1的热处理(图22的(a))。其结果，向半导体层1内导入p型杂质原子，在半导体层1内该p型杂质被活性化且扩散，在半导体层1内在衬底层1c上形成接触层1d。该p型杂质例如是B(硼)。
接下来，在半导体层1的整面形成源极电极3的材料，通过光刻及RIE对该材料进行加工(图22的(b))。其结果，源极电极3形成于绝缘膜13上。此外，源极电极3的一部分进入至接触沟槽CT内。其结果，在各接触沟槽CT内形成接触部CP，各接触部CP形成于接触层1d上。如上所述，制造出本实施方式的半导体装置。
此外，栅极布线6例如与源极电极3同时地由源极电极3的材料形成。在该情况下，在形成该材料前，用于埋入场板接触部FPC及栅极接触部GC的开口部被形成于绝缘膜13、12内(参照图4)。
另外，漏极电极2、漏极层1b例如是在进行图14的(a)的工序前形成的。此时，漏极电极2形成于半导体层1的一个面，源极电极3、栅极布线6形成于半导体层1的另一个面。漏极层1b从供漏极电极2形成的半导体层1的面侧，被形成于半导体层1内。
另外，绝缘膜14、15能够通过参照图11至图13说明了的第1例至第3例的方法而形成。在该情况下，绝缘膜14例如在源极电极3及栅极布线6的形成前或者形成后形成。另外，绝缘膜15例如在源极电极3及栅极布线6的形成后形成。由此，能够在包含绝缘膜13、14的基底绝缘膜的上表面S形成区域R1、R2。
如以上所述，本实施方式的半导体装置以包含绝缘膜13、14的基底绝缘膜的上表面S包含区域R1、R2的方式被制造。区域R1具有低的P浓度，被设置于源极电极3下及栅极布线6下。区域R2具有高的P浓度，被设置于源极电极3与栅极布线6之间。由此，根据本实施方式，能够在包含P(磷)的基底绝缘膜上适当地形成源极电极3及栅极布线6。根据本实施方式，通过如上所述的构造，能够抑制半导体装置的特性恶化。
以上，对几个实施方式进行了说明，但这些实施方式仅是作为例子提示出的，并不是要对发明的范围进行限定。本说明书中说明的新的装置及方法能够以其他各种方式实施。另外，针对本说明书中说明过的装置及方法的方式，在不脱离发明的主旨的范围，能够进行各种省略、置换、变更。附加的权利要求书及与其均等的范围可以认为是包含发明的范围或主旨所含的如上所述的方式、变形例。

Claims (9)

1.一种半导体装置，其中，具备：
半导体层；
第1绝缘膜，设置于所述半导体层上；
栅极布线，设置于所述第1绝缘膜上；
源极电极，设置于所述第1绝缘膜上；
第2绝缘膜，设置于所述栅极布线及所述源极电极上，包含夹在所述栅极布线与所述源极电极之间的部分；以及
漏极电极，设置于所述半导体层下，
所述第1绝缘膜的上表面包含磷的浓度为第1值的第1区域和磷的浓度为比所述第1值高的第2值的第2区域，
所述第1区域存在于所述半导体层与所述栅极布线或者所述源极电极之间，
所述第2区域存在于所述半导体层与所述第2绝缘膜的所述部分之间。
2.如权利要求1所述的半导体装置，其中，
所述第1值小于1.0×1018cm－3。
3.如权利要求1或2所述的半导体装置，其中，
所述第2值为1.0×1018cm－3至1.0×1022cm－3。
4.如权利要求1或2所述的半导体装置，其中，
在所述栅极布线及所述源极电极的至少任一个的内部或者表面存在磷。
5.如权利要求1或2所述的半导体装置，其中，
所述第1区域中的硼的浓度为第3值，
所述第2区域中的硼的浓度为比所述第3值高的第4值。
6.如权利要求5所述的半导体装置，其中，
所述第3值小于1.0×1018cm－3。
7.如权利要求5所述的半导体装置，其中，
所述第4值为1.0×1018cm－3至1.0×1022cm－3。
8.如权利要求1或2所述的半导体装置，其中，
所述第1绝缘膜包含：
第3绝缘膜，设置于所述半导体层上，磷的浓度为所述第1值；以及
第4绝缘膜，设置于所述第3绝缘膜上，磷的浓度为所述第2值，
所述第1区域是所述第3绝缘膜的上表面，
所述第2区域是所述第4绝缘膜的上表面。
9.一种半导体装置的制造方法，其中，包含：
在半导体层的第1面形成第1绝缘膜，
在所述第1绝缘膜上形成栅极布线，
在所述第1绝缘膜上形成源极电极，
在所述栅极布线及所述源极电极上形成第2绝缘膜，该第2绝缘膜包含夹在所述栅极布线与所述源极电极之间的部分，
在所述半导体层的第2面形成漏极电极，
在所述第1绝缘膜的上表面，形成磷的浓度为第1值的第1区域和磷的浓度为比所述第1值高的第2值的第2区域，
所述第1区域形成于所述半导体层与所述栅极布线或者所述源极电极之间，
所述第2区域形成于所述半导体层与所述第2绝缘膜的所述部分之间。
CN202210683747.6A 2022-03-09 2022-06-16 半导体装置及其制造方法 Pending CN116779674A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-036422 2022-03-09
JP2022036422A JP2023131578A (ja) 2022-03-09 2022-03-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN116779674A true CN116779674A (zh) 2023-09-19

Family

ID=87931127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210683747.6A Pending CN116779674A (zh) 2022-03-09 2022-06-16 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20230290854A1 (zh)
JP (1) JP2023131578A (zh)
CN (1) CN116779674A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7486453B2 (ja) * 2021-03-26 2024-05-17 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2023131578A (ja) 2023-09-22
US20230290854A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US9818845B2 (en) MOS-driven semiconductor device and method for manufacturing MOS-driven semiconductor device
US6410959B2 (en) Method of fabricating semiconductor device
US7629644B2 (en) Insulated gate-type semiconductor device and manufacturing method of the same
JP6365165B2 (ja) 半導体装置の製造方法
US20120034754A1 (en) Semiconductor device manufacaturing method and silicon oxide film forming method
US20080315281A1 (en) Flash Memory Device and Method of Manufacturing the Same
KR100282710B1 (ko) 바이폴라 트랜지스터의 제조 방법 및 그 구조
JP2021108322A (ja) 半導体装置およびその製造方法
US4642880A (en) Method for manufacturing a recessed semiconductor device
US20100015772A1 (en) Method of manufacturing semiconductor device
CN116779674A (zh) 半导体装置及其制造方法
CN115458604B (zh) Mosfet器件及其制造方法
US6800528B2 (en) Method of fabricating LDMOS semiconductor devices
JP4266089B2 (ja) 半導体記憶装置の製造方法
US7723784B2 (en) Insulated gate semiconductor device and method for manufacturing the same
JPS6129154B2 (zh)
JPH09260659A (ja) 半導体素子およびその製造方法
JP2003069016A (ja) 半導体装置及びその製造方法
KR100481984B1 (ko) 반도체장치및그제조방법
JP2009117412A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4508397B2 (ja) 半導体素子の製造方法
JPH06132501A (ja) 半導体装置の製造方法
JP2022189411A (ja) 半導体装置およびその製造方法
JP2023008517A (ja) 炭化珪素半導体装置の製造方法
JP2024054899A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination