JP2023131578A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2023131578A
JP2023131578A JP2022036422A JP2022036422A JP2023131578A JP 2023131578 A JP2023131578 A JP 2023131578A JP 2022036422 A JP2022036422 A JP 2022036422A JP 2022036422 A JP2022036422 A JP 2022036422A JP 2023131578 A JP2023131578 A JP 2023131578A
Authority
JP
Japan
Prior art keywords
insulating film
region
source electrode
gate wiring
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022036422A
Other languages
English (en)
Inventor
幸太 冨田
Kota Tomita
達也 白石
Tatsuya Shiraishi
達也 西脇
Tatsuya Nishiwaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2022036422A priority Critical patent/JP2023131578A/ja
Priority to CN202210683747.6A priority patent/CN116779674A/zh
Priority to US17/901,304 priority patent/US20230290854A1/en
Publication of JP2023131578A publication Critical patent/JP2023131578A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】特性悪化を抑制することが可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、半導体層と、前記半導体層上に設けられた第１絶縁膜と、前記第１絶縁膜上に設けられたゲート配線と、前記第１絶縁膜上に設けられたソース電極とを備える。前記装置はさらに、前記ゲート配線および前記ソース電極上に設けられ、前記ゲート配線と前記ソース電極との間に挟まれた部分を含む第２絶縁膜と、前記半導体層下に設けられたドレイン電極とを備える。さらに、前記第１絶縁膜の上面は、リンの濃度が第１値である第１領域と、リンの濃度が前記第１値より高い第２値である第２領域とを含む。前記第１領域は、前記半導体層と前記ゲート配線または前記ソース電極との間に存在し、前記第２領域は、前記半導体層と前記第２絶縁膜の前記部分との間に存在する。【選択図】図５

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
電力用トランジスタには、ソース電極や、ゲート電極に電気的に接続されるゲート配線が設けられる。ソース電極やゲート配線の少なくとも一部は、絶縁膜上に形成される。この絶縁膜がリン（Ｐ）を含む場合、リンが電力用トランジスタの性能に悪影響を及ぼす可能性がある。
特開平１１－００８２３４号公報 特許第６８２２０８９号公報 特開平８－０８３８４６号公報 特開２０１８－１８２０３２号公報
特性悪化を抑制することが可能な半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、半導体層と、前記半導体層上に設けられた第１絶縁膜と、前記第１絶縁膜上に設けられたゲート配線と、前記第１絶縁膜上に設けられたソース電極とを備える。前記装置はさらに、前記ゲート配線および前記ソース電極上に設けられ、前記ゲート配線と前記ソース電極との間に挟まれた部分を含む第２絶縁膜と、前記半導体層下に設けられたドレイン電極とを備える。さらに、前記第１絶縁膜の上面は、リンの濃度が第１値である第１領域と、リンの濃度が前記第１値より高い第２値である第２領域とを含む。前記第１領域は、前記半導体層と前記ゲート配線または前記ソース電極との間に存在し、前記第２領域は、前記半導体層と前記第２絶縁膜の前記部分との間に存在する。
第１実施形態の半導体装置の構造を示す断面図である。 第１実施形態の半導体装置の構造を示す平面図である。 第１実施形態の半導体装置の構造を示す別の断面図である。 第１実施形態の半導体装置の構造を示す別の断面図である。 第１実施形態の半導体装置の構造を示す別の断面図である。 第１実施形態の半導体装置の構造を示す別の平面図である。 第１実施形態の変形例の半導体装置の構造を示す断面図である。 第１実施形態の変形例の半導体装置の構造を示す平面図である。 第１実施形態の第１比較例の半導体装置の構造を示す断面図である。 第１実施形態の第２比較例の半導体装置の構造を示す断面図である。 第１実施形態の半導体装置の製造方法の第１の例を示す断面図である。 第１実施形態の半導体装置の製造方法の第２の例を示す断面図である。 第１実施形態の半導体装置の製造方法の第３の例を示す断面図である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図(1/9)である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図(2/9)である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図(3/9)である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図(4/9)である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図(5/9)である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図(6/9)である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図(7/9)である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図(8/9)である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図(9/9)である。
以下、本発明の実施形態を、図面を参照して説明する。図１～図２２において、同一の構成には同一の符号を付し、重複する説明は省略する。
（第１実施形態）
（１）半導体装置の構造
図１は、第１実施形態の半導体装置の構造を示す断面図である。図１は、本実施形態の半導体装置内のトランジスタの断面を示している。このトランジスタは例えば、トレンチゲート構造を有する電力用ＭＯＳＦＥＴである。
本実施形態の半導体装置は、半導体層１と、ドレイン電極２と、ソース電極３と、複数のゲートトレンチＧＴと、複数のコンタクト部ＣＰとを備えている。本実施形態の半導体装置はさらに、各ゲートトレンチＧＴ内にゲート電極４、フィールドプレート電極５、絶縁膜１１、および絶縁膜１２を備えている。本実施形態の半導体装置はさらに、絶縁膜１３を備えている。
半導体層１は、ドリフト層１ａと、ドレイン層１ｂとを含んでいる。半導体層１はさらに、図１に示す各コンタクト部ＣＰ用のベース層１ｃ、コンタクト層１ｄ、およびソース層１ｅを含んでいる。
以下、図１を参照して、本実施形態の半導体装置の構造を説明する。
半導体層１は例えば、後述する複数の不純物半導体層により構成されている。半導体層１は例えば、Ｓｉ（シリコン）基板などの半導体基板を含んでいる。図１は、半導体層１の上面および下面に平行で互いに垂直なＸ方向およびＹ方向と、半導体層１の上面および下面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。半導体層１の上面および下面はそれぞれ、第１面および第２面の例である。
ドリフト層１ａは、半導体層１内に設けられたｎ－型層である。ドレイン層１ｂは、半導体層１内に設けられたｎ型層であり、ドリフト層１ａ下に配置されている。各ベース層１ｃは、半導体層１内に設けられたｐ型層であり、ゲートトレンチＧＴ間にてドリフト層１ａ上に配置されている。各コンタクト層１ｄは、半導体層１内に設けられたｐ＋型層であり、ゲートトレンチＧＴ間にて対応するベース層１ｃ上に配置されている。各ソース層１ｅは、半導体層１内に設けられたｎ型層であり、ゲートトレンチＧＴ間にて対応するベース層１ｃ上に配置されている。上記複数のゲートトレンチＧＴは、半導体層１の上面側にて半導体層１内に形成されており、Ｙ方向に延びており、Ｘ方向に互いに隣接している。
なお、ｐ＋型層やｎ＋型層はそれぞれ、ｐ型層やｎ型層内のｐ型不純物やｎ型不純物の濃度よりも高い濃度のｐ型不純物やｎ型不純物を含む層である。また、ｐ－型層やｎ－型層はそれぞれ、ｐ型層やｎ型層内のｐ型不純物やｎ型不純物の濃度よりも高い濃度のｐ型不純物やｎ型不純物を含む層である。
ドレイン電極２は、半導体層１の下面に形成されている。ドレイン電極２は、ドレイン層１ｂに接している。ドレイン電極２は例えば、Ａｌ（アルミニウム）層やＡｕ（金）層などの金属層である。
ソース電極３は、半導体層１の上面に形成されている。ソース電極３は、複数のコンタクト部ＣＰを含んでおり、各コンタクト部ＣＰが、対応するコンタクト層１ｄおよびソース層１ｅに接している。ソース電極３は例えば、アルミニウム（Ａｌ）などの金属で形成されている。
各ゲート電極４と各フィールドプレート電極５は、対応するゲートトレンチＧＴ内に、絶縁膜１１を介して形成されている。図１では、各ゲート電極４が、絶縁膜１１上および絶縁膜１２下に形成されており、各フィールドプレート電極５が、絶縁膜１１内に形成されている。各ゲート電極４は、例えばポリシリコン層または金属層である。各フィールドプレート電極５は、例えばポリシリコン層または金属層である。絶縁膜１１は、例えばＳｉＯ２膜（シリコン酸化膜）である。絶縁膜１２は、例えばＳｉＯ２膜である。各ゲートトレンチＧＴ内では、ゲート電極４とフィールドプレート電極５がＹ方向に延びており、ゲート電極４がフィールドプレート電極５の上方に配置されている。
絶縁膜１３は、半導体層１の上面上に形成されており、半導体層１とソース電極３との間に挟まれている。ソース電極３の各コンタクト部ＣＰは、絶縁膜１３内に形成されている。絶縁膜１３はさらに、各ゲートトレンチＧＴ内の絶縁膜１１、１２上に形成されている。絶縁膜１１は、ゲート電極４とフィールドプレート電極５とを電気的に絶縁しており、絶縁膜１２、１３は、ゲート電極４とソース電極３とを電気的に絶縁している。絶縁膜１３は、例えばＳｉＯ２膜である。絶縁膜１３は、ＳｉＯ２膜以外（例えばＳｉＯＮ膜（シリコン酸窒化膜））でもよい。絶縁膜１３のさらなる詳細については、後述する。
図２は、第１実施形態の半導体装置の構造を示す平面図である。図１は、図２におけるＡ－Ａ’線に沿った断面を示している。
図２は、半導体層１上に形成されたソース電極３およびゲート配線６を示している。ソース電極３は、面状の形状を有する面状部２１と、面状部２１から延びる線状の形状を有する複数の線状部２２とを備えている。図１に示すソース電極３は、ソース電極３の面状部２１を示している。
ゲート配線６は、面状の形状を有するパッド部２３と、パッド部２３から延びる線状の形状を有する複数の配線部２４とを備えている。ゲート配線６のパッド部２３は例えば、ボンディングワイヤを電気的に接続するためのボンディングパッドとして使用される。図２では、Ｙ方向において、ゲート配線６の各配線部２４が、ソース電極３の面状部２１と１本の線状部２２との間に挟まれている。
図２はさらに、図１と同様に、半導体層１内に形成された複数のゲートトレンチＧＴを示している。これらのゲートトレンチＧＴは、Ｙ方向に延びており、Ｘ方向に互いに隣接している。図２はさらに、図１と同様に、ソース電極３（面状部２１）の一部である複数のコンタクト部ＣＰを示している。これらのコンタクト部ＣＰも、Ｙ方向に延びており、Ｘ方向に互いに隣接している。各コンタクト部ＣＰは、２つのゲートトレンチＧＴ間に配置されている。
図２はさらに、ソース電極３（線状部２２）の一部である複数のフィールドプレートコンタクトＦＰＣと、ゲート配線６（配線部２４）の一部であるゲートコンタクトＧＣとを示している。各フィールドプレートコンタクトＦＰＣは、１つのゲートトレンチＧＴ上に配置されており、このゲートトレンチＧＴ内の１つのフィールドプレート電極５（図１）をソース電極３と電気的に接続している。各ゲートコンタクトＧＣは、１つのゲートトレンチＧＴ上に配置されており、このゲートトレンチＧＴ内の１つのゲート電極４（図１）をゲート配線６と電気的に接続している。フィールドプレートコンタクトＦＰＣおよびゲートコンタクトＧＣのさらなる詳細については、図３および図４を参照して後述する。
図３は、第１実施形態の半導体装置の構造を示す別の断面図である。図３は、図２におけるＢ－Ｂ’線に沿った断面を示している。図１が、ソース電極３（面状部２１）の断面を示しているのに対し、図３は、ゲート配線６（配線部２４）の断面を示している。
ゲート配線６は、半導体層１の上面上に形成されている。ゲート配線６は、複数のゲートコンタクトＧＣを含んでおり、図３は、これらのゲートコンタクトＧＣのうちの１つを示している。各ゲートコンタクトＧＣは、対応するゲートトレンチＧＴ内のゲート電極４に接している。ゲート配線６は例えば、アルミニウム（Ａｌ）などの金属で形成されている。絶縁膜１３は、半導体層１とゲート配線６との間に挟まれており、ゲート配線６の各ゲートコンタクトＧＣは、絶縁膜１３内に形成されている。
図４は、第１実施形態の半導体装置の構造を示す別の断面図である。図４は、図２におけるＣ－Ｃ’線に沿った断面を示している。図４は、ソース電極３（線状部２２）およびゲート配線６（配線部２４）の断面を示している。
ソース電極３は、複数のフィールドプレートコンタクトＦＰＣを含んでおり、図４は、これらのフィールドプレートコンタクトＦＰＣのうちの１つを示している。各フィールドプレートコンタクトＦＰＣは、対応するゲートトレンチＧＴ内のフィールドプレート電極５に接している。絶縁膜１３は、半導体層１とソース電極３との間に挟まれており、ソース電極３の各フィールドプレートコンタクトＦＰＣは、絶縁膜１３内に形成されている。
本実施形態の半導体装置はさらに、絶縁膜１４と、絶縁膜１５とを備えている。絶縁膜１４は、絶縁膜１３上に形成されている。絶縁膜１４は例えば、ＳｉＯ２膜である。絶縁膜１４は、ＳｉＯ２膜以外（例えばＳｉＯＮ膜）でもよい。絶縁膜１４のさらなる詳細については、後述する。絶縁膜１５は、ソース電極３の上面とゲート配線６の上面とを部分的に露出させる形で、ソース電極３、ゲート配線６、および絶縁膜１４上に形成されている。絶縁膜１５は例えば、ＳｉＯ２膜、ＳｉＮ膜（シリコン窒化膜）、およびポリイミド膜を順に含む積層膜である。絶縁膜１５は、パッシベーション絶縁膜に相当する。
次に、図５～図１０を参照し、本実施形態の半導体装置の構造について、さらに詳細に説明する。
図５は、第１実施形態の半導体装置の構造を示す別の断面図である。図６は、第１実施形態の半導体装置の構造を示す別の平面図である。
図６は、図２と同様に、半導体層１上に形成されたソース電極３およびゲート配線６を示している。ただし、図６は、図２に示す平面図を時計方向に９０°回転させた平面図を示している。ソース電極３は、面状の形状を有する１つの面状部２１と、面状部２１から延びる線状の形状を有する３つの線状部２２とを含んでいる。ゲート配線６は、面状の形状を有する１つのパッド部２３と、パッド部２３から延びる線状の形状を有する３つの配線部２４とを備えている。
図５は、図６におけるＤ－Ｄ’線に沿った断面を示している。よって、図５は、１つの面状部２１および１つの線状部２２（ソース電極３）と、１つのパッド部２３および２つの配線部２４（ゲート配線６）とを示している。ただし、図５に示す断面は、図面を見やすくするために、面状部２１のＸ方向の幅と、パッド部２３のＸ方向の幅とを、図６における幅よりも短くして図示されている。以下の説明では、本実施形態の絶縁膜１３、１４の詳細について説明する。そのため、図５は、本実施形態の半導体装置のその他の構成要素（ドレイン電極２と、ゲート電極４、フィールドプレート電極５、絶縁膜１１、絶縁膜１２、ゲートトレンチＧＴなど）の図示を省略している。省略されたこれらの構成要素の構造は、図１～図４を参照して説明した構造と同様である。
以下、図５を参照して、本実施形態の絶縁膜１３、１４の詳細を説明する。この説明の中で、図６も適宜参照する。以下の説明は、図５および図６に示す構造に対してだけでなく、図１～図４に示す構造に対しても適用可能である。
図５は、絶縁膜１３と絶縁膜１４とを含む下地絶縁膜の上面Ｓを示している。この下地絶縁膜は、ソース電極３やゲート配線６の下地として、半導体層１上に形成されている。上述のように、本実施形態の絶縁膜１４は、絶縁膜１３内に設けられた形で、絶縁膜１３上に形成されている（図４を参照）。よって、下地絶縁膜の上面Ｓは、絶縁膜１３の上面と、絶縁膜１４の上面とを含んでいる。絶縁膜１３と絶縁膜１４とを含む下地絶縁膜は、第１絶縁膜の例である。また、絶縁膜１３は第３絶縁膜の例であり、絶縁膜１４は第４絶縁膜の例である。
絶縁膜１３、１４は、例えばＳｉＯ２膜である。より詳細には、絶縁膜１３は、例えばＮＳＧ（Non-doped Silicate Glass）膜である。この絶縁膜１３は、Ｓｉ（シリコン）とＯ（酸素）とを含んでいるが、意図的にドープされた元素は含んでいない。一方、絶縁膜１４は、例えばＰＳＧ（Phospho Silicate Glass）膜である。この絶縁膜１４は、Ｓｉ（シリコン）、Ｏ（酸素）、およびＰ（リン）を含んでいる。
よって、絶縁膜１４内のＰ濃度は、絶縁膜１３内のＰ濃度より高くなっている。本実施形態では、絶縁膜１４が、高濃度のＰ原子を含んでおり、絶縁膜１３が、Ｐ原子を含んでいないか、低濃度のＰ原子を含んでいる。例えば、絶縁膜１４内のＰ原子が何らかの原因で絶縁膜１３内に拡散した場合には、絶縁膜１３もＰ原子を含むこととなる。絶縁膜１３内のＰ濃度の値は、例えば１．０×１０１８ｃｍ－３未満である。絶縁膜１４内のＰ濃度の値は、例えば１．０×１０１８～１．０×１０２２ｃｍ－３である。前者の値は第１値の例であり、後者の値は第２値の例である。絶縁膜１３がＰ原子を含んでいない場合には、絶縁膜１３内のＰ濃度の値はゼロである。
本実施形態の下地絶縁膜の上面Ｓは、絶縁膜１３の上面である領域Ｒ１と、絶縁膜１４の上面である領域Ｒ２とを含んでいる。本実施形態では、領域Ｒ２が、高濃度のＰ原子を含んでおり、領域Ｒ１が、Ｐ原子を含んでいないか、低濃度のＰ原子を含んでいる。上述のように、領域Ｒ１内のＰ濃度は、例えば１．０×１０１８ｃｍ－３未満である。一方、領域Ｒ２内のＰ濃度は、例えば１．０×１０１８～１．０×１０２２ｃｍ－３である。領域Ｒ１は第１領域の例であり、領域Ｒ２は第２領域の例である。
本実施形態では、領域Ｒ１が、ソース電極３下およびゲート配線６下に存在しており、領域Ｒ２が、ソース電極３とゲート配線６との間に存在している。よって、領域Ｒ１は、ソース電極３の下面およびゲート配線６の下面に接している。一方、領域Ｒ２は、平面視でソース電極３とゲート配線６との間に挟まれており、絶縁膜１５の下面に接している。これは、上述の図４に示す絶縁膜１４、１５についても同様である。
図５では、領域Ｒ１が、半導体層１とソース電極３またはゲート配線６との間に存在している。また、絶縁膜１５は、ソース電極３とゲート配線６との挟まれた部分を含んでおり、領域Ｒ２が、半導体層１と絶縁膜１５のこの部分との間に存在している。絶縁膜１５は、第２絶縁膜の例である。
ここで、ソース電極３やゲート配線６における上面Ｓよりも上の部分と、領域Ｒ１、Ｒ２との関係について説明する。本実施形態では、領域Ｒ１が、ソース電極３下やゲート配線６下には存在しているが、ソース電極３とゲート配線６との間に存在していない。同様に、領域Ｒ２が、ソース電極３とゲート配線６との間には存在しているが、ソース電極３下やゲート配線６下には存在していない。このように、本実施形態の領域Ｒ１は、ソース電極３とゲート配線６との間の領域まで拡がっていないし、本実施形態の領域Ｒ２は、ソース電極３下やゲート配線６下の領域まで拡がっていない。
図６は、ソース電極３およびゲート配線６が占める領域を、ドットハッチングで示しており、その他の領域を、白色で示している。本実施形態の領域Ｒ１は、ドットハッチングで示す領域と一致している。一方、本実施形態の領域Ｒ２は、白色で示す領域と一致している。
なお、領域Ｒ１は、ソース電極３とゲート配線６との間の領域まで拡がっていてもよいし、領域Ｒ２は、ソース電極３下やゲート配線６下の領域まで拡がっていてもよい。このような領域Ｒ１、Ｒ２の一例を、図７および図８を参照して後述する。
絶縁膜１４は、ＰＳＧ膜とする代わりにＢＰＳＧ（Boro Phospho Silicate Glass）膜としてもよい。この絶縁膜１４は、Ｓｉ（シリコン）、Ｏ（酸素）、Ｐ（リン）、およびＢ（ボロン）を含んでいる。
この場合、絶縁膜１４内のＢ濃度は、絶縁膜１３内のＢ濃度より高くなっている。絶縁膜１４は、高濃度のＢ原子を含んでおり、絶縁膜１３は、Ｂ原子を含んでいないか、低濃度のＢ原子を含んでいる。絶縁膜１３内のＢ濃度の値は、例えば１．０×１０１８ｃｍ－３未満である。絶縁膜１４内のＢ濃度の値は、例えば１．０×１０１８～１．０×１０２２ｃｍ－３である。前者の値は第３値の例であり、後者の値は第４値の例である。なお、絶縁膜１４がＢＰＳＧ膜である場合の絶縁膜１３、１４内のＰ濃度は、絶縁膜１４がＰＳＧ膜である場合の絶縁膜１３、１４内のＰ濃度と同様に設定可能である。
絶縁膜１４がＢＰＳＧ膜である場合、領域Ｒ２が、高濃度のＢ原子を含んでおり、領域Ｒ１が、Ｂ原子を含んでいないか、低濃度のＢ原子を含んでいる。上述のように、領域Ｒ１内のＢ濃度は、例えば１．０×１０１８ｃｍ－３未満である。一方、領域Ｒ２内のＢ濃度は、例えば１．０×１０１８～１．０×１０２２ｃｍ－３である。なお、絶縁膜１４がＢＰＳＧ膜である場合の領域Ｒ１、Ｒ２内のＰ濃度は、絶縁膜１４がＰＳＧ膜である場合の領域Ｒ１、Ｒ２内のＰ濃度と同様に設定可能である。
後述するように、絶縁膜１４は例えば、絶縁膜１３上にソース電極３およびゲート配線６を形成し、ソース電極３およびゲート配線６をマスクとして絶縁膜１３内にＰイオンやＢイオンを注入することで形成される。この場合、ソース電極３とゲート配線６との間に露出した絶縁膜１３の上面にＰイオンやＢイオンが到来して、絶縁膜１３の一部が絶縁膜１４に変化する。この絶縁膜１４は、ソース電極３とゲート配線６との間に形成されることとなる。その際、ソース電極３やゲート配線６の内部にＰ原子やＢ原子が入り込むことや、ソース電極３やゲート配線６の表面にＰ原子やＢ原子が付着することがある。この場合、完成品の半導体装置は、ソース電極３やゲート配線６の内部や表面にＰ原子やＢ原子を含む場合がある。
図７は、第１実施形態の変形例の半導体装置の構造を示す断面図である。図８は、第１実施形態の変形例の半導体装置の構造を示す平面図である。図７は、図８におけるＤ－Ｄ’線に沿った断面を示している。ただし、図７に示す断面は、図面を見やすくするために、面状部２１のＸ方向の幅と、パッド部２３のＸ方向の幅とを、図８における幅よりも短くして図示されている。
図７は、本変形例の領域Ｒ１、Ｒ２を示している。本変形例では、領域Ｒ１が、ソース電極３下およびゲート配線６下に存在しており、領域Ｒ２が、ソース電極３とゲート配線６との間に存在している。ただし、本変形例の領域Ｒ２は、ソース電極３下やゲート配線６下の領域まで拡がっている。
図７は、ソース電極３とゲート配線６との間の幅Ｗ１と、領域Ｒ２の幅Ｗ２とを示している。本変形例の領域Ｒ２は、ソース電極３下やゲート配線６下の領域まで突出しているため、幅Ｗ２が幅Ｗ１より長くなっている（Ｗ２＞Ｗ１）。
図７はさらに、領域Ｒ２の突出幅ΔＷを示している。本変形例の領域Ｒ２は、ソース電極３下やゲート配線６下の領域まで、突出幅ΔＷだけ突出している。領域Ｒ２が等方的に突出する場合には、突出幅ΔＷは、ΔＷ＝（Ｗ２－Ｗ１）／２の式で与えられる。突出幅ΔＷは、例えば１μｍ程度である。
図８は、ソース電極３およびゲート配線６が占める領域を、ドットハッチングで示しており、その他の領域を、白色で示している。本実施形態の領域Ｒ１は、ドットハッチングで示す領域より狭くなっている。一方、本実施形態の領域Ｒ２は、白色で示す領域より広くなっている。図８において、ソース電極３およびゲート配線６内に示す線は、領域Ｒ１と領域Ｒ２との境界線を示している。
後述するように、絶縁膜１４は例えば、絶縁膜１３上にソース電極３およびゲート配線６を形成し、ソース電極３およびゲート配線６をマスクとして絶縁膜１３内にＰイオンやＢイオンを注入することで形成される。この際、図５に示す絶縁膜１４は例えば、ＰイオンやＢイオンをＺ方向に平行に進行させることで形成可能である。一方、図７に示す絶縁膜１４は例えば、ＰイオンやＢイオンをＺ方向に対して傾斜させて進行させることで形成可能である。すなわち、図７に示す絶縁膜１４は、ＰイオンやＢイオンの斜め照射を行うことで形成可能である。
図９は、第１実施形態の第１比較例の半導体装置の構造を示す断面図である。
本比較例の半導体装置は、図９に示すように、絶縁膜１３、１４の代わりに絶縁膜１３のみを備えている。よって、本比較例の上面Ｓは、絶縁膜１３の上面となっている。上述したように、絶縁膜１３は、例えばＮＳＧ膜である。
本比較例では、可動イオンが、ソース電極３とゲート配線６との間の隙間から、電力用ＭＯＳＦＥＴのセル内に侵入することが問題となる。その結果、近傍セルの閾値電圧が低下するおそれがある。
図１０は、第１実施形態の第２比較例の半導体装置の構造を示す断面図である。
本比較例の半導体装置は、図１０に示すように、絶縁膜１３、１４を備えている。ただし、本比較例の絶縁膜１４は、絶縁膜１３の上面全体に形成されている。よって、本比較例の上面Ｓは、絶縁膜１４の上面となっている。上述したように、絶縁膜１４は、例えばＰＳＧ膜（またはＢＰＳＧ膜）である。
本比較例によれば、ソース電極３とゲート配線６との間の隙間に絶縁膜１４が露出していることで、可動イオンを絶縁膜１４によりゲッタリングすることが可能となる。これにより、閾値電圧の低下を抑制することが可能となる。
しかしながら、絶縁膜１４が吸湿すると、リン酸化物（さらにはボロン酸化物）が形成されることで、電力用ＭＯＳＦＥＴに不良が発生するおそれがある。また、絶縁膜１４内のリン原子（さらにはボロン原子）がソース電極３やゲート配線６の側面に飛び散ることで、電力用ＭＯＳＦＥＴのアバランシェ耐量やｔｒｒ耐量が低下するおそれがある。
一方、本実施形態の半導体装置は、図５に示すように、上面Ｓが絶縁膜１３、１４の上面となるように絶縁膜１３、１４を備えている。具体的には、領域Ｒ１が、ソース電極３下およびゲート配線６下に存在しており、領域Ｒ２が、ソース電極３とゲート配線６との間に存在している。
よって、本実施形態によれば、ソース電極３とゲート配線６との間の隙間に絶縁膜１４が露出していることで、可動イオンを絶縁膜１４によりゲッタリングすることが可能となる。また、本実施形態によれば、上面Ｓに占める絶縁膜１４の割合を減らすことで、絶縁膜１４の吸湿量やリン原子（さらにはボロン原子）の飛び散り量を低減することが可能となる。これにより、絶縁膜１４のメリットを享受しつつ、絶縁膜１４のデメリットを抑制することが可能となる。
（２）半導体装置の製造方法
次に、図１１～図１３を参照し、本実施形態の絶縁膜１３、１４の形成方法の３つの例について説明する。
図１１は、第１実施形態の半導体装置の製造方法の第１の例を示す断面図である。
まず、半導体層１上に絶縁膜１３を形成し、絶縁膜１３上にソース電極３およびゲート配線６を形成する（図１１(ａ)）。ソース電極３およびゲート配線６は例えば、ソース電極３およびゲート配線６用の共通の材料を絶縁膜１３上に形成し、この材料をリソグラフィおよびＲＩＥ（Reactive Ion Etching）により加工することで形成される。図１１(ａ)は、ソース電極３とゲート配線６との間の幅Ｗ１を示している。
次に、ソース電極３およびゲート配線６をマスクとして用いて、絶縁膜１３へのイオン注入を行う（図１１(ｂ)）。この際、Ｐ（リン）イオンおよびＯ（酸素）イオンが、イオン注入に用いられる。その結果、絶縁膜１３内に絶縁膜１４が形成される。絶縁膜１３は、例えばＳｉＯ２膜（ＮＳＧ膜）である。よって、絶縁膜１４は、イオン注入に起因するＰ原子およびＯ原子が導入されたＳｉＯ２膜（ＰＳＧ膜）となる。
このイオン注入では、ＰイオンおよびＯイオンが、ソース電極３とゲート配線６との間の絶縁膜１３内に選択的に注入される。これにより、領域Ｒ１、Ｒ２を含む上面Ｓを形成することが可能となる。領域Ｒ１は、ソース電極３下およびゲート配線６下に形成され、領域Ｒ２は、ソース電極３とゲート配線６との間に形成される。領域Ｒ２内のＰ濃度は、領域Ｒ１内のＰ濃度よりも高くなる。ＰイオンとＯイオンは、絶縁膜１３内に同時に注入されてもよいし、絶縁膜１３内に順番に注入されてもよい。
このイオン注入では、イオンの垂直照射を実施してもよいし、イオンの斜め照射を実施してもよい。垂直照射によれば、図５に示す形状の領域Ｒ１、Ｒ２を形成することが可能となり、斜め照射によれば、図７に示す形状の領域Ｒ１、Ｒ２を形成することが可能となる。図１１(ｂ)は、斜め照射の結果、ソース電極３下やゲート配線６下の領域まで突出した領域Ｒ２を示している。図１１(ｂ)は、領域Ｒ２の幅Ｗ２を示している。なお、ソース電極３下やゲート配線６下の領域まで突出した領域Ｒ２は、斜め照射とは別の原因で形成されてもよく、例えば、絶縁膜１４内に導入されたＰ原子の拡散により形成されてもよい。
Ｏイオンは例えば、絶縁膜１４内にＰ－Ｏ結合を形成するために、イオン注入に用いられる。絶縁膜１４内に導入されるＰ原子およびＯ原子の個数の比は、例えば２：５程度とすることが望ましい。
次に、ソース電極３、ゲート配線６、および絶縁膜１４上に絶縁膜１５を形成する（図１１(ｃ)）。このようにして、本実施形態の半導体装置が製造される。なお、ドレイン電極２、ゲート電極４、およびフィールドプレート電極５は例えば、図１１(ａ)の工程を行う前に形成される。この際、ドレイン電極２は、半導体層１の一方の面に形成され、ソース電極３やゲート配線６は、半導体層１の他方の面に形成される。
なお、上記のイオン注入は、Ｐイオン、Ｏイオン、およびＢ（ボロン）イオンを用いて行われてもよい。この場合、絶縁膜１４は、イオン注入に起因するＰ原子、Ｏ原子、およびＢ原子が導入されたＳｉＯ２膜（ＢＰＳＧ膜）となる。領域Ｒ２内のＰ濃度およびＢ濃度はそれぞれ、領域Ｒ１内のＰ濃度およびＢ濃度よりも高くなる。Ｐイオン、Ｏイオン、Ｂイオンは、絶縁膜１３内に同時に注入されてもよいし、絶縁膜１３内に順番に注入されてもよい。
また、上記のイオン注入では、ソース電極３やゲート配線６の内部にＰ原子やＢ原子が入り込むことや、ソース電極３やゲート配線６の表面にＰ原子やＢ原子が付着することがある。この場合、完成品の半導体装置は、ソース電極３やゲート配線６の内部や表面にＰ原子やＢ原子を含む場合がある。
また、上記のイオン注入を行った後には、絶縁膜１３、１４のアニールを実施しても実施しなくてもよい。例えば、絶縁膜１４の性能がアニールにより向上する場合には、アニールを実施してもよい。一方、絶縁膜１４の性能がアニールにより向上しないか少ししか向上しない場合には、アニールを実施しなくてもよい。
図１２は、第１実施形態の半導体装置の製造方法の第２の例を示す断面図である。図１２の説明では、図１１の説明との共通事項の説明を適宜省略する。
まず、半導体層１上に絶縁膜１３を形成し、絶縁膜１３上にレジスト膜３１を形成し、レジスト膜３１をレジストパターン３１ａ、３１ｂにパターニングする（図１２(ａ)）。レジストパターン３１ａ、３１ｂは、平面視で、後に形成される領域Ｒ１と同じ形状を有している。図１２(ａ)は、後に形成される領域Ｒ２の幅Ｗ２である、レジストパターン３１ａとレジストパターン３１ｂとの間の幅を示している。レジスト膜３１は、第１膜の例である。
次に、レジストパターン３１ａ、３１ｂをマスクとして用いて、絶縁膜１３へのイオン注入を行う（図１２(ｂ)）。その結果、絶縁膜１３内に絶縁膜１４が形成される。ＰイオンおよびＯイオンが注入される場合には、絶縁膜１４はＰＳＧ膜となる。Ｐイオン、Ｏイオン、およびＢイオンが注入される場合には、絶縁膜１４はＢＰＳＧ膜となる。
このイオン注入では、Ｐイオン等が、レジストパターン３１ａとレジストパターン３１ｂとの間の絶縁膜１３内に選択的に注入される。これにより、領域Ｒ１、Ｒ２を含む上面Ｓを形成することが可能となる。領域Ｒ１は、レジストパターン３１ａ、３１ｂ下に形成され、領域Ｒ２は、レジストパターン３１ａとレジストパターン３１ｂとの間に形成される。図１２(ｂ)は、イオンの垂直照射の結果、レジストパターン３１ａ、３１ｂ下の領域まで突出していない領域Ｒ２を示している。この際、垂直照射の代わりに斜め照射が行われてもよい。
次に、レジストパターン３１ａ、３１ｂを除去し、絶縁膜１３、１４上にソース電極３およびゲート配線６を形成し、ソース電極３、ゲート配線６、および絶縁膜１４上に絶縁膜１５を形成する（図１２(ｃ)）。ソース電極３およびゲート配線６の大部分は、領域Ｒ１上に配置される。このようにして、本実施形態の半導体装置が製造される。図１２(ｃ)は、ソース電極３とゲート配線６との間の幅Ｗ１を示している。
第２の例によれば、斜め照射ではなく垂直照射を用いることで、ソース電極３下やゲート配線６下の領域まで突出した領域Ｒ２を形成することが可能となる。一方、第１の例によれば、レジスト膜３１を用いずに領域Ｒ１、Ｒ２を形成することが可能となる。
なお、第２の例の領域Ｒ２は、第１の例の領域Ｒ２と異なる形状に形成してもよい。例えば、第２の例の領域Ｒ２は、ソース電極３とゲート配線６との間の領域の一部のみに形成してもよい。これは例えば、領域Ｒ２がソース電極３とゲート配線６との間の領域の一部のみに形成されるように、レジストパターン３１ａ、３１ｂの形状を設定することで実現可能である。
図１３は、第１実施形態の半導体装置の製造方法の第３の例を示す断面図である。図１３の説明では、図１１の説明との共通事項の説明を適宜省略する。
まず、半導体層１上に絶縁膜１３を形成し、絶縁膜１３上にハードマスク膜３２を形成し、リソグラフィおよびＲＩＥによりハードマスク膜３２をマスクパターン３２ａ、３２ｂに加工する（図１３(ａ)）。マスクパターン３２ａ、３２ｂは、平面視で、後に形成される領域Ｒ１とおおむね同じ形状を有している。図１３(ａ)は、マスクパターン３２ａとマスクパターン３２ｂとの間の幅Ｗ３を示している。ハードマスク膜３２は、例えばＳｉＮ膜である。ハードマスク膜３２も、第１膜の例である。
次に、Ｐ原子およびＯ原子を含むガスを絶縁膜１３に供給し、絶縁膜１３をこのガスにさらす（図１３(ａ)）。この際、マスクパターン３２ａ、３２ｂは、ガス供給用のマスクとして用いられる。その結果、絶縁膜１３内にＰ原子およびＯ原子が導入され、絶縁膜１３内に絶縁膜１４が形成される（図１３(ｂ)）。このガスは、例えばＰＯＣｌ２ガスである。このガスは、さらにＢ原子を含んでいてもよい。Ｐ原子およびＯ原子が導入される場合には、絶縁膜１４はＰＳＧ膜となる。Ｐ原子、Ｏ原子、およびＢ原子が導入される場合には、絶縁膜１４はＢＰＳＧ膜となる。
このガス供給では、Ｐ原子等が、マスクパターン３２ａとマスクパターン３２ｂとの間の絶縁膜１３内に選択的に導入される。これにより、領域Ｒ１、Ｒ２を含む上面Ｓを形成することが可能となる。領域Ｒ１は、マスクパターン３２ａ、３２ｂ下に形成され、領域Ｒ２は、マスクパターン３２ａとマスクパターン３２ｂとの間に形成される。また、このガス供給では、絶縁膜１３内にＰ原子等が等方的に導入される。よって、図１３(ｂ)に示す領域Ｒ２は、マスクパターン３２ａ、３２ｂ下の領域まで突出している。図１３(ｂ)は、幅Ｗ３よりも広い領域Ｒ２の幅Ｗ２を示している。
次に、マスクパターン３２ａ、３２ｂを除去し、絶縁膜１３、１４上にソース電極３およびゲート配線６を形成し、ソース電極３、ゲート配線６、および絶縁膜１４上に絶縁膜１５を形成する（図１３(ｃ)）。ソース電極３およびゲート配線６の大部分は、領域Ｒ１上に配置される。このようにして、本実施形態の半導体装置が製造される。図１３(ｃ)は、ソース電極３とゲート配線６との間の幅Ｗ１を示している。
第３の例によれば、ガス供給により、ソース電極３下やゲート配線６下の領域まで突出した領域Ｒ２を簡単に形成することが可能となる。例えば、このガス供給は、複数の半導体層１（例：複数の半導体基板）を同時に処理するバッチ処理で行うことができる。このガス供給は、リン拡散や気相拡散とも呼ばれる。一方、第１の例によれば、ハードマスク膜３２を用いずに領域Ｒ１、Ｒ２を形成することが可能となる。
なお、第３の例の領域Ｒ２は、第１の例の領域Ｒ２と異なる形状に形成してもよい。例えば、第３の例の領域Ｒ２は、ソース電極３とゲート配線６との間の領域の一部のみに形成してもよい。これは例えば、領域Ｒ２がソース電極３とゲート配線６との間の領域の一部のみに形成されるように、マスクパターン３２ａ、３２ｂの形状を設定することで実現可能である。
図１３(ａ)に示すガス供給は、高温（例えば約８００℃）で行う場合がある。この場合、ハードマスク膜３２は、高温に耐えられる材料で形成することが望ましい。このハードマスク膜３２は、高温に耐えられる膜であれば、ＳｉＮ膜以外の膜でもよい。
絶縁膜１４は、第１～第３の例以外の方法で形成してもよい。例えば、リソグラフィおよびＲＩＥにより絶縁膜１３内に開口部を形成し、開口部内に絶縁膜１４を埋め込んでもよい。この場合、開口部は、領域Ｒ２を形成予定の領域に形成される。
次に、図１４～図２２を参照し、本実施形態の半導体装置の製造方法について、さらに詳細に説明する。
図１４～図２２は、第１実施形態の半導体装置の製造方法の詳細を示す断面図である。
まず、リソグラフィおよびＲＩＥにより、半導体層１内に複数のゲートトレントＧＴを形成する（図１４(ａ)）。これらのゲートトレンチＧＴは、Ｙ方向に延び、Ｘ方向に互いに隣接するように形成される。
次に、半導体層１の全面に、絶縁膜１１用の絶縁膜１１ａを形成する（図１４(ｂ)）。その結果、絶縁膜１１ａが、各ゲートトレンチＧＴの側面および底面に形成される。絶縁膜１１ａは、例えばＳｉＯ２膜である。
次に、半導体層１の全面に、フィールドプレート電極５の材料を形成する（図１５(ａ)）。その結果、当該材料が、各ゲートトレンチＧＴ内に絶縁膜１１ａを介して形成される。当該材料は、例えばポリシリコン層である。
次に、ウェットエッチングにより、フィールドプレート電極５の材料を加工する（図１５(ｂ)）。その結果、当該材料が、ゲートトレンチＧＴ外で除去され、ゲートトレンチＧＴ内に残存し、各ゲートトレンチＧＴ内にフィールドプレート電極５に形成される。
次に、ウェットエッチングにより、絶縁膜１１ａを加工する（図１６(ａ)）。その結果、絶縁膜１１ａが、ゲートトレンチＧＴ外で除去され、ゲートトレンチＧＴ内に残存する。
次に、半導体層１およびフィールドプレート電極５の表面を熱酸化する（図１６(ｂ)）。その結果、半導体層１およびフィールドプレート電極５の表面に、絶縁膜１１用の絶縁膜１１ｂとして、熱酸化膜が形成される。絶縁膜１１ｂは、例えばＳｉＯ２膜である。
次に、半導体層１の全面に、ゲート電極４の材料を形成する（図１７(ａ)）。その結果、当該材料が、各ゲートトレンチＧＴ内に絶縁膜１１を介して形成される。当該材料は、例えばポリシリコン層である。
次に、ウェットエッチングにより、ゲート電極４の材料を加工する（図１７(ｂ)）。その結果、当該材料が、ゲートトレンチＧＴ外で除去され、ゲートトレンチＧＴ内に残存し、各ゲートトレンチＧＴ内にゲート電極４に形成される。
次に、ＣＶＤ（Chemical Vapor Deposition）により、半導体層１の全面に絶縁膜１２を形成する（図１８(ａ)）。その結果、絶縁膜１２が、各ゲートトレンチＧＴ内に、ゲート電極４を介して形成される。絶縁膜１２は、例えばＳｉＯ２膜である。
次に、絶縁膜１２の熱処理を行う（図１８(ｂ)）。その結果、絶縁膜１２が軟化され、絶縁膜１２の表面が平坦化される。
次に、ドライエッチングにより、絶縁膜１２を加工する（図１９(ａ)）。その結果、絶縁膜１２が、ゲートトレンチＧＴ外で除去され、ゲートトレンチＧＴ内に残存する。
次に、半導体層１の上面側から、ｐ型不純物イオンのイオン注入を行う（図１９(ｂ)）。その結果、半導体層１内などにｐ型不純物原子が導入される。このｐ型不純物は、例えばＢ（ボロン）である。
次に、半導体層１の熱処理を行う（図２０(ａ)）。その結果、半導体層１内で上述のｐ型不純物が活性化されかつ拡散し、半導体層１内にベース層１ｃが形成される。なお、半導体層１内におけるベース層１ｃ下の領域は、ドリフト層１ａである。
次に、半導体層１の上面側からｎ型不純物イオンのイオン注入を行い、半導体層１の熱処理を行う（図２０(ｂ)）。その結果、半導体層１内などにｎ型不純物原子が導入され、半導体層１内でこのｎ型不純物が活性化されかつ拡散し、半導体層１内においてベース層１ｃ上にソース層１ｅが形成される。このｎ型不純物は、例えばＰ（リン）である。
次に、ＣＶＤにより、半導体層１の全面に絶縁膜１３を形成する（図２１(ａ)）。その結果、絶縁膜１３が、絶縁膜１２、ゲート電極４、および絶縁膜１１上に形成される。絶縁膜１３は、例えばＮＳＧ膜（ＳｉＯ２膜）である。
次に、リソグラフィおよびＲＩＥにより、絶縁膜１３、絶縁膜１１、および半導体層１内に複数のコンタクトトレンチＣＴを形成する（図２１(ｂ)）。その結果、各コンタクトトレンチＣＴ内にベース層１ｃが露出する。これらのコンタクトトレンチＣＴは、Ｙ方向に延び、Ｘ方向に互いに隣接するように形成される。
次に、各コンタクトトレンチＣＴから半導体層１内にｐ型不純物イオンのイオン注入を行い、半導体層１の熱処理を行う（図２２(ａ)）。その結果、半導体層１内にｐ型不純物原子が導入され、半導体層１内でこのｐ型不純物が活性化されかつ拡散し、半導体層１内においてベース層１ｃ上にコンタクト層１ｄが形成される。このｐ型不純物は、例えばＢ（ボロン）である。
次に、半導体層１の全面にソース電極３の材料を形成し、リソグラフィおよびＲＩＥにより当該材料を加工する（図２２(ｂ)）。その結果、ソース電極３が絶縁膜１３上に形成される。なお、ソース電極３の一部は、コンタクトトレンチＣＴ内に入り込む。その結果、各コンタクトトレンチＣＴ内にコンタクト部ＣＰが形成され、各コンタクト部ＣＰがコンタクト層１ｄ上に形成される。このようにして、本実施形態の半導体装置が製造される。
なお、ゲート配線６は例えば、ソース電極３と同時に、ソース電極３の材料から形成される。この場合、当該材料を形成する前に、フィールドプレートコンタクトＦＰＣおよびゲートコンタクトＧＣを埋め込むための開口部が、絶縁膜１３、１２内に形成される（図４を参照）。
また、ドレイン電極２やドレイン層１ｂは例えば、図１４(ａ)の工程を行う前に形成される。この際、ドレイン電極２は、半導体層１の一方の面に形成され、ソース電極３やゲート配線６は、半導体層１の他方の面に形成される。ドレイン層１ｂは、ドレイン電極２が形成される方の半導体層１の面側から、半導体層１内に形成される。
また、絶縁膜１４、１５は、図１１～図１３を参照して説明した第１～第３の例の方法により形成可能である。この場合、絶縁膜１４は例えば、ソース電極３およびゲート配線６の形成前または形成後に形成される。また、絶縁膜１５は例えば、ソース電極３およびゲート配線６の形成後に形成される。これにより、絶縁膜１３、１４を含む下地絶縁膜の上面Ｓに領域Ｒ１、Ｒ２を形成することが可能となる。
以上のように、本実施形態の半導体装置は、絶縁膜１３、１４を含む下地絶縁膜の上面Ｓが領域Ｒ１、Ｒ２を含むように製造される。領域Ｒ１は、低いＰ濃度を有し、ソース電極３下およびゲート配線６下に設けられる。領域Ｒ２は、高いＰ濃度を有し、ソース電極３とゲート配線６との間に設けられる。よって、本実施形態によれば、Ｐ（リン）を含む下地絶縁膜上にソース電極３およびゲート配線６を好適に形成することが可能となる。本実施形態によれば、このような構造により、半導体装置の特性悪化を抑制することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：半導体層、１ａ：ドリフト層、１ｂ：ドレイン層、１ｃ：ベース層、
１ｄ：コンタクト層、１ｅ：ソース層、２：ドレイン電極、３：ソース電極、
４：ゲート電極、５：フィールドプレート電極、６：ゲート配線、
１１：絶縁膜、１１ａ：絶縁膜、１１ｂ：絶縁膜、
１２：絶縁膜、１３：絶縁膜、１４：絶縁膜、１５：絶縁膜、
２１：面状部、２２：線状部、２３：パッド部、２４：配線部、
３１：レジスト膜、３１ａ：レジストパターン、３１ｂ：レジストパターン、
３２：ハードマスク膜、３２ａ：マスクパターン、３２ｂ：マスクパターン

Claims (9)

  1. 半導体層と、
    前記半導体層上に設けられた第１絶縁膜と、
    前記第１絶縁膜上に設けられたゲート配線と、
    前記第１絶縁膜上に設けられたソース電極と、
    前記ゲート配線および前記ソース電極上に設けられ、前記ゲート配線と前記ソース電極との間に挟まれた部分を含む第２絶縁膜と、
    前記半導体層下に設けられたドレイン電極とを備え、
    前記第１絶縁膜の上面は、リンの濃度が第１値である第１領域と、リンの濃度が前記第１値より高い第２値である第２領域とを含み、
    前記第１領域は、前記半導体層と前記ゲート配線または前記ソース電極との間に存在し、
    前記第２領域は、前記半導体層と前記第２絶縁膜の前記部分との間に存在する、
    半導体装置。
  2. 前記第１値は、１．０×１０１８ｃｍ－３未満である、請求項１に記載の半導体装置。
  3. 前記第２値は、１．０×１０１８～１．０×１０２２ｃｍ－３である、請求項１または２に記載の半導体装置。
  4. 前記ゲート配線および前記ソース電極の少なくともいずれかの内部または表面にリンが存在する、請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記第１領域におけるボロンの濃度は、第３値であり、
    前記第２領域におけるボロンの濃度は、前記第３値より高い第４値である、
    請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記第３値は、１．０×１０１８ｃｍ－３未満である、請求項５に記載の半導体装置。
  7. 前記第４値は、１．０×１０１８～１．０×１０２２ｃｍ－３である、請求項５または６に記載の半導体装置。
  8. 前記第１絶縁膜は、
    前記半導体層上に設けられ、リンの濃度が前記第１値である第３絶縁膜と、
    前記第３絶縁膜上に設けられ、リンの濃度が前記第２値である第４絶縁膜とを含み、
    前記第１領域は、前記第３絶縁膜の上面であり、
    前記第２領域は、前記第４絶縁膜の上面である、
    請求項１から７のいずれか１項に記載の半導体装置。
  9. 半導体層の第１面に第１絶縁膜を形成し、
    前記第１絶縁膜上にゲート配線を形成し、
    前記第１絶縁膜上にソース電極を形成し、
    前記ゲート配線および前記ソース電極上に、前記ゲート配線と前記ソース電極との間に挟まれた部分を含む第２絶縁膜を形成し、
    前記半導体層の第２面にドレイン電極を形成する、
    ことを含み、
    前記第１絶縁膜の上面に、リンの濃度が第１値である第１領域と、リンの濃度が前記第１値より高い第２値である第２領域とが形成され、
    前記第１領域は、前記半導体層と前記ゲート配線または前記ソース電極との間に形成され、
    前記第２領域は、前記半導体層と前記第２絶縁膜の前記部分との間に形成される、
    半導体装置の製造方法。
JP2022036422A 2022-03-09 2022-03-09 半導体装置およびその製造方法 Pending JP2023131578A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022036422A JP2023131578A (ja) 2022-03-09 2022-03-09 半導体装置およびその製造方法
CN202210683747.6A CN116779674A (zh) 2022-03-09 2022-06-16 半导体装置及其制造方法
US17/901,304 US20230290854A1 (en) 2022-03-09 2022-09-01 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022036422A JP2023131578A (ja) 2022-03-09 2022-03-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2023131578A true JP2023131578A (ja) 2023-09-22

Family

ID=87931127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022036422A Pending JP2023131578A (ja) 2022-03-09 2022-03-09 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20230290854A1 (ja)
JP (1) JP2023131578A (ja)
CN (1) CN116779674A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7486453B2 (ja) * 2021-03-26 2024-05-17 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN116779674A (zh) 2023-09-19
US20230290854A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US6410959B2 (en) Method of fabricating semiconductor device
US7629644B2 (en) Insulated gate-type semiconductor device and manufacturing method of the same
US10062761B2 (en) Method for manufacturing semiconductor device
US20080315281A1 (en) Flash Memory Device and Method of Manufacturing the Same
JP2021108322A (ja) 半導体装置およびその製造方法
US4642880A (en) Method for manufacturing a recessed semiconductor device
JP2023131578A (ja) 半導体装置およびその製造方法
JP2021106179A (ja) 半導体装置
JPH0286136A (ja) 半導体素子およびその製造方法
JP3540691B2 (ja) 半導体装置とその製造方法
US20070148892A1 (en) Semiconductor device and method of manufacturing the same
US7723784B2 (en) Insulated gate semiconductor device and method for manufacturing the same
JPS6129154B2 (ja)
JP4479276B2 (ja) 横型ｍｏｓトランジスタの製造方法
JP3125359B2 (ja) 半導体装置の製造方法
JPH09260659A (ja) 半導体素子およびその製造方法
US20070145529A1 (en) Semiconductor device and method of manufacturing the same
JP2009117412A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2024054899A (ja) 半導体装置の製造方法
JPH06132501A (ja) 半導体装置の製造方法
JP2024015543A (ja) 半導体装置およびその製造方法
JP4508397B2 (ja) 半導体素子の製造方法
JP2024060921A (ja) 半導体装置の製造方法
JP2022189411A (ja) 半導体装置およびその製造方法
JP2024057942A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240611