CN116779544B - 一种半导体结构的制作方法 - Google Patents

一种半导体结构的制作方法 Download PDF

Info

Publication number
CN116779544B
CN116779544B CN202311061699.8A CN202311061699A CN116779544B CN 116779544 B CN116779544 B CN 116779544B CN 202311061699 A CN202311061699 A CN 202311061699A CN 116779544 B CN116779544 B CN 116779544B
Authority
CN
China
Prior art keywords
dielectric layer
substrate
layer
deep trench
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311061699.8A
Other languages
English (en)
Other versions
CN116779544A (zh
Inventor
陶磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202311061699.8A priority Critical patent/CN116779544B/zh
Publication of CN116779544A publication Critical patent/CN116779544A/zh
Application granted granted Critical
Publication of CN116779544B publication Critical patent/CN116779544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种半导体结构的制作方法,属于半导体技术领域。所述制作方法包括:提供一衬底;在所述衬底上形成结构层;在所述衬底远离所述结构层一侧的表面上形成牺牲氧化层;刻蚀部分所述牺牲氧化层和部分所述衬底,形成深沟槽;界面修复处理所述深沟槽,并去除所述牺牲氧化层;在所述衬底以及所述深沟槽的底部和侧壁上形成第一介质层;在所述第一介质层上形成第二介质层;以及在所述第二介质层上沉积绝缘介质。通过本发明提供的一种半导体结构的制作方法,能够降低包括半导体结构的半导体器件的暗电流,提高半导体器件的性能。

Description

一种半导体结构的制作方法
技术领域
本发明属于半导体技术领域,特别涉及一种半导体结构的制作方法。
背景技术
在半导体器件中,CMOS图像传感器(Complementary Metal Oxide SemiconductorImage Sensors,CIS)能够将光信号转化为电信号,且具有集成度高、供电的电压低和技术门槛低等优势,被广泛应用于摄影摄像、安防系统、智能便携电话、传真机、扫描仪以及医疗电子等领域。在CMOS图像传感器中,通过离子注入隔离对像素区域进行隔离,但无法满足暗电流(Dark Current,DC)的需要,导致CMOS图像传感器的白色像素(White Pixel)增加,造成CMOS图像传感器的性能降低或失效。
发明内容
本发明的目的在于提供一种半导体结构的制作方法,通过本发明提供的半导体结构的制作方法,能够降低包括半导体结构的半导体器件的暗电流和白像素,提高半导体器件的性能。
为解决上述技术问题,本发明提供一种半导体结构的制作方法,包括:
提供一衬底;
在所述衬底上形成结构层;
在所述衬底远离所述结构层一侧的表面上形成牺牲氧化层;
刻蚀部分所述牺牲氧化层和部分所述衬底,形成深沟槽;
界面修复处理所述深沟槽,并去除所述牺牲氧化层;
在所述衬底以及所述深沟槽的底部和侧壁形成第一介质层;
在所述第一介质层上形成第二介质层;以及
在所述第二介质层上沉积绝缘介质,形成半导体结构。
在本发明一实施例中,所述界面修复处理包括以下步骤:
将带有所述深沟槽的所述衬底放入反应腔室内;
在预设温度下向所述反应腔室内,通入强氧化气体,以在所述深沟槽的侧面和底部形成氧化层;
所述氧化层和所述牺牲氧化层通过湿法刻蚀去除;以及
重复氧化和湿法刻蚀至预设次数。
进一步的,所述预设温度为20℃~30℃。
进一步的,所述强氧化气体包括臭氧,所述湿法刻蚀的刻蚀液包括稀氢氟酸。
进一步的,所述第一介质层的形成过程包括以下步骤:
将带有所述深沟槽的所述衬底放入沉积腔室内;
向所述沉积腔室内通入第一预设时间的前驱体;
通入稳定气体进行吹扫,且吹扫时间为第一吹扫时间;
向所述沉积腔室内通入反应气体进行反应;
通入所述稳定气体进行吹扫,且吹扫时间为第二吹扫时间;以及
重复上述步骤,形成预设厚度的第一介质层。
进一步的,所述第二吹扫时间大于所述第一吹扫时间。
进一步的,所述制作方法还包括在形成所述第一介质层后,对所述第一介质层进行退火处理。
进一步的,所述第一介质层在氮气和氢气的混合气体的氛围下进行退火。
进一步的,所述第二介质层包括第一高介电层和第二高介电层,所述第一高介电层形成在所述第一介质层上,所述第二高介电层形成在所述第一高介电层上,且所述第二高介电层的厚度大于所述第一高介电层的厚度。
进一步的,所述绝缘介质内形成空气间隙,所述空气间隙的顶部与所述衬底的表面齐平,或低于所述衬底的表面。
综上所述,本发明提供一种半导体结构的制作方法,本申请意想不到的技术效果是能够修复深沟槽的刻蚀损伤,确保深沟槽的底部和侧壁的界面平整,减少界面缺陷,提高界面的接触性;能够确保后续的第一介质层与衬底完全接触,避免第二介质层通过缺陷处与衬底接触,减少暗电流的产生;能够提高第一介质层的致密性和减少界面陷阱密度,从而提高隔离效果;形成的深沟隔离结构为多层结构,多层结构之间的界面清晰,接触性良好,能够降低包括半导体结构的CMOS图像传感器的暗电流和白像素,提高CMOS图像传感器的性能。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例中衬底和结构层的截面图。
图2为本发明一实施例中在衬底相对于结构层的一侧形成牺牲氧化层的截面图。
图3为本发明一实施例中在牺牲氧化层上定位深沟槽的位置的截面图。
图4为本发明一实施例中在衬底内形成深沟槽的截面图。
图5为本发明一实施例中通过界面修复处理深沟槽以及去除牺牲氧化层的截面图。
图6为本发明一实施例中在衬底和深沟槽内形成第一介质层的截面图。
图7为本发明一实施例中在第一介质层上形成第二介质层的截面图。
图8为本发明一实施例中沉积绝缘介质的截面图。
图9为本发明一实施例中半导体结构的示意图。
标号说明:
100、衬底;200、结构层;110、牺牲氧化层;120、光刻胶层;121、开口;131、深沟槽;130、第一介质层;140、第二介质层;141、第一高介电层;142、第二高介电层;150、绝缘介质;151、空气间隙;160、深沟隔离结构。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
在本发明中,需要说明的是,如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等,其所指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,如出现术语“第一”、“第二”仅用于描述和区分目的,而不能理解为指示或暗示相对重要性。
CMOS图像传感器是一种典型的固体成像传感器,通常包括像素单元阵列、行驱动器、列驱动器、时序控制逻辑、AD转换器、数据总线输出接口和控制接口等半导体器件,多个半导体器件通常都被集成在同一块硅片上,且多个半导体器件之间相互隔离。CMOS图像传感器具有体积小、功耗低、价格低、量产等优点,在图像传感器领域占有份额大。本发明提供的一种半导体结构的制作方法,采用深沟隔离技术(Deep Trench Isolation,DTI)进行物理隔离,能够减少CMOS图像传感器在制作过程中的缺陷,减少CMOS图像传感器的暗电流和白像素,提高CMOS图像传感器的性能。本发明提供的半导体结构的制作方法可应用在不同结构的CMOS图像传感器中。
请参阅图1所示,在本发明一实施例中,例如以背照式(Back-side Illuminated,BSI)的CMOS图像传感器为例,对半导体结构的制作过程进行阐述。首先,提供衬底100,其中,衬底100可以为任意适用的半导体材料,具体例如为碳化硅(SiC)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、硅锗(GeSi)、蓝宝石或硅片等基板,还包括这些半导体构成的叠层结构等,或者为绝缘体上硅,绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗等,具体可根据半导体结构的制备要求进行选择。在本实施例中,衬底100例如为带有外延结构的硅片半导体衬底,且外延结构例如为同质外延层。在其他实施例中,衬底100可以选择其他半导体材料,同时,可以选择掺杂或不掺杂的半导体衬底。
请参阅图1所示,在本发明一实施例中,在衬底100上形成多个半导体器件,半导体器件例如包括像素单元、行驱动器、列驱动器、时序控制逻辑、AD转换器、数据总线输出接口和控制接口等。其中,每个像素单元中设置有一个光电二极管,形成一个像素点,多个像素单元形成一个二维的像素阵列。在CMOS图像传感器工作过程中,物品通过成像透镜聚焦到的像素阵列上,每个光电二极管将光强转换为电信号,并通过与光电二极管电性连接的控制电路选定需要工作的像素,将像素上的电信号读取出来。在将电信号放大后进行去噪等处理后,进行输出。衬底100上的行驱动器、列驱动器、时序控制逻辑、AD转换器、数据总线输出接口和控制接口等,用于控制复位、积分和读出等。在半导体器件制作完成后,在半导体器件上形成多层金属布线层,对半导体器件进行连接,再与载板进行键合,以形成结构层200,即结构层200内包括多个半导体器件、多层金属布线层和载板等。其中,载板例如为刚性封装基板、柔性封装基板和陶瓷封装基板等中的一种,具体依据制作要求进行选择。
请参阅图1至图2所示,在本发明一实施例中,在形成结构层200后,翻转衬底100,在衬底100相对于结构层200的一侧,对衬底100进行减薄,剩余衬底100的厚度依据制作要求进行选择。在衬底100相对于结构层200的一侧形成牺牲氧化层110。其中,牺牲氧化层110例如通过低温等离子体氧化工艺等低温工艺形成,以确保结构层200的性能稳定。具体的,将衬底100放置在低温等离子氧化设备内,向设备内通入含氧气体,例如通入氧气(O2)和氢气(H2)的混合气体,在温度例如为350℃~450℃下,氧气解离成为氧等离子体,氧等离子体与衬底100反应生成牺牲氧化层110,且牺牲氧化层110的厚度例如为15Å~30Å,又例如为20Å。通过把氧气解离成为氧等离子体,可以实现在衬底表面低温生成牺牲氧化层110,且通过低温等离子体氧化生成的牺牲氧化层110的结构致密,有利于后续操作。
请参阅图2至图3所示,在本发明一实施例中,在形成牺牲氧化层110后,例如采用旋涂法在牺牲氧化层110上形成光刻胶层120。对光刻胶层120进行曝光和显影等,在光刻胶层120上形成多个开口121,以定位深沟隔离结构的位置。
请参阅图3至图4所示,在本发明一实施例中,在形成光刻胶层120后,以带有开口121的光刻胶层120为掩膜,向衬底100的方向进行刻蚀,去除光刻胶层120暴露的牺牲氧化层110和部分衬底100,形成深沟槽131。在本实施例中,例如选择采用干法刻蚀形成深沟槽131,且刻蚀气体例如包括氯气(Cl2)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、硅烷三氟化氮(NF3)、六氟化硫(SF6)或溴化氢(HBr)等中的一种或几种混合,或它们和氧气(O2)的组合。其中,深沟槽131在衬底100内的深度例如为1μm~1.5μm,且深沟槽131的底部距离衬底100和结构层200的界面具有预设距离,即深沟槽131不贯穿衬底100。在一实施例中,深沟槽131的深度例如为衬底100厚度的60%~80%。
请参阅图4至图5所示,在本发明一实施例中,在形成深沟槽131后,对深沟槽131的底部和侧壁进行界面修复处理,并在界面修复处理过程中去除衬底100上的牺牲氧化层110。在本实施例中,例如通过氧化和刻蚀等步骤进行界面修复处理,即将深沟槽131的侧壁和底部先氧化,再将氧化的衬底和牺牲氧化层110通过刻蚀去除,以去除深沟槽131的侧壁和底部刻蚀损伤层。在本实施例中,界面修复处理包括氧化处理,将带有深沟槽131的衬底100放入反应腔室内,在预设温度下,向腔室内,通入强氧化气体,形成氧化层(图中未显示)。具体的,预设温度例如为20℃~30℃,通入的强氧化气体在反应腔室内的含量例如为5ppm~50ppm,且强氧化气体例如包括臭氧(O3)等,臭氧与深沟槽131的底部和侧壁暴露的硅发生反应,生成氧化层。再通过刻蚀去除氧化层和牺牲氧化层110,氧化层和牺牲氧化层110例如通过湿法刻蚀去除,且湿法刻蚀的刻蚀液例如包括稀氢氟酸(diluted HF,dHF)等,且稀氢氟酸例如通过质量分数37%~49%的氢氟酸与水混合进行稀释,且氢氟酸与水的体积比例如为1:(1~100),以减少刻蚀液对衬底100的损伤。在本实施例中,湿法刻蚀后,对衬底进行清洗,再次重复氧化-刻蚀-清洗等步骤,且重复次数例如为2次~4次。通过界面修复处理,在氧化过程中,能够与刻蚀产生的细纹、锯齿状形貌或部分凸起等界面缺陷反应,并通过刻蚀去除,能够确保深沟槽131的底部和侧壁的界面平整,修复刻蚀损伤,减少界面缺陷。能够确保后续的第一介质层与衬底完全接触,避免第二介质层通过缺陷处与衬底接触,减少暗电流的产生。
请参阅图5至图6所示,在本发明一实施例中,在深沟槽131进行界面修复处理后,在深沟槽131的侧壁和底部,以及衬底100上形成第一介质层130,且第一介质层130例如通过原子层沉积(Atomic Layer Deposition,ALD)等低温方式形成。其中,第一介质层130例如为氧化硅层,且第一介质层130的厚度例如为15Å~30Å,又例如为20Å,且衬底10上的第一介质层130的厚度大于深沟槽131侧壁和底部的第一介质层130的厚度。具体的,将带有界面修复处理后的深沟槽131的衬底100放入沉积腔室内,在第一预设时间内向沉积腔室内通入前驱体,前驱体吸附在衬底100和深沟槽131上,再通入稳定气体进行吹扫,且吹扫时间为第一吹扫时间,去除多余前驱体,通入反应气体,反应气体与前驱体反应,形成氧化硅层,再次通入稳定气体进行吹扫,且吹扫时间为第二吹扫时间,以去除多余反应气体。重复上述步骤,获得预设厚度的第一介质层130。通过原子层沉积形成第一介质层,第一介质层的均匀性和覆盖性提高,能够完全覆盖界面修复处理的深沟槽的侧面和底部,减少因覆盖不良导致的漏电。且本申请提供的第一介质层的制备方法,能够满足不同尺寸的深沟隔离结构制备需求,以满足不同尺寸的CMOS图像传感器的制作需求。
请参阅图6所示,在本发明一实施例中,在形成第一介质层130的过程中,沉积腔室的温度例如为320℃~380℃,又例如为350℃。前驱体例如为二(异丙氨基)硅烷(Diisopropylaminosilane,LTO-520)等,且前驱体的流量例如为120sccm~200sccm,且前驱体的通入的第一预设时间例如为5s~20s,延长前驱体的通入时间,提高前驱体在深沟槽131内的吸附率,确保第一介质层130的连续性。反应气体例如为臭氧等,且反应气体在沉积腔室内的密度例如为180g/m3~220g/m3。稳定气体例如为氮气或氩气等,在通入前驱体后,第一吹扫时间例如为3s~5s,在反应气体与前驱体反应后,第二吹扫时间例如为7s~10s,即第二吹扫时间大于第一吹扫时间,从而调整沉积工艺的平衡,以改善第一介质层的覆盖性。
请参阅图6所示,在本发明一实施例中,在形成第一介质层130后,对第一介质层130进行退火处理,以增加第一介质层130的致密性。在本实施例中,第一介质层130的退火温度例如为350℃~450℃,退火时间例如为45min~75min。且在退火过程中,第一介质层130例如在氮气和氢气的混合气体氛围下进行退火,其中,氮气的流量例如为3000sccm~5000sccm,氢气的流量例如为6000sccm~10000sccm,且氢气的流量例如为氮气的流量的2倍。其中,氮气用于提高第一介质层130的致密化程度,氢气用于减少第一介质层130的界面陷阱密度(Defect of Interface Traps,DIT),提高第一介质层130的成型质量,提高第一介质层130与衬底100的接触特性。通过退火处理,提高第一介质层的致密性,减少第一介质层界面陷阱密度,有助于后续在第一介质层表面形成第二介质层,从而提高隔离效果。
请参阅图6至图7所示,在本发明一实施例中,在第一介质层130退火后,在第一介质层130上形成高介电常数(High-k Dielectric)的第二介质层140,且第二介质层140例如为多层结构。在本实施例中,第二介质层140例如包括第一高介电层141和第二高介电层142,第一高介电层141形成在第一介质层130上,第二高介电层142形成在第一高介电层141上。其中,第一高介电层141的厚度例如为60Å~80Å,又例如为62Å、65Å或68Å等,第二高介电层142的厚度例如为500Å~600Å,又例如为520Å、540Å、560Å或580Å等。在其他实施例中,第二介质层140可根据制作要求选择其他结构。
请参阅图7所示,在本发明一实施例中,第一高介电层141和第二高介电层142可以采用介电常数相同的介电材料,当然,也可以采用介电常数不同的介电材料。在本实施例中,第一高介电层141和第二高介电层142例如采用不同介电常数相同的介电材料,且第一高介电层141例如为氧化铝层,第二高介电层142例如为氧化钽。第一高介电层141例如通过原子层沉积等方法获得,例如通过三甲基铝(Trimethylaluminium,TMA)作为铝源,臭氧作为反应气体形成氧化铝层,沉积温度例如为220℃~280℃,沉积时间例如为5s~10s。其中,三甲基铝的流量例如为280sccm~320sccm,臭氧在沉积腔室的密度例如为180g/m3~240g/m3,三甲基铝分解得到铝原子,铝原子与臭氧分子反应生成氧化铝并沉积在第一介质层130的表面,形成第一高介电层141,第二高介电层142例如通过物理气相沉积(Physical VaporDeposition,PVD)等方式沉积在第一高介电层141上。通过形成高介电常的第二介质层,可以进一步减小半导体结构的暗电流。通过第一介质层设置在第二介质层和衬底之间,第一介质层充当缓冲层,能够缓解第二介质层和衬底之间的应力。同时,在CMOS图像传感器工作过程中,衬底带正电荷,第二介质层带负电荷,第一介质层在衬底和第二介质层之间充当电容介质层,第一介质层的质量高,能够减少暗电流的产生,从而降低CMOS图像传感器白像素的数量,提高CMOS图像传感器的质量。
请参阅图7至图8所示,在本发明一实施例中,在形成第二介质层140后,在深沟槽131内沉积绝缘介质150,直至沉积绝缘介质150覆盖衬底100的表面。本发明并不限制绝缘介质150的沉积方式,例如可以通过等离子体增强原子层沉积(Plasma Enhanced AtomicLayer Deposition,PEALD)、高密度等离子体化学气相沉积(High Density Plasma CVD,HDP-CVD)或高深宽比化学气相沉积(High Aspect Ratio Process CVD,HARP-CVD)等沉积方式,以形成相应的绝缘介质150。在本实施例中,例如通过离子体增强原子层沉积的方式形成绝缘介质150,以提高绝缘介质150的沉积可控性,提高绝缘介质150的沉积质量。在绝缘介质150的沉积过程中绝缘介质150内例如形成空气间隙151,且空气间隙151的顶部例如与衬底100的表面齐平,或低于衬底100的表面。通过设置空气间隙151,提高了光电二极管之间的隔离强度,避免寄生光污染的干扰,提高形成的深沟隔离结构的隔离效果。在绝缘介质150沉积之后,可进行回火制程,以增加绝缘介质150的密度和应力情况。绝缘介质150例如为绝缘的氧化硅,在其他实施例中,绝缘介质150还可以为硼硅玻璃等绝缘材料。
请参阅图8至图9所示,在本发明一实施例中,在形成绝缘介质150后,对绝缘介质150进行平坦化处理,例如利用化学机械抛光(Chemical Mechanical Polishing,CMP)工艺平坦化部分绝缘介质150,直至绝缘介质150在衬底100上的剩余厚度例如为10Å~30Å,以形成深沟隔离结构160。深沟隔离结构160包括第一介质层130和第二介质层140,且第一介质层130和衬底100以及第一介质层130和第二介质层140之间的界面清晰,界面缺陷少,能够降低包括半导体结构的CMOS图像传感器的暗电流,进而降低CMOS图像传感器的白像素,提高CMOS图像传感器的性能。在形成深沟隔离结构160后,可以继续在衬底100和深沟隔离结构160上形成滤色层和微透镜,进行背照式CMOS图像传感器的制作。
综上所述,本发明提供一种半导体结构的制作方法,本申请意想不到的技术效果是通过低温等离子体氧化工艺生成的牺牲氧化层的结构致密,有利于制作工艺的稳定性;通过界面修复处理,在氧化过程中,能够与刻蚀产生的细纹、锯齿状形貌或部分凸起等界面缺陷进行反应,并通过刻蚀去除,能够确保深沟槽的底部和侧壁的界面平整,修复刻蚀损伤,减少界面缺陷;能够确保后续的第一介质层与衬底完全接触,避免第二介质层通过缺陷处与衬底接触,减少暗电流的产生;调整第一介质层的沉积过程,改善第一介质层的覆盖性,并能够满足不同尺寸的深沟隔离结构制备需求,以满足不同尺寸的CMOS图像传感器的制作需求;通过第一介质层的退火处理,提高第一介质层的致密性和减少界面陷阱密度,有助于后续在第一介质层表面形成的第二介质层,从而提高隔离效果;形成的深沟隔离结构为多层结构,多层结构之间的界面清晰,接触性良好,能够降低包括半导体结构的CMOS图像传感器的暗电流和白像素,提高CMOS图像传感器的性能。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种半导体结构的制作方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成结构层;
在所述衬底远离所述结构层一侧的表面上形成牺牲氧化层;
刻蚀部分所述牺牲氧化层和部分所述衬底,形成深沟槽;
界面修复处理所述深沟槽,并去除所述牺牲氧化层;
通过原子层沉积在所述衬底以及所述深沟槽的底部和侧壁上形成第一介质层;
所述第一介质层在氮气和氢气的氛围下进行退火处理;
在所述第一介质层上形成第二介质层;以及
在所述第二介质层上沉积绝缘介质;
其中,所述界面修复处理包括以下步骤:
将带有所述深沟槽的所述衬底放入反应腔室内;
在预设温度下向所述反应腔室内,通入强氧化气体,以在所述深沟槽的侧面和底部形成氧化层,所述预设温度为20℃~30℃;
所述氧化层和所述牺牲氧化层通过湿法刻蚀去除;以及
重复氧化和湿法刻蚀至预设次数。
2.根据权利要求1所述的半导体结构的制作方法,其特征在于,所述强氧化气体包括臭氧,所述湿法刻蚀的刻蚀液包括稀氢氟酸。
3.根据权利要求1所述的半导体结构的制作方法,其特征在于,所述第一介质层的形成过程包括以下步骤:
将带有所述深沟槽的所述衬底放入沉积腔室内;
向所述沉积腔室内通入第一预设时间的前驱体;
通入稳定气体进行吹扫,且吹扫时间为第一吹扫时间;
向所述沉积腔室内通入反应气体进行反应;
通入所述稳定气体进行吹扫,且吹扫时间为第二吹扫时间;以及
重复上述步骤,形成预设厚度的所述第一介质层。
4.根据权利要求3所述的半导体结构的制作方法,其特征在于,所述第二吹扫时间大于所述第一吹扫时间。
5.根据权利要求1所述的半导体结构的制作方法,其特征在于,所述制作方法还包括在形成所述第一介质层后,对所述第一介质层进行退火处理。
6.根据权利要求5所述的半导体结构的制作方法,其特征在于,所述第一介质层在氮气和氢气的混合气体的氛围下进行退火。
7.根据权利要求1所述的半导体结构的制作方法,其特征在于,所述第二介质层包括第一高介电层和第二高介电层,所述第一高介电层形成在所述第一介质层上,所述第二高介电层形成在所述第一高介电层上,且所述第二高介电层的厚度大于所述第一高介电层的厚度。
8.根据权利要求1所述的半导体结构的制作方法,其特征在于,所述绝缘介质内形成空气间隙,所述空气间隙的顶部与所述衬底的表面齐平,或低于所述衬底的表面。
CN202311061699.8A 2023-08-23 2023-08-23 一种半导体结构的制作方法 Active CN116779544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311061699.8A CN116779544B (zh) 2023-08-23 2023-08-23 一种半导体结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311061699.8A CN116779544B (zh) 2023-08-23 2023-08-23 一种半导体结构的制作方法

Publications (2)

Publication Number Publication Date
CN116779544A CN116779544A (zh) 2023-09-19
CN116779544B true CN116779544B (zh) 2023-11-28

Family

ID=87986295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311061699.8A Active CN116779544B (zh) 2023-08-23 2023-08-23 一种半导体结构的制作方法

Country Status (1)

Country Link
CN (1) CN116779544B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153855B (zh) * 2023-10-30 2024-03-01 合肥晶合集成电路股份有限公司 一种背照式图像传感器的半导体结构及其制作方法
CN117238840B (zh) * 2023-11-14 2024-02-27 合肥晶合集成电路股份有限公司 背照式图像传感器及制备方法、深沟槽隔离结构制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635271A (zh) * 2009-06-09 2010-01-27 上海宏力半导体制造有限公司 一种浅沟槽隔离结构的制作方法
CN102412141A (zh) * 2011-11-14 2012-04-11 上海华虹Nec电子有限公司 一种去除深沟槽内氧化膜残留的方法
CN104979370A (zh) * 2015-07-20 2015-10-14 格科微电子(上海)有限公司 具有深沟槽隔离结构的背照式图像传感器的形成方法
CN107481968A (zh) * 2016-06-07 2017-12-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法及半导体器件和电子装置
CN108258001A (zh) * 2018-01-26 2018-07-06 德淮半导体有限公司 图像传感器及其制造方法
CN108346570A (zh) * 2018-01-24 2018-07-31 中芯集成电路(宁波)有限公司 一种半导体器件的制作方法
CN111834287A (zh) * 2020-08-18 2020-10-27 上海华力微电子有限公司 深沟槽隔离结构的制备方法及半导体结构
CN111883476A (zh) * 2020-09-18 2020-11-03 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的形成方法及半导体器件的形成方法
CN114121776A (zh) * 2022-01-26 2022-03-01 晶芯成(北京)科技有限公司 一种半导体隔离结构的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728570B2 (en) * 2015-11-09 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation fabrication for BSI image sensor
US12062679B2 (en) * 2021-04-27 2024-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for image sensor
WO2023140838A1 (en) * 2022-01-20 2023-07-27 Applied Materials, Inc. Methods for forming deep trench isolation structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635271A (zh) * 2009-06-09 2010-01-27 上海宏力半导体制造有限公司 一种浅沟槽隔离结构的制作方法
CN102412141A (zh) * 2011-11-14 2012-04-11 上海华虹Nec电子有限公司 一种去除深沟槽内氧化膜残留的方法
CN104979370A (zh) * 2015-07-20 2015-10-14 格科微电子(上海)有限公司 具有深沟槽隔离结构的背照式图像传感器的形成方法
CN107481968A (zh) * 2016-06-07 2017-12-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法及半导体器件和电子装置
CN108346570A (zh) * 2018-01-24 2018-07-31 中芯集成电路(宁波)有限公司 一种半导体器件的制作方法
CN108258001A (zh) * 2018-01-26 2018-07-06 德淮半导体有限公司 图像传感器及其制造方法
CN111834287A (zh) * 2020-08-18 2020-10-27 上海华力微电子有限公司 深沟槽隔离结构的制备方法及半导体结构
CN111883476A (zh) * 2020-09-18 2020-11-03 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的形成方法及半导体器件的形成方法
CN114121776A (zh) * 2022-01-26 2022-03-01 晶芯成(北京)科技有限公司 一种半导体隔离结构的制造方法

Also Published As

Publication number Publication date
CN116779544A (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
CN116779544B (zh) 一种半导体结构的制作方法
KR100761829B1 (ko) 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
US10770542B2 (en) Isolation structure, semiconductor device having the same, and method for fabricating the isolation structure
CN115831988B (zh) 用于图像传感器的深沟槽隔离结构
CN116230529A (zh) 一种半导体结构的制造方法
KR100670538B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
CN107425018B (zh) 一种半导体器件的制造方法
US20230082312A1 (en) Image Sensor Pixel with Deep Trench Isolation Structure
KR20000015161A (ko) 반도체 소자의 트렌치 형성 방법
CN114725147B (zh) 一种图像传感器及其制造方法
KR20000073114A (ko) 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
CN114883353A (zh) 一种图像传感器及其制造方法
CN108666333A (zh) 减少背照式图像传感器暗电流的方法
CN117153855B (zh) 一种背照式图像传感器的半导体结构及其制作方法
CN116207120B (zh) 一种图像传感器及其制作方法
CN117637597B (zh) 一种半导体结构的制作方法
CN115513241A (zh) 一种图像传感器及其制作方法
US12087813B2 (en) Deep trench isolation with field oxide
CN1444264A (zh) 微浅绝缘沟槽结构制备法
KR100444310B1 (ko) 반도체소자의소자분리막제조방법
US20240178055A1 (en) Insulating trench manufacturing
US20240030258A1 (en) Semiconductor isolation structures and methods of forming the same
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
TW202349458A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant