CN116721916A - 5纳米芯片制造的直接蚀刻方法 - Google Patents

5纳米芯片制造的直接蚀刻方法 Download PDF

Info

Publication number
CN116721916A
CN116721916A CN202310844354.3A CN202310844354A CN116721916A CN 116721916 A CN116721916 A CN 116721916A CN 202310844354 A CN202310844354 A CN 202310844354A CN 116721916 A CN116721916 A CN 116721916A
Authority
CN
China
Prior art keywords
etching
wafer
chip
etching mask
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310844354.3A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Chuangxiao New Technology Development Co ltd
Original Assignee
Shanghai Chuangxiao New Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Chuangxiao New Technology Development Co ltd filed Critical Shanghai Chuangxiao New Technology Development Co ltd
Priority to CN202310844354.3A priority Critical patent/CN116721916A/zh
Publication of CN116721916A publication Critical patent/CN116721916A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种5纳米芯片制造的直接蚀刻方法，涉及芯片设计及制造。本发明的方案是：按5nm蚀刻线宽设计芯片版图，设计蚀刻掩模版后，用激光直写光刻机刻出蚀刻掩模版；晶圆准备好后将蚀刻掩模版紧靠晶圆上表面，用等离子体进行干法蚀刻；蚀刻结束后移去蚀刻掩模版，清洁晶圆，进行后续常规的芯片制造步骤(离子注入、形成完整的晶圆结构、芯片封测)。蚀刻掩模版包括聚甲基丙烯酸甲酯(PMMA)涂层和金属钛板，金属钛板做成朝上的盘子形状，在盘状边沿均匀设置安装孔，金属钛板中间的圆盘部分两面涂覆聚甲基丙烯酸甲酯(PMMA)涂层，固化在金属钛板上。本发明不用EUV光刻机或DUV光刻机，不需要光刻过程，直接蚀刻就可以制造5纳米芯片。

Description

5纳米芯片制造的直接蚀刻方法
技术领域
本发明属于芯片设计及制造领域，具体涉及5纳米尺寸精度芯片(简称5nm芯片，下同)的基于直接蚀刻的一种制造方法及相关设计。
背景技术
5nm芯片属于高端芯片，制造过程十分复杂，目前采用光刻工艺，主要步骤大致如下：
(1)光刻掩膜版加工，掩模上承载有设计图形(设计版图上着色的地方)。
(2)清洗硅片晶圆，清洗后晶圆上面部分是氧化层，下面部分是硅衬底。
(3)对整个硅衬底注入少量的P型物质(或别的物质)，成为P型硅衬底。
(4)涂覆光刻胶，用于保护晶圆和转移光刻掩膜版上的图形。
(5)软烘干(前烘)，蒸发光刻胶中的溶剂，使光刻胶变薄。
(6)在晶圆上方放置掩膜板，光刻对准。
(7)用光刻机对光刻胶曝光，EUV紫外线透过光刻掩模版照射光刻胶。光刻掩模版保护光刻胶不要求被光刻(曝光)的地方。
(8)用显影液对光刻胶显影，光刻胶曝光区域的光刻胶被移去，得到多条沟槽，光刻掩膜版上的图形被转移到光刻胶上。
(9)硬烘干(坚膜)，除去光刻胶中剩余的溶剂，增强光刻胶对晶圆的附着力，提高光刻胶的抗蚀性能，并修正光刻胶图形的边缘轮廓。
(10)对晶圆进行蚀刻，把暴露出来的氧化层洗掉，露出硅层，得到多条沟槽，光刻胶上的图形被转移到晶圆上。光刻胶在蚀刻过程中起蚀刻掩膜版的作用。
(11)去除剩余光刻胶，得到准备注入的晶圆。
(12)在晶圆沟槽处离子注入N型物质，得到N－井。
(13)全部或部分重复步骤3～12，得到P－井，场效应管就已经做出来了，这是芯片的最基本结构。
(14)全部或部分重复步骤3～13，在晶圆最底层的衬底上生成多个P、N类半导体。
(15)全部或部分重复步骤3～14，形成晶圆的多层结构。
(16)晶圆测试、研磨，芯片封装、测试。
上述16个主要步骤中，步骤(1)是掩模版加工，步骤(2)～(3)是晶圆准备的过程，步骤(4)～(9)是光刻过程，步骤(10)是蚀刻，步骤(11)是去除剩余光刻胶，步骤(12)是离子注入，步骤(13)～(15)是形成完整的晶圆结构，步骤(16)是产品芯片封测的过程。因此，5nm芯片的常规制造过程可以进一步简化概括为：
Ⅰ掩膜版加工
Ⅱ晶圆准备
Ⅲ光刻
Ⅳ蚀刻
Ⅴ去除剩余光刻胶
Ⅵ离子注入
Ⅶ形成完整的晶圆结构
Ⅷ芯片封测
上述5nm芯片制造工艺，需要使用5nm精度EUV光刻机和5nm精度光刻胶，它们属于高端设备和材料，不仅价格昂贵，而且被个别西方国家垄断。这是现有技术的缺点。
我国目前能设计5nm芯片，拥有28nm精度的DUV光刻机，能生产低端光刻胶，能买到中端光刻胶，能生产28nm芯片。我国(中科院、哈尔滨工业大学)目前拥有5nm精度激光直写光刻机，可用于加工掩膜版(光刻掩模版、蚀刻掩模版)，比如钛板。我国(北京华卓精科)芯片套刻精度约为1.7nm。中微半导体的5nm等离子体刻蚀机通过台积电验证，已用于5nm制程生产线。这是我国目前拥有的芯片制造条件。
发明内容
本发明目的在于，针对背景技术的缺点，基于我国目前拥有的芯片制造条件，提供一种不需要光刻过程的、在我国能实现的5nm芯片制造方法。
本发明的技术方案是：按5nm蚀刻线宽设计芯片版图，设计蚀刻掩模版后，用激光直写光刻机刻出蚀刻掩模版；晶圆准备好后将蚀刻掩模版紧靠晶圆上表面，用等离子体进行干法蚀刻；蚀刻结束后移去蚀刻掩模版，清洁晶圆，进行后续常规的芯片制造步骤(离子注入、形成完整的晶圆结构、芯片封测)。
本方案中，芯片版图的设计比例为1:1，不需要像常规设计一样考虑光刻机要求的放大倍数。
芯片设计要满足芯片制造厂提供的DRC设计规则、天线效应规则、CMP填充规则、双通孔填充规则等制造限制条件，也要满足掩模版制造厂提供的掩膜规则的要求。这条通用要求也适用于5nm芯片的设计。由于5nm芯片制造的要求非常高、难度相当大，设计师更应当结合制造厂的实际情况开展设计。
为保证蚀刻掩模版起到蚀刻遮挡板的作用，掩模版与晶圆上表面应零间隙靠紧。为此，掩模版做成朝上的盘子形状，在盘状边沿设置安装孔，在晶圆工作台上设置对应固定杆，通过Ω型卡环及紧固螺栓将掩模版固定在固定杆上，通过掩模版、上Ω型卡环及其紧固螺栓的重力来压紧晶圆。因此，蚀刻掩模版需要特殊设计。
蚀刻掩模版的材料为金属钛，上下两面涂覆聚甲基丙烯酸甲酯(PMMA)。聚甲基丙烯酸甲酯(PMMA)涂层固化在金属钛板上后，再进行激光直写式刻写。
蚀刻掩模版用国产5nm精度激光直写光刻机进行刻写，不用光刻机加光刻胶的光刻方法，也不用电子束刻写方法。
本方案的关键是蚀刻掩膜版要耐等离子体的蚀刻，钛与聚甲基丙烯酸甲酯(PMMA)的复合板有良好的耐等离子体蚀刻性能。如果掩模版被轻微蚀刻，也不影响其功能，毕竟蚀刻结束后要移去蚀刻掩模版。
作为备选，二氧化钛或陶瓷板，或者它们与聚甲基丙烯酸甲酯(PMMA)的复合板，可以代替钛板与聚甲基丙烯酸甲酯(PMMA)的复合板。二氧化钛和陶瓷板耐等离子体蚀刻的性能均优于钛板。
本方案中，晶圆结构中不同层的蚀刻掩模版，定位基准是一样的。各层掩模版都依靠重力压紧下面已加工的晶圆，通过Ω型卡环及紧固螺栓固定在同样的固定杆上，只是高度位置有不同。
本发明的效果是：不用EUV光刻机或DUV光刻机，不需要光刻过程，就可以制造5nm芯片，以我国目前拥有的芯片制造条件就能实现5nm芯片的制造，其社会意义和经济价值不言而喻。
附图说明
图1是直接蚀刻方法的流程图；
图2是直接蚀刻示意图；
图中：1晶圆工作台，2晶圆，3固定杆，4下Ω型卡环，5蚀刻掩膜版，6紧固螺栓，7上Ω型卡环，8蚀刻等离子体。
图3是直接蚀刻示意图局部放大图I；
图中：1晶圆工作台，2-1晶圆底部P型硅基底，2-2晶圆上部氧化硅，5-1聚甲基丙烯酸甲酯(PMMA)涂层，5-2金属钛板，8蚀刻等离子体。
具体实施方式
下面是本发明的最佳实施例。
如图1所示，本发明的实施流程(主要步骤)如下：
第1步，按5nm蚀刻线宽设计版图。
第2步，设计蚀刻掩模版。
第3步，加工蚀刻掩模版。
第4步，晶圆准备。
第5步，蚀刻掩模版紧靠晶圆上表面。
第6步，用等离子体进行干法蚀刻。
第7步，移去蚀刻掩模版。
第8步，清洁晶圆。
第9步，后续常规芯片制造步骤。
如图2所示，本发明实施的时候，将晶圆(2)放在晶圆工作台(1)上，蚀刻掩膜版(5)靠在晶圆(2)上，通过Ω型卡环(4、7)及紧固螺栓(6)将蚀刻掩模版(5)固定在固定杆(3)上，通过蚀刻掩模版(5)、上Ω型卡环(7)及其紧固螺栓(6)的重力来压紧晶圆，用等离子体(8)进行干法蚀刻。固定杆(3)焊接或粘结在晶圆工作台(1)上。
图3是图2的局部放大图I，将晶圆(2)细分为晶圆底部P型硅基底(2-1)和晶圆上部氧化硅(2-2)，将蚀刻掩膜版(5)细分为聚甲基丙烯酸甲酯(PMMA)涂层(5-1)和金属钛板(5-2)，标出了蚀刻掩膜版(5)上沟槽(通孔)的宽度5nm。
流程第1步中，纳米芯片设计要满足芯片制造厂提供的DRC设计规则、天线效应规则、CMP填充规则、双通孔填充规则等制造限制条件，也要满足掩模版制造厂提供的掩膜规则的要求。设计版图中，着色部分(蚀刻部分)的宽度为5nm，非着色部分的宽度不宜小于5nm，优选6nm。
流程第2步中，蚀刻掩模版(5)的结构如图3所示，包括聚甲基丙烯酸甲酯(PMMA)涂层(5-1)和金属钛板(5-2)。金属钛板(5-2)做成朝上的盘子形状，在盘状边沿均匀设置安装孔，金属钛板(5-2)中间的圆盘部分两面涂覆聚甲基丙烯酸甲酯(PMMA)涂层(5-1)，固化在金属钛板(5-2)上。
流程第3步中，先将金属钛板(5-2)压成所需形状，接着钻出(或刻出)安装孔，然后上下两面涂覆聚甲基丙烯酸甲酯(PMMA)涂层(5-1)，等聚甲基丙烯酸甲酯(PMMA)涂层(5-1)固化后，用国产5nm精度激光直写光刻机刻写蚀刻掩模版(5)。
流程第4步中，晶圆准备主要包括清洗硅片晶圆、对整个硅衬底注入少量的P型物质(或别的物质)。清洗硅片晶圆的基本步骤是“化学清洗—漂洗—烘干”，清洗后晶圆上面部分是氧化层(2-2)，下面部分是硅衬底。对整个硅衬底注入少量的P型物质通常采用化学或物理沉积的方法，沉积成为P型硅衬底(2-1)。
流程第5步中，先将下Ω型卡环(4)及其紧固螺栓(6)套进固定杆(3)，再通过安装孔将蚀刻掩模版(5)穿过固定杆(3)，接着将上Ω型卡环(7)及其紧固螺栓(6)套进固定杆(3)。依靠重力压紧晶圆后，先拧紧上Ω型卡环(7)的紧固螺栓(6)，限制蚀刻掩模版(5)向上移动；然后将下Ω型卡环(4)顶住蚀刻掩模版(5)的下表面，拧紧其紧固螺栓(6)，限制蚀刻掩模版(5)向下移动。
流程第6步中，等离子体干法蚀刻中最常用的蚀刻气体是四氟化碳，也可以采用八氟丙烷、三氟甲烷等。
流程第7步中，先拧松上Ω型卡环(7)的紧固螺栓(6)，取出上Ω型卡环(7)及其紧固螺栓(6)，然后移去蚀刻掩模版(5)。下Ω型卡环(4)及其紧固螺栓(6)不用取出，继续用于上层蚀刻掩模版的限位，移走的蚀刻掩模版清洗后可用于下一个晶圆的制造。
流程第8步中，晶圆清洁的方法可以是去离子水清洗、惰性气体吹扫，或者是两种方法的综合应用。
流程第9步中，后续常规芯片制造步骤主要包括离子注入、形成完整的晶圆结构、芯片封测，和28nm芯片的相关制造步骤一样。
关于本实施例，进一步说明如下：
蚀刻掩模版与晶圆上表面的间隙：要求间隙为零，保证蚀刻等离子无法冲击或溅入进去。可以通过重力设计来控制，最好让掩模版下表面的聚甲基丙烯酸甲酯(PMMA)涂层产生微量的弹性变形。
已加工晶圆的挤压变形：紧固蚀刻掩模版的时候不能使已加工的晶圆产生挤压变形。可以事先通过重力设计来控制，事后用电子显微镜进行检测。
移去蚀刻掩模版后清洁晶圆：要求不对已加工的晶圆产生腐蚀及任何损伤，不发生化学或物理反应，没有残留并保持干燥。这些可以事先通过理论分析进行避免，事后用电子显微镜进行检测，通过多次清洁来保证。
套刻精度：一般而言套准容差大约是关键尺寸(这里是5nm)的三分之一，我国(北京华卓精科)芯片套刻精度约为1.7nm，可以满足要求。
基于本实施例可能有的部分变化，即其它实施例，简介如下：
作为备选，二氧化钛或陶瓷板，或者它们与聚甲基丙烯酸甲酯(PMMA)的复合板，可以代替钛板与聚甲基丙烯酸甲酯(PMMA)的复合板。二氧化钛和陶瓷板耐等离子体蚀刻的性能均优于钛板。
上面所描述的实施例是本发明专利的部分实施例，而不是全部的实施例。基于本发明专利中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，包括技术上的简单修改、等同替换或简化，都属于本发明专利保护的范围。

Claims (4)

1.一种5纳米(nm)芯片制造的直接蚀刻方法,实施流程是：
第1步，按5nm蚀刻线宽设计版图。
第2步，设计蚀刻掩模版。
第3步，加工蚀刻掩模版。
第4步，晶圆准备。
第5步，蚀刻掩模版紧靠晶圆上表面。
第6步，用等离子体进行干法蚀刻。
第7步，移去蚀刻掩模版。
第8步，清洁晶圆。
第9步，后续常规芯片制造步骤。
2.如权利要求1所述的5纳米芯片制造的直接蚀刻方法，其特征在于：蚀刻掩模版包括聚甲基丙烯酸甲酯(PMMA)涂层和金属钛板，金属钛板做成朝上的盘子形状，在盘状边沿均匀设置安装孔，金属钛板中间的圆盘部分两面涂覆聚甲基丙烯酸甲酯(PMMA)涂层，固化在金属钛板上。
3.如权利要求1所述的5纳米芯片制造的直接蚀刻方法，其特征在于：先将下Ω型卡环及其紧固螺栓套进固定杆，再通过安装孔将蚀刻掩模版穿过固定杆，接着将上Ω型卡环及其紧固螺栓套进固定杆。依靠重力压紧晶圆后，先拧紧上Ω型卡环的紧固螺栓，限制蚀刻掩模版向上移动；然后将下Ω型卡环顶住蚀刻掩模版的下表面，拧紧其紧固螺栓，限制蚀刻掩模版向下移动。
4.如权利要求1所述的5纳米芯片制造的直接蚀刻方法，其特征在于：二氧化钛或陶瓷板，或者它们与聚甲基丙烯酸甲酯(PMMA)的复合板，可以代替钛板与聚甲基丙烯酸甲酯(PMMA)的复合板。
CN202310844354.3A 2023-07-11 2023-07-11 5纳米芯片制造的直接蚀刻方法 Pending CN116721916A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310844354.3A CN116721916A (zh) 2023-07-11 2023-07-11 5纳米芯片制造的直接蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310844354.3A CN116721916A (zh) 2023-07-11 2023-07-11 5纳米芯片制造的直接蚀刻方法

Publications (1)

Publication Number Publication Date
CN116721916A true CN116721916A (zh) 2023-09-08

Family

ID=87875188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310844354.3A Pending CN116721916A (zh) 2023-07-11 2023-07-11 5纳米芯片制造的直接蚀刻方法

Country Status (1)

Country Link
CN (1) CN116721916A (zh)

Similar Documents

Publication Publication Date Title
US7479233B2 (en) Mask blank for charged particle beam exposure, method of forming mask blank and mask for charged particle beam exposure
CN101859065B (zh) 减轻双曝光工艺中的抗蚀剂图案关键尺寸变化的方法
KR20170135896A (ko) 듀얼 주파수 용량성 결합 플라즈마(ccp)를 사용한 euv 내성이 있는 트렌치 및 홀 패터닝
CN108073035A (zh) 一种光刻掩膜版和光刻掩膜版缺陷的修复方法
CN1320601C (zh) 电子装置的制造方法
CN102656516A (zh) 光掩模坯料及光掩模的制造方法
DE102006056598A1 (de) Halbleitersubstrat mit einer Schutzschicht auf der Substratrückseite
US9711420B1 (en) Inline focus monitoring
CN106910696B (zh) 图形光罩连接孔缺陷检查测试结构及方法
CN116721916A (zh) 5纳米芯片制造的直接蚀刻方法
US20220077136A1 (en) Method for fabricating semiconductor structure with strengthened patterns
CN116825617A (zh) 5纳米芯片制造的反图双重曝光方法
CN117198863A (zh) 5纳米芯片制造的纳米浇注方法
US20040171275A1 (en) Semiconductor device and a fabrication method thereof
CN111710617A (zh) 半导体结构的检测方法及半导体结构
US6627363B1 (en) Utilizing vacuum ultraviolet (VUV) exposure to remove halos of carbon deposition in clear reticle repair
US20110027699A1 (en) Reducing ion migration of absorber materials of lithography masks by chromium passivation
JP3752151B2 (ja) フォトレジスト・マスクにおける現像に関連する欠陥を除去する方法
CN112394614A (zh) 掩膜版、掩膜版缺陷修复方法、掩膜版的使用方法以及半导体结构
US20100105207A1 (en) Method for forming fine pattern of semiconductor device
CN111834201A (zh) 半导体工艺方法
US20080241756A1 (en) Enhancing lithography for vias and contacts by using double exposure based on line-like features
US8533638B2 (en) Post-optical proximity correction photoresist pattern collapse rule
Nash et al. High-accuracy defect-free x-ray mask technology
US11099477B2 (en) Photomask and method of repairing photomask

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination