CN117198863A - 5纳米芯片制造的纳米浇注方法 - Google Patents
5纳米芯片制造的纳米浇注方法 Download PDFInfo
- Publication number
- CN117198863A CN117198863A CN202310844025.9A CN202310844025A CN117198863A CN 117198863 A CN117198863 A CN 117198863A CN 202310844025 A CN202310844025 A CN 202310844025A CN 117198863 A CN117198863 A CN 117198863A
- Authority
- CN
- China
- Prior art keywords
- injection mold
- wafer
- pouring
- manufacturing
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000002347 injection Methods 0.000 claims abstract description 66
- 239000007924 injection Substances 0.000 claims abstract description 66
- 238000005266 casting Methods 0.000 claims abstract description 51
- 239000003292 glue Substances 0.000 claims abstract description 33
- 238000001746 injection moulding Methods 0.000 claims abstract description 25
- 238000013461 design Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000005484 gravity Effects 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 239000007788 liquid Substances 0.000 claims abstract description 4
- 235000012431 wafers Nutrition 0.000 claims description 71
- 150000001875 compounds Chemical class 0.000 claims description 16
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 12
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 12
- -1 Polytetrafluoroethylene Polymers 0.000 claims description 6
- 239000012778 molding material Substances 0.000 claims description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 4
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 abstract description 12
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 239000000126 substance Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 210000002381 plasma Anatomy 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- QYSGYZVSCZSLHT-UHFFFAOYSA-N octafluoropropane Chemical compound FC(F)(F)C(F)(F)C(F)(F)F QYSGYZVSCZSLHT-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229960004065 perflutren Drugs 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
本发明提供一种5纳米芯片制造的纳米浇注方法,涉及芯片设计及制造。本发明的方案是:按5nm蚀刻线宽逆向设计版图(得到反图),设计注模;然后用激光直写光刻机加工注模;将注模放在晶圆上,紧靠晶圆上表面;接着从注模上方注入浇注胶,浇注胶高度与注模上表面齐平或略低;等浇注胶凝固后,提升注模,浇注胶与注模脱离,移走注模,得到蚀刻掩模;用等离子体进行干法蚀刻后,进行后续常规的芯片制造步骤(去除浇注胶、离子注入、形成完整的晶圆结构、芯片封测)。浇注时将常压150℃的液态浇注胶倒入注模,依靠重力自然流入注模与晶圆上表面形成的空间。本发明不需要光刻过程,浇注蚀刻掩模后按常规制造步骤就可以制造5纳米芯片。
Description
技术领域
本发明属于芯片设计及制造领域,具体涉及5纳米尺寸精度芯片(简称5nm芯片,下同)的基于纳米浇注的一种制造方法及相关设计。
背景技术
5nm芯片属于高端芯片,制造过程十分复杂,目前采用光刻工艺,主要步骤大致如下:
(1)光刻掩膜版加工,掩模上承载有设计图形(设计版图上着色的地方)。
(2)清洗硅片晶圆,清洗后晶圆上面部分是氧化层,下面部分是硅衬底。
(3)对整个硅衬底注入少量的P型物质(或别的物质),成为P型硅衬底。
(4)涂覆光刻胶,用于保护晶圆和转移光刻掩膜版上的图形。
(5)软烘干(前烘),蒸发光刻胶中的溶剂,使光刻胶变薄。
(6)在晶圆上方放置掩膜板,光刻对准。
(7)用光刻机对光刻胶曝光,EUV紫外线透过光刻掩模版照射光刻胶。光刻掩模版保护光刻胶不要求被光刻(曝光)的地方。
(8)用显影液对光刻胶显影,光刻胶曝光区域的光刻胶被移去,得到多条沟槽,光刻掩膜版上的图形被转移到光刻胶上。
(9)硬烘干(坚膜),除去光刻胶中剩余的溶剂,增强光刻胶对晶圆的附着力,提高光刻胶的抗蚀性能,并修正光刻胶图形的边缘轮廓。
(10)对晶圆进行蚀刻,把暴露出来的氧化层洗掉,露出硅层,得到多条沟槽,光刻胶上的图形被转移到晶圆上。光刻胶在蚀刻过程中起蚀刻掩膜版的作用。
(11)去除剩余光刻胶,得到准备注入的晶圆。
(12)在晶圆沟槽处离子注入N型物质,得到N-井。
(13)全部或部分重复步骤3~12,得到P-井,场效应管就已经做出来了,这是芯片的最基本结构。
(14)全部或部分重复步骤3~13,在晶圆最底层的衬底上生成多个P、N类半导体。
(15)全部或部分重复步骤3~14,形成晶圆的多层结构。
(16)晶圆测试、研磨,芯片封装、测试。
上述16个主要步骤中,步骤(1)是掩模版加工,步骤(2)~(3)是晶圆准备的过程,步骤(4)~(9)是光刻过程,步骤(10)是蚀刻,步骤(11)是去除剩余光刻胶,步骤(12)是离子注入,步骤(13)~(15)是形成完整的晶圆结构,步骤(16)是产品芯片封测的过程。因此,5nm芯片的常规制造过程可以进一步简化概括为:
Ⅰ掩膜版加工
Ⅱ晶圆准备
Ⅲ光刻
Ⅳ蚀刻
Ⅴ去除剩余光刻胶
Ⅵ离子注入
Ⅶ形成完整的晶圆结构
Ⅷ芯片封测
上述5nm芯片制造工艺,需要使用5nm精度EUV光刻机和5nm精度光刻胶,它们属于高端设备和材料,不仅价格昂贵,而且被垄断。这是现有技术的缺点。
发明内容
本发明目的在于,针对背景技术的缺点,提供一种不需要光刻过程的5nm芯片制造方法。
本发明的技术方案是:按5nm蚀刻线宽逆向设计版图(得到反图),设计注模;然后,用激光直写光刻机加工注模;将注模放在晶圆上,紧靠晶圆上表面;接下来从注模上方注入浇注胶,浇注胶高度与注模上表面齐平或略低;等浇注胶凝固后,提升注模,浇注胶与注模脱离,移走注模,得到蚀刻掩模;用等离子体进行干法蚀刻后,进行后续常规的芯片制造步骤(去除浇注胶、离子注入、形成完整的晶圆结构、芯片封测)。
本方案中,芯片版图的设计比例为1:1,不需要像常规设计一样考虑光刻机要求的放大倍数。版图为逆向设计,将原本不需要蚀刻(曝光)部分着色,将原本需要蚀刻(曝光)部分不着色。
芯片设计要满足芯片制造厂提供的DRC设计规则、天线效应规则、CMP填充规则、双通孔填充规则等制造限制条件,也要满足注模制造厂提供的注模规则的要求。这条通用要求也适用于5nm芯片的设计。由于5nm芯片制造的要求非常高、难度相当大,设计师更应当结合制造厂的实际情况开展设计。
为保证注模起到浇注隔离的作用,注模与晶圆上表面应零间隙靠紧。为此,注模下表面应非常光滑,注模做成朝上的盘子形状,在盘状边沿设置安装孔,在晶圆工作台上设置对应固定杆,通过Ω型卡环及紧固螺栓将注模固定在固定杆上,通过注模、上Ω型卡环及其紧固螺栓的重力来压紧晶圆。因此,注模需要特殊设计。
注模的材料为增强聚四氟乙烯(PTFE),用国产5nm精度激光直写光刻机进行刻写,不用光刻机加光刻胶的光刻方法,也不用电子束刻写方法。
本方案的关键是浇注胶的注入与成型,注入速度不能太快,最好间断注入,避免产生气泡或空穴。在浇注胶凝固过程中,要求达到的效果是浇注胶变得密实,浇注胶与晶圆固定,浇注胶与注模松动。
优选地,浇注胶选用聚甲基丙烯酸甲酯(PMMA)。
本方案中,晶圆结构中不同层的注模,定位基准是一样的。各层注模都依靠重力压紧下面已加工的晶圆,通过Ω型卡环及紧固螺栓固定在同样的固定杆上,只是高度位置有不同。
本发明的效果是:不用EUV光刻机或DUV光刻机,不需要光刻过程,就可以制造5nm芯片。
附图说明
图1是纳米浇注方法的流程图;
图2是纳米浇注主要步骤示意图;
图中:1晶圆工作台,2晶圆,3固定杆,4下Ω型卡环,5注模,6紧固螺栓,7上Ω型卡环,8浇注胶,9蚀刻等离子体。
图a:注模紧靠晶圆上表面
图b:浇注过程
图c:浇注胶凝固后脱模
图d:干法蚀刻
图3是纳米浇注主要步骤示意图局部放大图I;
图中:1晶圆工作台,2-1晶圆底部P型硅基底,2-2晶圆上部氧化硅,5注模,8浇注胶。
图4是纳米浇注主要步骤示意图局部放大图II;
图中:1晶圆工作台,2-1晶圆底部P型硅基底,2-2晶圆上部氧化硅,8浇注胶,9蚀刻等离子体。
具体实施方式
下面是本发明的最佳实施例。
如图1所示,本发明的实施流程(主要步骤)如下:
第1步,按5nm蚀刻线宽逆向设计版图。
第2步,设计注模。
第3步,加工注模。
第4步,晶圆准备。
第5步,注模紧靠晶圆上表面。
第6步,在晶圆上注入浇注胶。
第7步,浇注胶凝固。
第8步,移走注模。
第9步,用等离子体进行干法蚀刻。
第10步,后续常规芯片制造步骤。
本发明实施的时候,如图2中的图a所示,将晶圆(2)放在晶圆工作台(1)上,注模(5)靠在晶圆(2)上,通过Ω型卡环(4、7)及紧固螺栓(6)将蚀刻掩模版固定在固定杆(3)上,通过注模(5)、上Ω型卡环(7)及其紧固螺栓(6)的重力来压紧晶圆(2)。固定杆(3)焊接或粘结在晶圆工作台(1)上。
如图2中的图b所示,将液态浇注胶(8)倒入注模(5)中间下凹部分,浇注胶(8)依靠重力自然流入注模(5)与晶圆(2)上表面形成的空间,完成浇注过程。
如图2中的图c所示,浇注结束后,浇注胶(8)自然冷却、固化定型,然后拧松上Ω型卡环(7)的紧固螺栓(6),移去上Ω型卡环(7)及其紧固螺栓(6),提升注模(5)。
如图2中的图d所示,移去注模(5)后,用等离子体(9)对晶圆(2)进行干法蚀刻。其中,浇注胶(8)固化层起蚀刻掩模版的作用。
图3是图2的局部放大图I,将晶圆(2)细分为晶圆底部P型硅基底(2-1)和晶圆上部氧化硅(2-2),标出了浇注胶(8)固化层上沟槽(通孔)的宽度5nm。
图4是图2的局部放大图II,将晶圆(2)细分为晶圆底部P型硅基底(2-1)和晶圆上部氧化硅(2-2),标出了浇注胶(8)固化层上沟槽(通孔)的宽度5nm。
流程第1步中,纳米芯片设计要满足芯片制造厂提供的DRC设计规则、天线效应规则、CMP填充规则、双通孔填充规则等制造限制条件,也要满足注模制造厂提供的注模规则的要求。芯片版图的设计比例为1:1,版图为逆向设计(得到反图),将原本不需要蚀刻(曝光)部分着色,原本需要蚀刻(曝光)部分不着色;非着色部分(蚀刻部分)的宽度为5nm,着色部分的宽度不应小于5nm,优选6nm。
流程第2步中,注模(5)的结构如图2、图3所示,注模做成朝上的盘子形状,在盘状边沿均匀设置安装孔,中间下凹圆盘上刻出待转移图形的反图。注模材料为增强聚四氟乙烯(PTFE)。
流程第3步中,先将注模(5)压成所需形状,接着钻出(或刻出)安装孔;然后,用国产5nm精度激光直写光刻机在中间下凹圆盘上刻出设计版图上的图形。
流程第4步中,晶圆准备主要包括清洗硅片晶圆、对整个硅衬底注入少量的P型物质(或别的物质)。清洗硅片晶圆的基本步骤是“化学清洗—漂洗—烘干”,清洗后晶圆上面部分是氧化层(2-2),下面部分是硅衬底。对整个硅衬底注入少量的P型物质通常采用化学或物理沉积的方法,沉积成为P型硅衬底(2-1)。
流程第5步中,先将下Ω型卡环(4)及其紧固螺栓(6)套进固定杆(3),然后通过安装孔将注模(5)穿过固定杆(3)后靠在晶圆(2)上表面,接着将上Ω型卡环(7)及其紧固螺栓(6)套进固定杆(3)。依靠重力压紧晶圆后,先拧紧上Ω型卡环(7)的紧固螺栓(6),限制注模(5)向上移动;然后将下Ω型卡环(4)顶住注模(5)下表面,拧紧其紧固螺栓(6),限制注模(5)向下移动。
流程第6步中,在常压下,将150℃液态浇注胶(8)倒入注模(5)中间下凹部分,浇注胶(8)依靠重力自然流入注模(5)与晶圆(2)上表面形成的空间。浇注时多次间断倒入浇注胶(8),浇注胶高度与注模上表面齐平或略低。
流程第7步中,等浇注结束后,让浇注胶(8)自然冷却、固化定型。
流程第8步中,先拧松上Ω型卡环(7)的紧固螺栓(6),取出上Ω型卡环(7)及其紧固螺栓(6),接着缓慢提升注模(5),进行脱模,然后移走注模(5)。下Ω型卡环(4)及其紧固螺栓(6)不用取出,继续用于上层注模的限位,移走的注模清洗后可用于下一个晶圆的制造。
流程第9步中,等离子体干法蚀刻中最常用的蚀刻气体是四氟化碳,也可以采用八氟丙烷、三氟甲烷等。
流程第10步中,后续常规芯片制造步骤主要包括去除浇注胶、离子注入、形成完整的晶圆结构、芯片封测,和28nm芯片的相关制造步骤一样。
关于本实施例,进一步说明如下:
注模与晶圆上表面的间隙:要求间隙为零,或者足够小以至于浇注胶无法渗入。这要求注模下表面的光洁度很高(粗糙度数值很低),另外可以通过重力设计来控制。
已加工晶圆的挤压变形:紧固注模的时候不能使已加工的晶圆产生挤压变形,可以事先通过重力设计来控制,事后用电子显微镜进行检测。
注胶质量:浇注胶的注入与成型过程中,注入速度不能太快,应该间断注入,避免产生气泡或空穴。浇注胶的注入量应预先进行计算,注入时进行计量。
脱模效果:在浇注胶凝固及冷却过程中,要求达到的效果是浇注胶变得密实,浇注胶与晶圆粘结牢固,浇注胶与注模松动。提升注模的时候,不能划伤浇注胶层,更不能使浇注胶层变形。本实施例中,注模材料为增强聚四氟乙烯(PTFE),几乎不粘附任何物质。
套刻精度:一般而言套准容差大约是关键尺寸(这里是5nm)的三分之一,目前芯片套刻精度能够达到1.7nm,可以满足要求。
本方案中,晶圆结构中不同层的注模,定位基准是一样的。各层注模都依靠重力压紧下面已加工的晶圆,通过Ω型卡环及紧固螺栓固定在同样的固定杆上,只是高度位置有不同。
基于本实施例可能有的部分变化,即其它实施例,简介如下:
作为备选,在加工注模前,可以在注模中间部分增强聚四氟乙烯(PTFE)板材的上表面镀上(或粘结)一薄层金属铬(或金属钛),以增加注模中间部分的重量和刚度。
上面所描述的实施例是本发明专利的部分实施例,而不是全部的实施例。基于本发明专利中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,包括技术上的简单修改、等同替换或简化,都属于本发明专利保护的范围。
Claims (6)
1.一种5纳米(nm)芯片制造的纳米浇注方法,实施流程是:
第1步,按5nm蚀刻线宽逆向设计版图。
第2步,设计注模。
第3步,加工注模。
第4步,晶圆准备。
第5步,注模紧靠晶圆上表面。
第6步,在晶圆上注入浇注胶。
第7步,浇注胶凝固。
第8步,移走注模。
第9步,用等离子体进行干法蚀刻。
第10步,后续常规芯片制造步骤。
2.如权利要求1所述的5纳米芯片制造的纳米浇注方法,其特征在于:注模做成朝上的盘子形状,盘状边沿均匀设置安装孔,中间下凹圆盘上刻出设计版图上的图形。
3.如权利要求1所述的5纳米芯片制造的纳米浇注方法,其特征在于:注模材料为增强聚四氟乙烯(PTFE)。
4.如权利要求1所述的5纳米芯片制造的纳米浇注方法,其特征在于:常压下将150℃液态浇注胶(聚甲基丙烯酸甲酯(PMMA))倒入注模中间下凹圆盘,浇注胶依靠重力自然流入注模与晶圆上表面形成的空间。浇注时多次间断倒入浇注胶,浇注胶高度与注模上表面齐平或略低。
5.如权利要求1所述的5纳米芯片制造的纳米浇注方法,其特征在于:晶圆结构中不同层的注模,定位基准是一样的。各层注模都依靠重力压紧下面已加工的晶圆,通过Ω型卡环及紧固螺栓固定在同样的固定杆上,只是高度位置有不同。
6.如权利要求1所述的5纳米芯片制造的纳米浇注方法,其特征在于:在加工注模前,可以在注模中间部分增强聚四氟乙烯(PTFE)板材的上表面镀上(或粘结)一薄层金属铬(或金属钛),以增加注模中间部分的重量和刚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310844025.9A CN117198863A (zh) | 2023-07-11 | 2023-07-11 | 5纳米芯片制造的纳米浇注方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310844025.9A CN117198863A (zh) | 2023-07-11 | 2023-07-11 | 5纳米芯片制造的纳米浇注方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117198863A true CN117198863A (zh) | 2023-12-08 |
Family
ID=88982577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310844025.9A Pending CN117198863A (zh) | 2023-07-11 | 2023-07-11 | 5纳米芯片制造的纳米浇注方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117198863A (zh) |
-
2023
- 2023-07-11 CN CN202310844025.9A patent/CN117198863A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5244793B2 (ja) | 位置合せおよびフィーチャの成形に対してフレキシビリティが向上したナノインプリント技術 | |
JP4559719B2 (ja) | マスク設計における基板トポグラフィ補償:アンカー付きトポグラフィによる3dopc | |
JP2005508075A (ja) | リソグラフィックテンプレート | |
JP5426489B2 (ja) | テンプレートの製造方法 | |
EP1072954A2 (en) | Lithographic process for device fabrication | |
JP2009532908A (ja) | インプリント・リソグラフィ・システム | |
TWI604279B (zh) | 器件製造方法及用於器件製造方法中之圖案化器件 | |
US20110104867A1 (en) | Fabricating vias of different size of a semiconductor device by splitting the via patterning process | |
US20120266810A1 (en) | Planarization system for high wafer topography | |
KR20180024203A (ko) | 나노임프린트 리소그래피를 이용한 패턴 형성 방법 | |
US20110012297A1 (en) | Pattern transfer method | |
TW201732977A (zh) | 焦距監測方法 | |
Braun et al. | Panel Level Packaging–Where are the Technology Limits? | |
US8409456B2 (en) | Planarization method for high wafer topography | |
CN117198863A (zh) | 5纳米芯片制造的纳米浇注方法 | |
CN101263431B (zh) | 形成微电子衬底的可去除的边缘扩展元件的方法 | |
US11735577B2 (en) | Method for fabricating semiconductor structure with strengthened patterns | |
CN115298805A (zh) | 旋涂薄膜的平坦化 | |
CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
CN116721916A (zh) | 5纳米芯片制造的直接蚀刻方法 | |
CN116825617A (zh) | 5纳米芯片制造的反图双重曝光方法 | |
MacDonald et al. | Design and fabrication of highly complex topographic nano-imprint template for dual Damascene full 3-D imprinting | |
CN102866575B (zh) | 相移光掩模制作方法 | |
KR100866681B1 (ko) | 반도체 소자의 패턴 형성방법 | |
KR101777772B1 (ko) | 금속 마스터 몰드 제조방법 및 그 제조방법에 의해 제조된 마스터 몰드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |