CN116705096A - 数字切换活动感测 - Google Patents

Abstract

本公开涉及数字切换活动感测。时钟启用信号被收集且求和。同时启用的时钟启用信号的数目可表示系统内的切换活动，且可用作此类系统的电力管理、噪声管理等的指示。数字切换活动感测包含执行对与分组成多个锁存器子集的多个锁存器相关联的开放时钟门的量进行求和的操作。至少部分地基于对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作的结果来生成活动指示。

Description

数字切换活动感测

优先权信息

本申请要求2022年3月3日提交的第202241011523号印度临时申请的权益，所述临时申请的内容则以引用的方式并入本文中。

技术领域

本公开的实施例大体上涉及数字逻辑电路，且更具体地说，涉及数字切换活动感测。

背景技术

存储器系统可包含一或多个数字电路，所述一或多个数字电路可包含各种计时电路系统和各种锁存电路系统。一般来说，作为锁存电路系统的操作的部分，锁存电路系统从计时电路系统接收计时信号。

发明内容

在一个方面，本公开提供一种用于数字切换活动感测的方法，其包括：由第一电路系统执行对与多个锁存器相关联的开放时钟门的量进行求和的操作；基于对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作的结果而生成活动指示；以及将所述活动指示传送到第二电路系统以作为执行电力管理操作的部分。

在另一方面，本公开提供一种用于数字切换活动感测的方法，其包括：由第一加法器电路接收对应于第一触发器群组的开放时钟门的量的信息；由第二加法器电路接收对应于第二触发器群组的开放时钟门的量的信息；由第三加法器电路执行对所述第一触发器群组的开放时钟门的所述量和所述第二触发器群组的开放时钟门的所述量进行求和的操作；以及至少部分地基于对所述第一触发器群组的开放时钟门的所述量和所述第二触发器群组的开放时钟门的所述量进行求和的所述操作的结果来生成活动指示，其中所述活动指示用于执行电力管理操作。

在另一方面，本公开提供一种用于数字切换活动感测的设备，其包括：第一电路系统，其经配置以：执行对与分组成多个锁存器群组的多个锁存器相关联的开放时钟门的量进行求和的操作；至少部分地基于对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作的结果来生成活动指示，其中在对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作中使用来自所述锁存器的所述多个群组中的至少两个群组的锁存器；以及将所述活动指示传送到第二电路系统以作为电力管理操作的执行的部分，其中所述锁存器包括边沿触发锁存器或电平敏感锁存器。

在另一方面，本公开提供一种用于数字切换活动感测的设备，其包括：第一触发器群组，其耦合到第一加法器电路；第二触发器群组，其耦合到第二加法器电路；以及第三加法器电路，其耦合到所述第一加法器电路和所述第二加法器电路，其中：所述第一加法器电路经配置以：接收对应于与所述第一触发器群组相关联的开放时钟门的量的信息；以及执行对与所述第一触发器群组相关联的开放时钟门的所述量进行求和的操作，所述第二加法器电路经配置以：接收对应于与所述第二触发器群组相关联的开放时钟门的量的信息；以及执行对与所述第二触发器群组相关联的开放时钟门的所述量进行求和的操作，且所述第三加法器电路经配置以：接收对与所述第一触发器群组相关联的开放时钟门的所述量进行求和的所述操作的结果；接收对与所述第二触发器群组相关联的开放时钟门的所述量进行求和的所述操作的结果；执行对与所述第一触发器群组相关联的开放时钟门的所述量和与所述第二触发器群组相关联的开放时钟门的所述量进行求和的操作；以及至少部分地基于对与所述第一触发器群组相关联的开放时钟门的所述量和与所述第二触发器群组相关联的开放时钟门的所述量进行求和的所述操作的所述结果来生成活动指示，其中所述活动指示用于执行电力管理操作。

附图说明

根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。

图1说明根据本公开的一些实施例的用于数字切换活动感测的实例系统。

图2说明根据本公开的一些实施例的用于数字切换活动感测的另一实例系统。

图3说明根据本公开的一些实施例的耦合到电力管理电路系统以进行数字切换活动感测的实例系统。

图4是对应于根据本公开的一些实施例的用于数字切换活动感测的方法的流程图。

图5是对应于根据本公开的一些实施例的用于数字切换活动感测的方法的另一流程图。

具体实施方式

本公开的各方面涉及数字切换活动感测。可通过使用各种电路系统(例如，计时电路系统、加法器电路和/或锁存电路系统等)实现数字切换活动感测。数字切换活动感测可通过从此类电路系统接收信息而执行，且可生成对应于功耗和/或噪声生成的信息，以及其中部署了数字切换活动感测的系统的其它因素或参数。因此，数字切换活动感测可在依赖于瞬时(或接近瞬时)电流感测来动态地跟踪、限制、调整和/或操控功耗和/或噪声的系统(例如，专用集成电路(ASIC)、现场可编程门阵列(FPGA)、自动化电力管理系统等)中提供益处。下文结合图1等描述数字切换活动感测的实例以及可用于促进本公开的实施例的电路系统。

如本文中更详细描述，本公开的各方面允许在任何给定时间(例如，在任何给定上升或下降时钟边沿处)对时钟门信号(例如，细粒度时钟门控信号)进行收集且求和以确定开放(例如，经激活或“经启用”)时钟门信号的量。因为开放时钟门信号的量可对应于可包含不同量的锁存器或触发器的相应不同的锁存器或触发器群组，所以与开放时钟门相关联的切换活动可对应于例如专用集成电路(ASIC)的特定分区(例如，部分)或整个核心内的活动。因此，开放时钟门信号的量可用作系统的切换活动以及因此与系统相关联的功耗、电流和/或噪声的指示。如本文中更详细描述，可处理此类指示以生成活动指示，所述活动指示可用于瞬时(或近瞬时)提供电流感测以动态地跟踪、限制、调整和/或操控功耗和/或噪声。

一般来说，计时电路系统(例如，细粒度时钟门)通常在逻辑综合期间(例如，在ASIC逻辑综合期间)用于系统(例如，数字逻辑组件和/或电路的系统)，其中硬件描述语言(HDL)被转换成描述本文中描述的系统的硬件(例如，锁存器、触发器、逻辑门、连接线等)的网表。如本文中所使用，术语“网表”一般是指电子电路的连接性的描述。举例来说，网表可以是电路中的电子组件的列表以及所述电子组件在本文所描述的系统中所连接到的节点的列表。

然而，实施例不限于在逻辑综合期间利用细粒度时钟门。举例来说，也有可能在寄存器传送逻辑(RTL)代码中执行细粒度时钟启用逻辑；然而，在综合期间，或作为工程变更单(ECO)通过在逻辑变更已由自动工具或自动化测试设备处理之后(例如，不重新执行全ASIC逻辑综合)将逻辑变更直接插入网表中来插入对应于细粒度时钟门的数字逻辑通常更高效。

如本文中更详细描述，本公开的各方面允许基于与每个细粒度时钟门相关联的锁存器(例如，边沿触发锁存器、电平敏感锁存器等)或触发器的量将活动权重指派给一或多个细粒度时钟门。活动权重可在全ASIC逻辑综合期间和/或在执行为ECO的部分的综合期间指派。活动权重可对应于“活动指示”，且可用于瞬时(或接近瞬时)提供电流感测以动态跟踪、限制、调整和/或操控例如ASIC、FPGA或利用数字逻辑组件的其它合适电路系统等系统或电路中的功耗和/或噪声。本公开的这些和其它方面可提供各种类型的系统、计算装置和/或电路中的功耗的减小；由此提供对其中部署了本公开的各方面的计算装置的改进。

图1说明根据本公开的一些实施例的用于数字切换活动感测的实例系统100。可在替代方案中称为“设备100”的实例系统100包含锁存器102-1、102-2、102-3到102-N，其在替代方案中称为“触发器”102-1、102-2、102-3到102-N(其在本文中通常称为“锁存器102-1到102-N”或“触发器102-1到102-N”)。如图1中所展示，系统100另外包含时钟门104-1、104-2、104-3到104-N(在本文中，其通常被称作“时钟门104-1到104-N”)。时钟门104-1到104-N可从图1中所说明的系统100外部的电路系统接收时钟信号“CLK 103”。

如图1中所展示，时钟门104-1到104-N耦合到锁存器(或触发器)的对应群组106-1、106-2、106-3到106-N(在本文中，其通常被称作“锁存器群组106-1到106-N”，或“触发器群组106-1到106-N”)。一般来说，本文中提及的“锁存器”是边沿触发锁存器(例如，响应于计时信号的上升或下降边沿触发的锁存器)或电平敏感锁存器(例如，对于特定时钟信号电平是透明的锁存器，且对于不同时钟信号电平是不透明的锁存器)。

时钟门104-1到104-N另外耦合到加法器电路108，所述加法器电路可经配置以执行可引起活动指示110的生成的操作。如本文中所使用，“耦合到”或“与...耦合”通常是指组件之间的连接，所述连接可以是间接通信连接或直接通信连接(例如不具有居间组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。

给定本公开的上下文，系统100的组件，例如锁存器/触发器102-1到102-N、时钟门104-1到104-N、锁存器/触发器106-1到106-N和/或加法器电路108，可在本文中个别地或共同地被称作“系统”或“设备”。因此，系统100的一或多个组件(例如，锁存器/触发器102-1到102-N、时钟门104-1到104-N、锁存器/触发器106-1到106-N和/或加法器电路108)可提供于单个芯片和/或其一部分上。类似地，系统100的一或多个组件(例如，锁存器/触发器102-1到102-N、时钟门104-1到104-N、锁存器/触发器106-1到106-N和/或加法器电路108)可提供于多个芯片和/或其部分上。

系统100可包含片上系统(SoC)的至少一部分，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。举例来说，锁存器/触发器102-1到102-N、时钟门104-1到104-N、锁存器/触发器106-1到106-N和/或加法器电路108可驻存在SoC上，例如ASIC、FPGA等。如本文中所使用，术语“驻存在…上”是指物理上位于特定组件上的某物。举例来说，锁存器/触发器102-1到102-N、时钟门104-1到104-N、锁存器/触发器106-1到106-N和/或加法器电路108驻存在系统100(例如，ASIC、FPGA等)上是指其中包括锁存器/触发器102-1到102-N、时钟门104-1到104-N、锁存器/触发器106-1到106-N和/或加法器电路108的硬件电路系统以物理方式位于系统100上的情况。本文中，术语“驻存在…上”可与例如“部署在…上”或“位于…上”等其它术语互换使用。

在一些实施例中，时钟信号(即，CLK 103)被断言到时钟门104-1到104-N。如上文所提及，时钟门104-1到104-N可以是细粒度时钟门(例如，时钟门104-1到104-N可对应于在RTL代码中编码为可由上文所描述的综合过程自动转译成时钟门控逻辑的启用条件的时钟门控逻辑。CLK 103可同时断言到多个时钟门104-1到104-N(例如，到多个时钟节点或“时钟叶”)。因此，在一些实施例中，时钟门104-1到104-N中的每一者可基于CLK 103信号同时发起和/或可经历相同时钟域。

在一些实施例中，如图1中所展示，至少部分地响应于从锁存器102-1到102-N接收到信令，时钟门104-1到104-N“开放”或“启用”(如由“EN”指示所指示)。举例来说，时钟门104-1到104-N可从相应锁存器102-1到102-N接收除CLK 103信号之外的信令，作为启用由时钟门104-1到104-N执行的计时操作的部分。

如本文所描述，可通过跟踪与时钟门104-1到104-N相关联的“时钟叶”信号来确定锁存器的“叶”群组106-1到106-N的数目。举例来说，锁存器群组106-2含有八个锁存器，这可由系统100通过跟踪与时钟门104-2相关联的时钟叶的量来确定。由于每一时钟门104-1到104-N的每一锁存器群组106-1到106-N锁存器的数目在实践中可变化，因此每个时钟门104-1到104-N的“活动权重”(例如，每一与对应于每个时钟门104-1到104-N的每个锁存器群组106-1到106-N相关联的锁存器的量的开放或起作用时钟门104-1到104-N的量)大体上相应地变化。

为了解决这些变化以进行本文所描述的数字切换活动感测，实施例允许将时钟门104-1到104-N中的每一者指派给特定锁存器群组106-1到106-N且估计与时钟门104-1到104-N中的每一者相关联的每个锁存器群组106-1到106-N内的锁存器的量。举例来说，在包含三个与四个之间的锁存器的锁存器群组106-1到106-N当中的第一锁存器分组(例如，锁存器群组106-1和锁存器群组106-3)可相关联且一起加权，而在包含五个与八个之间的锁存器的锁存器群组106-1到106-N当中的第二锁存器分组(例如，锁存器群组106-2和锁存器群组106-N)可相关联且一起加权，如本文结合图2更详细地描述。尽管为了说明含有三个与四个之间的锁存器的分组和含有五个与八个之间的锁存器的分组的目的而说明和论述，但实施例不限于此，且预期分组锁存器的其它数值(例如，一个到两个锁存器、八个到十六个锁存器、二十四个到三十六个锁存器等)在本公开的范围内。

也就是说，与先前方法相比，本公开的实施例可基于时钟门104-1到104-N来简化锁存器群组106-1到106-N的指派。这可允许瞬时(或接近瞬时)确定系统100中存在的活动以允许在系统100中进行电流感测，所述电流感测可用于动态地跟踪、限制、调整和/或操控功耗和/或噪声，这与先前方法中大体上采用的较慢的反应性和/或不准确的范例和/或先前方法中采用的原生字节(native byte)、字或双字数据路径范例相反。

如图1中所展示，时钟门104-1到104-N耦合到加法器电路108。如本文中所使用，术语“加法器电路”大体上是指执行数(例如，位串、二进制数、整数等)的加法的数字电路。在一些实施例中，加法器电路系统108可执行加法运算以对开放时钟门104-1到104-N的量和/或与开放时钟门104-1到104-N中的每一者相关联的锁存器106-1到106-N的量进行求和。此类加法操作的结果可用于生成活动指示110，如上所述，所述活动指示可用于瞬时(或接近瞬时)提供电流感测，以动态地跟踪、限制、调整和/或操控系统100和/或在外部耦合到系统100的组件的功耗和/或噪声，例如本文图3所展示的电力管理电路系统318。

在非限制性实例中，设备(例如，系统100)包含电路系统(例如，本文中的加法器电路系统108和/或图2中所说明的加法器电路系统208-1到208-M)。所述电路系统经配置以执行将与分组成多个锁存器群组106-1到106-N的多个锁存器(例如，边沿触发锁存器、电平敏感锁存器等)相关联的开放时钟门104-1到104-N的量进行求和的操作。为了不混淆附图，图1的锁存器未经独立标记，而改为展示为锁存器群组106-1到106-N。然而，应注意，与对应锁存器群组106-1到106-N相关联的多个锁存器在本文中可独立于其中包含此类锁存器的锁存器群组106-1到106-N而被提及。

所述电路系统可至少部分地基于对与多个锁存器相关联的开放时钟门104-1到104-N的量进行求和的操作的结果而生成活动指示110。继续此非限制性实例，在对与多个锁存器相关联的开放时钟门104-1到104-N的量进行求和的操作中使用来自至少两个锁存器群组106-1到106-N的锁存器。在一些实施例中，所述电路系统可使活动指示110传送到电力管理电路系统(例如，图3中所说明的电力管理电路系统318)作为执行电力管理操作的部分。如本文中所描述，电力管理操作可以是在系统100中提供电流感测以动态地跟踪、限制、调整和/或操控系统100和/或与其耦合的系统中的功耗和/或噪声的操作。

继续此非限制性实例，开放时钟门104-1到104-N可以是细粒度时钟门。如上文所描述，细粒度时钟门可由编码成RTL的时钟门控逻辑呈现为可由综合工具自动转译成时钟门控逻辑的启用条件。

在一些实施例中，所述设备另外包含比例因子电路系统(例如，本文图2中所说明的比例因子电路系统212)。比例因子电路系统可经配置以将比例因子应用于对与多个锁存器相关联的开放时钟门104-1到104-N的量进行求和的操作的结果，如结合图2更详细地描述。

所述电路系统可包含第一加法器电路(例如，图2中所说明的加法器电路208-1)以执行对与锁存器的第一群组(例如，本文图2中所说明的锁存器群组206-2和/或锁存器群组206-N)相关联的开放时钟门104-1到104-N的量进行求和的操作。继续此非限制性实例，所述电路系统可另外包含第二加法器电路(例如，本文图2中说明的加法器电路208-M)以执行对与第二锁存器群组(例如，图2中说明的锁存器群组206-1和/或锁存器群组206-3)相关联的开放时钟门104-1到104-N的量进行求和的操作。所述电路系统可另外包含第三加法器电路(例如，本文图2中所说明的加法器电路214)以执行对与第一锁存器群组相关联的开放时钟门104-1到104-N的量和与第二锁存器群组相关联的开放时钟门104-1到104-N的量进行求和的操作。

在一些实施例中，系统100可部署于存储器系统(例如，存储装置、存储器模块或存储装置与存储器模块的混合)上，或以其它方式包含于所述存储器系统中。存储装置的实例包含固态硬盘(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。

在其它实施例中，系统100可部署于计算装置上或以其它方式包含于计算装置中，所述计算装置例如台式计算机、膝上型计算机、服务器、网络服务器、移动计算装置、载具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，包含在载具、工业设备或联网商用装置中的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。如本文中所使用，术语“移动计算装置”大体上是指具有平板或平板手机形式因子的手持计算装置。通常，平板形式因子可包含约3英寸与5.2英寸(对角测量)之间的显示屏，而平板手机形式因子可包含约5.2英寸与7英寸(对角测量)之间的显示屏。然而，“移动计算装置”的实例不限于此，且在一些实施例中，“移动计算装置”可指IoT装置，以及其它类型的边缘计算装置。

此类计算装置可包含耦合到存储器系统(例如，一或多个存储装置、存储器模块或存储装置与存储器模块的混合)的主机系统。主机系统可包含处理器芯片组和由所述处理器芯片组执行的软件栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，SSD控制器)以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统使用存储装置、存储器模块或存储装置与存储器模块的混合，以例如将数据写入到存储装置、存储器模块或存储装置与存储器模块的混合以及从存储装置、存储器模块或存储装置与存储器模块的混合读取数据。

在这些实例中，主机系统可包含经配置以执行操作系统的处理单元，例如中央处理单元(CPU)。在一些实施例中，处理单元可执行复杂指令集计算机架构，例如x86或适合用作主机系统的CPU的其它架构。

主机系统可经由物理主机接口耦合到存储器系统。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)，或任何其它接口。物理主机接口可用于在主机系统与存储器系统之间传输数据。当存储器系统通过PCIe接口与主机系统耦合时，主机系统可进一步利用NVM高速(NVMe)接口来存取组件。物理主机接口可提供用于在存储器系统与主机系统之间传送控制、地址、数据以及其它信号的接口。总的来说，主机系统可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。

存储器系统可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器(write-in-place memory)，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。

虽然描述了非易失性存储器组件，例如非易失性存储器单元的三维交叉点阵列和NAND型存储器(例如，2D NAND、3D NAND)，但存储器装置可基于任何其它类型的非易失性存储器或存储装置，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、“或非”(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。

存储器系统还可包含额外电路系统或组件。在一些实施例中，存储器系统可包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器系统控制器接收地址且对所述地址进行解码以存取存储器装置。

在一些实施例中，存储器装置可包含与存储器系统控制器一起操作以对存储器装置的一或多个存储器单元执行操作的本地媒体控制器。举例来说，外部控制器可在外部管理存储器装置(例如，对存储器装置执行媒体管理操作)。在一些实施例中，存储器装置为受管理存储器装置，其为与本地控制器组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。

图2说明根据本公开的一些实施例的用于数字切换活动感测的另一实例系统200。系统200可类似于图1中所说明的系统100。在替代方案中可被称作“设备200”的实例系统200包含触发器202-1、202-2、202-3到202-N，其可类似于图1中所说明的锁存器或触发器102-1到102-N。如图2中所展示，系统200另外包含时钟门204-1、204-2、204-3到204-N(其在本文中通常被称为“时钟门204-1到204-N”)，且其可类似于图1中所说明的时钟门104-1到104-N。时钟门204-1到204-N可从图2中所说明的系统200外部的电路系统接收时钟信号“CLK 203”。

给定本公开的上下文，系统200的组件(例如，锁存器/触发器202-1到202-N、时钟门204-1到204-N、锁存器/触发器206-1到206-N、加法器电路208-1到208-N、比例因子电路系统212和/或加法器电路214)可在本文中个别地或共同地被称作“系统”或“设备”。因此，系统200的一或多个组件(例如，锁存器/触发器202-1到202-N、时钟门204-1到204-N、锁存器/触发器206-1到206-N、加法器电路208-1到208-N、比例因子电路系统212和/或加法器电路214)可提供于单个芯片和/或其一部分上。类似地，系统200的一或多个组件(例如，锁存器/触发器202-1到202-N、时钟门204-1到204-N、锁存器/触发器206-1到206-N、加法器电路208-1到208-N、比例因子电路系统212和/或加法器电路214)可提供于多个芯片和/或其部分上。

如上文结合图1所描述，系统200可包含例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)等片上系统(SoC)的至少一部分。举例来说，锁存器/触发器202-1到202-N、时钟门204-1到204-N、锁存器/触发器206-1到206-N、加法器电路208-1到208-N、比例因子电路系统212和/或加法器电路214可驻存在例如ASIC、FPGA等SoC上。

如图2中所展示，时钟门204-1到204-N耦合到相应触发器群组206-1、206-2、206-3到206-N(其在本文中通常被称作“触发器群组206-1到206-N”)，且其可类似于图1中所说明的锁存器群组和/或触发器群组106-1到106-N。在一些实施例中，如果触发器群组具有与之相关联的足够对应量的触发器，可出于生成活动指示210的目的而处理触发器群组206-1到206-N。

举例来说，触发器群组206-1包含四个触发器，而触发器群组206-3包含三个触发器。然而，为了简化本文中所描述的操作且加快活动指示210的计算，触发器群组206-1和触发器群组206-3可被处理为具有相同量的触发器，以用于确定同时计时的触发器且可因此与同一加法器电路(例如，加法器电路208-M)相关联。类似地，触发器群组206-2包含八个触发器，而触发器群组206-N包含六个触发器。然而，为了简化本文中所描述的操作且加快活动指示210的计算，触发器群组206-2和触发器群组206-N可被处理为具有相同量的触发器，以用于确定同时计时的触发器且可因此与同一加法器电路(例如，加法器电路208-1)相关联。

时钟门204-1到204-N另外耦合到加法器电路208-1和加法器电路208-M，所述加法器电路可类似于图1中说明的加法器电路108。加法器电路208-1可耦合到比例因子电路系统212，所述比例因子电路系统又耦合到加法器电路214，而加法器电路208-M可直接耦合到加法器电路214。加法器电路214可经配置以生成活动指示210，所述活动指示可类似于图1中所说明的活动指示110。

在一些实施例中，加法器电路208-1和加法器电路208-M可对基于每群组(例如，按触发器群组206-1到206-N中的每一者)而同时开放的开放时钟门204-1到204-N的量进行求和。如图2中所展示，可通过使用比例因子电路系统212应用比例因子来归一化较高权重加法器电路输入(例如，触发器群组206-2和触发器群组206-N)的计数。在此类实施例中，加法器电路214接着执行对从加法器电路208-1和加法器电路208-M收集的归一化和非归一化计数进行求和的操作以生成对应于同时计时的触发器的量的结果。此信息又可用于生成活动指示210。

与采用其中比例因子可能是并非“2”的倍数的比例因子的移位操作(例如，“左移”或“右移”操作)的方法相比，图2中所说明的群组指派(例如，将触发器指派到耦合到相应时钟门204-1到204-N的群组206-1到206-N中)可通过利用“2”的乘法因子(例如，通过乘以2、4、8等)而简化归一化操作(例如，使用比例因子电路系统212应用比例因子以归一化从加法器电路208-1和加法器电路208-M收集的计数的操作)的执行。

在非限制性实例中，设备(例如，系统200)可包含耦合到第一加法器电路208-M的第一触发器群组206-1/206-3、耦合到第二加法器电路208-1的第二触发器群组206-2/206-N，以及耦合到第一加法器电路208-M和第二加法器电路208-1的第三加法器电路214。第一加法器电路208-M可接收对应于与第一触发器群组206-1/206-3相关联的开放时钟门204-1/204-3的量的信息，且执行对与第一触发器群组206-1/206-3相关联的开放时钟门204-1/204-3的量进行求和的操作。

第二加法器电路208-1可接收对应于与第二触发器群组206-2/206-N相关联的开放时钟门204-2/204-N的量的信息，且执行对与第二触发器群组206-2/206-N相关联的开放时钟门204-2/204-N的量进行求和的操作。

继续此非限制性实例，第三加法器电路214可接收对与第一触发器群组206-1/206-3相关联的开放时钟门204-1/204-3的量进行求和的操作的结果，且接收对与第二触发器群组206-2/206-N相关联的开放时钟门204-2/204-N的量进行求和的操作的结果。第三加法器电路214可执行对与第一触发器群组206-1/206-3相关联的开放时钟门204-1/204-3的量和与第二触发器群组206-2/206-N相关联的开放时钟门204-2/204-N的量进行求和的操作，且至少部分地基于用以对与第一触发器群组206-1/206-3相关联的开放时钟门204-1/204-3的量和与第二触发器群组206-2/206-N相关联的开放时钟门204-2/204-N的量进行求和的操作的结果来生成活动指示210。在一些实施例中，如本文所描述，活动指示用于执行电力管理操作。

如上文所描述，由第一加法器电路208-M、第二加法器电路208-1和第三加法器电路214执行的操作执行为电力管理操作的部分。举例来说，所述设备还可包含耦合到至少第三加法器电路214的电力管理电路系统(例如，本文图3中所展示的电力管理电路系统318)，且电力管理电路系统可接收活动指示210且采取动作以基于所述活动指示而控制由电力管理电路系统生成的电压量和电流量或这两者。

在一些实施例中，所述设备另外包含耦合到第一加法器电路208-M和/或第二加法器电路208-1以及第三加法器电路214的比例因子电路系统212。在此类实施例中，比例因子电路系统212经配置以将比例因子应用于对与第一触发器群组206-1/206-3相关联的开放时钟门204-1/204-3的量进行求和的操作的结果，或将比例因子应用于对与第二触发器群组206-2/206-N相关联的开放时钟门204-2/204-N的量进行求和的操作的结果，或这两者。在一些实施例中，比例因子电路系统214另外经配置以基于第一触发器群组206-1/206-3和第二触发器群组206-2/206-N中的哪一者含有更大触发器量而将比例因子应用于对与第一触发器群组206-1/206-3相关联的开放时钟门204-1/204-3的量进行求和的操作的结果，或对与第二触发器群组206-2/206-N相关联的开放时钟门204-2/204-N的量进行求和的操作的结果。

在一些实施例中，第一加法器电路208-M和第二加法器电路208-1经配置以同时接收对应于与第一触发器群组206-1/206-3相关联的开放时钟门204-1/204-3的量的信息以及对应于与第二触发器群组206-2/206-N相关联的开放时钟门204-2/204-N的量的信息。然而，实施例不限于此，且在一些实施例中，第一加法器电路208-M和第二加法器电路208-1经配置以基于自从前一次接收到对应于第一触发器群组206-1/206-3的开放时钟门204-1/204-3的量的信息和对应于第二触发器群组206-2/206-N的开放时钟门204-2/204-N的量的信息以来已流逝的时钟循环量而周期性地接收对应于与第一触发器群组206-1/206-3相关联的开放时钟门204-1/204-3的量的信息以及对应于与第二触发器群组206-2/206-N相关联的开放时钟门204-2/204-N的量的信息。

图3说明根据本公开的一些实施例的耦合到电力管理电路系统318以进行数字切换活动感测的实例系统300。系统300可类似于本文图1中所说明的系统100和/或图2中所说明的系统200。如图3中所展示，系统生成活动指示310。活动指示310可类似于本文图1中所说明的活动指示110和/或图2中说明的活动指示210。

如图3中所展示，活动指示310可传送到电力管理电路系统318。电力管理电路系统318可物理上不同于但耦合到系统300。电力管理电路系统可包含经配置以执行电力管理操作的各种硬件组件。在一些实施例中，电力管理操作可包含基于活动指示310而减小和/或增加电压、电流或其它信令参数。

图4是对应于根据本公开的一些实施例的用于数字切换活动感测的方法430的流程图。方法430可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法430由图1的系统100的一或多个组件和/或图2的系统200的一或多个组件执行。尽管以特定顺序或次序来展示，但除非另有指定，否则可修改过程的次序。因此，所说明实施例仅应理解为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，在各种实施例中可省去一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流也是可能的。

在操作432处，可通过电路系统(例如，通过第一电路系统)执行对与多个锁存器相关联的开放时钟门的量进行求和的操作。在一些实施例中，所述多个锁存器可分组成所述多个锁存器当中各自与特定开放时钟门相关联的多个锁存器子集。如上文所描述，所述锁存器可以是边沿触发锁存器、电平敏感锁存器或触发器。所述开放时钟门可类似于本文结合图1所描述的时钟门104-1到104-N和/或结合图2所描述的时钟门204-1和/或204-N。分组成多个锁存器子集的锁存器可类似于本文结合图1描述的锁存器群组106-1到106-N和/或结合图2描述的锁存器群组206-1到206-N。所述电路系统可类似于图1的加法器电路108和/或图2的加法器电路208-1到208-M和/或加法器电路214中的至少一者。

在操作434处，基于结合操作432描述的对与多个锁存器相关联的开放时钟门的量进行求和的操作的结果而生成活动指示。所述活动指示可类似于本文结合图1、图2和图3所描述的活动指示110/210/310。因此，在一些实施例中，方法430可包含通过执行对与多个锁存器相关联的开放细粒度时钟门的量进行求和的操作来执行对与多个锁存器相关联的开放时钟门的量进行求和的操作。

在一些实施例中，方法430可另外包含确定用于所述多个锁存器当中的锁存器子集的开放时钟门的平均量，以及通过对用于多个锁存器子集中的每一者的开放时钟门的平均量进行求和来执行对与所述多个锁存器相关联(例如，与锁存器子集中的每一者相关联)的开放时钟门的量进行求和的操作。也就是说，如上文所描述，本公开的实施例允许基于与每个细粒度时钟门相关联的锁存器(例如，边沿触发锁存器、电平敏感锁存器等)或触发器的量将权重指派给一或多个细粒度时钟门。这可允许进行瞬时(或接近瞬时)电流感测以在系统或电路(例如，ASIC)中动态地跟踪、限制、调整和/或操控功耗和/或噪声，以减少此类系统或电路消耗的功率量。

在一些实施例中，基于与每个细粒度时钟门相关联的锁存器(例如，边沿触发锁存器、电平敏感锁存器等)和/或触发器的量指派给细粒度时钟门的权重可至少针对锁存器或触发器的群组子集按比例调整。因此，方法430可另外包含将比例因子应用于与多个锁存器当中的多个锁存器子集中的至少一者相关联的开放时钟门的量，如本文结合图2所描述。

在操作436处，将活动指示传送到第二电路系统(例如，电力管理电路系统)以作为执行电力管理操作的部分。所述电力管理电路系统可类似于本文结合图3所描述的电力管理电路系统318。在一些实施例中，方法430的电路系统可包括第一加法器电路、第二加法器电路和/或第三加法器电路，如本文图1和/或图2中所说明。然而，在至少一个实施例中，操作434和操作436(例如，生成操作和传送操作)由第二加法器电路或第三加法器电路执行。举例来说，在至少一个实施例中，操作434和操作436由本文结合图2所论述的加法器电路214执行，但实施例不限于此。

图5是对应于根据本公开的一些实施例的用于数字切换活动感测的方法540的流程图。方法540可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法540由图1的系统100的一或多个组件和/或图2的系统200的一或多个组件执行。尽管以特定顺序或次序来展示，但除非另有指定，否则可修改过程的次序。因此，所说明实施例仅应理解为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，在各种实施例中可省去一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流也是可能的。

在操作542处，第一加法器电路接收对应于第一触发器群组的开放时钟门的量的信息。在一些实施例中，可存在与第一锁存器群组相关联的单个开放时钟门，而在其它实施例中，可存在与第一锁存器群组相关联的多个开放时钟门。第一加法器电路可类似于本文图2中所说明的加法器电路208-1。如上文所描述，所述时钟门可类似于本文结合图1所描述的时钟门104-1到104-N和/或结合图2所描述的时钟门204-1和/或204-N。在图5的说明性实例中，第一触发器群组类似于本文图2中所说明的触发器群组206-2和206-N。

在操作544处，第二加法器电路接收对应于第二触发器群组的开放时钟门的量的信息。在一些实施例中，可存在与第二锁存器群组相关联的单个开放时钟门，而在其它实施例中，可存在与第二锁存器群组相关联的多个开放时钟门。第二加法器电路可类似于本文图2中所说明的加法器电路208-M。在图5的说明性实例中，第二触发器群组类似于本文图2中所说明的触发器群组206-1和206-3。

在一些实施例中，方法540包含通过第一加法器电路执行对第一触发器群组的开放时钟门的量进行求和的操作以及通过第二加法器电路执行对第二触发器群组的开放时钟门的量进行求和的操作。也就是说，在一些实施例中，第一加法器电路和/或第二加法器电路可执行操作以计算第一触发器群组和第二触发器群组的开放时钟门的量。

方法540可包含同时接收对应于第一触发器群组的开放时钟门的量的信息和对应于第二触发器群组的开放时钟门的量的信息。然而，实施例不限于此，且在一些实施例中，方法540可包含基于自从前一次接收到对应于第一触发器群组的开放时钟门的量的信息和对应于第二触发器群组的开放时钟门的量的信息以来已流逝的时钟循环量而周期性地接收对应于第一触发器群组的开放时钟门的量的信息以及对应于第二触发器群组的开放时钟门的量的信息。

在操作546处，第三加法器电路执行对第一触发器群组的开放时钟门的量和第二触发器群组的开放时钟门的量进行求和的操作。在图5的说明性实例中，第三加法器电路类似于本文图2中所说明的加法器电路214。

在一些实施例中，方法540包含在执行对第一触发器群组的开放时钟门的量和第二触发器群组的开放时钟门的量进行求和的操作之前，将比例因子应用于对第一触发器群组的开放时钟门的量或第二触发器群组的开放时钟门的量进行求和的操作的结果。可使用本文图2中所说明的比例因子电路系统212应用比例因子。在一些实施例中，方法540包含将比例因子应用于对具有与触发器群组相关联的更大触发器量的第一触发器群组的开放时钟门的量或第二触发器群组的开放时钟门的量进行求和的操作的结果。

在操作548处，至少部分地基于对第一触发器群组的开放时钟门的量和第二触发器群组的开放时钟门的量进行求和的操作的结果来生成活动指示。所述活动指示可类似于本文结合图1、图2和图3所描述的活动指示110/210/310。因此，活动指示可用于电力管理操作的执行。在一些实施例中，方法540包含将活动指示传送到耦合到第三加法器电路的电力管理电路系统以作为电力管理操作(例如，调节或以其它方式管理本文中描述的系统中的电压、电流和/或噪声的操作)的执行的部分。所述电力管理电路系统可类似于本文结合图3所描述的电力管理电路系统318。

已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域中的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在此处以及通常被认为是产生所要结果的操作的自洽序列。所述操作是要求对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。已证明主要出于通用的原因将这些信号称为位、值、元素、符号、字符、项、数字等有时是方便的。

然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可指计算机系统或类似电子计算装置的动作和过程，其操控且将计算机系统的寄存器和存储器内表示为物理(电子)量的数据变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。

本公开还涉及用于执行本文中的操作的设备。此设备可出于既定目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合存储电子指令的任何类型的媒体，各个媒体耦合到计算机系统总线。

本文中呈现的算法和显示在本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明构建更专用设备以执行所述方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施本文中所描述的本公开的教示。

本公开可提供为可包含上面存储有指令的机器可读媒体的计算机程序产品或软件，所述指令可用以编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。

在前述说明书中，已参考其特定实例实施例描述了本公开的实施例。应显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和附图。

Claims (20)

1.一种用于数字切换活动感测的方法，其包括：

由第一电路系统(108，208，214)执行对与多个锁存器(106，206)相关联的开放时钟门(104，204)的量进行求和的操作；

基于对与所述多个锁存器(106，206)相关联的开放时钟门(104，204)的所述量进行求和的所述操作的结果而生成活动指示(110，210，310)；以及

将所述活动指示(110，210，310)传送到第二电路系统(318)以作为执行电力管理操作的部分。

2.根据权利要求1所述的方法，其另外包括通过执行对与所述多个锁存器相关联的开放细粒度时钟门的量进行求和的操作来执行对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作。

3.根据权利要求1所述的方法，其另外包括：

确定用于所述多个锁存器当中的锁存器子集的开放时钟门的平均量；以及

通过对用于所述多个锁存器当中的所述锁存器子集的开放时钟门的所述平均量进行求和来执行对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作。

4.根据权利要求1至3中任一项所述的方法，其中所述方法包括经由第一加法器电路(108，208)执行对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作；且其中经由第二加法器电路(214)执行所述生成和传送。

5.根据权利要求1至3中任一项所述的方法，其另外包括将比例因子应用于与所述多个锁存器当中的至少一个锁存器子集相关联的开放时钟门的量。

6.一种用于数字切换活动感测的方法，其包括：

由第一加法器电路(208-1)接收对应于第一触发器群组(206-2，206-N)的开放时钟门(204-2，204-N)的量的信息；

由第二加法器电路(208-M)接收对应于第二触发器群组(206-1，206-3)的开放时钟门(204-1，204-3)的量的信息；

由第三加法器电路(214)执行对所述第一触发器群组(206-2，206-N)的开放时钟门(204-2，204-N)的所述量和所述第二触发器群组(206-1，206-3)的开放时钟门(204-1，204-3)的所述量进行求和的操作；以及

至少部分地基于对所述第一触发器群组(206-2，206-N)的开放时钟门(204-2，204-N)的所述量和所述第二触发器群组(206-1，206-3)的开放时钟门(204-1，204-3)的所述量进行求和的所述操作的结果来生成活动指示(210)，其中所述活动指示(210)用于执行电力管理操作。

7.根据权利要求6所述的方法，其另外包括：

在执行对所述第一触发器群组的开放时钟门的所述量和所述第二触发器群组的开放时钟门的所述量进行求和的所述操作之前，将比例因子应用于对所述第一触发器群组的开放时钟门的所述量或所述第二触发器群组的开放时钟门的所述量进行求和的所述操作的结果；以及

将所述比例因子应用于对具有与触发器群组相关联的更大触发器量的所述第一触发器群组的开放时钟门的所述量或所述第二触发器群组的开放时钟门的所述量进行求和的所述操作的所述结果。

8.根据权利要求6所述的方法，其另外包括将所述活动指示传送到耦合到所述第三加法器电路的电力管理电路系统(318)以作为所述电力管理操作的执行的部分。

9.根据权利要求6至8中任一项所述的方法，其另外包括：

由所述第一加法器电路执行对所述第一触发器群组的开放时钟门的所述量进行求和的操作；以及

由所述第二加法器电路执行对所述第二触发器群组的开放时钟门的所述量进行求和的操作。

10.根据权利要求6至8中任一项所述的方法，其另外包括同时接收对应于所述第一触发器群组的开放时钟门的所述量的所述信息和对应于所述第二触发器群组的开放时钟门的所述量的所述信息。

11.根据权利要求6至8中任一项所述的方法，其另外包括基于自从前一次接收到对应于所述第一触发器群组的开放时钟门的所述量的所述信息和对应于所述第二触发器群组的开放时钟门的所述量的所述信息以来已流逝的时钟循环量而周期性地接收对应于所述第一触发器群组的开放时钟门的所述量的所述信息以及对应于所述第二触发器群组的开放时钟门的所述量的所述信息。

12.一种用于数字切换活动感测的设备，其包括：

第一电路系统(108，208，214)，其经配置以：

执行对与分组成多个锁存器群组(106，206)的多个锁存器相关联的开放时钟门(104，204)的量进行求和的操作；

至少部分地基于对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作的结果来生成活动指示(110，210)，其中在对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作中使用来自所述锁存器的所述多个群组中的至少两个群组的锁存器；以及

将所述活动指示(110，210)传送到第二电路系统(318)以作为电力管理操作的执行的部分，其中所述锁存器包括边沿触发锁存器或电平敏感锁存器。

13.根据权利要求12所述的设备，其中：

所述第一电路系统包括一或多个加法器电路，且

所述开放时钟门包括细粒度时钟门。

14.根据权利要求12所述的设备，其另外包括第三电路系统(212)，其中所述第三电路系统经配置以将比例因子应用于对与所述多个边沿触发锁存器或电平敏感锁存器相关联的开放时钟门的所述量进行求和的所述操作的所述结果。

15.根据权利要求12所述的设备，其中所述第一电路系统包括：

第一加法器电路(208-1)，其执行对与所述锁存器的第一群组相关联的开放时钟门的量进行求和的操作；

第二加法器电路(208-M)，其执行对与所述锁存器的第二群组相关联的开放时钟门的量进行求和的操作；以及

第三加法器电路(214)，其执行对与所述锁存器的所述第一群组相关联的开放时钟门的所述量和与所述边沿触发锁存器或电平敏感锁存器的所述第二群组相关联的开放时钟门的所述量进行求和的操作。

16.一种用于数字切换活动感测的设备，其包括：

第一触发器群组(206-2)，其耦合到第一加法器电路(208-1)；

第二触发器群组(206-1)，其耦合到第二加法器电路(208-M)；以及

第三加法器电路(214)，其耦合到所述第一加法器电路(208-1)和所述第二加法器电路(208-M)，其中：

所述第一加法器电路(208-1)经配置以：

接收对应于与所述第一触发器群组(206-2)相关联的开放时钟门(204-2)的量的信息；以及

执行对与所述第一触发器群组(206-2)相关联的开放时钟门(204-2)的所述量进行求和的操作，

所述第二加法器电路(208-M)经配置以：

接收对应于与所述第二触发器群组(206-1)相关联的开放时钟门(204-1)的量的信息；以及

执行对与所述第二触发器群组(206-1)相关联的开放时钟门(204-1)的所述量进行求和的操作，且

所述第三加法器电路(214))经配置以：

接收对与所述第一触发器群组相关联的开放时钟门的所述量进行求和的所述操作的结果；

接收对与所述第二触发器群组相关联的开放时钟门的所述量进行求和的所述操作的结果；

执行对与所述第一触发器群组相关联的开放时钟门的所述量和与所述第二触发器群组相关联的开放时钟门的所述量进行求和的操作；以及

至少部分地基于对与所述第一触发器群组相关联的开放时钟门的所述量和与所述第二触发器群组相关联的开放时钟门的所述量进行求和的所述操作的所述结果来生成活动指示(110，210)，其中所述活动指示用于执行电力管理操作。

17.根据权利要求16所述的设备，其另外包括耦合到至少所述第三加法器电路的电力管理电路系统(318)，其中所述电力管理电路系统经配置以：

接收所述活动指示；以及

基于所述活动指示而采取动作以控制由所述电力管理电路系统生成的电压量和电流量或这两者。

18.根据权利要求16所述的设备，其另外包括比例因子电路系统，其中所述比例因子电路系统经配置以：

将比例因子应用于对与所述第一触发器群组相关联的开放时钟门的所述量进行求和的所述操作的结果或对与所述第二触发器群组相关联的开放时钟门的所述量进行求和的所述操作的结果，或这两者；以及

基于所述第一触发器群组和所述第二触发器群组中的哪一者含有更大触发器量而将所述比例因子应用于对与所述第一触发器群组相关联的开放时钟门的所述量进行求和的所述操作的所述结果或对与所述第二触发器群组相关联的开放时钟门的所述量进行求和的所述操作的所述结果。

19.根据权利要求16至18中任一项所述的设备，其中所述第一加法器电路和所述第二加法器电路经配置以同时接收对应于与所述第一触发器群组相关联的开放时钟门的所述量的所述信息以及对应于与所述第二触发器群组相关联的开放时钟门的所述量的所述信息。

20.根据权利要求16至18中任一项所述的设备，其中所述第一加法器电路和所述第二加法器电路经配置以基于自从前一次接收到对应于所述第一触发器群组的开放时钟门的所述量的所述信息和对应于所述第二触发器群组的开放时钟门的所述量的所述信息以来已流逝的时钟循环量而周期性地接收对应于与所述第一触发器群组相关联的开放时钟门的所述量的所述信息以及对应于与所述第二触发器群组相关联的开放时钟门的所述量的所述信息。