CN113672165B - 存储器装置复位和初始化期间的功率管理 - Google Patents

存储器装置复位和初始化期间的功率管理 Download PDF

Info

Publication number
CN113672165B
CN113672165B CN202110533095.3A CN202110533095A CN113672165B CN 113672165 B CN113672165 B CN 113672165B CN 202110533095 A CN202110533095 A CN 202110533095A CN 113672165 B CN113672165 B CN 113672165B
Authority
CN
China
Prior art keywords
memory
memory die
phase
initialization process
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110533095.3A
Other languages
English (en)
Other versions
CN113672165A (zh
Inventor
于亮
J·帕里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113672165A publication Critical patent/CN113672165A/zh
Application granted granted Critical
Publication of CN113672165B publication Critical patent/CN113672165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请的实施例涉及存储器装置复位和初始化期间的功率管理。一种用于将第一命令发送到存储器子系统的多个存储器裸片中的第一存储器裸片的系统，所述第一命令为执行初始化过程；所述系统从所述第一存储器裸片读取第一位值，所述第一位值指示所述第一存储器裸片正在执行所述初始化过程的峰值电流阶段。所述系统从所述第一存储器裸片读取第二位值，所述第二位值指示所述第一存储器裸片正在执行所述初始化过程的安全阶段。响应于读取所述第二位值，将执行所述初始化过程的第二命令发送到第二存储器裸片。

Description

存储器装置复位和初始化期间的功率管理
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及存储器装置复位和初始化期间的功率管理。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。
发明内容
根据一个实施例，提供一种方法。所述方法包括：由处理装置将第一命令发送到存储器子系统的多个存储器裸片中的第一存储器裸片，所述第一命令为对所述第一存储器裸片执行初始化过程；读取第一位值，其指示所述第一存储器裸片正在执行所述初始化过程的峰值电流阶段；读取第二位值，其指示所述第一存储器裸片正在执行所述初始化过程的安全阶段；以及响应于读取所述第二位值，将第二命令发送到所述存储器子系统的所述多个存储器裸片中的第二存储器裸片，所述第二命令为对所述第二存储器裸片执行所述初始化过程。
根据另一实施例，提供一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体包括指令，所述指令在由处理装置执行时使所述处理装置执行包括以下各项的操作：将第一命令发送到经由共享就绪忙碌(RB)输出通道耦合的一组存储器裸片中的至少一个存储器裸片，所述第一命令为对所述至少一个存储器裸片执行初始化过程；读取与所述共享RB输出通道相关联的第一值，其指示所述至少一个存储器裸片正在执行所述初始化过程的峰值电流阶段；读取与所述共享RB输出通道相关联的第二值，其指示所述一组存储器裸片正在执行所述初始化过程的安全阶段；以及响应于读取所述第二值，将执行所述初始化过程的第二命令发送到下一存储器裸片。
根据另一实施例，提供一种系统。所述系统包括：存储器装置；以及处理装置，其可操作地与所述存储器装置耦合，以执行包括以下各项的操作：将第一命令发送到存储器子系统的多个存储器裸片中的第一存储器裸片，所述第一命令为对所述第一存储器裸片执行初始化过程；读取第一位值，其指示所述第一存储器裸片正在执行所述初始化过程的峰值电流阶段；读取第二位值，其指示所述第一存储器裸片正在执行所述初始化过程的安全阶段；以及响应于读取所述第二位值，将第二命令发送到所述存储器子系统的所述多个存储器裸片中的第二存储器裸片，所述第二命令为对所述第二存储器裸片执行所述初始化过程。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2为根据一些实施例的用于管理通过存储器子系统的多个存储器裸片进行的初始化过程的执行的实例方法的流程图。
图3说明根据一些实施例的包含初始化管理组件的实例系统，所述初始化管理组件经配置以鉴于阶段位值将初始化命令发送到多个存储器裸片。
图4说明根据一些实施例的对应于由多个存储器裸片执行的初始化过程的阶段的阶段位值的设定。
图5说明根据一些实施例的包含初始化管理组件的实例系统，所述初始化管理组件经配置以鉴于就绪忙碌逻辑输出值将初始化命令发送到多个存储器裸片。
图6说明根据一些实施例设定对应于由多个存储器裸片执行的初始化过程的阶段的就绪忙碌逻辑输出值。
图7为本公开的实施方案可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的各方面是针对存储器子系统中的存储器装置复位和初始化期间的功率管理。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如，存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。
存储器子系统可包含存储器装置，所述存储器装置包含多个存储器裸片。在通电操作期间，多个存储器裸片经历复位和初始化阶段，在此期间识别各种操作设定(例如，阈值电压电平)且将其加载到存储器裸片的存储装置(例如，存储器裸片的锁存器)中。初始化阶段包含产生峰值电流事件的多个操作和子操作(例如，电荷泵初始化、字线斜升、位线充电等)。在某些情况下，多个存储器裸片同时执行初始化阶段，从而使总功率和电流消耗超过针对存储器子系统建立的峰值要求。
用于在初始化期间管理功率消耗的一种方法是通过降低个别存储器裸片性能来减少每一峰值功率事件。此方法仅可用于使用多裸片选择(MDS)焊盘接合信息在同一通道上操作的存储器裸片。使用MDS在存储器装置中对个别存储器单元进行寻址，其中可使用唯一地址(例如，逻辑单元号(LUN)地址)对每一个别存储器裸片进行寻址，所述唯一地址是基于存储器装置中的芯片启用(CE)输入(例如，控制输入或与集成电路的操作相关联的信号)的数目和每芯片启用输入的存储器裸片数目而产生的。在此配置中，向通道的每一存储器裸片分配预定延迟值以在初始化阶段期间应用。举例来说，向与第一LUN地址相关联的第一存储器裸片分配五微秒的预定延迟值，且向与第二LUN地址相关联的第二存储器裸片分配十微秒的预定延迟值，等等。因此，与不同LUN地址相关联的多个存储器裸片可以响应于同时接收到初始化命令而对同一通道应用不同的延迟时间。然而，各种存储器装置不使用与MDS接合共享的CE输入。替代地，许多存储器子系统针对每一存储器裸片使用个别CE控制。因此，无法应用受限于MDS配置的前述方法。
用于在多个存储器裸片的初始化期间管理功率消耗的另一种方法是使与每一存储器裸片相关联的初始化时间或剪裁加载时间(trim load time)交错。在此方法中，当将初始化命令发出到相应存储器裸片时，系统控制器手动地使个别CE延迟时间交错。然而，尤其是在存储器裸片继续更新作为初始化过程的部分而执行的操作时，所得交错并不准确，且由于过程、温度、电压(PVT)移位和对应开销延迟而无法确保在初始化阶段期间由每一存储器裸片产生的峰值功率电平高效地交错。在此类情况下，PVT移位使延迟的存储器裸片中的峰值电流时序移位，进而引起多个存储器裸片的峰值电流重叠。
本公开的各方面通过经配置以在执行复位和初始化过程期间管理一组多个存储器裸片的峰值电流电平的存储器子系统来解决以上和其它缺陷。初始化过程可包含由存储器裸片执行的多个阶段(例如，操作或子操作的一或多个群组)。在实施例中，待初始化的一组存储器裸片中的多个存储器裸片中的每一个维持包含位(在本文中被称为“阶段位”)的状态寄存器(SR)，所述位可由存储器子系统的控制器读取以确定初始化命令是否可发送到所述一组存储器裸片中的另一存储器裸片(例如，下一存储器裸片)。
存储器子系统的控制器维持每一存储器裸片的阶段位的读取能力以实现轮询或读取阶段位，从而识别位值。举例来说，存储器裸片可将位设定为第一位值(例如，值“1”)，其指示存储器裸片正在执行初始化过程的与一或多个峰值电流事件相关联的阶段(例如，有风险或敏感阶段或者初始化的部分，也称为“峰值电流阶段”)。响应于轮询操作，控制器读取第一位值且确定初始化命令不应发送到下一存储器裸片。在实施例中，可在存储器裸片的表征阶段期间预定初始化过程的一或多个峰值电流阶段(例如，敏感或有风险阶段)。在实施例中，在操作期间，存储器子系统可基于存储器裸片的操作参数的变化，例如PVT变化而检测一或多个峰值电流阶段。
当存储器裸片完成或退出一或多个峰值电流阶段时，存储器裸片可进入不包含峰值电流事件的一或多个阶段(也称为初始化过程的“安全阶段”)。初始化过程的一或多个安全阶段表示“有效窗口”，在此期间，可并行地对多个存储器裸片执行初始化过程而不会使峰值电流事件重叠。响应于进入安全阶段，存储器裸片可将位值设定或切换为第二值(例如，值“0”)，其向控制器指示初始化命令可发送到下一存储器裸片。
在实施例中，存储器子系统可包含具有共享就绪/忙碌(RB)输出的一组多个存储器裸片。存储器裸片可经由RB输出提供信号以指示第一值(例如，低状态或值)，其指示存储器裸片中的一或多个正在执行初始化过程的峰值电流阶段(例如，高峰值电流汲取)。如果存储器裸片正在执行初始化过程的安全阶段(例如，低峰值电流汲取)，那么RB输出信号可指示第二值(例如，高状态或值)。因此，在存储器裸片初始化期间，当所有存储器裸片均处于低峰值功率阶段时，共享RB输出(例如，连接到控制器的共享RB总线)可指示高状态(例如，第二值)，其指示控制器针对下一存储器裸片开始初始化过程的有效窗口。有利地，在多个存储器裸片的复位和初始化处理期间管理功率消耗改进了峰值电流事件的交错的准确度。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类装置的组合。下文参考图3更详细地描述与实例计算系统100有关的额外细节。
存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、闪存驱动器、通用串行总线(USB)闪存驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用闪存存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)，及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如台式计算机、笔记本计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常指代组件之间的连接，其可为间接通信连接或直接通信连接(例如，没有中间组件)，无论有线或无线，包含例如电连接、光学连接、磁性连接等连接。
主机系统120可包含处理器芯片组及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓冲存储器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如，将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个分开的通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)类型闪存存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的变化来执行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型闪存存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单电平单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多电平单元(MLC)、三电平单元(TLC)和四电平单元(QLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。
尽管描述了例如非易失性存储器单元的3D交叉点阵列等非易失性存储器组件及NAND类型闪存存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)闪存存储器，以及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含经配置以执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程，包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可替代地依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，及与存储器装置130相关联的逻辑块地址(例如，逻辑块地址(LBA)、名称空间)与物理块地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其与存储器子系统控制器115结合操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其为与本地控制器(例如，本地控制器135)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。在实施例中，每一存储器裸片可包含控制存储器裸片内的操作(例如，写入、读取、验证等)的序列和时序的裸片上逻辑控制器。
存储器子系统110包含初始化管理组件113，其用于在执行包含多个阶段的复位和初始化过程期间管理存储器子系统110的一或多个存储器装置130、140的一组多个存储器裸片的峰值功率事件。在实施方案中，初始化管理组件113可为硬件逻辑或固件实施方案，其使得存储器子系统控制器115能够执行本文中所描述的功率管理功能(例如，下图2中所展示的操作)。初始化过程的阶段可包含一或多个子操作的集合或群组。初始化过程包含产生峰值电流事件的一或多个阶段(被称为“峰值电流阶段”)和不包含峰值电流事件的一或多个阶段(也称为“安全阶段”)。多个存储器裸片中的每一个维持状态寄存器(SR)位，其可设定为第一值以指示存储器裸片正在处理峰值电流阶段，或设定为第二值以指示存储器裸片正在处理安全阶段。阶段位可由初始化管理组件113读取以确定初始化命令是否可发送到一组存储器裸片中的另一存储器裸片(例如，下一存储器裸片)。
当存储器裸片完成或退出初始化过程的一或多个峰值电流阶段时，存储器裸片可进入初始化过程的“安全阶段”。初始化管理组件113可读取新的位值，其指示存储器裸片在有效窗口中，在此期间，可并行地对多个存储器裸片执行初始化过程而不会使峰值电流事件重叠。鉴于对由第一存储器裸片设定的指示安全阶段中的操作的位值的识别，初始化管理组件113确定到下一存储器裸片的执行初始化过程的命令。有利地，初始化管理组件113可使用阶段位的设定和读取以使与多个存储器裸片的复位和初始化相关联的峰值电流事件交错。
在实施例中，可在存储器裸片的表征阶段期间预定和预定义初始化过程的峰值电流阶段和安全阶段。在实施例中，存储器裸片可经配置以执行表征以识别存储器裸片是处于峰值电流阶段还是安全阶段。在实施例中，初始化管理组件113可通过检测和测量与初始化过程相关联的参数值来确定峰值电流阶段和安全阶段。在实施例中，初始化管理组件113可检测每一存储器裸片的PVT电平(例如，电压电平和温度电平)，且与限值或阈值(例如，电压阈值电平、温度阈值电平等)进行比较以检测峰值功率阶段(例如，包含超过对应阈值的所测量参数值的阶段)。
在实施例中，当存储器裸片从峰值功率阶段转变为安全阶段时，阶段位(例如，状态寄存器的位2)从第一值(例如，与峰值功率阶段相关联的值“0”)切换为第二值(例如，值“1”)。有利地，初始化管理组件113识别每一存储器裸片的时隙(例如，对应于一或多个安全阶段的时隙)，在此期间，初始化管理组件113可将执行初始化过程以高效地使在初始化期间产生的峰值电流事件交错的命令发送到下一存储器裸片。
在实施例中，初始化管理组件113可从由多个存储器裸片共享的就绪/忙碌(RB)输出读取或接收信号以确定存储器裸片是否处于初始化过程的峰值电流阶段。在此实施例中，如果共享RB输出的存储器裸片中的任一个正在执行初始化过程的峰值电流阶段(例如，高峰值电流汲取)，那么复合RB输出信号可提供指示第一值(例如，“高态有效”或“0”值)的信号。在实施例中，第一值指示存储器裸片处于高功率模式(例如，执行一或多个峰值电流阶段)。如果与共享RB输出信号相关联的所有存储器裸片正在执行初始化过程的安全阶段(例如，低峰值电流汲取)，那么复合RB输出信号可指示第二值(例如，低态有效或“1”值)。在此实施例中，低态有效状态表示低功率窗口(或“有效窗口”)，在此期间，初始化管理组件113可针对下一存储器裸片开始初始化过程。在实施例中，每一存储器裸片可经由RB输出将高态有效或低态有效值提供到初始化管理组件113，以使得初始化管理组件113能够确定共享RB输出的多个存储器裸片的复合值(例如，高态有效或低态有效)。在实施例中，RB输出经配置以组合来自多个存储器裸片的所有信号且将表示高态有效或低态有效状态的单个复合信号提供到初始化管理组件113。
图2为用于在执行复位和初始化过程期间管理多个存储器裸片的功率电平的实例方法200的流程图。方法200可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法200由图1的初始化管理组件113执行。另外，图3说明包含经配置以执行方法200的操作的初始化管理组件113的实例存储器子系统115。虽然以特定顺序或次序来展示，但除非另外规定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
如图2中所展示，在操作210处，处理逻辑(例如，图1的处理器117、图3、4和5的初始化管理组件113)将执行初始化过程的第一命令发送到存储器子系统的多个存储器裸片中的第一存储器裸片。在实施例中，初始化过程包含产生功率消耗的多个阶段(例如，操作或子操作的集合)。在实施例中，第一存储器裸片响应于命令而发起初始化过程(例如，初始化过程的阶段1)的执行。
在操作220处，处理逻辑读取指示第一存储器正在执行初始化过程的峰值电流阶段的第一位值。在实施例中，初始化过程的一或多个峰值电流阶段产生超过阈值峰值电流电平的峰值电流电平。在实施例中，每一存储器裸片维持状态寄存器(SR)，其包含可设定值以指示存储器裸片是否处于峰值电流阶段的位(被称为“阶段位”)。在实施例中，指示峰值电流阶段的第一位值可为值“1”，其指示当初始化管理组件113无效地将开始初始化过程的命令发送到下一存储器裸片的窗口期间的高态有效模式。
图3说明包含初始化管理组件113的实例存储器子系统控制器115，所述初始化管理组件鉴于阶段位值管理通过一组多个存储器裸片(例如，存储器裸片1、存储器裸片2……存储器裸片N)进行的初始化过程的执行。
在实施例中，可在第一存储器裸片的表征阶段期间识别和指定初始化过程的一或多个峰值电流阶段。在此实施例中，预定且存储产生一或多个峰值电流事件的一或多个峰值电流阶段以实现通过存储器裸片进行识别。因此，存储器裸片可辨识进入峰值电流阶段且将阶段位值设定为对应值。
在另一实施例中，第一存储器裸片可包含一或多个参数检测器(例如，PVT检测器)以在执行初始化过程期间测量一或多个参数值。如图3中所展示，第一存储器裸片可通过确定一或多个参数电平是否相比于一或多个参数阈值电平变化来确定正在执行的初始化过程的阶段是否为峰值电流阶段。在实施例中，可检测一或多个参数电平变化以识别进入和离开峰值电流阶段。
在操作230处，处理逻辑读取指示第一存储器裸片正在执行初始化过程的安全阶段的第二位值。在实施例中，安全阶段为未发生峰值电流事件的初始化过程阶段。在实施例中，第一存储器裸片(例如，图3中的存储器裸片1)可将阶段位从第一位值(指示峰值电流阶段)设定或切换为指示一或多个安全阶段的第二位值。在实施例中，指示一或多个安全阶段的第二位值可为值“0”，其指示当初始化管理组件113有效地将开始初始化过程的命令发送到下一存储器裸片的窗口期间的低态有效模式。在实施例中，操作230在操作220的执行之后发生。
在实施例中，可在与存储器裸片相关联的表征阶段期间识别和标记初始化过程的一或多个安全阶段。在另一实施例中，可使用一或多个参数值检测器来确定指示进入和离开安全阶段的参数变化。在实施例中，如图3中所展示，参数检测器可检测或测量一或多个参数值(例如，PVT值)且将那些值与参数阈值水平进行比较以确定比较结果。在实施例中，如果比较结果满足条件，那么阶段检测器可确定阶段是否为安全阶段。
在操作240处，响应于读取第二位值，处理逻辑将执行初始化过程的第二命令发送到存储器子系统的多个存储器裸片中的第二存储器裸片。如图3中所展示，读取识别一或多个安全阶段的第二位值向初始化管理组件113指示开始执行初始化过程的命令可安全地发送到下一存储器裸片(例如，图3的存储器裸片2)。在实施例中，可关于存储器裸片2重复此过程以识别存储器裸片2何时处于安全阶段，且开始初始化过程的命令可发送到下一存储器裸片，直到到达最后一个存储器裸片(例如，存储器裸片N)为止。
图4说明根据本公开的实施例的初始化管理系统113，所述初始化管理系统管理通过一组存储器裸片(例如，存储器裸片1和存储器裸片2)进行的初始化过程的执行，所述初始化过程包含多个阶段(例如，阶段1到阶段N)。如图4中所展示，初始化管理系统113将开始执行初始化过程的命令发送到存储器裸片1。存储器裸片1将阶段位值设定为第一位值(例如，“1”)以指示初始化过程的开始和对峰值电流阶段(例如，阶段2)的识别。存储器裸片1的电流电平由于对应阶段而变化，使得安全阶段期间的电流电平小于阈值，且峰值电流阶段(例如，包含一或多个峰值电流事件的阶段)期间的电流电平大于阈值。
如图4中所展示，在完成阶段2且进入一或多个安全阶段(例如，阶段3到阶段6)之后，存储器裸片1将阶段位值设定为“0”。在所说明的实施例中，低态有效模式(例如，阶段位值“0”)指示初始化管理组件113发送下一初始化命令的有效窗口。在替代实施例中，高态有效模式(例如，阶段位值“1”)。如所说明，在通过多个存储器裸片并行执行初始化过程期间，将命令发送到存储器裸片2相对于通过存储器裸片1开始初始化过程交错，且避免了重叠的峰值电流阶段。
图5说明包含初始化管理组件113的实例存储器子系统控制器115，所述初始化管理组件鉴于读取忙碌(RB)逻辑信号管理通过一组多个存储器裸片(例如，存储器裸片1、存储器裸片2……存储器裸片N)进行的初始化过程的执行。如图5中所展示，多个存储器裸片(例如，存储器裸片1、存储器裸片2……存储器裸片N)经由共享RB连接连接到初始化管理组件113。在实施例中，每一存储器裸片可针对RB设定第一值(例如，值“1”)，其指示存储器裸片正在执行安全阶段。在实施例中，每一存储器裸片可设定第二RB值(例如，值“0”)，其指示存储器裸片正在执行峰值电流阶段。
在实施例中，初始化管理组件113基于存储器裸片的相应RB值(例如，存储器裸片1的RB-1值、存储器裸片2的RB-2值，以及存储器裸片3的RB-N值)而识别复合RB值，如图6中所展示。在实施例中，高态有效模式(例如，RB值1)指示用于将初始化命令发送到下一存储器裸片的低功率或有效窗口。在此实施例中，低态有效模式(例如，RB值0)指示对应于峰值电流阶段的高功率窗口。
在实施例中，多个存储器裸片的RB逻辑可与共同上拉电阻器一起连接到电压源，其中每一RB输出为开漏电路。在实施例中，初始化管理组件113可识别峰值电流阶段的低输出(例如，RB值0)且标识安全阶段的高输出。如图6中所展示，如果由于执行峰值电流阶段，存储器裸片的RB值中的任一个具有低值(例如，RB-1等于0，RB-2等于0或RB-N等于0)，那么复合RB值被设定为低值(例如，值0)。此外，当所有存储器裸片正在执行安全阶段(例如，RB-1等于1，RB-2等于1，且RB-N等于1)时，复合RB值被设定为高值(例如，第一RB值1)，因此指示用于将开始初始化过程的命令发送到下一存储器裸片的有效窗口，如图6中所展示。
在实施例中，初始化管理组件113可识别共享RB总线上的存储器裸片中的一个何时从低值切换为指示一个或多个其它存储器裸片接收到开始初始化过程的命令的高值。作为响应，初始化管理组件113可识别有效窗口且发送下一初始化命令。
图7说明计算机系统700的实例机器，在所述计算机系统内可执行用于使所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统700可以对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可以用于执行控制器的操作(例如，执行操作系统，以执行对应于图1的初始化管理组件113的操作)。在替代实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或网桥、数字或非数字电路系统，或能够执行(依序地或以其它方式)指定待由所述机器进行的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以执行本文中所论述的方法中的任何一或多种。
实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器706(例如，闪存存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统718，其经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置702也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。处理装置702经配置以执行用于执行本文中所论述的操作和步骤的指令726。计算机系统700可进一步包含网络接口装置708以经由网络720通信。
数据存储系统718可以包含机器可读存储媒体724(也称为计算机可读媒体)，其上存储有一或多组指令726或体现本文中所描述的方法或功能中的任何一或多种的软件。指令726还可在其由计算机系统700执行期间完全或至少部分地驻留在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可对应于图1的存储器子系统110。
在一个实施例中，指令726包含用于实施对应于数据保护组件(例如，图1的初始化管理组件113)的功能性的指令。尽管在实例实施例中机器可读存储媒体724展示为单个媒体，但是术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常但未必，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可涉及将计算机系统的寄存器及存储器内的表示为物理(电子)量的数据操纵和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作及过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，所述计算机可读存储媒体例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM以及磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。
在前述说明书中，本公开的实施例已经参考其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims (20)

1.一种方法，其包括：
由处理装置将第一命令发送到存储器子系统的多个存储器裸片中的第一存储器裸片，所述第一命令为对所述第一存储器裸片执行初始化过程；
读取第一位值，其指示所述第一存储器裸片正在执行所述初始化过程的峰值电流阶段；
读取第二位值，其指示所述第一存储器裸片正在执行所述初始化过程的安全阶段；以及
响应于读取所述第二位值，将第二命令发送到所述存储器子系统的所述多个存储器裸片中的第二存储器裸片，所述第二命令为对所述第二存储器裸片执行所述初始化过程。
2.根据权利要求1所述的方法，其中所述第一存储器裸片将状态寄存器位设定为所述第一位值或所述第二位值中的一个。
3.根据权利要求1所述的方法，其中所述峰值电流阶段包括具有超过阈值电流电平的电流电平的一或多个峰值电流事件。
4.根据权利要求1所述的方法，其中所述第一存储器裸片在所述安全阶段期间消耗的电流电平小于阈值电流电平。
5.根据权利要求1所述的方法，其中所述第二存储器裸片响应于所述第二命令而执行所述初始化过程。
6.根据权利要求1所述的方法，其中在与所述第一存储器裸片相关联的表征阶段期间识别所述峰值电流阶段。
7.根据权利要求1所述的方法，其进一步包括：
通过参数检测器确定与通过所述第一存储器裸片进行的所述初始化过程的阶段的所述执行相关联的所测量参数值；以及
鉴于所述所测量参数值满足关于阈值参数电平的条件而将所述阶段识别为所述峰值电流阶段。
8.一种非暂时性计算机可读媒体，其包括指令，所述指令在由处理装置执行时使所述处理装置执行包括以下各项的操作：
将第一命令发送到经由共享就绪忙碌RB输出通道耦合的一组存储器裸片中的至少一个存储器裸片，所述第一命令为对所述至少一个存储器裸片执行初始化过程；
读取与所述共享RB输出通道相关联的第一位值，其指示所述至少一个存储器裸片正在执行所述初始化过程的峰值电流阶段；
读取与所述共享RB输出通道相关联的第二位值，其指示所述一组存储器裸片正在执行所述初始化过程的安全阶段；以及
响应于读取所述第二位值，将执行所述初始化过程的第二命令发送到下一存储器裸片。
9.根据权利要求8所述的非暂时性计算机可读媒体，其中所述第一位值表示对应于所述一组存储器裸片的复合就绪忙碌值。
10.根据权利要求8所述的非暂时性计算机可读媒体，其中所述至少一个存储器裸片将RB值设定为所述第一位值或所述第二位值中的一个。
11.根据权利要求8所述的非暂时性计算机可读媒体，其中在所述初始化过程的所述安全阶段期间消耗的电流电平小于阈值电流电平。
12.根据权利要求8所述的非暂时性计算机可读媒体，其中所述下一存储器裸片响应于所述第二命令而发起所述初始化过程的执行。
13.根据权利要求8所述的非暂时性计算机可读媒体，所述操作进一步包括：
通过参数检测器确定与所述初始化过程的阶段的所述执行相关联的所测量参数值；以及
鉴于所述所测量参数值满足关于阈值参数电平的条件而将所述阶段识别为所述峰值电流阶段。
14.一种系统，其包括：
存储器装置；以及
处理装置，其可操作地与所述存储器装置耦合，以执行包括以下各项的操作：
将第一命令发送到存储器子系统的多个存储器裸片中的第一存储器裸片，所述第一命令为对所述第一存储器裸片执行初始化过程；
读取第一位值，其指示所述第一存储器裸片正在执行所述初始化过程的峰值电流阶段；
读取第二位值，其指示所述第一存储器裸片正在执行所述初始化过程的安全阶段；以及
响应于读取所述第二位值，将第二命令发送到所述存储器子系统的所述多个存储器裸片中的第二存储器裸片，所述第二命令为对所述第二存储器裸片执行所述初始化过程。
15.根据权利要求14所述的系统，其中所述第一存储器裸片将状态寄存器位设定为所述第一位值或所述第二位值中的一个。
16.根据权利要求14所述的系统，其中所述峰值电流阶段包括具有超过阈值电流电平的电流电平的一或多个峰值电流事件。
17.根据权利要求14所述的系统，其中所述第一存储器裸片在所述安全阶段期间消耗的电流电平小于阈值电流电平。
18.根据权利要求14所述的系统，其中所述第二存储器裸片响应于所述第二命令而发起所述初始化过程的执行。
19.根据权利要求14所述的系统，其中在与所述第一存储器裸片相关联的表征阶段期间识别所述峰值电流阶段。
20.根据权利要求14所述的系统，所述操作进一步包括：
通过参数检测器确定与通过所述第一存储器裸片进行的所述初始化过程的阶段的所述执行相关联的所测量参数值；以及
鉴于所述所测量参数值满足关于阈值参数电平的条件而将所述阶段识别为所述峰值电流阶段。
CN202110533095.3A 2020-05-15 2021-05-17 存储器装置复位和初始化期间的功率管理 Active CN113672165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/875,464 2020-05-15
US16/875,464 US11200001B2 (en) 2020-05-15 2020-05-15 Management of power during memory device reset and initialization

Publications (2)

Publication Number Publication Date
CN113672165A CN113672165A (zh) 2021-11-19
CN113672165B true CN113672165B (zh) 2024-05-28

Family

ID=78512439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110533095.3A Active CN113672165B (zh) 2020-05-15 2021-05-17 存储器装置复位和初始化期间的功率管理

Country Status (2)

Country Link
US (2) US11200001B2 (zh)
CN (1) CN113672165B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923199B2 (en) * 2019-05-01 2021-02-16 Micron Technology, Inc. Peak current management in a memory array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104572335A (zh) * 2014-05-22 2015-04-29 上海兆芯集成电路有限公司 多核数据阵列功率选通恢复机制
CN104657132A (zh) * 2009-12-17 2015-05-27 株式会社东芝 半导体系统、半导体装置以及电子装置初始化方法
JP2016057817A (ja) * 2014-09-09 2016-04-21 シャープ株式会社 情報処理装置
CN109658967A (zh) * 2017-10-12 2019-04-19 三星电子株式会社 包括存储器平面的非易失性存储器设备及其操作方法
CN110096224A (zh) * 2018-01-30 2019-08-06 慧与发展有限责任合伙企业 存储器子系统中的功率控制
CN111104059A (zh) * 2018-10-29 2020-05-05 爱思开海力士有限公司 存储器控制器及操作该存储器控制器的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
JP2001093275A (ja) * 1999-09-20 2001-04-06 Mitsubishi Electric Corp 半導体集積回路装置
US7039755B1 (en) * 2000-05-31 2006-05-02 Advanced Micro Devices, Inc. Method and apparatus for powering down the CPU/memory controller complex while preserving the self refresh state of memory in the system
US8725975B2 (en) * 2007-01-03 2014-05-13 Freescale Semiconductor, Inc. Progressive memory initialization with waitpoints
US8316158B1 (en) * 2007-03-12 2012-11-20 Cypress Semiconductor Corporation Configuration of programmable device using a DMA controller
JP5287858B2 (ja) * 2008-07-31 2013-09-11 富士通株式会社 データ転送装置、データ送信装置、データ受信装置およびデータ転送方法
KR100925394B1 (ko) * 2008-09-25 2009-11-09 주식회사 하이닉스반도체 반도체 메모리 장치
KR20130050853A (ko) * 2011-11-08 2013-05-16 에스케이하이닉스 주식회사 초기화신호 생성회로를 포함하는 반도체 메모리 장치
US9424896B2 (en) * 2012-06-22 2016-08-23 Nxp B.V. Method and system for fast initialization of a memory unit
JP6003449B2 (ja) * 2012-09-20 2016-10-05 株式会社ソシオネクスト 半導体装置及びメモリの制御方法
US9377957B2 (en) * 2013-02-12 2016-06-28 Marvell World Trade Ltd. Method and apparatus for latency reduction
US9335809B2 (en) * 2013-03-15 2016-05-10 Seagate Technology Llc Volatile memory storing system data during low power mode operation and monitoring the voltage supplied to the memory during low power mode
KR102319392B1 (ko) * 2015-06-09 2021-11-01 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US10037072B2 (en) * 2015-06-15 2018-07-31 Capital Microelectronics Co., Ltd. Chip power supply method and chip
KR20200052150A (ko) * 2018-11-06 2020-05-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104657132A (zh) * 2009-12-17 2015-05-27 株式会社东芝 半导体系统、半导体装置以及电子装置初始化方法
CN104572335A (zh) * 2014-05-22 2015-04-29 上海兆芯集成电路有限公司 多核数据阵列功率选通恢复机制
JP2016057817A (ja) * 2014-09-09 2016-04-21 シャープ株式会社 情報処理装置
CN109658967A (zh) * 2017-10-12 2019-04-19 三星电子株式会社 包括存储器平面的非易失性存储器设备及其操作方法
CN110096224A (zh) * 2018-01-30 2019-08-06 慧与发展有限责任合伙企业 存储器子系统中的功率控制
CN111104059A (zh) * 2018-10-29 2020-05-05 爱思开海力士有限公司 存储器控制器及操作该存储器控制器的方法

Also Published As

Publication number Publication date
CN113672165A (zh) 2021-11-19
US20210357149A1 (en) 2021-11-18
US11775218B2 (en) 2023-10-03
US11200001B2 (en) 2021-12-14
US20220100431A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US11669451B2 (en) Multi-plane switching of non-volatile memory
US11886736B2 (en) Memory access threshold based memory management
WO2023034140A1 (en) Memory sub-system using partial superblocks
CN117916704A (zh) 用于存储器子系统的统一定序器并发控制器
US11699491B2 (en) Double interleaved programming of a memory device in a memory sub-system
CN113672165B (zh) 存储器装置复位和初始化期间的功率管理
CN117636922A (zh) 产生表征相对于电压分布施加的读取电压电平的元数据的存储器装置
US11899522B2 (en) Independent thermal throttling temperature control for memory sub-systems
US20240087651A1 (en) Adaptive pre-read management in multi-pass programming
CN113643745B (zh) 存储器子系统中的存储器裸片的峰值电流的管理
US20220066924A1 (en) Scaling factors for media management operations at a memory device
CN114077401A (zh) 基于数据留存的可选择磨损寿命指示符
US11636904B2 (en) Almost ready memory management
US11934690B2 (en) Memory sub-system refresh
US11842078B2 (en) Asynchronous interrupt event handling in multi-plane memory devices
US20230110664A1 (en) Managing a memory sub-system based on composite temperature
US11693597B2 (en) Managing package switching based on switching parameters
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
US11494095B1 (en) Power behavior detection in a memory device
US20240038311A1 (en) Reliability based data verification
US20230131347A1 (en) Managing thermal throttling in a memory sub-system
CN115080339A (zh) 存储器装置中的温度相关操作
CN115691616A (zh) 基于管芯生成的脉冲信号的状态轮询

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant