CN114649046A - 存储器装置中的峰值电力管理连接性检查 - Google Patents
存储器装置中的峰值电力管理连接性检查 Download PDFInfo
- Publication number
- CN114649046A CN114649046A CN202111565677.6A CN202111565677A CN114649046A CN 114649046 A CN114649046 A CN 114649046A CN 202111565677 A CN202111565677 A CN 202111565677A CN 114649046 A CN114649046 A CN 114649046A
- Authority
- CN
- China
- Prior art keywords
- memory
- test
- power management
- value
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开的实施例涉及存储器装置中的峰值电力管理连接性检查。一种存储器装置包含多个存储器裸片,所述多个存储器裸片中的每一存储器裸片包括存储器阵列和与所述存储器阵列以可操作方式耦合的电力管理组件。所述电力管理组件将测试值发送到所述多个存储器裸片中的一或多个其它存储器裸片上的一或多个其它电力管理组件且从所述一或多个其它电力管理组件接收一或多个其它测试值。所述电力管理组件将所述测试值和所述一或多个其它测试值与期望值的集合进行比较,且响应于所述测试值和所述一或多个其它测试值与期望值的所述集合匹配,确定所述电力管理组件与所述一或多个其它电力管理组件之间的信号连接为功能性的。
Description
技术领域
本公开的实施例大体上涉及存储器子系统,且更具体地说,涉及存储器子系统的存储器装置中的峰值电力管理连接性检查。
背景技术
存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说,主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。
发明内容
根据本公开的一个实施例,提供了一种存储器装置。存储器装置包括多个存储器裸片。所述多个存储器裸片中的每一存储器裸片包括存储器阵列和电力管理组件。电力管理组件与存储器阵列以可操作方式耦合,且电力管理组件将执行包括以下各项的操作:将测试值发送到所述多个存储器裸片中的一或多个其它存储器裸片上的一或多个其它电力管理组件;从一或多个其它电力管理组件接收一或多个其它测试值;将测试值和一或多个其它测试值与期望值的集合进行比较;和响应于测试值和一或多个其它测试值与期望值的集合匹配,确定电力管理组件与一或多个其它电力管理组件之间的信号连接为功能性的。
根据本公开的另一实施例,提供了一种方法。所述方法包括:将测试值发送到所述多个存储器裸片中的一或多个其它存储器裸片上的一或多个其它电力管理组件;从一或多个其它电力管理组件接收一或多个其它测试值;将测试值和一或多个其它测试值与期望值的集合进行比较;和响应于测试值和一或多个其它测试值与期望值的集合匹配,确定电力管理组件与一或多个其它电力管理组件之间的信号连接为功能性的。
根据本公开的又一实施例,提供了一种存储器装置。存储器装置包括:多个存储器裸片和电力管理系统。电力管理系统包括安置于所述多个存储器裸片中的每一存储器裸片上的相应电力管理组件。所述多个存储器裸片中的第一存储器裸片的第一电力管理组件被配置成在第一电力管理组件持有令牌时在第一时间段期间将第一测试值发送到所述多个存储器裸片中的剩余存储器裸片。通过所述多个存储器裸片共享的时钟信号来测量第一时间段。所述多个存储器裸片中的第二存储器裸片的第二电力管理组件被配置成在第二电力管理组件持有令牌时在第二时间段期间将第二测试值发送到所述多个存储器裸片中的剩余存储器裸片。通过所述多个存储器裸片共享的时钟信号来测量第二时间段。第一电力管理组件被配置成将第一测试值和第二测试值与期望值的集合进行比较以验证第一电力管理组件和第二电力管理组件的操作。
附图说明
根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2是根据实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
图3是说明根据本公开的一些实施例的具有存储器子系统中的多个存储器裸片的多裸片封装的框图。
图4是根据本公开的一些实施例的执行存储器子系统的存储器装置中的峰值电力管理连接性检查的实例方法的流程图。
图5是其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及存储器子系统的存储器装置中的峰值电力管理连接性检查。存储器子系统可以是存储装置、存储器模块,或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说,主机系统可利用包含一或多个组件(例如,存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处,且可请求从存储器子系统检索数据。
存储器子系统可以包含高密度非易失性存储器装置,其中当没有电力被供应到存储器装置时需要数据的保持。非易失性存储器装置的一个实例为与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如,NAND装置),每一平面由物理块的集合组成。每一块由页集合组成。每一页由存储器单元(“单元”)的集合组成。单元是存储信息的电子电路。取决于单元类型,单元可存储一或多个二进制信息位,且具有与所存储的位数相关的各种逻辑状态。逻辑状态可以由二进制值(例如,“0”和“1”)或此类值的组合表示。
存储器装置可以由布置在二维或三维网格中的位组成。存储器单元蚀刻到列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可以指存储器装置的存储器单元的一或多个行,所述一或多个行与一或多个位线一起使用以生成存储器单元中的每一个的地址。位线和字线的相交点构成存储器单元的地址。下文中,块是指用于存储数据的存储器装置的单元,并且可以包含存储器单元的群组、字线群组、字线或个别存储器单元。可以将一或多个块分组在一起以形成存储器装置的平面,以便允许在每一平面上进行并发操作。存储器装置可以包含执行两个或更多个存储器平面的并发存储器页存取的电路系统。举例来说,存储器装置可以包含可以由存储器装置的平面共享的多个存取线驱动器电路和电力电路,以促进两个或更多个存储器平面的包含不同页类型的页的并发存取。为易于描述,这些电路大体上可以称为独立的平面驱动器电路。存储器装置上的控制逻辑包含多个单独处理线程以执行并发存储器存取操作(例如,读取操作、编程操作和擦除操作)。举例来说,每一处理线程对应于存储器平面中的相应一个且利用相关联独立平面驱动器电路以执行相应存储器平面上的存储器存取操作。当这些处理线程独立地操作时,与每一处理线程相关联的电力使用和要求也发生改变。
三维存储器的电容性负载通常较大,且可在过程按比例调整继续时继续增长。在感测(例如,读取或验证)、编程和擦除操作期间,可非常快速地对各种存取线、数据线和电压节点充电或放电,使得存储器阵列存取操作可符合例如通常满足数据吞吐量目标所需的性能规范,如可由顾客要求或行业标准所规定。对于依序读取或编程,多平面操作通常用于增加系统吞吐量。因此,典型的存储器装置可具有高峰值电流使用,其可为平均电流振幅的四倍到五倍。因此,在此总电流使用预算的高平均市场要求的情况下,例如并行地操作多于四个存储器装置可变得具有挑战性。
已经利用各种技术来管理含有多个存储器装置的存储器子系统的电力消耗,其中许多存储器装置依赖于存储器子系统控制器以交错存储器装置的活动,从而避免在多于一个存储器装置中并行地执行存取操作的高电力部分。举例来说,在包含多个存储器装置(例如,多个单独裸片)的存储器封装中,可存在峰值电力管理(PPM)系统,其中每一存储器装置可包含被配置成对相应存储器装置执行电力预算仲裁的PPM组件。PPM系统采用基于令牌的轮循调度协议,由此每一PPM组件随着令牌的持有者旋转(例如,在共享时钟信号的设置数目个循环之后)且在给定时间段期间广播由其相应存储器装置消耗的经量化电流预算。每一其它存储器装置上的其它PPM组件接收此广播信息且因此可在所述时间段期间确定存储器子系统中的可用电流预算。当持有令牌时,PPM组件可为其相应存储器装置请求一定量的电流,直到存储器封装的可用电流预算。在大多数存储器子系统中,存储器封装中的PPM组件在闭环环境中彼此通信(即,共享时钟和数据信号)。在PPM组件之间共享的时钟和数据信号不可从封装外存取,且在PPM组件连接到信号传输线的情况下,无法验证线接合失败。因此,PPM系统的功能性在封装组装之后或在存储器子系统的寿命期间不能够经测试或验证。因此,PPM系统中的故障可能未检测到,从而导致通过每一存储器装置提供的总体性能和服务质量的降低。
本公开的各方面通过在存储器子系统的存储器装置中提供峰值电力管理连接性检查而解决以上和其它缺陷。在一个实施例中,存储器子系统包含实施PPM系统的多个存储器装置,其中每一存储器装置可包含PPM组件。利用现有信号连接(即,时钟和数据信号连接),PPM系统可执行连接性检查以验证封装中每一裸片上的PPM组件之间的适当物理连接性,以及PPM系统自身的适当操作。在一个实施例中,执行测试序列,其中在PPM组件当中传播测试值的集合。每一PPM组件可广播由每一其它存储器装置上的其它PPM组件接收且存储于相应寄存器中的对应值。在完成测试序列后,将存储于相应寄存器中的值与预期值集合进行比较以验证适当操作。存储于相应寄存器中的值与预期值集合之间的失配可指示PPM系统中的线接合故障或其它连接性故障。
此方法的优点包含但不限于用于多裸片存储器子系统的有效电力管理方案。PPM连接性检查提供验证PPM焊盘、线和其它连接的内部连接性而不必在完全测试模式下操作存储器封装的能力。测试和验证还可相较于其它方法更快速地执行,因为所有计算均通过存储器装置自身上的PPM组件进行,而不必利用系统层级控制器。另外,测试提供PPM系统恰当地起作用的验证,其确保通过每一存储器装置提供的总体性能和服务质量得以改进。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体,例如一或多个易失性存储器装置(例如,存储器装置140)、一或多个非易失性存储器装置(例如,存储器装置130)或此类的组合。
存储器子系统110可为存储装置、存储器模块,或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储器(UFS)驱动器、安全数字(SD)和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM),和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置,例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如,飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如,包含在交通工具、工业设备或联网市售装置中的计算机),或这类包含存储器和处理装置的计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中,主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用,“耦合到”或“与...耦合”大体上是指组件之间的连接,其可为间接通信连接或直接通信连接(例如,不具有中间组件),无论有线还是无线,包含例如电连接、光学连接、磁性连接等连接。
主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如,NVDIMM控制器),和存储协议控制器(例如,PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110,例如,将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如,支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可以用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过物理主机接口(例如,PCIe总线)与主机系统120耦合时,主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如,存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1说明存储器子系统110以作为实例。一般来说,主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如,存储器装置140)可以是但不限于随机存取存储器(RAM),例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如,存储器装置130)的一些实例包含与非(NAND)类型快闪存储器和就地写入存储器,例如三维交叉点(“3D交叉点”)存储器装置,其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来执行位存储。另外,与许多基于闪存的存储器对比,交叉点非易失性存储器可执行就地写入操作,其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元,例如,单层级单元(SLC)每单元可存储一个位。其它类型的存储器单元,例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)每单元可以存储多个位。在一些实施例中,存储器装置130中的每一个可包含一或多个存储器单元阵列,例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中,特定存储器装置可包含存储器单元的SLC部分,以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为页,所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如,NAND),页可进行分组以形成块。
尽管描述了例如非易失性存储器单元的3D交叉点阵列和NAND类型快闪存储器(例如,2D NAND、3D NAND)等非易失性存储器组件,但存储器装置130可基于任何其它类型的非易失性存储器,例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器,和电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(为简单起见,控制器115)可与存储器装置130通信以执行操作,例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件,例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即,硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可为处理装置,其包含被配置成执行存储在本地存储器119中的指令的一或多个处理器(例如,处理器117)。在所说明的实例中,存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器,所述指令用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流程和例程,包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中,本地存储器119可包含存储存储器指针、所获取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。尽管图1中的实例存储器子系统110已经说明为包含存储器子系统控制器115,但在本公开的另一个实施例中,存储器子系统110不包含存储器子系统控制器115,且可替代地依赖于外部控制(例如,由外部主机或与存储器子系统分离的处理器或控制器提供)。
一般来说,存储器子系统控制器115可从主机系统120接收命令或操作,且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作,例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作,以及与存储器装置130相关联的逻辑地址(例如,逻辑块地址(LBA)、名称空间)与物理地址(例如,物理块地址)之间的地址变换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令,以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中,存储器子系统110可以包含高速缓存或缓冲器(例如,DRAM)和地址电路系统(例如,行解码器和列解码器),其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
在一些实施例中,存储器装置130包含本地媒体控制器135,其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如,存储器子系统控制器115)可在外部管理存储器装置130(例如,对存储器装置130执行媒体管理操作)。在一些实施例中,存储器子系统110是受管理存储器装置,其包含具有裸片上的控制逻辑(例如,本地媒体控制器135)和用于相同存储器装置封装内的媒体管理的控制器(例如,存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理NAND(MNAND)装置。
在一个实施例中,存储器装置130包含峰值电力管理(PPM)组件150。在一个实施例中,存储器装置130的本地媒体控制器135包含PPM组件150的至少一部分。在此实施例中,PPM组件150可使用硬件或作为固件实施、存储于存储器装置130上、由控制逻辑(例如,本地媒体控制器135)执行以执行与本文中所描述的峰值电力管理连接性检查操作相关的操作。在其它实施例中,PPM组件150实施于存储器装置130内,但与本地媒体控制器135分离。
在一个实施例中,PPM组件150可执行连接性检查以验证其自身与存储器子系统110中的其它存储器裸片上的PPM组件之间的适当物理连接性。在一个实施例中,PPM组件150可通过在其它PPM组件当中传播测试值的集合来执行测试序列。每一PPM组件可广播由每一其它存储器装置上的其它PPM组件接收且存储于相应寄存器中的相应测试值。在完成测试序列后,PPM组件,例如PPM组件150中的任一个可将存储于相应寄存器中的值与期望值的集合进行比较以验证适当操作。存储于相应寄存器中的值与期望值的集合之间的匹配可指示PPM系统中的线接合或其它连接性机构为功能性的。下文描述关于PPM组件150的操作的其它细节。
图2为根据实施例的呈存储器装置130的形式的第一设备与呈存储器子系统(例如,图1的存储器子系统110)的存储器子系统控制器115的形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话等。存储器子系统控制器115(例如,在存储器装置130外部的控制器)可以是存储器控制器或其它外部主机装置。
存储器装置130包含以行和列逻辑地布置的存储器单元阵列204。逻辑行中的存储器单元通常连接到同一存取线(例如,字线),而逻辑列中的存储器单元通常选择性地连接到同一数据线(例如,位线)。单个存取线可与超过一个逻辑行的存储器单元相关联,且单个数据线可与超过一个逻辑列相关联。存储器单元阵列204的至少一部分的存储器单元(图2中未展示)能够被编程为至少两个目标数据状态中的一个。
提供行解码电路系统208和列解码电路系统210以对地址信号进行解码。接收地址信号且对其进行解码以存取存储器单元阵列204。存储器装置130还包含输入/输出(I/O)控制电路系统212,其用以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器214与I/O控制电路系统212和行解码电路系统208以及列解码电路系统210通信以在解码之前锁存地址信号。命令寄存器224与I/O控制电路系统212和本地媒体控制器135通信以锁存传入命令。
控制器(例如,存储器装置130内部的本地媒体控制器135)响应于命令控制对存储器单元阵列204的存取,并生成外部存储器子系统控制器115的状态信息,即,本地媒体控制器135被配置成对存储器单元阵列204执行存取操作(例如,读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统208和列解码电路系统210通信,以响应于地址控制行解码电路系统208和列解码电路系统210。
本地媒体控制器135还与高速缓存寄存器218通信。高速缓存寄存器218锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据,同时存储器单元阵列204正忙于分别写入或读取其它数据。在编程操作(例如,写入操作)期间,可将数据从高速缓存寄存器218传递到数据寄存器220以用于转移到存储器单元阵列204;接着可将新数据从I/O控制电路系统212锁存在高速缓存寄存器218中。在读取操作期间,数据可从高速缓存寄存器218传递到I/O控制电路系统212以用于输出到存储器子系统控制器115;接着可将新数据从数据寄存器220传递到高速缓存寄存器218。高速缓存寄存器218和/或数据寄存器220可形成存储器装置130的页缓冲器(例如,可形成其部分)。页缓冲器可进一步包含感测装置(图2中未展示)以感测存储器单元阵列204的存储器单元的数据状态,例如,通过感测连接到所述存储器单元的数据线的状态。状态寄存器222可与I/O控制电路系统212和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。
存储器装置130经由控制链路232从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说,控制信号可包含芯片启用信号CE#、命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WE#、读取启用信号RE#和写入保护信号WP#。取决于存储器装置130的性质,可进一步经由控制链路232接收额外或替代的控制信号(未展示)。在一个实施例中,存储器装置130经由多路复用的输入/输出(I/O)总线234从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据),且经由I/O总线234将数据输出到存储器子系统控制器115。
举例来说,可在I/O控制电路系统212处经由I/O总线234的输入/输出(I/O)引脚[7:0]接收命令并且接着可将所述命令写入到命令寄存器224中。可在I/O控制电路系统212处经由I/O总线234的输入/输出(I/O)引脚[7:0]接收地址并且接着可将所述地址写入到地址寄存器214中。可在I/O控制电路系统212处经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据,且可接着将所述数据写入到高速缓存寄存器218中。随后可将数据写入到数据寄存器220中以用于编程存储器单元阵列204。
在实施例中,可省略高速缓存寄存器218,并且可将数据直接写入到数据寄存器220中。还可经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]输出数据。尽管可参考I/O引脚,但其可包含实现通过外部装置(例如,存储器子系统控制器115)电连接到存储器装置130的任何导电节点,例如普遍使用的导电焊盘或导电凸块。
在一个实施例中,存储器装置130包含PPM组件150。在一个实施例中,PPM组件150包含两个信号焊盘,例如焊盘252和254。焊盘252和254可连接到单独电线、信号线或通信总线并与之形成通信接口。举例来说,焊盘252可连接到时钟信号线,例如如图3中所示的时钟信号ICLK,且焊盘254可连接到数据信号线,例如如图3中所示的数据信号HC#。在一个实施例中,时钟信号线和数据信号线通常由多裸片封装的每一存储器裸片上的每一PPM组件共享。如本文中所描述,响应于从请求者,例如存储器子系统控制器115接收到的命令,PPM组件150可执行连接性检查以验证其自身与存储器子系统110中的其它存储器裸片上的PPM组件之间的适当物理连接性。在一个实施例中,测试值经由焊盘254在PPM组件之间传播且将接收到的测试值存储于与PPM组件150相关联的寄存器,例如PPM寄存器256中以供稍后与期望值的集合进行比较。
所属领域的技术人员应了解,可以提供额外的电路系统和信号,并且已经简化图2的存储器装置130。应认识到,参考图2所描述的各种块组件的功能性可不必与集成电路装置的不同组件或组件部分分离。举例来说,集成电路装置的单个组件或组件部分可适于执行图2的超过一个块组件的功能性。替代地,可组合集成电路装置的一或多个组件或组件部分以执行图2的单个块组件的功能性。另外,尽管根据各种信号的接收和输出的流行惯例描述了特定I/O引脚,但应注意,可在各种实施例中使用I/O引脚(或其它I/O节点结构)的其它组合或其它数目个I/O引脚(或其它I/O节点结构)。
图3是说明根据本公开的一些实施例的具有存储器子系统中的多个存储器裸片的多裸片封装的框图。如所说明,多裸片封装300包含八个存储器裸片330(0)到330(7),其中的任一个可为存储器装置130的一个表示,如图1和图2中所示。然而,在其它实施例中,多裸片封装300可包含某一其它数目的存储器裸片,例如额外或更少存储器裸片。在一个实施例中,存储器裸片330(0)到330(7)共享经由时钟信号线接收到的时钟信号ICLK。存储器裸片330(0)到330(7)可响应于芯片启用信号选择性地启用(例如,经由控制链路),且可经由单独I/O总线进行通信。另外,峰值电流量值指示符信号HC#通常在存储器裸片330(0)到330(7)之间共享。峰值电流量值指示符信号HC#通常可被拉到特定状态(例如,被拉高)。在一个实施例中,存储器裸片330(0)到330(7)中的每一个包含PPM组件150的例项,其包含信号焊盘,例如焊盘252和254,以接收时钟信号ICLK和峰值电流量值指示符信号HC#两者。
在一个实施例中,使用基于令牌的协议,其中令牌循环通过存储器裸片330(0)到330(7)中的每一者以用于确定和广播预期峰值电流量值,即使存储器裸片330(0)到330(7)中的一些可响应于其相应芯片启用信号而禁用。给定PPM组件150持有此令牌的时间段(例如,时钟信号ICLK的一定数目个循环)可在本文中被称作相关联存储器裸片的电力管理循环。在电力管理循环结束时,令牌依序被传递到下一存储器裸片。最终,令牌再次由相同PPM组件150接收,所述PPM组件发信号通知相关联存储器裸片的新电力管理循环的开始和PPM令牌环路的完成(即,当令牌已基于多裸片封装300中的存储器裸片330(0)到330(7)中的每一者时)。在一个实施例中,最低预期峰值电流量值的经编码值被配置成使得其数字中的每一者对应于峰值电流量值指示符信号HC#的正常逻辑电平,其中禁用裸片不会转变峰值电流量值指示符信号HC#。然而,在其它实施例中,存储器裸片可在另外响应于其相应芯片启用信号而禁用时经配置以驱动峰值电流量值指示符信号HC#的转变,以在指定后指示最低预期峰值电流量值的经编码值。
当给定PPM组件150持有令牌时,其可确定存储器裸片330(0)到330(7)中的相应一个的峰值电流量值,这可归因于存储器裸片上的一或多个处理线程,且经由峰值电流量值指示符信号HC#广播峰值电流量值的指示。如下文更详细地描述,PPM组件150可进一步执行连接性检查以验证封装中每一裸片上之PPM组件之间的适当物理连接性,以及PPM系统自身的适当操作。在一个实施例中,例如存储器裸片330(0)上的PPM组件150的给定PPM组件将测试值发送到一或多个其它存储器裸片上的一或多个其它PPM组件150,例如存储器裸片330(1)到330(7)上的PPM组件150,并从一或多个其它PPM组件接收一或多个其它测试值。例如存储器裸片330(0)上的PPM组件150的PPM组件中的任一个将测试值和一或多个其它测试值与期望值的集合进行比较。响应于测试值和一或多个其它测试值与期望值的集合匹配,PPM组件150确定存储器裸片330(0)上的PPM组件150与存储器裸片330(1)到330(7)上的PPM组件150之间的信号连接为功能性的。响应于测试值和一或多个其它测试值不与期望值的集合匹配,PPM组件150确定存储器裸片330(0)上的PPM组件150与存储器裸片330(1)到330(7)上的PPM组件150之间存在线接合故障或其它连接性故障。
图4是根据本公开的一些实施例的执行存储器子系统的存储器装置中的峰值电力管理连接性检查的实例方法的流程图。方法400可由可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令)或其组合的处理逻辑执行。在一些实施例中,方法400由图1的PPM组件150执行。尽管以特定序列或次序展示,但是除非另外指定,否则可修改过程的次序。因此,应理解,所说明实施例仅为实例,且所说明过程可以不同次序执行,且一些过程可并行地执行。另外,在各个实施例中可以省略一或多个过程。因此,在每一实施例中并不需要所有过程。其它过程流程也是可能的。
在操作405处,接收命令。举例来说,处理逻辑(例如,多裸片封装300中存储器裸片330(0)-330(7)中的每一者上的PPM组件150)可从请求者,例如存储器子系统的存储器子系统控制器115接收命令,例如NVME设置特征(SETF)命令。在一个实施例中,命令包含特征值,其指示用于初始化对存储器装置的PPM组件连接性检查的请求。在一个实施例中,命令进一步包含一或多个信息页,例如包含指示PPM连接性检查算法的固定值的第一页、包含种子值和测试值方案的第二页,和指示延迟时间指示符的第三页。命令可任选地包含一或多个额外信息页,其可为空或包含某一其它默认值。在一个实施例中,通过多裸片封装300中存储器裸片330(0)到330(7)中的每一者上的PPM组件150接收同一命令。
在操作410处,发送测试值。在一个实施例中,处理逻辑(例如,一个PPM组件150)可在第一电力管理循环期间将测试值发送到一或多个其它存储器裸片上的一或多个其它PPM组件。第一电力管理循环可由共享时钟ICLK的一定数目个循环界定,在此期间PPM组件150持有电力管理令牌。举例来说,如果存储器裸片330(0)上的PPM组件150在第一电力管理循环期间持有电力管理令牌,那么PPM组件150可经由共享数据信号HC#将测试值广播到存储器裸片330(1)到330(7)上的其它PPM组件。在一个实施例中,测试值是基于种子值和测试值方案,且可包含三位值。举例来说,测试值可为与在操作405处的命令一起接收到的种子值,或根据测试值方案的种子值的一些变型(例如,种子值的倒数或增量)。
在第一电力管理循环结束时,电力管理令牌被传递到下一PPM组件(例如,存储器裸片330(1)上的PPM组件150)。因此,在第二电力管理循环期间,PPM组件150可经由共享数据信号HC#将第二测试值广播到存储器裸片330(0)和330(2)到330(7)上的其它PPM组件。通过所有其它PPM组件,包含存储器裸片330(0)上的PPM组件150接收第二测试值。电力管理循环根据共享时钟信号ICLK来继续,其中每一PPM组件轮流将相应测试值(共同地“其它测试值”)广播到其它PPM组件。
在操作415处,接收其它测试值。在完成多封装中存储器裸片中的每一者上的每一PPM组件已持有令牌且广播相应电力管理循环的相应测试值后,完成一个电力管理令牌环路,且电力管理令牌返回到初始PPM组件。因此,在电力管理令牌环路结束时,每一PPM组件150应已从每一其它PPM组件接收到相应测试值。
在操作420处,存储所接收测试值。举例来说,每一PPM组件150中的处理逻辑可将这些接收到的测试值以及其自身的测试值存储于相关联寄存器,例如PPM寄存器256中。测试值方案可界定通过每一PPM组件150发送的相应测试值彼此相关的方式。在一个实施例中,测试值方案为偶数/奇数或交替方案。在此实施例中,相应测试值中的交替测试值包含种子值的倒数,剩余相应测试值包含种子值自身。举例来说,如果存储器裸片330(0)上的PPM组件150发送种子值,那么存储器裸片330(1)上的PPM组件150发送种子值的倒数(即,其中三个位中的每一者倒置),存储器裸片330(2)上的PPM组件150发送种子值,存储器裸片330(3)上的PPM组件150发送种子值的倒数,以此类推。在另一实施例中,测试值方案为递增方案。在此实施例中,每一相应测试值包含种子值的相应增量。举例来说,如果存储器裸片330(0)上的PPM组件150发送种子值,那么存储器裸片330(1)上的PPM组件150发送第一增量种子值(例如,种子值加一),存储器裸片330(2)上的PPM组件150发送第二增量种子值(例如,种子值加二),以此类推。在其它实施例中,其它测试值方案是可能的。
在操作425处,接收命令。举例来说,处理逻辑可从请求者,例如存储器子系统的存储器子系统控制器115接收命令,例如NVME设置特征(SETF)命令。在一个实施例中,命令包含特征值,其指示用于验证对存储器装置的PPM组件连接性检查的请求。在一个实施例中,命令进一步包含一或多个信息页,例如包含指示用于验证的请求的固定值的第一页和包含种子值和测试值方案的第二页。命令可任选地包含一或多个额外信息页,其可为空或包含某一其它默认值。在一个实施例中,通过多裸片封装300中存储器裸片330(0)到330(7)中的每一者上的PPM组件150接收同一命令。
在操作430处,确定期望值的集合。举例来说,处理逻辑可确定期望值的集合基于操作425处的命令中接收到的种子值和测试值方案。期望值的集合表示通过每一PPM组件150广播且将接收并存储于相关联寄存器,例如PPM寄存器256中的值,如果PPM组件150之间的所有信号连接均为功能性的。因此,取决于测试值方案,期望值的集合可表示交替测试值、递增测试值,或某一其它值集合。在一个实施例中,多裸片封装中每一存储器裸片上的每一PPM组件150可确定期望值的相应集合。
在操作435处,对值进行比较。举例来说,处理逻辑可将测试值与在操作430处确定的预期测试值的集合进行比较。在一个实施例中,PPM组件150可从PPM寄存器256读取所接收测试值且将每一测试值与预期测试值的集合中的对应预期测试值进行比较。测试值在值相同时被称为与对应预期测试值匹配。如果在操作440处,测试值与预期测试值的集合匹配,那么可确定PPM组件之间的信号连接为功能性的。如果在操作445处,测试值中的一或多者与预期测试值的集合并不匹配,那么可确定PPM组件之间存在信号连接故障(例如,线接合故障)。
在操作450处,接收命令。举例来说,处理逻辑可从请求者,例如存储器子系统的存储器子系统控制器115接收命令,例如NVME获得特征(GETF)命令。在一个实施例中,命令包含特征值,其指示用于验证对存储器装置的PPM组件连接性检查的结果的请求。在操作455处,传回结果。举例来说,处理逻辑可将PPM组件连接性检查的验证结果的指示传回到请求者。在一个实施例中,所述指示包含指示测试值中的每一者是否与期望值的集合中的对应值匹配的一或多个值。请求者可对所述一或多个值进行解码以识别PPM组件(如果存在),其正遭受PPM组件连接性故障。
图5说明计算机系统500的实例机器,所述实例机器内可执行用于使得所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中,计算机系统500可对应于主机系统(例如,图1的主机系统120),所述主机系统包含、耦合到或利用存储器子系统(例如,图1的存储器子系统110)或可用于执行控制器的操作(例如,执行操作系统以执行对应于图1的PPM组件150的操作)。在替代性实施例中,机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器,或能够执行(依序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外,尽管说明单个机器,但还应认为术语“机器”包含机器的任何集合,所述集合单独地或共同地执行一(或多)个指令集以执行本文中所论述的方法中的任何一或多种。
实例计算机系统500包含处理装置502、主存储器504(例如,只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取存储器(DRAM))、静态存储器506(例如,快闪存储器、静态随机存取存储器(SRAM)等),以及数据存储系统518,其经由总线530彼此通信。
处理装置502表示一或多个通用处理装置,例如,微处理器、中央处理单元等。更特定来说,处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器,或实施指令集的组合的处理器。处理装置502也可以是一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置502被配置成执行指令526以用于执行本文中所论述的操作和步骤。计算机系统500可进一步包含网络接口装置508以经由网络520进行通信。
数据存储系统518可包含机器可读存储媒体524(也被称为计算机可读媒体,例如非暂时性计算机可读媒体),其上存储有一或多个指令集526或体现本文中所描述的方法或功能中的任何一或多个的软件。指令526还可在其由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内,主存储器504和处理装置502还构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。
在一个实施例中,指令526包含实施对应于图1的PPM组件150的功能性的指令。尽管在实例实施例中机器可读存储媒体524展示为单个媒体,但是应认为术语“机器可读存储媒体”包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且使得机器执行本公开的方法中的任何一或多种的任何媒体。因此,应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。在本文中,且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必),这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实,主要出于常用的原因,将这些信号称为位、值、元素、符号、字符、项、编号等有时是便利的。
然而,应牢记,所有这些和类似术语将与适当物理数量相关联,且仅仅为应用于这些数量的便利标记。本公开可以指将计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据操纵和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造,或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中,例如但不限于任何类型的盘,包含软盘、光盘、CD-ROM以及磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡,或适合于存储电子指令的任何类型的媒体,其各自耦合到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用,或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外,未参考任何特定编程语言来描述本公开。应了解,可使用各种编程语言来实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件,其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如,计算机)可读取的形式存储信息的任何机制。在一些实施例中,机器可读(例如,计算机可读)媒体包含机器(例如,计算机)可读存储媒体,例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中,本公开的实施例已经参考其特定实例实施例进行描述。将显而易见的是,可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此,应在说明性意义上而非限制性意义上看待说明书和图式。
Claims (20)
1.一种存储器装置,其包括:
多个存储器裸片,所述多个存储器裸片中的每一存储器裸片包括:
存储器阵列;和
电力管理组件,其与所述存储器阵列以可操作方式耦合,其中所述电力管理组件将执行包括以下各项的操作:
将测试值发送到所述多个存储器裸片中的一或多个其它存储器裸片上的一或多个其它电力管理组件;
从所述一或多个其它电力管理组件接收一或多个其它测试值;
将所述测试值和所述一或多个其它测试值与期望值的集合进行比较;以及
响应于所述测试值和所述一或多个其它测试值与期望值的所述集合匹配,确定所述电力管理组件与所述一或多个其它电力管理组件之间的信号连接为功能性的。
2.根据权利要求1所述的存储器装置,其中所述电力管理组件将进一步执行包括以下各项的操作:
接收请求初始化对所述存储器装置的电力管理组件连接性检查的第一命令,其中所述第一命令包括种子值和测试值方案的指示。
3.根据权利要求2所述的存储器装置,其中所述测试值和所述一或多个其它测试值是基于所述种子值和所述测试值方案。
4.根据权利要求3所述的存储器装置,其中根据所述测试值方案,所述测试值包括所述种子值,且其中所述一或多个其它测试值中的交替测试值包括所述种子值的倒数。
5.根据权利要求3所述的存储器装置,其中根据所述测试值方案,所述测试值包括所述种子值,且其中所述一或多个其它测试值中的相应测试值包括所述种子值的增量。
6.根据权利要求1所述的存储器装置,其中所述电力管理组件将进一步执行包括以下各项的操作:
将所述测试值和所述一或多个其它测试值存储于与所述电力管理组件相关联的寄存器中。
7.根据权利要求6所述的存储器装置,其中所述电力管理组件将进一步执行包括以下各项的操作:
接收请求验证对所述存储器装置的所述电力管理组件连接性检查的第二命令,其中所述第二命令包括所述种子值和所述测试值方案的指示。
8.根据权利要求7所述的存储器装置,其中所述电力管理组件将进一步执行包括以下各项的操作:
响应于接收到所述第二命令,基于所述种子值和所述测试值方案确定期望值的所述集合,其中将所述测试值和所述一或多个其它测试值与期望值的集合进行比较包括从所述寄存器读取所述测试值和所述一或多个其它测试值。
9.根据权利要求8所述的存储器装置,其中所述电力管理组件将进一步执行包括以下各项的操作:
接收请求所述验证的结果的第三命令;和
响应于接收到所述第三命令,传回所述验证的所述结果的指示,所述指示指示所述测试值和所述一或多个其它测试值是否与期望值的所述集合匹配。
10.一种方法,其包括:
将测试值发送到所述多个存储器裸片中的一或多个其它存储器裸片上的一或多个其它电力管理组件;
从所述一或多个其它电力管理组件接收一或多个其它测试值;
将所述测试值和所述一或多个其它测试值与期望值的集合进行比较;以及
响应于所述测试值和所述一或多个其它测试值与期望值的所述集合匹配,确定所述电力管理组件与所述一或多个其它电力管理组件之间的信号连接为功能性的。
11.根据权利要求10所述的方法,其进一步包括:
接收请求初始化对所述存储器装置的电力管理组件连接性检查的第一命令,其中所述第一命令包括种子值和测试值方案的指示。
12.根据权利要求11所述的方法,其中所述测试值和所述一或多个其它测试值是基于所述种子值和所述测试值方案。
13.根据权利要求12所述的方法,其中根据所述测试值方案,所述测试值包括所述种子值,且其中所述一或多个其它测试值中的交替测试值包括所述种子值的倒数。
14.根据权利要求12所述的方法,其中根据所述测试值方案,所述测试值包括所述种子值,且其中所述一或多个其它测试值中的相应测试值包括所述种子值的增量。
15.根据权利要求10所述的方法,其进一步包括:
将所述测试值和所述一或多个其它测试值存储于与所述电力管理组件相关联的寄存器中。
16.根据权利要求15所述的方法,其进一步包括:
接收请求验证对所述存储器装置的所述电力管理组件连接性检查的第二命令,其中所述第二命令包括所述种子值和所述测试值方案的指示。
17.根据权利要求16所述的方法,其进一步包括:
响应于接收到所述第二命令,基于所述种子值和所述测试值方案确定期望值的所述集合,其中将所述测试值和所述一或多个其它测试值与期望值的集合进行比较包括从所述寄存器读取所述测试值和所述一或多个其它测试值。
18.根据权利要求17所述的方法,其进一步包括:
接收请求所述验证的结果的第三命令;和
响应于接收到所述第三命令,传回所述验证的所述结果的指示,所述指示指示所述测试值和所述一或多个其它测试值是否与期望值的所述集合匹配。
19.一种存储器装置,其包括:
多个存储器裸片;和
电力管理系统,所述电力管理系统包括安置于所述多个存储器裸片中的每一存储器裸片上的相应电力管理组件,
其中所述多个存储器裸片中的第一存储器裸片的第一电力管理组件被配置成在所述第一电力管理组件持有令牌时的第一时间段期间将第一测试值发送到所述多个存储器裸片的剩余存储器裸片,其中所述第一时间段由所述多个存储器裸片共享的时钟信号测量,
其中所述多个存储器裸片中的第二存储器裸片的第二电力管理组件被配置成在所述第二电力管理组件持有所述令牌时的第二时间段期间将第二测试值发送到所述多个存储器裸片的所述剩余存储器裸片,其中所述第二时间段由所述多个存储器裸片共享的所述时钟信号测量,且
其中所述第一电力管理组件被配置成将所述第一测试值和所述第二测试值与期望值的集合进行比较以验证所述第一电力管理组件和所述第二电力管理组件的操作。
20.根据权利要求19所述的存储器装置,其中所述第一测试值和所述第二测试值是基于从与所述存储器装置相关联的控制器接收到的种子值和测试值方案。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063199358P | 2020-12-21 | 2020-12-21 | |
US63/199,358 | 2020-12-21 | ||
US17/248,728 | 2021-02-04 | ||
US17/248,728 US11990197B2 (en) | 2020-12-21 | 2021-02-04 | Peak power management connectivity check in a memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114649046A true CN114649046A (zh) | 2022-06-21 |
Family
ID=81992875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111565677.6A Pending CN114649046A (zh) | 2020-12-21 | 2021-12-20 | 存储器装置中的峰值电力管理连接性检查 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11990197B2 (zh) |
CN (1) | CN114649046A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11907547B2 (en) * | 2021-04-30 | 2024-02-20 | Micron Technology, Inc. | Power management |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7505683B1 (en) * | 2003-02-25 | 2009-03-17 | Ciena Corporation | Method, system and storage medium for monitoring power control loops in optical communication networks |
US7234070B2 (en) * | 2003-10-27 | 2007-06-19 | Micron Technology, Inc. | System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding |
TW200705172A (en) * | 2005-07-21 | 2007-02-01 | Inventec Corp | Testing system and method |
JP2007157303A (ja) * | 2005-12-08 | 2007-06-21 | Advantest Corp | 試験装置および試験方法 |
JP4427068B2 (ja) * | 2007-03-07 | 2010-03-03 | 富士通株式会社 | 擬似乱数発生器、半導体集積回路、該半導体集積回路の設計データを記録した記録媒体、擬似乱数発生器制御方法 |
TWI463502B (zh) * | 2010-11-17 | 2014-12-01 | Hoy Technologies Co | 內嵌式測試模組 |
US9164147B2 (en) * | 2011-06-16 | 2015-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for 3D IC test |
US8806285B2 (en) * | 2012-05-31 | 2014-08-12 | Intel Corporation | Dynamically allocatable memory error mitigation |
US9135129B2 (en) * | 2013-01-11 | 2015-09-15 | Freescale Semiconductor, Inc. | Method and apparatus for testing a random number generator tester |
US9589672B2 (en) * | 2014-09-30 | 2017-03-07 | Apple Inc. | Power-aware memory self-test unit |
US9865360B2 (en) * | 2015-10-22 | 2018-01-09 | Sandisk Technologies Llc | Burn-in memory testing |
KR20170076883A (ko) * | 2015-12-24 | 2017-07-05 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작방법 |
US10831384B2 (en) * | 2017-08-31 | 2020-11-10 | Micron Technology, Inc. | Memory device with power management |
US10446254B1 (en) * | 2018-05-03 | 2019-10-15 | Western Digital Technologies, Inc. | Method for maximizing power efficiency in memory interface block |
-
2021
- 2021-02-04 US US17/248,728 patent/US11990197B2/en active Active
- 2021-12-20 CN CN202111565677.6A patent/CN114649046A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220199180A1 (en) | 2022-06-23 |
US11990197B2 (en) | 2024-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11662939B2 (en) | Checking status of multiple memory dies in a memory sub-system | |
US11726690B2 (en) | Independent parallel plane access in a multi-plane memory device | |
US11137920B1 (en) | Storing zones in a zone namespace on separate planes of a multi-plane memory device | |
US11385820B2 (en) | Command batching for a memory sub-system | |
US11699491B2 (en) | Double interleaved programming of a memory device in a memory sub-system | |
US11775185B2 (en) | Power budget arbitration for multiple concurrent access operations in a memory device | |
US11681467B2 (en) | Checking status of multiple memory dies in a memory sub-system | |
US11670395B2 (en) | Peak power management self-check | |
US11990197B2 (en) | Peak power management connectivity check in a memory device | |
US11664079B2 (en) | Intervallic dynamic start voltage and program verify sampling in a memory sub-system | |
US12019550B2 (en) | Concurrent page cache resource access in a multi-plane memory device | |
US11669456B2 (en) | Cache release command for cache reads in a memory sub-system | |
US11842078B2 (en) | Asynchronous interrupt event handling in multi-plane memory devices | |
US11756612B2 (en) | All levels dynamic start voltage programming of a memory device in a memory sub-system | |
US11733925B2 (en) | Enabling multiple data capacity modes at a memory sub-system | |
US11972135B2 (en) | Status polling based on die-generated pulsed signal | |
US20240038311A1 (en) | Reliability based data verification | |
US11636904B2 (en) | Almost ready memory management | |
US20240231675A1 (en) | Status polling based on die-generated pulsed signal | |
US20230059543A1 (en) | Independent plane architecture in a memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |