CN116685146A - 一种三维存储器及其制备方法 - Google Patents
一种三维存储器及其制备方法 Download PDFInfo
- Publication number
- CN116685146A CN116685146A CN202310602684.1A CN202310602684A CN116685146A CN 116685146 A CN116685146 A CN 116685146A CN 202310602684 A CN202310602684 A CN 202310602684A CN 116685146 A CN116685146 A CN 116685146A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- main
- metal
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 90
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 269
- 229910052751 metal Inorganic materials 0.000 claims abstract description 103
- 239000002184 metal Substances 0.000 claims abstract description 103
- 238000000605 extraction Methods 0.000 claims abstract description 68
- 238000003860 storage Methods 0.000 claims abstract description 44
- 239000011241 protective layer Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 42
- 239000007772 electrode material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000011232 storage material Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000012782 phase change material Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 17
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007334 memory performance Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Memories (AREA)
Abstract
本申请提供了一种三维存储器及其制备方法。本申请通过将存储单元的下电极直接与下方的金属结构接触，上电极采用引出结构引出至与上方的的金属结构接触，引出结构采用回刻蚀工艺保留在存储单元的沟槽结构内；保留在存储单元的沟槽结构内的引出结构以及存储单元的表面覆盖有保护层。本申请通过沟槽结构提高器件有效工作区域面积，逐层沉积形成存储单元的下电极/存储层/上电极，完成三维存储器主要结构的制备。与现有三维存储器相比，本申请借助的保护层，在存储单元的下电极/存储层/上电极刻蚀以及制备连接第二金属结构的引出结构所需通孔的刻蚀时，保护存储单元不受损伤，可有效实现存储单元尺寸微缩，并提升产品良率。
Description
技术领域
本申请涉及半导体制备领域，尤其涉及一种三维存储器及其制备方法。
背景技术
铁电存储器(FeRAM)是在后道制程(BEOL)中集成存储单元(Cell)的器件，其为存储单元插入相邻两金属层之间的构造。铁电存储器的存储性能与存储单元中存储层及电极层的有效面积成正比。
传统的二维(2D)铁电存储器由上、下电极层及中间的铁电材料存储层组成，上、下电极层及铁电材料存储层均采用原子层沉积(Atomic Layer Deposition，简称ALD)方式逐层沉积生长。但是，随着半导体制程微缩，使传统的二维铁电存储器的面积随之变小，进一步导致存储层及电极层的有效面积减小，从而影响存储器的存储性能。
现有的三维(3D)铁电存储器工艺流程，通过在类似通孔(Via)的存储单元孔洞(Cell Hole)内沉积铁电材料存储层后，使用金属钨(W)作为上电极引出材料填充存储单元孔洞，之后采用回刻蚀(Etch Back)工艺去除存储单元孔洞以外的金属钨，之后沉积存储单元介质层(IMD)，再进行存储单元通孔(Cell Via)的光罩(Photomask，简称PH)及刻蚀工艺。存储单元通孔刻蚀过程对于尺寸较小的存储单元孔洞来说，易损伤铁电材料存储层，造成存储器失效。
发明内容
本申请所要解决的技术问题是提供一种三维存储器及其制备方法，通过改善工艺流程，保护三维器件的存储层，特别是尺寸较小的三维器件的存储层，在后继工艺中不受损伤，有效降低存储单元尺寸，提升产品良率。
为了解决上述问题，本申请提供了一种三维存储器的制备方法，所述方法包括如下步骤：提供一基底，所述基底包括第一介质层、形成于所述第一介质层内的第一主金属结构以及部分暴露所述第一主金属结构的第一主通孔；于所述第一主通孔的内壁以及所述第一介质层的部分表面形成具有沟槽结构的存储单元，所述沟槽结构的底部与所述第一主金属结构相接，所述沟槽结构的开口背向所述第一主金属结构、且所述开口内形成有与所述存储单元相接触的第一引出结构，所述第一引出结构以及所述存储单元远离所述第一介质层的表面覆盖有保护层；形成覆盖所述第一介质层以及所述保护层的第二介质层，并于所述第二介质层内形成与所述保护层相接触的第二引出结构；以及于所述第二介质层的表面形成第二金属结构，所述第二金属结构与所述第二引出结构相接触。
为了解决上述问题，本申请还提供了一种三维存储器，包括：第一介质层，所述第一介质层内形成有第一主金属结构以及部分暴露所述第一主金属结构的第一主通孔；存储单元，形成于所述第一主通孔的内壁以及所述第一介质层的部分表面，所述存储单元具有开口背向所述第一主金属结构的沟槽结构，所述沟槽结构的底部与所述第一主金属结构相接，所述开口内形成有与所述存储单元相接触的第一引出结构；保护层，覆盖于所述第一引出结构以及所述存储单元远离所述第一介质层的表面；第二引出结构，形成于覆盖所述第一介质层以及所述保护层的第二介质层内、并与所述保护层相接触；第二金属结构，形成于所述第二介质层的表面并与所述第二引出结构相接触。
上述技术方案，通过将存储单元的下电极直接与下方的金属结构接触，上电极采用引出结构引出至与上方的的金属结构接触，引出结构采用回刻蚀工艺保留在类似通孔的存储单元孔洞里，即保留在存储单元的沟槽结构内；保留在存储单元的沟槽结构内的引出结构以及存储单元的表面覆盖有保护层。本申请通过沟槽结构提高器件有效工作区域面积，逐层沉积形成存储单元的下电极/存储层/上电极，完成三维存储器主要结构的制备。与现有三维存储器相比，本申请借助的保护层，在存储单元的下电极/存储层/上电极刻蚀以及制备连接第二金属结构的引出结构所需通孔的刻蚀时，保护存储单元不受损伤，可有效实现存储单元尺寸微缩，并提升产品良率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请的实施例中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例中三维存储器制备方法的步骤示意图；
图2A～图5为本申请一实施例中三维存储器制备方法主要步骤形成的器件结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请一实施例提供了一种三维存储器的制备方法。
请一并参阅图1～图5，其中，图1为本申请一实施例中三维存储器制备方法的步骤示意图，图2A～图5为本申请一实施例中三维存储器制备方法主要步骤形成的器件结构示意图。
如图1所示，本实施例所述三维存储器的制备方法包括如下步骤：S1、提供一基底，所述基底包括第一介质层、形成于所述第一介质层内的第一主金属结构以及部分暴露所述第一主金属结构的第一主通孔；S2、于所述第一主通孔的内壁以及所述第一介质层的部分表面形成具有沟槽结构的存储单元，所述沟槽结构的底部与所述第一主金属结构相接，所述沟槽结构的开口背向所述第一主金属结构、且所述开口内形成有与所述存储单元相接触的第一引出结构，所述第一引出结构以及所述存储单元远离所述第一介质层的表面覆盖有保护层；
S3、形成覆盖所述第一介质层以及所述保护层的第二介质层，并于所述第二介质层内形成与所述保护层相接触的第二引出结构；以及S4、于所述第二介质层的表面形成第二金属结构，所述第二金属结构与所述第二引出结构相接触。
请参阅步骤S1及图2D，提供一基底，所述基底包括第一介质层21，形成于所述第一介质层21内的第一主金属结构222以及部分暴露所述第一主金属结构222的第一主通孔212。
在本实施例中，所述提供一基底的步骤进一步包括：1)提供所述第一介质层21，所述第一介质层21内形成有所述第一主金属结构222以及多个第一辅金属结构221，如图2A所示。2)于所述第一介质层21内形成多个第一辅通孔211，每一所述第一辅通孔211部分暴露一所述第一辅金属结构221，如图2B所示。3)于所述第一辅通孔211内形成第一连接结构231，如图2C所示；其中，所述第一连接结构231的顶部与所述第一介质层21的顶部基本齐平。4)于所述第一介质层21内形成所述第一主通孔212，所述第一主通孔212部分暴露所述第一主金属结构222，如图2D所示；其中，所述第一主通孔212的宽度W2大于所述第一辅通孔211的宽度W1。通过形成较宽的第一主通孔212，方便后续在该通孔内形成存储单元以及引出结构。
在本实施例中，如图2A所示，所述第一介质层21内还形成有初始连接结构201，后续形成的第一主金属结构222以及第一辅金属结构221与相应的初始连接结构201一对一相接触。
在本实施例中，如图2A所示，所述第一介质层21内还形成有栅极结构209。所述栅极结构209包括多晶硅栅极(Poly Gate)2091、位于多晶硅栅极2091下方的栅氧化层(Oxide)2092以及位于该多晶硅栅极2091侧壁的侧墙(Spacer)2093。
在一些实施例中，所述第一介质层21的材料为氧化物(OX)，例如氧化硅(SiO)；所述初始连接结构201与所述第一连接结构231的材料可以均为金属钨。
请参阅步骤S2及图3E，于所述第一主通孔212的内壁以及所述第一介质层21的部分表面形成具有沟槽结构的存储单元24，所述沟槽结构的底部与所述第一主金属结构222相接，所述沟槽结构的开口背向所述第一主金属结构222、且所述开口内形成有与所述存储单元24相接触的第一引出结构251，所述第一引出结构251以及所述存储单元24远离所述第一介质层21的表面覆盖有保护层26。
在本实施例中，所述步骤S2进一步包括：1)于所述第一主通孔212的内壁以及所述第一介质层21的表面依次形成第一电极材料层2410、存储材料层2420及第二电极材料层2430，如图3A所示。2)于所述第一主通孔212内形成所述第一引出结构251，所述第一引出结构251与所述第二电极材料层2430相接触，如图3C所示；具体地，于所述第二电极材料层2430远离所述第一介质层21的表面沉积金属材料层2510，如图3B所示；回刻蚀所述金属材料层2510，所述第一主通孔212内保留的金属材料层形成所述第一引出结构251，如图3C所示。3)于所述第一引出结构251以及所述第二电极材料层2430远离所述第一介质层21的表面沉积保护材料层260，如图3D所示。4)图案化所述保护材料层260、所述第二电极材料层2430、存储材料层2420及第一电极材料层2410，形成所述保护层26、第二电极层243、存储层242及第一电极层241，如图3E所示；其中，所述第二电极层243、存储层242及第一电极层241构成所述存储单元24，所述第一主通孔212内的第一电极层241、存储层242及第二电极层243形成所述沟槽结构，且所述沟槽结构的底部的第一电极层241与所述第一主金属结构222相接，所述沟槽结构的开口背向所述第一主金属结构222，所述第一引出结构251位于所述开口内并与所述第二电极层243相接触，所述保护层26覆盖所述第一引出结构251以及所述第二电极层243远离所述第一介质层21的表面。
在一些实施例中，第一电极材料层2410、存储材料层2420及第二电极材料层2430采用原子层沉积(Atomic Layer Deposition，简称ALD)方式逐层沉积生长。
在一些实施例中，所述第一电极材料层2410及第二电极材料层2430均为氮化钛(TiN)材料层；所述存储材料层2420为铁电材料层、相变材料层或磁阻材料层；所述保护材料层260为氮化钛材料层或金属材料层；所述第一引出结构251的材料为金属钨。
在本实施例中，所述存储单元24的第一电极层241、存储层242及第二电极层243形状一致；所述沟槽结构的底部的所述第一电极层241与所述第一主金属结构222相接触，所述第一引出结构251位于所述开口内并与所述第二电极层243相接触。
请参阅步骤S3及图4C，形成覆盖所述第一介质层21以及所述保护层26的第二介质层28，并于所述第二介质层28内形成与所述保护层26相接触的第二引出结构252。具体的，可以采用掩膜版并以所述保护层26为刻蚀停止层，对所述第二介质层28进行刻蚀，形成暴露所述保护层26的部分表面的第二主通孔282，该第二主通孔282的底部位于所述保护层26内，即所述保护层26被部分刻蚀，以使得后续形成的引出结构可以与该保护层26充分接触；沉积金属材料并平坦化，以于该第二主通孔282内形成所述第二引出结构252；其中，所述第二引出结构252的顶部与所述第二介质层28的顶部基本齐平；所述平坦化可以采用化学机械研磨(CMP)工艺实现。
在本实施例中，形成的覆盖所述第一介质层21以及所述保护层26的第二介质层28，如图4A所示。所述形成覆盖所述第一介质层21以及所述保护层26的第二介质层28的步骤之前还包括：于所述第一介质层21以及所述保护层26的表面形成中间介质层27，所述第二介质层28覆盖于所述中间介质层27的远离所述第一介质层21的表面。所述中间介质层27的材料可以为氮化硅(SiN)，其可以作为后续刻蚀工艺的阻挡层，以保护下方的膜层。
在本实施例中，所述于所述第二介质层28内形成与所述保护层26相接触的第二引出结构252的步骤进一步包括：1)于所述第二介质层28内形成多个第二辅通孔281以及一第二主通孔282，每一所述第二辅通孔281暴露一所述第一连接结构231，所述第二主通孔282部分暴露所述保护层26，如图4B所示。2)于所述第二辅通孔281内形成与所述第一连接结构231相接触的第二连接结构232，于所述第二主通孔282内形成与所述保护层26相接触的第二引出结构252，如图4C所示。
在一些实施例中，所述第二介质层28可以为氧化物层，例如氧化硅层；所述第二引出结构252的材料可以与所述第一引出结构251的材料相同，例如均为金属钨。所述第二连接结构232的材料可以与所述第一连接结构231的材料相同，例如均为金属钨。
在本实施例中，所述第二引出结构252与所述第一引出结构251在所述存储单元24上的正投影基本重合。
请参阅步骤S4及图5，于所述第二介质层28的表面形成第二金属结构29，所述第二金属结构29与所述第二引出结构252相接触。
在本实施例中，所述于所述第二介质层28的表面形成第二金属结构29的步骤进一步包括：于所述第二介质层28的表面形成第二金属层并图案化，形成多个第二金属结构29，其中一所述第二金属结构29与所述第二引出结构252相接触，其余所述第二金属结构29与所述第一辅金属结构221一对一设置、并与相应的所述第二连接结构232相接触。
基于同一发明构思，本申请还提供了一种三维存储器。
请参阅图5，其为本申请一实施例中三维存储器的器件结构示意图。如图5所示，本实施例三维存储器包括：第一介质层21、第一主金属结构222、存储单元24、第一引出结构251、第二引出结构252、保护层26、第二介质层28、以及第二金属结构29。
具体的，所述第一介质层21内形成有一第一主金属结构222以及部分暴露所述第一主金属结构222的第一主通孔212(如图2D所示)。在本实施例中，所述第一介质层21内还形成有多个第一辅金属结构221。在本实施例中，所述第一介质层21内还形成有初始连接结构201，所述第一主金属结构222及第一辅金属结构221与所述初始连接结构201一对一相接触。在本实施例中，所述第一介质层21内还形成有第一连接结构231，第一连接结构231形成于所述第一辅金属结构221之上并与所述第一辅金属结构221一对一相接触，所述第一连接结构231的顶部与所述第一介质层21的顶部基本齐平。在本实施例中，所述第一介质层21内还形成有栅极结构209。所述栅极结构209包括多晶硅栅极(Poly Gate)2091、位于多晶硅栅极2091下方的栅氧化层(Oxide)2092以及位于该多晶硅栅极2091侧壁的侧墙(Spacer)2093(如图2A所示)。
在一些实施例中，所述第一介质层21的材料可以为氧化物(OX)材料，例如氧化硅(SiO)。所述初始连接结构201与所述第一连接结构231的材料可以均为金属钨。
具体的，所述存储单元24形成于所述第一主通孔212的内壁以及所述第一介质层21的部分表面，所述存储单元24具有开口背向所述第一主金属结构222的沟槽结构，所述沟槽结构的底部与所述第一主金属结构222相接，所述开口内形成有与所述存储单元24相接触的第一引出结构251。在本实施例中，所述存储单元24的第一电极层241、存储层242及第二电极层243形状一致；所述沟槽结构的底部的所述第一电极层241与所述第一主金属结构222相接触，所述第一引出结构251位于所述开口内并与所述第二电极层243相接触。
在一些实施例中，所述第一电极层241及第二电极层243的材料相同，均为氮化钛(TiN)材料，所述存储层242的材料为铁电材料、相变材料或磁阻材料。所述第一引出结构251的材料为金属钨。
具体地，所述保护层26覆盖于所述第一引出结构251以及所述存储单元24远离所述第一介质层21的表面。在本实施例中，所述保护层26与所述第一引出结构251以及部分所述第二电极层243相接触。在一些实施例中，所述保护层26的材料为氮化钛材料或金属材料。
具体的，所述第二引出结构252形成于覆盖所述第一介质层21以及所述保护层26的第二介质层28内、并与所述保护层26相接触。在本实施例中，所述第二引出结构252与所述第一引出结构251在所述存储单元24上的正投影基本重合。在本实施例中，所述第二介质层28内还形成有与所述第一连接结构231相接触的第二连接结构232。
在一些实施例中，所述第二介质层28的材料可以为氧化物，例如氧化硅；所述第二引出结构252的材料可以与所述第一引出结构251的材料相同，例如均为金属钨。所述第二连接结构232的材料可以与所述第一连接结构231的材料相同，例如均为金属钨。
在本实施例中，所述第一介质层21以及所述保护层26的表面还形成有中间介质层27，所述第二介质层28覆盖于所述中间介质层27的远离所述第一介质层21的表面。所述中间介质层27的材料可以为氮化硅(SiN)，其可以作为后续刻蚀工艺的阻挡层，以保护下方的膜层。
具体的，所述第二金属结构29形成于所述第二介质层28的表面、并与所述第二引出结构252相接触。在本实施例中，于所述第二介质层28的表面形成有多个第二金属结构29，其中一所述第二金属结构29与所述第二引出结构252相接触，其余所述第二金属结构29与所述第一辅金属结构221一对一设置、并与相应的所述第二连接结构232相接触。
上述实施例，通过将存储单元的下电极直接与下方的金属结构接触，上电极采用引出结构引出至与上方的的金属结构接触，引出结构采用回刻蚀工艺保留在类似通孔的存储单元孔洞里，即保留在存储单元的沟槽结构内；保留在存储单元的沟槽结构内的引出结构以及存储单元的表面覆盖有保护层。本申请通过沟槽结构提高器件有效工作区域面积，逐层沉积形成存储单元的下电极/存储层/上电极，完成三维存储器主要结构的制备。与现有三维存储器相比，本申请借助的保护层，在存储单元的下电极/存储层/上电极刻蚀以及制备连接第二金属结构的引出结构所需通孔的刻蚀时，保护存储单元不受损伤，可有效实现存储单元尺寸微缩，并提升产品良率。
需要说明的是，在本文中，诸如“第一”、“第二”、“主”“辅”之类的关系术语，仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系、顺序或主次。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，有语句“还包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的优选实施方式，并非用于限定本申请的保护范围。应当指出，对于本技术领域的普通技术人员，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种三维存储器的制备方法，其特征在于，所述方法包括如下步骤：
提供一基底，所述基底包括第一介质层、形成于所述第一介质层内的第一主金属结构以及部分暴露所述第一主金属结构的第一主通孔；
于所述第一主通孔的内壁以及所述第一介质层的部分表面形成具有沟槽结构的存储单元，所述沟槽结构的底部与所述第一主金属结构相接，所述沟槽结构的开口背向所述第一主金属结构、且所述开口内形成有与所述存储单元相接触的第一引出结构，所述第一引出结构以及所述存储单元远离所述第一介质层的表面覆盖有保护层；
形成覆盖所述第一介质层以及所述保护层的第二介质层，并于所述第二介质层内形成与所述保护层相接触的第二引出结构；以及
于所述第二介质层的表面形成第二金属结构，所述第二金属结构与所述第二引出结构相接触。
2.根据权利要求1所述的方法，其特征在于，所述提供一基底的步骤进一步包括：
提供所述第一介质层，所述第一介质层内形成有所述第一主金属结构以及多个第一辅金属结构；
于所述第一介质层内形成多个第一辅通孔，每一所述第一辅通孔部分暴露一所述第一辅金属结构；
于所述第一辅通孔内形成第一连接结构；
于所述第一介质层内形成所述第一主通孔，所述第一主通孔部分暴露所述第一主金属结构，所述第一主通孔的宽度大于所述第一辅通孔的宽度。
3.根据权利要求2所述的方法，其特征在于，
所述于所述第二介质层内形成与所述保护层相接触的第二引出结构的步骤进一步包括：
于所述第二介质层内形成多个第二辅通孔以及一第二主通孔，每一所述第二辅通孔暴露一所述第一连接结构，所述第二主通孔部分暴露所述保护层；以及
于所述第二辅通孔内形成与所述第一连接结构相接触的第二连接结构，于所述第二主通孔内形成与所述保护层相接触的第二引出结构；
所述于所述第二介质层的表面形成第二金属结构的步骤进一步包括：
于所述第二介质层的表面形成第二金属层并图案化，形成多个第二金属结构，其中一所述第二金属结构与所述第二引出结构相接触，其余所述第二金属结构与所述第一辅金属结构一对一设置、并与相应的所述第二连接结构相接触。
4.根据权利要求1所述的方法，其特征在于，所述于所述第一主通孔的内壁以及所述第一介质层的部分表面形成具有沟槽结构的存储单元，所述沟槽结构的底部与所述第一主金属结构相接，所述沟槽结构的开口背向所述第一主金属结构、且所述开口内形成有与所述存储单元相接触的第一引出结构，所述第一引出结构以及所述存储单元远离所述第一介质层的表面覆盖有保护层的步骤进一步包括：
于所述第一主通孔的内壁以及所述第一介质层的表面依次形成第一电极材料层、存储材料层及第二电极材料层；
于所述第一主通孔内形成所述第一引出结构，所述第一引出结构与所述第二电极材料层相接触；
于所述第一引出结构以及所述第二电极材料层远离所述第一介质层的表面沉积保护材料层；
图案化所述保护材料层、所述第二电极材料层、存储材料层及第一电极材料层，形成所述保护层、第二电极层、存储层及第一电极层，其中，所述第二电极层、存储层及第一电极层构成所述存储单元，所述第一主通孔内的第一电极层、存储层及第二电极层形成所述沟槽结构，且所述沟槽结构的底部的第一电极层与所述第一主金属结构相接，所述沟槽结构的开口背向所述第一主金属结构，所述第一引出结构位于所述开口内并与所述第二电极层相接触，所述保护层覆盖所述第一引出结构以及所述第二电极层远离所述第一介质层的表面。
5.根据权利要求4所述的方法，其特征在于，所述的于所述第一主通孔内形成所述第一引出结构的步骤进一步包括：
于所述第二电极材料层远离所述第一介质层的表面沉积金属材料层；
回刻蚀所述金属材料层，所述第一主通孔内保留的金属材料层形成所述第一引出结构。
6.根据权利要求4所述的方法，其特征在于，所述第一电极材料层及第二电极材料层均为氮化钛材料层，所述存储材料层为铁电材料层、相变材料层或磁阻材料层，所述保护材料层为氮化钛材料层或金属材料层，所述第一引出结构与所述第二引出结构的材料均为金属钨，所述第一介质层与所述第二介质层均为氧化物层。
7.根据权利要求1所述的方法，其特征在于，所述形成覆盖所述第一介质层以及所述保护层的第二介质层的步骤之前还包括：
于所述第一介质层以及所述保护层的表面形成中间介质层，所述第二介质层覆盖于所述中间介质层的远离所述第一介质层的表面。
8.一种三维存储器，其特征在于，包括：
第一介质层，所述第一介质层内形成有第一主金属结构以及部分暴露所述第一主金属结构的第一主通孔；
存储单元，形成于所述第一主通孔的内壁以及所述第一介质层的部分表面，所述存储单元具有开口背向所述第一主金属结构的沟槽结构，所述沟槽结构的底部与所述第一主金属结构相接，所述开口内形成有与所述存储单元相接触的第一引出结构；
保护层，覆盖于所述第一引出结构以及所述存储单元远离所述第一介质层的表面；
第二引出结构，形成于覆盖所述第一介质层以及所述保护层的第二介质层内、并与所述保护层相接触；
第二金属结构，形成于所述第二介质层的表面并与所述第二引出结构相接触。
9.根据权利要求8所述的三维存储器，其特征在于，所述存储单元包括形状一致的第一电极层、存储层及第二电极层，所述沟槽结构的底部的所述第一电极层与所述第一主金属结构相接触，所述第一引出结构位于所述开口内并与所述第二电极层相接触。
10.根据权利要求8所述的三维存储器，其特征在于，所述第二引出结构与所述第一引出结构在所述存储单元上的正投影基本重合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310602684.1A CN116685146A (zh) | 2023-05-25 | 2023-05-25 | 一种三维存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310602684.1A CN116685146A (zh) | 2023-05-25 | 2023-05-25 | 一种三维存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116685146A true CN116685146A (zh) | 2023-09-01 |
Family
ID=87782897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310602684.1A Pending CN116685146A (zh) | 2023-05-25 | 2023-05-25 | 一种三维存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116685146A (zh) |
-
2023
- 2023-05-25 CN CN202310602684.1A patent/CN116685146A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2920119B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US6727542B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| US7410892B2 (en) | Methods of fabricating integrated circuit devices having self-aligned contact structures | |
| WO2001067517A1 (en) | Semiconductor device and method of manufacturing the same. | |
| US7476613B2 (en) | Method of forming an electrical contact in a semiconductor device using an improved self-aligned contact (SAC) process | |
| US5714779A (en) | Semiconductor memory device having a transistor, a bit line, a word line and a stacked capacitor | |
| US5998258A (en) | Method of forming a semiconductor device having a stacked capacitor structure | |
| US7052952B2 (en) | Method for forming wire line by damascene process using hard mask formed from contacts | |
| US6500675B2 (en) | Manufacturing method of semiconductor device having capacitive element | |
| CN114361107B (zh) | 互连结构及其制备方法 | |
| TW201505128A (zh) | 嵌入式記憶元件的製造方法 | |
| TWI809359B (zh) | 動態隨機存取記憶體的製造方法 | |
| US7956398B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
| CN116685146A (zh) | 一种三维存储器及其制备方法 | |
| CN117412605B (zh) | 沟槽式半导体存储器件及其制备方法 | |
| KR100599091B1 (ko) | 캐패시터 제조 방법 | |
| TWI796160B (zh) | 記憶元件及其製造方法 | |
| CN116247043A (zh) | 存储器及其制造方法 | |
| JP2007329280A (ja) | 誘電体メモリの製造方法 | |
| CN116471846A (zh) | 三维存储器及其制造方法 | |
| CN117794249A (zh) | 存储器结构、存储器及存储器结构的制备方法 | |
| KR101116286B1 (ko) | 매립 게이트를 갖는 반도체 장치 제조 방법 | |
| KR20040000016A (ko) | 반도체 소자의 콘택 형성 방법 | |
| CN116940106A (zh) | 半导体结构及其制备方法 | |
| JP2005051135A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |